JP2016099423A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2016099423A JP2016099423A JP2014234689A JP2014234689A JP2016099423A JP 2016099423 A JP2016099423 A JP 2016099423A JP 2014234689 A JP2014234689 A JP 2014234689A JP 2014234689 A JP2014234689 A JP 2014234689A JP 2016099423 A JP2016099423 A JP 2016099423A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- drain electrode
- subpixel
- inorganic insulating
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 40
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 107
- 239000010409 thin film Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 11
- 230000000052 comparative effect Effects 0.000 description 14
- 239000000463 material Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
Abstract
【課題】画素サイズが小さくなると画素面積に対する画素電極と薄膜トランジスタのドレイン電極とを接続するためのコンタクトホール部の面積比率が高くなり開口率が低くなる。
【解決手段】表示装置は、第１および第２のドレイン電極と、有機絶縁膜と、有機絶縁膜上に形成された無機絶縁膜と、無機絶縁膜上に形成された第１および第２の画素電極と、を備える。有機絶縁膜は第１のドレイン電極と第２のドレイン電極とに跨る有機絶縁膜開口部を備える。有機絶縁膜開口部を覆う無機絶縁膜は第１および第２の無機絶縁膜開口部を備える。第１の画素電極は第１の無機絶縁膜開口部を介して第１のドレイン電極に接続される。第２の画素電極は第２の無機絶縁膜開口部を介して第２のドレイン電極に接続される。
【選択図】図３
【解決手段】表示装置は、第１および第２のドレイン電極と、有機絶縁膜と、有機絶縁膜上に形成された無機絶縁膜と、無機絶縁膜上に形成された第１および第２の画素電極と、を備える。有機絶縁膜は第１のドレイン電極と第２のドレイン電極とに跨る有機絶縁膜開口部を備える。有機絶縁膜開口部を覆う無機絶縁膜は第１および第２の無機絶縁膜開口部を備える。第１の画素電極は第１の無機絶縁膜開口部を介して第１のドレイン電極に接続される。第２の画素電極は第２の無機絶縁膜開口部を介して第２のドレイン電極に接続される。
【選択図】図３
Description
本開示は表示装置に関し、例えば画素電極とソース／ドレイン電極とを接続するコンタクトホールを有する表示装置に適用可能である。
近年、スマートフォンやタブレット向けの液晶表示装置では高解像度化が進み、液晶表示装置の画素サイズは微細化され４００ｐｐｉ以上のパネルが製品化されおり、６００ｐｐｉクラスの液晶表示装置も開発されている。
本開示に関連する先行技術として特開２０１３−００３２００号公報またはこれに対応する米国特許出願公開２０１２／０３１４１６９号明細書がある。
本開示に関連する先行技術として特開２０１３−００３２００号公報またはこれに対応する米国特許出願公開２０１２／０３１４１６９号明細書がある。
画素サイズが小さくなると画素面積に対するブラックマトリクス（ゲート配線、信号配線、および画素電極と薄膜トランジスタ（ＴＦＴ）のドレイン電極とを接続するためのコンタクトホール部等を覆う遮光層）の面積比率が高くなり開口率が低くなる。このため、高精細の液晶表示装置では透過率が低くなるためバックライトを明るくする必要があり消費電力が大きくなる。なお、画素電極と接続されるＴＦＴの電極をソース電極と呼ぶ場合もあるが、本明細書では、ドレイン電極と呼ぶこととする。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、表示装置はアレイ基板と対向基板とを備える。前記アレイ基板は、第１および第２のドレイン電極と、信号線と、前記信号線上に形成された有機絶縁膜と、前記有機絶縁膜上に形成された無機絶縁膜と、前記無機絶縁膜上に形成された第１および第２の画素電極と、を備える。前記有機絶縁膜は前記第１のドレイン電極と前記第２のドレイン電極とに跨る有機絶縁膜開口部を備える。前記有機絶縁膜開口部を覆う前記無機絶縁膜は第１および第２の無機絶縁膜開口部を備える。前記第１の画素電極は前記第１の無機絶縁膜開口部を介して前記第１のドレイン電極に接続される。前記第２の画素電極は前記第２の無機絶縁膜開口部を介して前記第２のドレイン電極に接続される。
すなわち、表示装置はアレイ基板と対向基板とを備える。前記アレイ基板は、第１および第２のドレイン電極と、信号線と、前記信号線上に形成された有機絶縁膜と、前記有機絶縁膜上に形成された無機絶縁膜と、前記無機絶縁膜上に形成された第１および第２の画素電極と、を備える。前記有機絶縁膜は前記第１のドレイン電極と前記第２のドレイン電極とに跨る有機絶縁膜開口部を備える。前記有機絶縁膜開口部を覆う前記無機絶縁膜は第１および第２の無機絶縁膜開口部を備える。前記第１の画素電極は前記第１の無機絶縁膜開口部を介して前記第１のドレイン電極に接続される。前記第２の画素電極は前記第２の無機絶縁膜開口部を介して前記第２のドレイン電極に接続される。
以下に、実施形態、実施例および比較例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
＜比較例１＞
まず、本願発明者らが検討した技術（以下、比較例１という。）について図１および図２を用いて説明する。図１は比較例１に係る表示装置の構成を示す平面図であり、１画素（３副画素）分が示されている。図２は図１のＡ−Ａ’線における断面図である。
比較例１に係る表示装置１００Ｒは、信号線１２−１，１２−２，１２−３と、ドレイン電極１３−１，１３−２，１３−３と、信号線１２−１，１２−２，１２−３およびドレイン電極１３−１，１３−２，１３−３の上に形成された有機絶縁膜１４と、を備える。表示装置１００Ｒは、さらに、有機絶縁膜１４の開口部（コンタクトホール）１４Ｃ−１，１４Ｃ−２，１４Ｃ−３および有機絶縁膜１４の上に形成された無機絶縁膜１６と、無機絶縁膜１６の開口部（コンタクトホール）１６Ｃ−１，１６Ｃ−２，１６Ｃ−３および無機絶縁膜１６の上に形成された画素電極１８−１，１８−２，１８−３と、を備える。すなわち、表示装置１００Ｒでは、副画素毎に有機絶縁膜の開口部を設けて、画素電極とドレイン電極を接続させている。なお、有機絶縁膜は平坦化膜として機能するため、無機絶縁膜に比べて厚く形成されている。この画素構造では、画素サイズが微細化されて画素サイズが小さくなると有機絶縁膜の開口部も小さくする必要がある。しかし、有機絶縁膜の最小開口幅は無機絶縁膜の最小開口幅のように小さくすることができず、ドレイン電極は有機絶縁膜の最小開口幅よりも大きくする必要があるために開口率が低くなり、高精細画素では画素レイアウトが困難になる。
まず、本願発明者らが検討した技術（以下、比較例１という。）について図１および図２を用いて説明する。図１は比較例１に係る表示装置の構成を示す平面図であり、１画素（３副画素）分が示されている。図２は図１のＡ−Ａ’線における断面図である。
比較例１に係る表示装置１００Ｒは、信号線１２−１，１２−２，１２−３と、ドレイン電極１３−１，１３−２，１３−３と、信号線１２−１，１２−２，１２−３およびドレイン電極１３−１，１３−２，１３−３の上に形成された有機絶縁膜１４と、を備える。表示装置１００Ｒは、さらに、有機絶縁膜１４の開口部（コンタクトホール）１４Ｃ−１，１４Ｃ−２，１４Ｃ−３および有機絶縁膜１４の上に形成された無機絶縁膜１６と、無機絶縁膜１６の開口部（コンタクトホール）１６Ｃ−１，１６Ｃ−２，１６Ｃ−３および無機絶縁膜１６の上に形成された画素電極１８−１，１８−２，１８−３と、を備える。すなわち、表示装置１００Ｒでは、副画素毎に有機絶縁膜の開口部を設けて、画素電極とドレイン電極を接続させている。なお、有機絶縁膜は平坦化膜として機能するため、無機絶縁膜に比べて厚く形成されている。この画素構造では、画素サイズが微細化されて画素サイズが小さくなると有機絶縁膜の開口部も小さくする必要がある。しかし、有機絶縁膜の最小開口幅は無機絶縁膜の最小開口幅のように小さくすることができず、ドレイン電極は有機絶縁膜の最小開口幅よりも大きくする必要があるために開口率が低くなり、高精細画素では画素レイアウトが困難になる。
＜実施形態＞
実施形態に係る表示装置について図３および図４を用いて説明する。図３は実施形態に係る表示装置の構成を示す平面図である。図４は図１のＡ−Ａ’線における断面図である。
実施形態に係る表示装置１００は、ドレイン電極１３−１，１３−２と、ドレイン電極１３−１，１３−２の上に形成された有機絶縁膜１４と、有機絶縁膜１４の開口部１４Ｃおよび有機絶縁膜１４の上に形成された無機絶縁膜１６と、無機絶縁膜１６の開口部１６Ｃ−１，１６Ｃ−２および無機絶縁膜１６の上に形成された画素電極１８−１，１８−２と、を備える。
すなわち、表示装置１００では、複数の副画素に跨るように有機絶縁膜の開口部を設けて、画素電極とドレイン電極を接続させている。この画素構造では、画素サイズが微細化されて画素サイズが小さくなっても有機絶縁膜の開口部を小さくする必要がない。ドレイン電極の大きさは、無機絶縁膜の最小開口幅よりも大きければよい。ドレイン電極のＹ方向の幅は有機絶縁膜の開口部１４ＣのＹ方向の幅よりも広くしているが、有機絶縁膜の開口部１４ＣのＹ方向の幅よりも狭くしてもよい。上述したように無機絶縁膜の最小開口幅は有機絶縁膜の最小開口幅よりも小さくすることができるので、ドレイン電極の大きさを小さくすることができる。よって、開口率を大きくすることができ、また、画素ピッチが小さくなる高精細画素でも画素レイアウトが可能になる。
実施形態に係る表示装置について図３および図４を用いて説明する。図３は実施形態に係る表示装置の構成を示す平面図である。図４は図１のＡ−Ａ’線における断面図である。
実施形態に係る表示装置１００は、ドレイン電極１３−１，１３−２と、ドレイン電極１３−１，１３−２の上に形成された有機絶縁膜１４と、有機絶縁膜１４の開口部１４Ｃおよび有機絶縁膜１４の上に形成された無機絶縁膜１６と、無機絶縁膜１６の開口部１６Ｃ−１，１６Ｃ−２および無機絶縁膜１６の上に形成された画素電極１８−１，１８−２と、を備える。
すなわち、表示装置１００では、複数の副画素に跨るように有機絶縁膜の開口部を設けて、画素電極とドレイン電極を接続させている。この画素構造では、画素サイズが微細化されて画素サイズが小さくなっても有機絶縁膜の開口部を小さくする必要がない。ドレイン電極の大きさは、無機絶縁膜の最小開口幅よりも大きければよい。ドレイン電極のＹ方向の幅は有機絶縁膜の開口部１４ＣのＹ方向の幅よりも広くしているが、有機絶縁膜の開口部１４ＣのＹ方向の幅よりも狭くしてもよい。上述したように無機絶縁膜の最小開口幅は有機絶縁膜の最小開口幅よりも小さくすることができるので、ドレイン電極の大きさを小さくすることができる。よって、開口率を大きくすることができ、また、画素ピッチが小さくなる高精細画素でも画素レイアウトが可能になる。
実施例１に係る表示装置について図５から図９を用いて説明する。図５は実施例１に係る表示装置の全体平面図である。図６は図５のＡ−Ａ’線における断面図である。図７は実施例１に係る表示装置の画素、走査線および信号線の配置を説明するための平面図である。図８は図７のＡの部分の画素コンタクトを示す平面図であり、１画素（３副画素）分が示されている。図９は図８のＡ−Ａ線’における断面図である。
図５および図６に示すように、実施例１に係る表示装置１００Ａは表示パネル１とドライバＩＣ２とバックライト３とを備える。表示パネル１は、アレイ基板１０Ａと、対向基板２０Ａと、アレイ基板１０Ａと対向基板２０Ａとの間に封入される液晶材料３０と、を備える。アレイ基板１０Ａと対向基板２０Ａとは、表示領域ＤＡを囲む環状のシール材４０で接着されており、液晶材料３０は、アレイ基板１０Ａ、対向基板２０Ａ、およびシール材４０で囲まれた空間に密封されている。また、アレイ基板１０Ａおよび対向基板２０Ａの外側を向いた面、すなわち、液晶材料３０と対向する面の裏面には、それぞれ、下偏光板５０Ａおよび上偏光板５０Ｂが設けられている。また、表示領域ＤＡは、例えば、マトリクス状に配置された複数個の画素の集合で構成されている。アレイ基板１０Ａは、後述するＹ方向に延在する信号線やＸ方向に延在する走査線、画素電極、および図示しないＴＦＴで形成された走査線を駆動する走査回路等を備える。対向基板２０Ａは、図示しないブラックマトリクスやカラーフィルタ等を備える。ドライバＩＣ２は、図示しない信号線を駆動する回路等を備える。
図５および図６に示すように、実施例１に係る表示装置１００Ａは表示パネル１とドライバＩＣ２とバックライト３とを備える。表示パネル１は、アレイ基板１０Ａと、対向基板２０Ａと、アレイ基板１０Ａと対向基板２０Ａとの間に封入される液晶材料３０と、を備える。アレイ基板１０Ａと対向基板２０Ａとは、表示領域ＤＡを囲む環状のシール材４０で接着されており、液晶材料３０は、アレイ基板１０Ａ、対向基板２０Ａ、およびシール材４０で囲まれた空間に密封されている。また、アレイ基板１０Ａおよび対向基板２０Ａの外側を向いた面、すなわち、液晶材料３０と対向する面の裏面には、それぞれ、下偏光板５０Ａおよび上偏光板５０Ｂが設けられている。また、表示領域ＤＡは、例えば、マトリクス状に配置された複数個の画素の集合で構成されている。アレイ基板１０Ａは、後述するＹ方向に延在する信号線やＸ方向に延在する走査線、画素電極、および図示しないＴＦＴで形成された走査線を駆動する走査回路等を備える。対向基板２０Ａは、図示しないブラックマトリクスやカラーフィルタ等を備える。ドライバＩＣ２は、図示しない信号線を駆動する回路等を備える。
図７に示すように、表示装置１００Ａは、赤（Ｒ）の副画素、緑（Ｇ）の副画素および白（Ｗ）の副画素で構成される第１の画素と、Ｒの副画素、Ｇの副画素および青（Ｂ）の副画素で構成される第２の画素と、が存在する。表示装置１００はＷの副画素の追加によって透過率を向上させるため、Ｂの副画素数の１／２をＷの副画素に置き換えている。第１の画素はＸ方向にＲの副画素およびＧの副画素とＷの副画素とが隣接配置されている。第２の画素はＸ方向にＲの副画素およびＧの副画素とＢの副画素とが隣接配置されている。Ｘ方向に第１の画素と第２の画素とが交互に配置され、Ｙ方向に第１の画素と第２の画素とが交互に配置されている。
Ｒの副画素、Ｇの副画素、Ｂの副画素およびＷの副画素は、それぞれ走査線（ゲート線）および信号線（ソース線）に接続される薄膜トランジスタ（ＴＦＴ）を備えている。走査線はＴＦＴのゲート電極に接続され、信号線はＴＦＴのソース電極に接続される。なお、信号線をドレイン線ということもあり、ドレイン線に接続されるＴＦＴの電極をドレイン電極という。Ｒの副画素は信号線ＳＬ１に接続され、Ｇの副画素は信号線ＳＬ２に接続され、Ｗの副画素およびＢの副画素は信号線ＳＬ３に接続される。
Ｒの副画素、Ｇの副画素、Ｂの副画素およびＷの副画素は、それぞれ走査線（ゲート線）および信号線（ソース線）に接続される薄膜トランジスタ（ＴＦＴ）を備えている。走査線はＴＦＴのゲート電極に接続され、信号線はＴＦＴのソース電極に接続される。なお、信号線をドレイン線ということもあり、ドレイン線に接続されるＴＦＴの電極をドレイン電極という。Ｒの副画素は信号線ＳＬ１に接続され、Ｇの副画素は信号線ＳＬ２に接続され、Ｗの副画素およびＢの副画素は信号線ＳＬ３に接続される。
図８および図９に示すように、表示装置１００Ａのアレイ基板１０Ａは、信号線１２−１（ＳＬ１），１２−２（ＳＬ２），１２−３（ＳＬ３）と、ドレイン電極１３−１，１３−２，１３−３と、信号線１２−１，１２−２，１２−３およびドレイン電極１３−１，１３−２，１３−３の上に形成された有機絶縁膜１４と、を備える。アレイ基板１０Ａは、さらに、有機絶縁膜１４の開口部（コンタクトホール）１４Ｃおよび有機絶縁膜１４の上に形成された無機絶縁膜１６と、無機絶縁膜１６の開口部（コンタクトホール）１６Ｃ−１，１６Ｃ−２，１６Ｃ−３および無機絶縁膜１６の上に形成された画素電極１８−１，１８−２，１８−３と、を備える。なお、アレイ基板１０Ａは、図示しないガラス基板やドレイン電極に接続されるＴＦＴ、ＴＦＴのゲート電極に接続される走査線、有機絶縁膜１４と、無機絶縁膜１６との間に配置される共通電極等も備える。有機絶縁膜１４は平坦化膜と機能するため、無機絶縁膜１６よりも厚く形成されている。信号線は、図示しないＴＦＴのソース電極に接続される。
すなわち、表示装置１００Ａでは、３副画素（１画素）に跨るように有機絶縁膜の開口部１４Ｃを設けて、画素電極１３−１，１３−２，１３−３とドレイン電極１８−１，１８−２，１８−３を接続させている。この画素構造では、画素サイズが微細化されて画素サイズが小さくなっても有機絶縁膜の開口部を小さくする必要がない。ドレイン電極の大きさは、絶縁膜の最小開口幅よりも大きければよい。上述したように無機絶縁膜の最小開口幅は有機絶縁膜の最小開口幅よりも小さくすることができるので、ドレイン電極の大きさを小さくすることができる。
すなわち、表示装置１００Ａでは、３副画素（１画素）に跨るように有機絶縁膜の開口部１４Ｃを設けて、画素電極１３−１，１３−２，１３−３とドレイン電極１８−１，１８−２，１８−３を接続させている。この画素構造では、画素サイズが微細化されて画素サイズが小さくなっても有機絶縁膜の開口部を小さくする必要がない。ドレイン電極の大きさは、絶縁膜の最小開口幅よりも大きければよい。上述したように無機絶縁膜の最小開口幅は有機絶縁膜の最小開口幅よりも小さくすることができるので、ドレイン電極の大きさを小さくすることができる。
３副画素（１画素）に跨るように有機絶縁膜の開口部１４Ｃを設けたが、複数画素やＸ方向のすべての画素に跨るように有機絶縁膜の開口部１４Ｃを設けてもよい。ドレイン電極のＹ方向の幅は有機絶縁膜の開口部１４ＣのＹ方向の幅よりも広くしているが、有機絶縁膜の開口部１４ＣのＹ方向の幅よりも狭くしてもよい。
実施例２に係る表示装置について図１０、図１２および図１３を用いて説明する。図１０は実施例２に係る表示装置の画素、走査線および信号線の配置を説明するための平面図である。図１２は図７のＡの部分の画素コンタクトを示す平面図であり、１画素（３副画素）分が示されている。図１３は図１２のＡ−Ａ線’における断面図である。
実施例２に係る表示装置１００Ｂは実施例１に係る表示装置１００Ａと画素および信号線の配置が異なるが、これら以外は基本的に表示装置１００Ａと同様な構成である。図１０に示すように、表示装置１００Ｂは、Ｒの副画素、Ｇの副画素およびＷの副画素で構成される第１の画素と、Ｒの副画素、Ｇの副画素およびＢの副画素で構成される第２の画素と、が存在する。表示装置１００ＢはＷの副画素の追加によって透過率を向上させるため、Ｂの副画素数の１／２をＷの副画素に置き換えている。Ｇの副画素およびＲの副画素のそれぞれの開口面積は、Ｂの副画素およびＷの副画素のそれぞれの開口面積の約１／２にしている。第１の画素はＹ方向にＲの副画素とＧの副画素とが隣接配置され、Ｘ方向にＲの副画素およびＧの副画素とＷの副画素とが隣接配置されている。第２の画素はＹ方向にＲの副画素とＧの副画素とが隣接配置され、Ｘ方向にＲの副画素およびＧの副画素とＢの副画素とが隣接配置されている。Ｘ方向に第１の画素と第２の画素とが交互に配置され、Ｙ方向に第１の画素と第２の画素とが交互に配置されている。
実施例２に係る表示装置１００Ｂは実施例１に係る表示装置１００Ａと画素および信号線の配置が異なるが、これら以外は基本的に表示装置１００Ａと同様な構成である。図１０に示すように、表示装置１００Ｂは、Ｒの副画素、Ｇの副画素およびＷの副画素で構成される第１の画素と、Ｒの副画素、Ｇの副画素およびＢの副画素で構成される第２の画素と、が存在する。表示装置１００ＢはＷの副画素の追加によって透過率を向上させるため、Ｂの副画素数の１／２をＷの副画素に置き換えている。Ｇの副画素およびＲの副画素のそれぞれの開口面積は、Ｂの副画素およびＷの副画素のそれぞれの開口面積の約１／２にしている。第１の画素はＹ方向にＲの副画素とＧの副画素とが隣接配置され、Ｘ方向にＲの副画素およびＧの副画素とＷの副画素とが隣接配置されている。第２の画素はＹ方向にＲの副画素とＧの副画素とが隣接配置され、Ｘ方向にＲの副画素およびＧの副画素とＢの副画素とが隣接配置されている。Ｘ方向に第１の画素と第２の画素とが交互に配置され、Ｙ方向に第１の画素と第２の画素とが交互に配置されている。
Ｒの副画素、Ｇの副画素、Ｂの副画素およびＷの副画素は、それぞれ走査線（ゲート線）および信号線（ソース線）に接続される薄膜トランジスタ（ＴＦＴ）を備えている。走査線はＴＦＴのゲート電極に接続され、信号線はＴＦＴのソース電極に接続される。なお、信号線をドレイン線ということもあり、ドレイン線に接続されるＴＦＴの電極をドレイン電極という。
走査線ＧＬ１と走査線ＧＬ２との間に配置された第１の画素のＲの副画素およびＷの副画素は走査線ＧＬ１に接続され、Ｇの副画素は走査線ＧＬ２に接続される。また、走査線ＧＬ１と走査線ＧＬ２との間に配置された第２の画素のＲの副画素およびＢの副画素は走査線ＧＬ１に接続され、Ｇの副画素は走査線ＧＬ２に接続される。言い換えると、走査線ＧＬ２を挟んで隣接する第１の画素のＧの副画素および第２の画素のＲの副画素は走査線ＧＬ２に接続される。また、走査線ＧＬ２を挟んで隣接する第２の画素のＧの副画素および第１の画素のＲの副画素は走査線ＧＬ２に接続される。走査線ＧＬ２を挟んで隣接する第１の画素のＷの副画素は走査線ＧＬ１に接続され、第２の画素のＢの副画素は走査線ＧＬ２に接続される。すなわち、Ｙ方向に隣接するＧの副画素とＲの副画素とは同一の走査線に接続され、Ｙ方向に隣接するＷの副画素とＢの副画素とは異なる走査線に接続される。
Ｒの副画素は信号線ＳＬ１に接続され、Ｇの副画素は信号線ＳＬ２に接続され、Ｗの副画素およびＢの副画素は信号線ＳＬ３に接続される。Ｒの副画素およびＧの副画素は信号線ＳＬ１と信号線ＳＬ２との間に配置され、Ｗの副画素およびＢの副画素は信号線ＳＬ３と信号線ＳＬ４との間に配置される。言い換えると、信号線ＳＬ１と信号線ＳＬ２との間に配置されたＲの副画素は信号線ＳＬ１に接続され、信号線ＳＬ１と信号線ＳＬ２との間に配置されたＧの副画素は信号線ＳＬ２に接続される。また、信号線ＳＬ３と信号線ＳＬ４との間に配置されたＷの副画素およびＢの副画素は信号線ＳＬ３に接続される。なお、信号線ＳＬ２と信号線ＳＬ３との間には副画素は配置されない。すなわち、副画素間に信号線が１本配置されるものと、副画素間に２本の信号線が配置されるものとがある。
＜比較例２＞
実施例２に係る表示装置の画素配列において比較例１と同様に有絶縁膜の開口部を設けた例（以下、比較例２という。）ついて図１１を用いて説明する。図１１は比較例２に係る表示装置の構成を示す平面図であり、１画素（３副画素）分が示されている。
比較例２に係る表示装置１００Ｓは、信号線１２−１，１２−２，１２−３，１２−４と、ドレイン電極１３−１，１３−２，１３−３と、信号線１２−１，１２−２，１２−３およびドレイン電極１３−１，１３−２，１３−３の上に形成された有機絶縁膜１４と、を備える。表示装置１００Ｓは、さらに、有機絶縁膜１４の開口部１４Ｃ−１，１４Ｃ−２，１４Ｃ−３および有機絶縁膜１４の上に形成された無機絶縁膜１６と、無機絶縁膜１６の開口部１６Ｃ−１，１６Ｃ−２，１６Ｃ−３および無機絶縁膜１６の上に形成された画素電極１８−１，１８−２，１８−３と、を備える。信号線１２−１と信号線１２−２との間（SUBPIXCEL(1)）に、ドレイン電極１３−１，１３−２と、有機絶縁膜１４の開口部１４Ｃ−１，１４Ｃ−２と、無機絶縁膜１６の開口部１６Ｃ−１，１６Ｃ−２と、画素電極１８−１，１８−２と、を備える。信号線１２−３と信号線１２−４との間（SUBPIXCEL(2)）に、ドレイン電極１３−３と、有機絶縁膜１４の開口部１４Ｃ−３と、無機絶縁膜１６の開口部１６Ｃ−３と、画素電極１８−３と、を備える。表示装置１００ＳのＲの副画素およびＧの副画素部（SUBPIXCEL(1)）では、１画素幅の約１／２の幅に有機絶縁膜の開口部１４Ｃ−１，１４Ｃ−２を２つ設ける必要があることから比較例１よりも高精細画素では画素レイアウトが困難である。
実施例２に係る表示装置の画素配列において比較例１と同様に有絶縁膜の開口部を設けた例（以下、比較例２という。）ついて図１１を用いて説明する。図１１は比較例２に係る表示装置の構成を示す平面図であり、１画素（３副画素）分が示されている。
比較例２に係る表示装置１００Ｓは、信号線１２−１，１２−２，１２−３，１２−４と、ドレイン電極１３−１，１３−２，１３−３と、信号線１２−１，１２−２，１２−３およびドレイン電極１３−１，１３−２，１３−３の上に形成された有機絶縁膜１４と、を備える。表示装置１００Ｓは、さらに、有機絶縁膜１４の開口部１４Ｃ−１，１４Ｃ−２，１４Ｃ−３および有機絶縁膜１４の上に形成された無機絶縁膜１６と、無機絶縁膜１６の開口部１６Ｃ−１，１６Ｃ−２，１６Ｃ−３および無機絶縁膜１６の上に形成された画素電極１８−１，１８−２，１８−３と、を備える。信号線１２−１と信号線１２−２との間（SUBPIXCEL(1)）に、ドレイン電極１３−１，１３−２と、有機絶縁膜１４の開口部１４Ｃ−１，１４Ｃ−２と、無機絶縁膜１６の開口部１６Ｃ−１，１６Ｃ−２と、画素電極１８−１，１８−２と、を備える。信号線１２−３と信号線１２−４との間（SUBPIXCEL(2)）に、ドレイン電極１３−３と、有機絶縁膜１４の開口部１４Ｃ−３と、無機絶縁膜１６の開口部１６Ｃ−３と、画素電極１８−３と、を備える。表示装置１００ＳのＲの副画素およびＧの副画素部（SUBPIXCEL(1)）では、１画素幅の約１／２の幅に有機絶縁膜の開口部１４Ｃ−１，１４Ｃ−２を２つ設ける必要があることから比較例１よりも高精細画素では画素レイアウトが困難である。
図１２および図１３に示すように、実施例２に係る表示装置１００Ｂのアレイ基板は、信号線１２−１（ＳＬ１），１２−２（ＳＬ２），１２−３（ＳＬ３）と、ドレイン電極１３−１，１３−２，１３−３と、信号線１２−１，１２−２，１２−３およびドレイン電極１３−１，１３−２，１３−３の上に形成された有機絶縁膜１４と、をそなえる。表示装置１００Ｂのアレイ基板は、さらに、有機絶縁膜１４の開口部１４Ｃ、有機絶縁膜１４の開口部（コンタクトホール）１４Ｃ−３および有機絶縁膜１４の上に形成された無機絶縁膜１６と、無機絶縁膜１６の開口部１６Ｃ−１，１６Ｃ−２，１６Ｃ−３および無機絶縁膜１６の上に形成された画素電極１８−１，１８−２，１８−３と、を備える。信号線１２−１と信号線１２−２との間（SUBPIXCEL(1)）に、ドレイン電極１３−１，１３−２と、有機絶縁膜１４の開口部１４Ｃと、無機絶縁膜１６の開口部１６Ｃ−１，１６Ｃ−２と、画素電極１８−１，１８−２と、を備える。信号線１２−３と信号線１２−４との間（SUBPIXCEL(2)）に、ドレイン電極１３−３と、有機絶縁膜１４の開口部１４Ｃ−３と、無機絶縁膜１６の開口部１６Ｃ−３と、画素電極１８−３と、を備える。なお、表示装置１００Ｂのアレイ基板は、表示装置１００Ａと同様に、図示しないガラス基板やドレイン電極に接続されるＴＦＴ、ＴＦＴのゲート電極に接続される走査線、有機絶縁膜１４と無機絶縁膜１６との間に配置される共通電極等を備える。信号線は、図示しないＴＦＴのソース電極に接続される。表示装置１００Ｂの対向基板は、表示装置１００Ａと同様に、図示しないブラックマトリクスやカラーフィルタ等を備える。
すなわち、表示装置１００Ｂでは、２副画素に跨るように有機絶縁膜の開口部１４Ｃを設けて、画素電極１３−１，１３−２とドレイン電極１８−１，１８−２をそれぞれ接続させている。この画素構造では、画素サイズが微細化されて画素サイズが小さくなっても有機絶縁膜の開口部を小さくする必要がない。ドレイン電極の大きさは、無機絶縁膜の最小開口幅よりも大きければよい。上述したように無機絶縁膜の最小開口幅は有機絶縁膜の最小開口幅よりも小さくすることができるので、ドレイン電極の大きさを小さくすることができる。
すなわち、表示装置１００Ｂでは、２副画素に跨るように有機絶縁膜の開口部１４Ｃを設けて、画素電極１３−１，１３−２とドレイン電極１８−１，１８−２をそれぞれ接続させている。この画素構造では、画素サイズが微細化されて画素サイズが小さくなっても有機絶縁膜の開口部を小さくする必要がない。ドレイン電極の大きさは、無機絶縁膜の最小開口幅よりも大きければよい。上述したように無機絶縁膜の最小開口幅は有機絶縁膜の最小開口幅よりも小さくすることができるので、ドレイン電極の大きさを小さくすることができる。
２副画素（１画素）に跨るように有機絶縁膜の開口部１４Ｃを設けたが、３副画素（１画素）や複数画素、Ｘ方向のすべての画素に跨るように有機絶縁膜の開口部１４Ｃを設けてもよい。ドレイン電極のＹ方向の幅は有機絶縁膜の開口部１４ＣのＹ方向の幅よりも広くしているが、有機絶縁膜の開口部１４ＣのＹ方向の幅よりも狭くしてもよい。
１・・・表示パネル
２・・・ドライバＩＣ
３・・・バックライト
１０Ａ・・・アレイ基板
１２−１，１２−２，１２−３，１２−４・・・信号線
１３−１，１３−２，１３−３・・・ドレイン電極
１４・・・有機絶縁膜
１４Ｃ−１，１４Ｃ−２，１４Ｃ−３・・・有機絶縁膜の開口部
１６・・・無機絶縁膜
１６Ｃ−１，１６Ｃ−２，１６Ｃ−３・・・無機絶縁膜の開口部
１８・・・画素電極
２０Ａ・・・対向基板
３０・・・液晶層
４０・・・シール
５０Ａ，５０Ｂ・・・偏光板
１００・・・表示装置
ＧＬ１，ＧＬ２，ＧＬ３・・・走査線
ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４，ＳＬ５，ＳＬ６，ＳＬ７，ＳＬ８，ＳＬ９・・・信号線
２・・・ドライバＩＣ
３・・・バックライト
１０Ａ・・・アレイ基板
１２−１，１２−２，１２−３，１２−４・・・信号線
１３−１，１３−２，１３−３・・・ドレイン電極
１４・・・有機絶縁膜
１４Ｃ−１，１４Ｃ−２，１４Ｃ−３・・・有機絶縁膜の開口部
１６・・・無機絶縁膜
１６Ｃ−１，１６Ｃ−２，１６Ｃ−３・・・無機絶縁膜の開口部
１８・・・画素電極
２０Ａ・・・対向基板
３０・・・液晶層
４０・・・シール
５０Ａ，５０Ｂ・・・偏光板
１００・・・表示装置
ＧＬ１，ＧＬ２，ＧＬ３・・・走査線
ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４，ＳＬ５，ＳＬ６，ＳＬ７，ＳＬ８，ＳＬ９・・・信号線
Claims (20)
- 表示装置は、
アレイ基板と、
対向基板と、
を備え、
前記アレイ基板は、
第１および第２のドレイン電極と、
信号線と、
前記信号線上に形成された有機絶縁膜と、
前記有機絶縁膜上に形成された無機絶縁膜と、
前記絶縁膜上に形成された第１および第２の画素電極と、
を備え、
前記有機絶縁膜は前記第１のドレイン電極と前記第２のドレイン電極とに跨る有機絶縁膜開口部を備え、
前記有機絶縁膜開口部を覆う前記無機絶縁膜は第１および第２の無機絶縁膜開口部を備え、
前記第１の画素電極は前記第１の無機絶縁膜開口部を介して前記第１のドレイン電極に接続され、
前記第２の画素電極は前記第２の無機絶縁膜開口部を介して前記第２のドレイン電極に接続される。 - 請求項１の表示装置において、
前記第１のドレイン電極は第1の副画素のＴＦＴの電極であり、
前記第２のドレイン電極は前記第1の副画素に隣接する第２の副画素のＴＦＴの電極である。 - 請求項２の表示装置において、
前記第２の副画素は前記第１の副画素と前記信号線が延在する方向とは異なる方向に隣接する。 - 請求項３の表示装置において、
前記信号線は前記第１のドレイン電極と前記第２のドレイン電極との間に配置される。 - 請求項３の表示装置において、
前記第１および第２の画素電極のそれぞれは、前記信号線が延在する方向に沿うように、前記第１および第２の無機絶縁膜開口部から同一方向に延在する。 - 請求項３の表示装置において、さらに
第３のドレイン電極と前記無機絶縁膜上に形成された第３の画素電極とを備え、
前記有機絶縁膜開口部は前記第１のドレイン電極と前記第２のドレイン電極と前記第３のドレイン電極に跨るようにされ、
前記有機絶縁膜開口部を覆う前記無機絶縁膜は第３の無機絶縁膜開口部を備え、
前記第１の画素電極は前記第１の無機絶縁膜開口部を介して前記第１のドレイン電極に接続され、
前記第２の画素電極は前記第２の無機絶縁膜開口部を介して前記第２のドレイン電極に接続され、
前記第３の画素電極は前記第３の無機絶縁膜開口部を介して前記第３のドレイン電極に接続される。 - 請求項６の表示装置において、
前記第３のドレイン電極は第３の副画素のＴＦＴの電極であり、
前記第３のドレイン電極は前記第２の副画素に隣接する第３の副画素のＴＦＴの電極である。 - 請求項７の表示装置において、
前記第３の副画素は前記第２の副画素と前記信号線が延在する方向とは異なる方向に隣接する。 - 請求項２の表示装置において、
前記第２の副画素は前記第１の副画素と前記信号線が延在する方向に隣接する。 - 請求項９の表示装置において、
前記第１および第２の画素電極のそれぞれは、前記信号線が延在する方向に沿うように、前記第１および第２の無機絶縁膜開口部から反対方向に延在する。 - 請求項９の表示装置において、さらに
第３のドレイン電極と前記無機絶縁膜上に形成された第３の画素電極とを備え、
前記有機絶縁膜は第２の有機絶縁膜開口部を備え、
前記第２の有機絶縁膜開口部を覆う前記無機絶縁膜は第３の無機絶縁膜開口部を備え、
前記第３の画素電極は前記第３の無機絶縁膜開口部を介して前記第３のドレイン電極に接続される。 - 請求項１において、
前記第１および第２のドレイン電極は前記有機絶縁膜の開口部の中に納まる。 - 請求項１において、さらに、
前記アレイ基板と前記対向基板とに挟持される液晶層を備える。 - 請求項１において、
前記対向基板はブラックマトリクスとカラーフィルタとを備える。 - 請求項１において、
前記アレイ基板は前記有機絶縁膜と前記無機絶縁膜の間に共通電極を備える。 - 表示装置は、
アレイ基板と、
対向基板と、
前記アレイ基板と前記対向基板とに挟持される液晶層と、
を備え、
前記アレイ基板は、
第1の方向に延在する走査線と、
第１の副画素のＴＦＴの第１のドレイン電極と、
第２の副画素のＴＦＴの第２のドレイン電極と、
第３の副画素のＴＦＴの第３のドレイン電極と、
第２の方向に延在する信号線と、
前記信号線上に形成された有機絶縁膜と、
前記有機絶縁膜上に形成された無機絶縁膜と、
前記絶縁膜上に形成された第１、第２および第３の画素電極と、
を備え、
前記有機絶縁膜は前記第１のドレイン電極と前記第２のドレイン電極とに跨る第１の有機絶縁膜開口部と第２の有機絶縁膜開口部とを備え、
前記第１の有機絶縁膜開口部を覆う前記無機絶縁膜は第１および第２の無機絶縁膜開口部を備え、
前記第１の画素電極は前記第１の無機絶縁膜開口部を介して前記第１のドレイン電極に接続され、
前記第２の画素電極は前記第２の無機絶縁膜開口部を介して前記第２のドレイン電極に接続され、
前記第２の有機絶縁膜開口部を覆う前記無機絶縁膜は第３の無機絶縁膜開口部を備え、
前記第３の画素電極は前記第３の無機絶縁膜開口部を介して前記第３のドレイン電極に接続される。 - 請求項１６の表示装置において、
前記第２の副画素は前記第１の副画素と前記第１の方向に隣接する。 - 請求項１７の表示装置において、
前記第１および第２の画素電極のそれぞれは、前記第１の方向に沿うように、前記第１および第２の無機絶縁膜開口部から反対方向に延在する。 - 請求項１８において、
前記第１および第２のドレイン電極は前記有機絶縁膜の開口部の中に納まる。 - 請求項１８において、
前記アレイ基板は前記有機絶縁膜と前記無機絶縁膜の間に共通電極を備える。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014234689A JP6483411B2 (ja) | 2014-11-19 | 2014-11-19 | 表示装置 |
| CN201510794982.0A CN105607364B (zh) | 2014-11-19 | 2015-11-18 | 显示装置 |
| US14/944,536 US9946130B2 (en) | 2014-11-19 | 2015-11-18 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014234689A JP6483411B2 (ja) | 2014-11-19 | 2014-11-19 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016099423A true JP2016099423A (ja) | 2016-05-30 |
| JP6483411B2 JP6483411B2 (ja) | 2019-03-13 |
Family
ID=55961546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014234689A Active JP6483411B2 (ja) | 2014-11-19 | 2014-11-19 | 表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9946130B2 (ja) |
| JP (1) | JP6483411B2 (ja) |
| CN (1) | CN105607364B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6486660B2 (ja) * | 2013-11-27 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN115715127B (zh) * | 2022-11-09 | 2023-10-20 | 惠科股份有限公司 | 显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010243894A (ja) * | 2009-04-08 | 2010-10-28 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2014149340A (ja) * | 2013-01-31 | 2014-08-21 | Japan Display Inc | 液晶表示装置の製造方法および液晶表示装置 |
| US20140319530A1 (en) * | 2013-04-30 | 2014-10-30 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device |
| JP2014206670A (ja) * | 2013-04-15 | 2014-10-30 | パナソニック液晶ディスプレイ株式会社 | 表示装置及び表示装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004302382A (ja) * | 2003-04-01 | 2004-10-28 | Seiko Epson Corp | 電気光学装置用基板及びその製造方法並びに電気光学装置 |
| JP4637815B2 (ja) * | 2005-12-05 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
| KR100978370B1 (ko) * | 2005-12-29 | 2010-08-30 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 |
| US7903219B2 (en) * | 2007-08-16 | 2011-03-08 | Sony Corporation | Liquid crystal display device |
| JP5417383B2 (ja) | 2011-06-13 | 2014-02-12 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその製造方法 |
| JP6336765B2 (ja) | 2014-01-31 | 2018-06-06 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2015145907A (ja) | 2014-01-31 | 2015-08-13 | 株式会社ジャパンディスプレイ | 表示装置の製造方法 |
-
2014
- 2014-11-19 JP JP2014234689A patent/JP6483411B2/ja active Active
-
2015
- 2015-11-18 US US14/944,536 patent/US9946130B2/en active Active
- 2015-11-18 CN CN201510794982.0A patent/CN105607364B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010243894A (ja) * | 2009-04-08 | 2010-10-28 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2014149340A (ja) * | 2013-01-31 | 2014-08-21 | Japan Display Inc | 液晶表示装置の製造方法および液晶表示装置 |
| JP2014206670A (ja) * | 2013-04-15 | 2014-10-30 | パナソニック液晶ディスプレイ株式会社 | 表示装置及び表示装置の製造方法 |
| US20140319530A1 (en) * | 2013-04-30 | 2014-10-30 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105607364B (zh) | 2019-05-17 |
| JP6483411B2 (ja) | 2019-03-13 |
| US20160139469A1 (en) | 2016-05-19 |
| CN105607364A (zh) | 2016-05-25 |
| US9946130B2 (en) | 2018-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10013938B2 (en) | Display panel and display device, and fabrication method thereof | |
| JP2016085365A (ja) | 表示装置 | |
| CN107562270B (zh) | 一种触控显示面板及显示装置 | |
| US9501960B2 (en) | Display panel | |
| KR102283806B1 (ko) | 표시 장치 | |
| US9287296B2 (en) | Display device | |
| KR102043578B1 (ko) | 어레이 기판, 액정 디스플레이 패널 및 액정 디스플레이 장치 | |
| JP2016177080A (ja) | 表示装置 | |
| US20180308442A1 (en) | Array Substrate, Display Device and Driving Method for Display Device | |
| KR102161810B1 (ko) | 표시 장치 | |
| JP2010224090A (ja) | 液晶表示装置および電子機器 | |
| KR20150137236A (ko) | 표시장치 | |
| KR20170057933A (ko) | 액정표시장치 | |
| US10067393B2 (en) | Thin film display panel and liquid crystal display device including the same | |
| KR20180012915A (ko) | 표시 장치 및 이의 제조 방법 | |
| JP2016004177A (ja) | 液晶表示装置 | |
| JP6483411B2 (ja) | 表示装置 | |
| US10068928B2 (en) | Display device | |
| US9715859B2 (en) | LCD panel of dot inversion mode | |
| WO2013080520A1 (ja) | 表示装置 | |
| US9915846B2 (en) | Array substrate and display device | |
| JP2015102566A (ja) | 表示素子 | |
| KR102415529B1 (ko) | 표시 장치 | |
| JP2020531897A (ja) | 液晶ディスプレイ | |
| GB2545851A (en) | Liquid crystal display and array substrate thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6483411 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |