JP2016096343A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016096343A JP2016096343A JP2015233716A JP2015233716A JP2016096343A JP 2016096343 A JP2016096343 A JP 2016096343A JP 2015233716 A JP2015233716 A JP 2015233716A JP 2015233716 A JP2015233716 A JP 2015233716A JP 2016096343 A JP2016096343 A JP 2016096343A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- aluminum oxide
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】半導体装置は、基板10の上に設けられた、第1半導体層21と第1半導体層21の上に設けられた第2半導体層22とを含む窒化物半導体層と、窒化物半導体層の上に設けられた第1絶縁膜31と、第1絶縁膜31の上に設けられ、第1絶縁膜31の密度よりも密度が高い第2絶縁膜32と、第2絶縁膜32の上に設けられたゲート電極41と、窒化物半導体層の上に設けられたソース電極42及びドレイン電極43と、を有する。
【選択図】図7
Description
(ALD法により成膜した酸化アルミニウム膜の特性)
ところで、ALD法により酸化アルミニウム(Al2O3)膜を成膜する方法としては2つの方法がある。1つは、原料ガスとしてトリメチルアルミニウム(Al(CH3)3)とH2Oとを用いて成膜する水蒸気酸化方式であり、もう一つは、原料ガスとしてAl(CH3)3とO2とを用いて成膜する酸素プラズマ酸化方式である。尚、ALD法において、水蒸気酸化方式ではプラズマを発生させることなく成膜を行なうものであるが、酸素プラズマ酸化方式では、酸素やオゾンによりプラズマを発生させて成膜を行なうものである。
次に、ALD法により成膜された酸化アルミニウムにおける水酸化アルミニウムの濃度について説明する。蒸気酸化方式及び酸素プラズマ酸化方式により成膜された酸化アルミニウム膜は、ともに成膜直後においては、水酸化アルミニウム(Al(OH)x)が残留している。しかしながら、成膜後のアニール(Post Deposition Anneal:PDA)により、水酸化アルミニウムの残留濃度を低下させることができ、具体的には、水酸化アルミニウムの残留濃度を2%以下に低減することができることが知見として得られている。
次に、第1の実施の形態における半導体装置であるHEMTについて、図7に基づき説明する。本実施の形態における半導体装置であるHEMTは、基板10の上に、窒化物半導体層として、GaNにより形成された電子走行層21、AlGaNにより形成された電子供給層22、GaNにより形成されたキャップ層23が積層形成されている。これにより、電子走行層21と電子供給層22との界面近傍における電子走行層21には、2DEG21aが形成される。本実施の形態においては、電子走行層21を第1の半導体層と、電子供給層22を第2の半導体層と、キャップ層23を第3の半導体層と記載する場合がある。
次に、本実施の形態における半導体装置の製造方法について、図8〜図9に基づき説明する。
図10〜図13は、図1(a)に示される構造のHEMT、図1(b)に示される構造のHEMT及び本実施の形態における半導体装置であるHEMTにおける諸特性を示す。尚、図10〜図13においては、本実施の形態における半導体装置であるHEMTを7Aに示す。また、前述したように、図1(a)に示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜931を用いたHEMTを1Aに示し、図1(b)に示される水蒸気酸化方式により成膜された酸化アルミニウム膜932を用いたHEMTを1Bに示す。
次に、第2の実施の形態について説明する。本実施の形態はゲートリセス構造を有する半導体装置である。
最初に、第1の実施の形態において記載したものとは異なる構造のゲートリセスが形成された構造の半導体装置を作製した。具体的には、図14に示すように、ゲートリセスを形成したものに、ゲート絶縁膜に水蒸気酸化方式により成膜した酸化アルミニウム膜を用いた半導体装置と、酸素プラズマ酸化方式により成膜した酸化アルミニウム膜を用いた半導体装置とを作製した。
次に、第2の実施の形態における半導体装置であるHEMTについて、図19に基づき説明する。本実施の形態における半導体装置であるHEMTは、基板10の上に、窒化物半導体層として、GaNにより形成された電子走行層21、AlGaNにより形成された電子供給層22、GaNにより形成されたキャップ層23が積層形成されている。これにより、電子走行層21と電子供給層22との界面近傍における電子走行層21には、2DEG21aが形成される。本実施の形態においては、電子走行層21を第1の半導体層と、電子供給層22を第2の半導体層と、キャップ層23を第3の半導体層と記載する場合がある。
次に、本実施の形態における半導体装置の製造方法について、図20〜図22に基づき説明する。
図23〜図26は、図14(a)に示される構造のHEMT、図14(b)に示される構造のHEMT及び本実施の形態における半導体装置であるHEMTにおける諸特性を示す。尚、図23〜図26においては、本実施の形態における半導体装置であるHEMTを19Aに示す。また、前述したように図14(a)に示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜931を用いたHEMTを14Aに示し、図14(b)に示される水蒸気酸化方式により成膜された酸化アルミニウム膜932を用いたHEMTを14Bに示す。
次に、第3の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
図27に示されるものは、第1または第2の実施の形態における半導体装置をディスクリートパッケージしたものである。
次に、本実施の形態におけるPFC回路、電源装置及び高周波増幅器について説明する。本実施の形態におけるPFC回路、電源装置及び高周波増幅器は、第1または第2の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
次に、本実施の形態におけるPFC(Power Factor Correction)回路について説明する。本実施の形態におけるPFC回路は、第1または第2の実施の形態における半導体装置を有するものである。
次に、本実施の形態における電源装置について説明する。本実施の形態における電源装置は、第1または第2の実施の形態における半導体装置であるHEMTを有する電源装置である。
次に、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、第1または第2の実施の形態における半導体装置であるHEMTが用いられている構造のものである。
(付記1)
基板の上に、窒化物半導体層を形成する工程と、
前記窒化物半導体層の上に、H2Oを含む原料ガスを用いて水蒸気酸化によるALD法またはO3を含む原料ガスを用いた酸化によるALD法により第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の上に、O2を含む原料ガスを用いて酸素プラズマ酸化によるALD法により第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の上に、ゲート電極を形成する工程と、
前記窒化物半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記窒化物半導体層は、基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層とを含むものであることを特徴とする半導体装置の製造方法。
(付記2)
前記窒化物半導体層は、前記第2の半導体層の上に形成された第3の半導体層を含むものであることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3)
前記窒化物半導体層を形成する工程の後であって、前記第1の絶縁膜を形成する工程の前に、
前記ゲート電極が形成される領域において、窒化物半導体層の一部を除去することにより、リセスを形成する工程を有するものであることを特徴とする付記1または2に記載の半導体装置の製造方法。
(付記4)
前記第1の絶縁膜と前記第2の絶縁膜は、ともに酸化アルミニウムにより形成されているものであることを特徴とする付記1から3のいずれかに記載の半導体装置の製造方法。
(付記5)
前記第1の絶縁膜を形成する工程において、前記第1の絶縁膜は、原料ガスとして、トリメチルアルミニウムとH2Oとを用いて水蒸気酸化によるALD法により形成されるものであることを特徴とする付記4に記載の半導体装置の製造方法。
(付記6)
前記第2の絶縁膜を形成する工程において、前記第2の絶縁膜は、原料ガスとして、トリメチルアルミニウムとO2またはオゾンを用いて酸素プラズマ酸化によるALD法により形成されるものであることを特徴とする付記4または5に記載の半導体装置の製造方法。
(付記7)
前記第2の絶縁膜を形成する工程の後、700℃以上、800℃以下の温度で熱処理を行なう熱処理工程を有することを特徴とする付記1から6のいずれかに記載の半導体装置の製造方法。
(付記8)
基板の上に形成された窒化物半導体層と、
前記窒化物半導体層の上に形成された絶縁膜と、
前記絶縁膜の上に形成されたゲート電極と、
前記窒化物半導体層と接して形成されたソース電極及びドレイン電極と、
を有し、
前記窒化物半導体層は、基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、を含むものであって、
前記絶縁膜は、ALD法により成膜されたものであって、前記第2の半導体層の側より、第1の絶縁膜、第2の絶縁膜が順次積層されたものであって、
前記第1の絶縁膜の密度よりも、前記第2の絶縁膜の密度が高いものであることを特徴とする半導体装置。
(付記9)
前記第1の絶縁膜は、H2Oを含む原料ガスを用いて水蒸気酸化により形成されたものであって、
前記第2の絶縁膜は、O2を含む原料ガスを用いて酸素プラズマ酸化により形成されたものまたはO3を含む原料ガスを用いた酸化により形成されたものであることを特徴とする付記8に記載の半導体装置。
(付記10)
基板の上に形成された窒化物半導体層と、
前記窒化物半導体層の上に形成された絶縁膜と、
前記絶縁膜の上に形成されたゲート電極と、
前記窒化物半導体層と接して形成されたソース電極及びドレイン電極と、
を有し、
前記窒化物半導体層は、基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、を含むものであって、
前記窒化物半導体層における前記窒化物半導体層と前記絶縁膜との界面近傍には、前記窒化物半導体に含まれる金属原子に対する酸素原子の割合が、0.4以下であることを特徴とする半導体装置。
(付記11)
前記絶縁膜は、アルミニウム、ハフニウム、シリコン、ニッケルにおける酸化物、窒化物、酸窒化物のうち、1または2以上が含まれるものであることを特徴とする付記10に記載の半導体装置。
(付記12)
前記絶縁膜は、酸化アルミニウムであることを特徴とする付記8から11のいずれかに記載の半導体装置。
(付記13)
前記絶縁膜に含まれる水酸化アルミニウムの濃度は、4%以下であることを特徴とする付記12に記載の半導体装置。
(付記14)
前記窒化物半導体層は、前記第2の半導体層の上に形成された第3の半導体層を含むものであることを特徴とする付記8から13のいずれかに記載の半導体装置。
(付記15)
前記第3の半導体層は、GaNを含む材料により形成されているものであることを特徴とする付記14に記載の半導体装置。
(付記16)
前記第1の半導体層は、GaNを含む材料により形成されているものであることを特徴とする付記8から15のいずれかに記載の半導体装置。
(付記17)
前記第2の半導体層は、AlGaNを含む材料により形成されているものであることを特徴とする付記8から16のいずれかに記載の半導体装置。
(付記18)
前記半導体装置はHEMTを含むものであることを特徴とする付記8から17のいずれかに記載の半導体装置。
(付記19)
付記8から18のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記20)
付記8から18のいずれかに記載の半導体装置を有することを特徴とする増幅器。
21 電子走行層(第1の半導体層)
21a 2DEG
22 電子供給層(第2の半導体層)
23 キャップ層(第3の半導体層)
30 絶縁膜
31 第1の絶縁膜
32 第2の絶縁膜
41 ゲート電極
42 ソース電極
43 ドレイン電極
Claims (7)
- 基板の上に設けられた、第1半導体層と前記第1半導体層の上に設けられた第2半導体層とを含む窒化物半導体層と、
前記窒化物半導体層の上に設けられた第1絶縁膜と、
前記第1絶縁膜の上に設けられ、前記第1絶縁膜の密度よりも密度が高い第2絶縁膜と、
前記第2絶縁膜の上に設けられたゲート電極と、
前記窒化物半導体層の上に設けられたソース電極及びドレイン電極と、
を有することを特徴とする半導体装置。 - 基板の上に設けられた、第1半導体層と前記第1半導体層の上に設けられた第2半導体層とを含む窒化物半導体層と、
前記窒化物半導体層の上に設けられた第1絶縁膜と、
前記第1絶縁膜の上に設けられた第2絶縁膜と、
前記第2絶縁膜の上に設けられたゲート電極と、
前記窒化物半導体層の上に設けられたソース電極及びドレイン電極と、
を有し、
前記窒化物半導体層における前記窒化物半導体層と前記第1絶縁膜との界面近傍では、前記窒化物半導体層に含まれる金属原子に対する酸素原子の割合が、0.4以下であることを特徴とする半導体装置。 - 前記第1絶縁膜と前記第2絶縁膜は、ともに酸化アルミニウムであることを特徴とする、請求項1または2に記載の半導体装置。
- 前記窒化物半導体層は、前記第2半導体層の上に設けられた第3半導体層を含むものであることを特徴とする、請求項1から3のいずれかに記載の半導体装置。
- 前記第2絶縁膜の厚さは前記第1絶縁膜の厚さよりも大きいことを特徴とする、請求項1から4のいずれかに記載の半導体装置。
- 前記第1絶縁膜の厚さは5nm〜10nmであることを特徴とする、請求項1から5のいずれか記載の半導体装置。
- 前記第2絶縁膜の厚さは10nm〜100nmであることを特徴とする、請求項1から6のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015233716A JP6107922B2 (ja) | 2015-11-30 | 2015-11-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015233716A JP6107922B2 (ja) | 2015-11-30 | 2015-11-30 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012061259A Division JP5957994B2 (ja) | 2012-03-16 | 2012-03-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016096343A true JP2016096343A (ja) | 2016-05-26 |
JP6107922B2 JP6107922B2 (ja) | 2017-04-05 |
Family
ID=56071341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015233716A Active JP6107922B2 (ja) | 2015-11-30 | 2015-11-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6107922B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200053640A (ko) * | 2017-10-12 | 2020-05-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
JP2021027105A (ja) * | 2019-08-01 | 2021-02-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0376272A (ja) * | 1989-08-18 | 1991-04-02 | Seiko Instr Inc | 絶縁ゲート型電界効果トランジスタ |
JP2006222414A (ja) * | 2005-01-14 | 2006-08-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006278812A (ja) * | 2005-03-30 | 2006-10-12 | Eudyna Devices Inc | 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。 |
JP2011198837A (ja) * | 2010-03-17 | 2011-10-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2012004513A (ja) * | 2010-06-21 | 2012-01-05 | Nagoya Institute Of Technology | 半導体基板の製造方法および半導体装置の製造方法 |
WO2012003609A1 (en) * | 2010-07-06 | 2012-01-12 | The Hong Kong University Of Science And Technology | Normally-off iii-nitride metal-2deg tunnel junction field-effect transistors |
-
2015
- 2015-11-30 JP JP2015233716A patent/JP6107922B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0376272A (ja) * | 1989-08-18 | 1991-04-02 | Seiko Instr Inc | 絶縁ゲート型電界効果トランジスタ |
JP2006222414A (ja) * | 2005-01-14 | 2006-08-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006278812A (ja) * | 2005-03-30 | 2006-10-12 | Eudyna Devices Inc | 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。 |
JP2011198837A (ja) * | 2010-03-17 | 2011-10-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2012004513A (ja) * | 2010-06-21 | 2012-01-05 | Nagoya Institute Of Technology | 半導体基板の製造方法および半導体装置の製造方法 |
WO2012003609A1 (en) * | 2010-07-06 | 2012-01-12 | The Hong Kong University Of Science And Technology | Normally-off iii-nitride metal-2deg tunnel junction field-effect transistors |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200053640A (ko) * | 2017-10-12 | 2020-05-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
KR102446402B1 (ko) | 2017-10-12 | 2022-09-21 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
KR20220132056A (ko) * | 2017-10-12 | 2022-09-29 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
US11670722B2 (en) | 2017-10-12 | 2023-06-06 | Applied Materials, Inc. | Process to reduce plasma induced damage |
KR102573763B1 (ko) | 2017-10-12 | 2023-08-31 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
JP2021027105A (ja) * | 2019-08-01 | 2021-02-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP7371384B2 (ja) | 2019-08-01 | 2023-10-31 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6107922B2 (ja) | 2017-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5957994B2 (ja) | 半導体装置の製造方法 | |
JP5990976B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6161246B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9478539B1 (en) | Compound semiconductor device and method of manufacturing the same | |
JP6017248B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9269782B2 (en) | Semiconductor device | |
JP6136573B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20130082336A1 (en) | Semiconductor device and method for fabricating the same | |
US9653569B1 (en) | Compound semiconductor device and manufacturing method thereof | |
US20130083569A1 (en) | Manufacturing method of compound semiconductor device | |
JP2014229838A (ja) | 半導体装置及び半導体装置の製造方法 | |
US9899492B2 (en) | Compound semiconductor device and method for manufacturing the same | |
JP2013197315A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2014072426A (ja) | 半導体装置及び半導体装置の製造方法 | |
US10964805B2 (en) | Compound semiconductor device | |
JP6703269B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2018085414A (ja) | 化合物半導体装置 | |
JP2017228685A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6107922B2 (ja) | 半導体装置 | |
JP6106951B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US11387357B2 (en) | Compound semiconductor device, method for manufacturing the same and amplifier | |
JP2019050233A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6107922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |