JP2021027105A - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2021027105A
JP2021027105A JP2019142479A JP2019142479A JP2021027105A JP 2021027105 A JP2021027105 A JP 2021027105A JP 2019142479 A JP2019142479 A JP 2019142479A JP 2019142479 A JP2019142479 A JP 2019142479A JP 2021027105 A JP2021027105 A JP 2021027105A
Authority
JP
Japan
Prior art keywords
aluminum oxide
oxide film
compound semiconductor
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019142479A
Other languages
English (en)
Other versions
JP7371384B2 (ja
Inventor
史朗 尾崎
Shiro Ozaki
史朗 尾崎
多木　俊裕
Toshihiro Tagi
俊裕 多木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2019142479A priority Critical patent/JP7371384B2/ja
Priority to US16/940,474 priority patent/US11387357B2/en
Publication of JP2021027105A publication Critical patent/JP2021027105A/ja
Application granted granted Critical
Publication of JP7371384B2 publication Critical patent/JP7371384B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/207—A hybrid coupler being used as power measuring circuit at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】ゲートリーク電流をより低減することができる化合物半導体装置及びその製造方法を提供する。【解決手段】化合物半導体装置は、化合物半導体の電子走行層及び電子供給層を含む半導体積層構造と、前記電子供給層の上方のゲート電極、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間で前記半導体積層構造上に設けられ、ゲートリセスが形成された絶縁層と、を有し、前記ゲート電極は、前記ゲートリセス内の第１の部分と、前記第１の部分につながり、前記ゲートリセスより前記ドレイン電極側で前記絶縁層上の第２の部分と、を有し、前記絶縁層は、前記半導体積層構造に直接接する酸化アルミニウム膜を有し、前記酸化アルミニウム膜は、少なくとも、前記絶縁層の厚さ方向で、前記第２の部分と前記半導体積層構造との間に位置し、前記酸化アルミニウム膜の組成をＡｌＯｘと表したとき、ｘの値が１．５より大きい。【選択図】図１

Description

本開示は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。近年では、例えば、ＧａＮ系高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）に関する技術が開発されている。
ＧａＮ系ＨＥＭＴの一例では、電子走行層にＧａＮが用いられ、電子供給層にＡｌＧａＮが用いられ、ＧａＮにおけるピエゾ分極や自発分極の作用により電子走行層において高濃度の二次元電子ガス（two-dimensional electron gas：２ＤＥＧ）が生成される。このため、ＧａＮ系ＨＥＭＴは高出力増幅器や高効率スイッチング素子への応用が期待されている。また、耐圧の向上等の目的で、フィールドプレートを備えたゲート電極が用いられることがある。
特開２０１６−６２９７６号公報 特開２０１５−５６４５７号公報
近年、フィールドプレートを備えたゲート電極を含む化合物半導体装置のゲートリーク電流の更なる低減の要請が高まっている。
本開示の目的は、ゲートリーク電流をより低減することができる化合物半導体装置及びその製造方法を提供することにある。
本開示の一形態によれば、化合物半導体の電子走行層及び電子供給層を含む半導体積層構造と、前記電子供給層の上方のゲート電極、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間で前記半導体積層構造上に設けられ、ゲートリセスが形成された絶縁層と、を有し、前記ゲート電極は、前記ゲートリセス内の第１の部分と、前記第１の部分につながり、前記ゲートリセスより前記ドレイン電極側で前記絶縁層上の第２の部分と、を有し、前記絶縁層は、前記半導体積層構造に直接接する酸化アルミニウム膜を有し、前記酸化アルミニウム膜は、少なくとも、前記絶縁層の厚さ方向で、前記第２の部分と前記半導体積層構造との間に位置し、前記酸化アルミニウム膜の組成をＡｌＯｘと表したとき、ｘの値が１．５より大きい化合物半導体装置が提供される。
本開示によれば、ゲートリーク電流をより低減することができる。
第１の実施形態に係る化合物半導体装置を示す断面図である。 第１の実施形態に係る化合物半導体装置の製造方法を示す断面図（その１）である。 第１の実施形態に係る化合物半導体装置の製造方法を示す断面図（その２）である。 第１の実施形態に係る化合物半導体装置の製造方法を示す断面図（その３）である。 第１の実施形態に係る化合物半導体装置の製造方法を示す断面図（その４）である。 第２の実施形態に係る化合物半導体装置を示す断面図である。 第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その１）である。 第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その２）である。 第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その３）である。 第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その４）である。 第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その５）である。 第２の実施形態の変形例に係る化合物半導体装置を示す断面図である。 第３の実施形態に係る化合物半導体装置を示す断面図である。 第３の実施形態に係る化合物半導体装置の製造方法を示す断面図（その１）である。 第３の実施形態に係る化合物半導体装置の製造方法を示す断面図（その２）である。 第３の実施形態に係る化合物半導体装置の製造方法を示す断面図（その３）である。 閾値電圧及びゲートリーク電流の測定結果を示す図である。 第４の実施形態に係るディスクリートパッケージを示す図である。 第５の実施形態に係るＰＦＣ回路を示す結線図である。 第６の実施形態に係る電源装置を示す結線図である。 第７の実施形態に係る増幅器を示す結線図である。
本願発明者らは、フィールドプレートを備えたゲート電極を含む化合物半導体装置のゲートリーク電流を低減すべく鋭意検討を行った。この結果、フィールドプレートと、電子走行層及び電子供給層を含む半導体積層構造と、これらの間の絶縁層とによりＭＩＳ（metal-insulator-semiconductor）構造が構成され、ＭＩＳ構造における閾値電圧が深いほどゲートリーク電流が大きくなることが明らかになった。ＭＩＳ構造では、ピンチオフ時に、フィールドプレートから絶縁層及び半導体積層構造に空乏層が広がり得る。また、ＭＩＳ構造にも２ＤＥＧが含まれる。ところが、閾値電圧が深いほど空乏層は２ＤＥＧまで広がりにくくなり、フィールドプレートのドレイン電極側の端部にかかる電界が強くなる。このため、閾値電圧が深いほどゲートリーク電流が大きくなるのである。本願発明者らは、このような新たな知見に基づき、ＭＩＳ構造の閾値電圧を浅くすべく更に鋭意検討を行った結果、下記の本開示の実施形態に想到した。
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は、高電子移動度トランジスタ（ＨＥＭＴ）を含む化合物半導体装置に関する。図１は、第１の実施形態に係る化合物半導体装置を示す断面図である。
第１の実施形態に係る化合物半導体装置１００は、図１に示すように、化合物半導体の電子走行層１０２及び電子供給層１０４を含む半導体積層構造１０６を有する。化合物半導体装置１００は、電子供給層１０４の上方のゲート電極１３０、ソース電極１１３及びドレイン電極１１４を有する。化合物半導体装置１００は、ソース電極１１３とドレイン電極１１４との間で半導体積層構造１０６上に設けられ、ゲートリセス１２３が形成された絶縁層１２０を有する。ゲート電極１３０は、ゲートリセス１２３内の第１の部分１３１と、第１の部分１３１につながり、ゲートリセス１２３よりドレイン電極１１４側で絶縁層１２０上の第２の部分１３２と、を有する。ゲート電極１３０が、ゲートリセス１２３よりソース電極１１３側で絶縁層１２０上の第３の部分１３３と、第１の部分１３１上の第４の部分１３４とを有してもよい。第４の部分１３４は、第１の部分１３１と、第２の部分１３２と、第３の部分１３３とを互いにつなぐ。絶縁層１２０は、半導体積層構造１０６に直接接する酸化アルミニウム膜１２１を有する。酸化アルミニウム膜１２１は、少なくとも、絶縁層１２０の厚さ方向で、第２の部分１３２と半導体積層構造１０６との間に位置する。酸化アルミニウム膜１２１の組成をＡｌＯｘ１と表したとき、ｘ１の値が１．５より大きい。絶縁層１２０が、酸化アルミニウム膜１２１上の窒化シリコン膜１２２を有してもよい。
化合物半導体装置１００では、電子走行層１０２の電子供給層１０４との界面近傍に２ＤＥＧ１０９が生成される。また、第２の部分１３２がフィールドプレートとして機能するため、優れた耐圧を得ることができる。また、化合物半導体装置１００では、ピンチオフ時に、第１の部分１３１の下方において半導体積層構造１０６に空乏層が広がるとともに、第２の部分１３２から半導体積層構造１０６に空乏層が広がる。
本実施形態では、第２の部分１３２の下方で、酸化アルミニウム膜１２１が半導体積層構造１０６に直接接しており、酸化アルミニウム膜１２１の組成をＡｌＯｘ１と表したとき、ｘ１の値が１．５より大きい。つまり、酸化アルミニウム膜１２１にはＡｌ空孔が含まれる。このため、酸化アルミニウム膜１２１と半導体積層構造１０６との界面に、Ａｌ空孔に起因する負電荷が発生する。従って、第２の部分１３２と、絶縁層１２０と、半導体積層構造１０６との積層構造の閾値電圧は、酸化アルミニウム膜１２１に代えて窒化シリコン膜１２２が半導体積層構造１０６と直接接する場合と比較して、著しく浅くなる。そして、本実施形態によれば、ピンチオフ時に、空乏層が第２の部分１３２から２ＤＥＧ１０９まで広がり、第２の部分１３２のドレイン電極１１４側の端部での電界集中が緩和され、ゲートリーク電流が低減される。
なお、Ａｌ空孔の準位は３ｅＶ〜５ｅＶ程度と非常に深く、固定電荷として作用するため、Ａｌ空孔に起因する負電荷は化合物半導体装置１００の実際の動作に悪影響を及ぼさない。
次に、第１の実施形態に係る化合物半導体装置１００の製造方法について説明する。図２Ａ〜図２Ｄは、第１の実施形態に係る化合物半導体装置１００の製造方法を示す断面図である。
図２Ａに示すように、化合物半導体の電子走行層１０２及び電子供給層１０４を含む半導体積層構造１０６を形成する。電子走行層１０２の表面近傍に、２ＤＥＧ１０９が生成する。図２Ｂに示すように、電子供給層１０４の上方にソース電極１１３及びドレイン電極１１４を形成する。図２Ｃに示すように、ソース電極１１３とドレイン電極１１４との間で半導体積層構造１０６上に酸化アルミニウム膜１２１及び窒化シリコン膜１２２を含む絶縁層１２０を形成する。酸化アルミニウム膜１２１は、半導体積層構造１０６に直接接するように形成する。図２Ｄに示すように、絶縁層１２０にゲートリセス１２３を形成する。ゲートリセス１２３は、例えば、酸化アルミニウム膜１２１の少なくとも一部よりソース電極２１３側に形成する。次いで、ゲートリセス１２３内の第１の部分１３１と、第１の部分１３１につながり、ゲートリセス１２３よりドレイン電極１１４側で絶縁層１２０上の第２の部分１３２と、を有するゲート電極１３０を形成する（図１参照）。ゲート電極１３０は、ゲートリセス１２３よりソース電極１１３側で絶縁層１２０上の第３の部分１３３と、第１の部分１３１上の第４の部分１３４とを更に有するように形成してもよい。
このようにして、第１の実施形態に係る化合物半導体装置１００を製造することができる。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関する。図３は、第２の実施形態に係る化合物半導体装置を示す断面図である。
第２の実施形態に係る化合物半導体装置２００は、図３に示すように、基板２０１上に形成された半導体積層構造２０６を有する。半導体積層構造２０６は、例えば、化合物半導体の電子走行層２０２、スペーサ層２０３、電子供給層２０４及びキャップ層２０５を含む。電子走行層２０２は、例えば厚さが２μｍ〜４μｍで不純物の意図的なドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）である。スペーサ層２０３は、例えば厚さが４ｎｍ〜６ｎｍで不純物の意図的なドーピングが行われていないＡｌＧａＮ層（ｉ−ＡｌＧａＮ層）である。電子供給層２０４は、例えば厚さが２５ｎｍ〜３５ｎｍのｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）である。キャップ層２０５は、例えば厚さが１ｎｍ〜１０ｎｍのＧａＮ層である。電子供給層２０４には、例えばＳｉが５×１０１８ｃｍ−３程度の濃度でドーピングされている。半導体積層構造２０６が電子走行層２０２と基板２０１との間に、ＡｌＧａＮ等のバッファ層を含んでもよい。
キャップ層２０５に開口部２１１及び２１２が形成されており、開口部２１１内にソース電極２１３が形成され、開口部２１２内にドレイン電極２１４が形成されている。キャップ層２０５上に絶縁層２２０が形成されている。絶縁層２２０がソース電極２１３の側面及び上面を覆ってもよく、絶縁層２２０がドレイン電極２１４の側面及び上面を覆ってもよい。絶縁層２２０は、半導体積層構造２０６に直接接する酸化アルミニウム膜２２１と、酸化アルミニウム膜２２１上の窒化シリコン膜２２２とを有する。酸化アルミニウム膜２２１は、少なくとも、絶縁層２２０の厚さ方向で、第２の部分２３２と半導体積層構造２０６との間に位置する。化合物半導体装置２００では、酸化アルミニウム膜２２１は、キャップ層２０５の上面と、ソース電極２１３の側面及び上面と、ドレイン電極２１４の側面及び上面とを覆う。酸化アルミニウム膜２２１の組成をＡｌＯｘ２と表したとき、ｘ２の値が１．５より大きい。酸化アルミニウム膜２２１の厚さは、例えば０．５ｎｍ〜１０ｎｍ程度である。窒化シリコン膜２２２の厚さは、例えば１０ｎｍ〜１００ｎｍ程度である。絶縁層２２０にはゲートリセス２２３が形成されている。ゲートリセス２２３はソース電極２１３とドレイン電極２１４との間に形成されている。ソース電極２１３及びドレイン電極２１４は、例えば金属からなり、チタン（Ｔｉ）膜と、その上のアルミニウム（Ａｌ）膜との積層体を含んでもよい。
化合物半導体装置２００はゲート電極２３０を有する。ゲート電極２３０は、ゲートリセス２２３内の第１の部分２３１と、第１の部分２３１につながり、ゲートリセス２２３よりドレイン電極２１４側で絶縁層２２０上の第２の部分２３２と、を含む。ゲート電極２３０は、ゲートリセス２２３よりソース電極２１３側で絶縁層２２０上の第３の部分２３３と、第１の部分２３１上の第４の部分２３４とを含む。第４の部分２３４は、第１の部分２３１と、第２の部分２３２と、第３の部分２３３とを互いにつなぐ。ゲート電極２３０は、いわゆるＴ字型構造を有している。第１の部分２３１とキャップ層２０５との間には酸化アルミニウム膜２２１が存在する。ゲート電極２３０は、例えば金属からなり、ニッケル（Ｎｉ）膜２３０Ａと、その上の金（Ａｕ）膜２３０Ｂとの積層体を含んでもよい。第１の部分２３１に含まれるＮｉ膜２３０Ａは、窒化シリコン膜２２２に直接接してもよい。
化合物半導体装置２００では、電子走行層２０２の電子供給層２０４との界面近傍に２ＤＥＧ２０９が生成される。また、第２の部分２３２がフィールドプレートとして機能するため、優れた耐圧を得ることができる。また、化合物半導体装置２００では、ピンチオフ時に、第１の部分２３１の下方において半導体積層構造２０６に空乏層が広がるとともに、第２の部分２３２から半導体積層構造２０６に空乏層が広がる。
本実施形態では、第２の部分２３２の下方で、酸化アルミニウム膜２２１が半導体積層構造２０６に直接接しており、酸化アルミニウム膜２２１の組成をＡｌＯｘ２と表したとき、ｘ２の値が１．５より大きい。つまり、酸化アルミニウム膜２２１にはＡｌ空孔が含まれる。このため、酸化アルミニウム膜２２１と半導体積層構造２０６との界面に、Ａｌ空孔に起因する負電荷が発生する。従って、第２の部分２３２と、絶縁層２２０と、半導体積層構造２０６とのＭＩＳ構造の閾値電圧は、酸化アルミニウム膜２２１に代えて窒化シリコン膜２２２が半導体積層構造２０６と直接接する場合と比較して、著しく浅くなる。そして、本実施形態によれば、ピンチオフ時に、空乏層が第２の部分２３２から２ＤＥＧ２０９まで広がり、第２の部分２３２のドレイン電極２１４側の端部での電界集中が緩和され、ゲートリーク電流が低減される。
なお、Ａｌ空孔の準位は３ｅＶ〜５ｅＶ程度と非常に深く、固定電荷として作用するため、Ａｌ空孔に起因する負電荷は化合物半導体装置２００の実際の動作に悪影響を及ぼさない。
ゲート電極２３０に含まれるＮｉと窒化シリコン膜１２２に含まれるＳｉとからニッケルシリサイド（ＮｉＳｉ）が生成されることがある。化合物半導体装置２００では、第１の部分２３１とキャップ層２０５との間に酸化アルミニウム膜２２１が存在するため、ニッケルシリサイドが生成された場合でも、ニッケルシリサイドをパスとするゲートリーク電流を抑制することができる。
なお、酸化アルミニウム膜２２１の厚さは限定されないが、５ｎｍ以下であることが好ましい。酸化アルミニウム膜２２１の厚さが５ｎｍ超であると、相互コンダクタンス（ｇｍ）が劣化するおそれがあるためである。
次に、第２の実施形態に係る化合物半導体装置２００の製造方法について説明する。図４Ａ〜図４Ｅは、第２の実施形態に係る化合物半導体装置２００の製造方法を示す断面図である。
まず、図４Ａに示すように、基板２０１上に、電子走行層２０２、スペーサ層２０３、電子供給層２０４及びキャップ層２０５を含む半導体積層構造２０６を形成する。半導体積層構造２０６は、例えば有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法により形成することができる。この結果、電子走行層２０２の表面近傍に、２ＤＥＧ２０９が生成する。
半導体積層構造２０６の形成に際しては、例えば、Ａｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、及びＮ源であるアンモニア（ＮＨ３）ガスの混合ガスを用いる。このとき、成長させる化合物半導体層の組成に応じて、トリメチルアルミニウムガス及びトリメチルガリウムガスの供給の有無及び流量を適宜設定する。各化合物半導体層に共通の原料であるアンモニアガスの流量は、例えば１００ｃｃｍ〜１０ＬＭ程度とする。また、例えば、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、成長温度は１０００℃〜１２００℃程度とする。また、ｎ型の化合物半導体層（例えば電子供給層２０４）を成長させる際には、例えば、Ｓｉを含むＳｉＨ４ガスを所定の流量で混合ガスに添加し、化合物半導体層にＳｉをドーピングする。Ｓｉのドーピング濃度は、例えば１×１０１８ｃｍ−３程度〜１×１０２０ｃｍ−３とする。
次いで、図４Ｂに示すように、キャップ層２０５に開口部２１１及び２１２を形成し、開口部２１１内にソース電極２１３を形成し、開口部２１２内にドレイン電極２１４を形成する。例えば、フォトリソグラフィ技術によってソース電極２１３の形成予定領域及びドレイン電極２１４の形成予定領域のそれぞれに開口部を有するレジスト膜を設け、塩素系ガスを用いたドライエッチングを行うことによって、開口部２１１及び２１２を形成することができる。更に、例えば、このレジスト膜を成長マスクとして蒸着法により金属膜を形成し、このレジスト膜をその上の金属膜と共に除去することで、レジスト膜の開口部の内側にソース電極２１３及びドレイン電極２１４を形成することができる。すなわち、リフトオフ法によりソース電極２１３及びドレイン電極２１４を形成することができる。金属膜の形成では、例えば、Ｔｉ膜を形成した後にＡｌ膜を形成する。レジスト膜の除去後に、例えば、窒素雰囲気中にて４００℃〜１０００℃で熱処理を行い、オーミック特性を確立する。
開口部２１１及び２１２の形成前に、半導体積層構造２０６に素子領域を画定する素子分離領域を形成してもよい。素子分離領域の形成では、例えば、素子分離領域を形成する予定の領域を露出するフォトレジストのパターンをキャップ層２０５上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。素子分離領域では、２ＤＥＧ２０９が消失する。
ソース電極２１３及びドレイン電極２１４の形成後、図４Ｃに示すように、キャップ層２０５の上面と、ソース電極２１３の側面及び上面と、ドレイン電極２１４の側面及び上面とを覆う酸化アルミニウム膜２２１を形成する。酸化アルミニウム膜２２１の組成をＡｌＯｘ２と表したとき、ｘ２の値が１．５より大きい。酸化アルミニウム膜２２１の形成では、例えば、原子層堆積（atomic layer deposition：ＡＬＤ）法により酸化アルミニウム膜を形成し、その後に、この酸化アルミニウム膜の酸化性雰囲気中で熱処理を行う。ＡＬＤ法により形成される酸化アルミニウム膜の組成はＡｌリッチの組成となる。つまり、この酸化アルミニウム膜の組成をＡｌＯｙと表すと、ｙの値は１．５未満となる。その後の酸化性雰囲気中での熱処理により、酸素リッチの組成を有する酸化アルミニウム膜２２１を得ることができる。ＡＬＤ法による酸化アルミニウム膜の形成では、酸素源として、酸素プラズマ又はオゾンを用いることが好ましい。その後の熱処理により、酸素リッチの組成を有する酸化アルミニウム膜２２１を得やすくするためである。酸素プラズマは、例えば、酸素ラジカルや酸素イオン等の活性酸素を含むことができる。熱処理の雰囲気は、例えば、水蒸気、酸素、二酸化炭素、一酸化炭素、二酸化窒素若しくは一酸化窒素又はこれらの任意の組み合わせを含む雰囲気であることが好ましい。例えば、水蒸気及び酸素を含む大気中で熱処理を行うことができる。熱処理の温度は、例えば、１００℃〜７５０℃の範囲内の温度であることが好ましく、２５０℃〜３５０℃の範囲内の温度であることがより好ましい。熱処理の時間は、例えば３０分〜２時間とすることができる。
酸化アルミニウム膜２２１の形成後、図４Ｄに示すように、酸化アルミニウム膜２２１上に窒化シリコン膜２２２を形成する。窒化シリコン膜２２２は、例えば、プラズマ化学気相成長（chemical vapor deposition：ＣＶＤ）法により形成することができる。酸化アルミニウム膜２２１と窒化シリコン膜２２２とが絶縁層２２０に含まれる。
次いで、図４Ｅに示すように、絶縁層２２０にゲートリセス２２３を形成する。例えば、フォトリソグラフィ技術によって第１の部分２３１の形成予定領域に開口部を有するレジスト膜を設け、フッ素系ガスを用いたドライエッチングを行うことによって、ゲートリセス２２３を形成することができる。このドライエッチングでは、窒化シリコン膜２２２が除去されるが、酸化アルミニウム膜２２１は残存する。
その後、第１の部分２３１と、第２の部分２３２と、第３の部分２３３と、第４の部分２３４とを含むゲート電極２３０を形成する（図３参照）。ゲート電極２３０の形成では、例えば、フォトリソグラフィ技術によってゲート電極２３０の形成予定領域に開口部を有するレジスト膜を設ける。そして、このレジスト膜を成長マスクとして蒸着法により金属膜を形成し、このレジスト膜をその上の金属膜と共に除去することで、レジスト膜の開口部の内側にゲート電極２３０を形成することができる。すなわち、リフトオフ法によりゲート電極２３０を形成することができる。金属膜の形成では、例えば、Ｎｉ膜を形成した後にＡｕ膜を形成する。
このようにして、第２の実施形態に係る化合物半導体装置２００を製造することができる。
なお、フッ素系ガスを用いたドライエッチングによりゲートリセス２２３を形成した場合、酸化アルミニウム膜２２１の上面上にフッ化アルミニウム膜が形成されることがあり、このフッ化アルミニウム膜が化合物半導体装置２００に含まれてもよい。すなわち、図５に示すように、第１の部分２３１と酸化アルミニウム膜２２１との間にフッ化アルミニウム膜２２４があってもよい。フッ化アルミニウム膜２２４は、例えば結晶性のＡｌＦ３を主成分としてもよい。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関し、酸化アルミニウム膜の構成の点で第２の実施形態と相違する。図６は、第３の実施形態に係る化合物半導体装置を示す断面図である。
第３の実施形態に係る化合物半導体装置３００は、図６に示すように、第２の実施形態における酸化アルミニウム膜２２１に代えて酸化アルミニウム膜３２１が設けられている。酸化アルミニウム膜３２１は、少なくとも、絶縁層２２０の厚さ方向で、第２の部分２３２と半導体積層構造２０６との間に位置する。酸化アルミニウム膜３２１は、第１の部分２３１とキャップ層２０５との間にも存在する。化合物半導体装置３００では、酸化アルミニウム膜３２１は、キャップ層２０５の上面の一部と、ドレイン電極２１４の側面及び上面とを覆う。キャップ層２０５の上面のうち、第１の部分２３１とソース電極２１３との間の部分が酸化アルミニウム膜３２１から露出している。酸化アルミニウム膜３２１の組成をＡｌＯｘ３と表したとき、ｘ３の値が１．５より大きい。酸化アルミニウム膜３２１の厚さは、例えば０．５ｎｍ〜１０ｎｍ程度である。窒化シリコン膜２２２は、酸化アルミニウム膜３２１上に設けられるとともに、キャップ層２０５の上面のうち、第１の部分２３１とソース電極２１３との間の部分を覆う。窒化シリコン膜２２２は、ソース電極２１３の側面及び上面をも覆う。他の構成は第２の実施形態と同様である。
第３の実施形態によっても第２の実施形態と同様の効果を得ることができる。
次に、第３の実施形態に係る化合物半導体装置３００の製造方法について説明する。図７Ａ〜図７Ｃは、第３の実施形態に係る化合物半導体装置３００の製造方法を示す断面図である。
まず、第２の実施形態と同様にして、酸化アルミニウム膜２２１の形成及び熱処理までの処理を行う（図４Ｃ参照）。次いで、図７Ａに示すように、酸化アルミニウム膜２２１の一部を除去する。すなわち、酸化アルミニウム膜２２１の、第１の部分２３１が形成される予定の領域とソース電極２１３との間の部分と、ソース電極２１３の側面及び上面を覆う部分とを除去する。この結果、酸化アルミニウム膜３２１が形成される。酸化アルミニウム膜２２１の上記一部の除去では、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いたウェットエッチングを行う。
その後、図７Ｂに示すように、第２の実施形態と同様にして、窒化シリコン膜２２２を形成する。窒化シリコン膜２２２は、酸化アルミニウム膜３２１上に形成するとともに、キャップ層２０５の上面のうち酸化アルミニウム膜３２１から露出した部分を覆い、更にソース電極２１３の側面及び上面を覆うように形成する。
続いて、図７Ｃに示すように、絶縁層２２０にゲートリセス２２３を形成する。ゲートリセス２２３は、第２の実施形態と同様の方法で形成することができる。
次いで、第１の部分２３１と、第２の部分２３２と、第３の部分２３３と、第４の部分２３４とを含むゲート電極２３０を形成する（図６参照）。
このようにして、第３の実施形態に係る化合物半導体装置３００を製造することができる。
第２の実施形態と同様に、第１の部分２３１と酸化アルミニウム膜３２１との間にフッ化アルミニウム膜があってもよい。このフッ化アルミニウム膜は、例えば結晶性のＡｌＦ３を主成分としてもよい。
ここで、本願発明者らが行った実験について説明する。この実験では、構成の異なる三つの化合物半導体装置を準備した。一つの化合物半導体装置は、第２の実施形態に倣った構成Ａを有する。構成Ａは、第２の実施形態と同様に酸化アルミニウム膜を含み、この酸化アルミニウム膜の組成をＡｌＯｘ１１と表したとき、ｘ１１の値が１．５７である。他の一つの化合物半導体装置は、第２の実施形態に類似した構成Ｂを有する。構成Ｂは、酸化アルミニウム膜を含むが、この酸化アルミニウム膜の組成をＡｌＯｘ１２と表したとき、ｘ１２の値が１．３８である。他の一つの化合物半導体装置は、第２の実施形態から酸化アルミニウム膜を除いた構成Ｃを有する。構成Ｃは、酸化アルミニウム膜を含まず、ゲート電極の第２の部分（フィールドプレート）の下方で窒化シリコン膜がキャップ層に直接接する。
そして、構成Ａ、構成Ｂ及び構成Ｃのそれぞれについて、高温通電試験を想定して、第２の部分と、絶縁層と、半導体積層構造とのＭＩＳ構造の閾値電圧と、１５０℃でのゲートリーク電流とを測定した。この結果を図８に示す。図８の横軸は閾値電圧を示し、図８の縦軸は１５０℃でのゲートリーク電流を示す。
信頼性の観点から、１５０℃でのゲートリーク電流は１．０×１０−５Ａ／ｍｍ以下であることが望ましい。構成Ａでは、ゲートリーク電流が１．０×１０−５Ａ／ｍｍ以下であった。一方、構成Ｂ及び構成Ｃでは、ゲートリーク電流が１．０×１０−５Ａ／ｍｍ超であった。また、図８に示すように、閾値電圧が深いほど、すなわち、閾値電圧が負で、その絶対値が大きいほど、ゲートリーク電流が大きかった。
なお、半導体積層構造に含まれる化合物半導体の層の組成は、上記の実施形態に記載されたものに限定されない。例えば、ＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体が用いられてもよい。また、ＩｎＰ等の化合物半導体が用いられてもよい。
また、本開示の製造方法における各工程の順序は、上記の実施形態に記載のものに限定されない。例えば、絶縁層がソース電極及びドレイン電極より先に形成されてもよい。
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図９は、第４の実施形態に係るディスクリートパッケージを示す図である。
第４の実施形態では、図９に示すように、第１〜第３の実施形態のいずれかと同様の構造を備えた化合物半導体装置１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１１４又は２１４が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１１３又は２１３に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１３０又は２３０に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及び化合物半導体装置１２１０等がモールド樹脂１２３１によりパッケージングされている。
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、化合物半導体装置１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１０は、第５の実施形態に係るＰＦＣ回路を示す結線図である。
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１〜第３の実施形態のいずれかと同様の構造を備えた化合物半導体装置が用いられている。
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、サーバ電源に好適な、ＨＥＭＴを備えた電源装置に関する。図１１は、第６の実施形態に係る電源装置を示す結線図である。
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
一次側回路１２６１には、第５の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１〜第３の実施形態のいずれかと同様の構造を備えた化合物半導体装置が用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＨＥＭＴを備えた増幅器に関する。図１２は、第７の実施形態に係る増幅器を示す結線図である。
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１〜第３の実施形態のいずれかと同様の構造を備えた化合物半導体装置を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
以下、本開示の諸態様を付記としてまとめて記載する。
（付記１）
化合物半導体の電子走行層及び電子供給層を含む半導体積層構造と、
前記電子供給層の上方のゲート電極、ソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記半導体積層構造上に設けられ、ゲートリセスが形成された絶縁層と、
を有し、
前記ゲート電極は、
前記ゲートリセス内の第１の部分と、
前記第１の部分につながり、前記ゲートリセスより前記ドレイン電極側で前記絶縁層上の第２の部分と、
を有し、
前記絶縁層は、前記半導体積層構造に直接接する酸化アルミニウム膜を有し、
前記酸化アルミニウム膜は、少なくとも、前記絶縁層の厚さ方向で、前記第２の部分と前記半導体積層構造との間に位置し、
前記酸化アルミニウム膜の組成をＡｌＯｘと表したとき、ｘの値が１．５より大きいことを特徴とする化合物半導体装置。
（付記２）
前記酸化アルミニウム膜は、前記絶縁層の厚さ方向で、前記第１の部分と前記半導体積層構造との間にも位置することを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記第１の部分は、前記酸化アルミニウム膜に直接接することを特徴とする付記２に記載の化合物半導体装置。
（付記４）
前記絶縁層は、前記酸化アルミニウム膜上の窒化シリコン膜を有することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
（付記５）
前記第１の部分は、前記窒化シリコン膜に直接接するニッケル膜を含むことを特徴とする付記４に記載の化合物半導体装置。
（付記６）
前記半導体積層構造の前記第１の部分と前記ソース電極との間の部分は、前記酸化アルミニウム膜から露出していることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
（付記７）
前記酸化アルミニウム膜の厚さは５ｎｍ以下であることを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体装置。
（付記８）
化合物半導体の電子走行層及び電子供給層を含む半導体積層構造を準備する工程と、
前記電子供給層の上方にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間で前記半導体積層構造上に絶縁層を形成する工程と、
前記絶縁層にゲートリセスを形成する工程と、
前記ゲートリセス内の第１の部分と、前記第１の部分につながり、前記ゲートリセスより前記ドレイン電極側で前記絶縁層上の第２の部分と、を有するゲート電極を形成する工程と、
を有し、
前記絶縁層を形成する工程は、
前記半導体積層構造に直接接する酸化アルミニウム膜を形成する工程と、
前記酸化アルミニウム膜の組成をＡｌＯｘと表したとき、ｘの値が１．５より大きくなるように、前記酸化アルミニウム膜を酸化性雰囲気中で熱処理する工程と、
を有し、
前記酸化アルミニウム膜は、少なくとも、前記絶縁層の厚さ方向で、前記第２の部分と前記半導体積層構造との間に位置することを特徴とする化合物半導体装置の製造方法。
（付記９）
前記酸化性雰囲気は、水蒸気、酸素、二酸化炭素、一酸化炭素、二酸化窒素若しくは一酸化窒素又はこれらの任意の組み合わせを含む雰囲気であることを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１０）
前記酸化アルミニウム膜は、酸素源として酸素プラズマ又はオゾンを用いた原子層堆積法により形成されることを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
（付記１１）
付記１乃至７のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
１００、２００、３００：化合物半導体装置
１０２、２０２：電子走行層
１０４、２０４：電子供給層
１０６、２０６：半導体積層構造
１１３、２１３：ソース電極
１１４、２１４：ドレイン電極
１２０、２２０：絶縁層
１２１、２２１、３２１：酸化アルミニウム膜
１２２、２２２：窒化シリコン膜
１２３、２２３：ゲートリセス
１３０、２３０：ゲート電極
１３１、２３１：第１の部分
１３２、２３２：第２の部分
２３０Ａ：ニッケル膜

Claims (5)

  1. 化合物半導体の電子走行層及び電子供給層を含む半導体積層構造と、
    前記電子供給層の上方のゲート電極、ソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間で前記半導体積層構造上に設けられ、ゲートリセスが形成された絶縁層と、
    を有し、
    前記ゲート電極は、
    前記ゲートリセス内の第１の部分と、
    前記第１の部分につながり、前記ゲートリセスより前記ドレイン電極側で前記絶縁層上の第２の部分と、
    を有し、
    前記絶縁層は、前記半導体積層構造に直接接する酸化アルミニウム膜を有し、
    前記酸化アルミニウム膜は、少なくとも、前記絶縁層の厚さ方向で、前記第２の部分と前記半導体積層構造との間に位置し、
    前記酸化アルミニウム膜の組成をＡｌＯｘと表したとき、ｘの値が１．５より大きいことを特徴とする化合物半導体装置。
  2. 前記酸化アルミニウム膜は、前記絶縁層の厚さ方向で、前記第１の部分と前記半導体積層構造との間にも位置することを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記第１の部分は、前記酸化アルミニウム膜に直接接することを特徴とする請求項２に記載の化合物半導体装置。
  4. 前記絶縁層は、前記酸化アルミニウム膜上の窒化シリコン膜を有することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
  5. 化合物半導体の電子走行層及び電子供給層を含む半導体積層構造を準備する工程と、
    前記電子供給層の上方にソース電極及びドレイン電極を形成する工程と、
    前記ソース電極と前記ドレイン電極との間で前記半導体積層構造上に絶縁層を形成する工程と、
    前記絶縁層にゲートリセスを形成する工程と、
    前記ゲートリセス内の第１の部分と、前記第１の部分につながり、前記ゲートリセスより前記ドレイン電極側で前記絶縁層上の第２の部分と、を有するゲート電極を形成する工程と、
    を有し、
    前記絶縁層を形成する工程は、
    前記半導体積層構造に直接接する酸化アルミニウム膜を形成する工程と、
    前記酸化アルミニウム膜の組成をＡｌＯｘと表したとき、ｘの値が１．５より大きくなるように、前記酸化アルミニウム膜を酸化性雰囲気中で熱処理する工程と、
    を有し、
    前記酸化アルミニウム膜は、少なくとも、前記絶縁層の厚さ方向で、前記第２の部分と前記半導体積層構造との間に位置することを特徴とする化合物半導体装置の製造方法。
JP2019142479A 2019-08-01 2019-08-01 化合物半導体装置及びその製造方法 Active JP7371384B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019142479A JP7371384B2 (ja) 2019-08-01 2019-08-01 化合物半導体装置及びその製造方法
US16/940,474 US11387357B2 (en) 2019-08-01 2020-07-28 Compound semiconductor device, method for manufacturing the same and amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019142479A JP7371384B2 (ja) 2019-08-01 2019-08-01 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021027105A true JP2021027105A (ja) 2021-02-22
JP7371384B2 JP7371384B2 (ja) 2023-10-31

Family

ID=74258840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019142479A Active JP7371384B2 (ja) 2019-08-01 2019-08-01 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US11387357B2 (ja)
JP (1) JP7371384B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059946A (ja) * 2007-08-31 2009-03-19 Fujitsu Ltd 化合物半導体装置およびその製造方法
JP2012175018A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 化合物半導体装置
JP2014183080A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2016072358A (ja) * 2014-09-29 2016-05-09 株式会社デンソー 半導体装置およびその製造方法
JP2016096343A (ja) * 2015-11-30 2016-05-26 富士通株式会社 半導体装置
JP2018101755A (ja) * 2016-12-22 2018-06-28 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5957994B2 (ja) * 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
JP2015056457A (ja) 2013-09-10 2015-03-23 株式会社東芝 半導体装置
JP6276150B2 (ja) 2014-09-16 2018-02-07 株式会社東芝 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059946A (ja) * 2007-08-31 2009-03-19 Fujitsu Ltd 化合物半導体装置およびその製造方法
JP2012175018A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 化合物半導体装置
JP2014183080A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2016072358A (ja) * 2014-09-29 2016-05-09 株式会社デンソー 半導体装置およびその製造方法
JP2016096343A (ja) * 2015-11-30 2016-05-26 富士通株式会社 半導体装置
JP2018101755A (ja) * 2016-12-22 2018-06-28 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP7371384B2 (ja) 2023-10-31
US11387357B2 (en) 2022-07-12
US20210036139A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
JP5957994B2 (ja) 半導体装置の製造方法
JP2012178464A (ja) 化合物半導体装置及びその製造方法
JP2012178416A (ja) 化合物半導体装置及びその製造方法
JP2014072425A (ja) 半導体装置の製造方法及び半導体装置
US10964805B2 (en) Compound semiconductor device
JP7024534B2 (ja) 半導体装置及びその製造方法
JP6703269B2 (ja) 化合物半導体装置及びその製造方法
JP2018085414A (ja) 化合物半導体装置
JP6674087B2 (ja) 化合物半導体装置及びその製造方法
JP6649586B2 (ja) 化合物半導体装置及びその製造方法
JP6107922B2 (ja) 半導体装置
JP7371384B2 (ja) 化合物半導体装置及びその製造方法
JP5857573B2 (ja) 化合物半導体装置の製造方法
JP2022016950A (ja) 半導体装置
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
JP7484785B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2017085006A (ja) 化合物半導体装置及びその製造方法
JP6940762B2 (ja) 半導体装置及びその製造方法
JP6493032B2 (ja) 化合物半導体装置及びその製造方法
JP2022016951A (ja) 半導体装置
JP2022037706A (ja) 半導体装置及びその製造方法
JP6631057B2 (ja) 化合物半導体装置及びその製造方法
JP2021125529A (ja) 半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231002

R150 Certificate of patent or registration of utility model

Ref document number: 7371384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150