JP2016092956A

JP2016092956A - スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器

Info

Publication number: JP2016092956A
Application number: JP2014224446A
Authority: JP
Inventors: 義和佐々木; Yoshikazu Sasaki
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2014-11-04
Filing date: 2014-11-04
Publication date: 2016-05-23
Anticipated expiration: 2034-11-04
Also published as: JP6388819B2

Abstract

【課題】安定性を高めたスイッチングコンバータを提供する。【解決手段】電流リミットコンパレータ２０２は、検出抵抗ＲＣＳの電圧降下に応じた電流検出信号ＶＣＳが設定値ＶＡＤＩＭを超えると、リセットパルスＳ１２をアサートする。ゼロ電流検出回路２０４は、インダクタＬ１に流れる電流が実質的にゼロとなるとセットパルスＳ１３をアサートする。ロジック回路２０６は、セットパルスＳ１２およびリセットパルスＳ１３にもとづき制御パルスＳ１３を生成する。遷移通知回路２６０は、複数のスイッチングコンバータ１００を駆動するために複数の制御回路２００が併用されるプラットフォームにおいて、スイッチングトランジスタＭ１のターンオフを別の制御回路２００に通知する。ロジック回路２０６は、別の制御回路２００においてスイッチングトランジスタＭ１がターンオフされると、自分が生成する制御パルスＳ１４の遷移を制限する。【選択図】図４

Description

本発明は、スイッチングコンバータに関する。

液晶のバックライトや照明器具として、ＬＥＤ（発光ダイオード）などの半導体光源の普及が進んでいる。近年、ＬＥＤ照明においては、降圧型の開発が進められている。図１は、本発明らが検討した降圧型のスイッチングコンバータの回路図である。スイッチングコンバータ１００ｒは、図示しない電源から入力電圧Ｖ_ＩＮを受け、それを降圧することにより負荷であるＬＥＤ光源５０２に出力電圧Ｖ_ＯＵＴを供給するとともに、ＬＥＤ光源５０２に流れる電流（負荷電流あるいは駆動電流という）Ｉ_ＬＥＤを目標値Ｉ_ＲＥＦに安定化させる。たとえばＬＥＤ光源５０２は、発光ダイオード（ＬＥＤ）ストリングであり、スイッチングコンバータ１００ｒは、ＬＥＤストリングの目標輝度に応じて、負荷電流Ｉ_ＬＥＤの目標電流値Ｉ_ＲＥＦを設定する。

スイッチングコンバータ１００ｒは、出力回路１０２および制御回路２００ｒを備える。出力回路１０２は、平滑キャパシタＣ１、整流ダイオードＤ１、スイッチングトランジスタＭ１、インダクタＬ１、補助巻線Ｌ２、および検出抵抗Ｒ_ＣＳを備える。

スイッチングトランジスタＭ１のオン期間において、検出抵抗Ｒ_ＣＳには、スイッチングトランジスタＭ１に流れる電流が流れる。制御回路２００ｒの電流検出（ＣＳ）端子には、検出抵抗Ｒ_ＣＳの電圧降下（検出電圧）Ｖ_ＣＳがフィードバックされる。

制御回路２００は、電流リミットコンパレータ２０２、ゼロ電流検出回路２０４、ロジック回路２０６、ドライバ２０８を備える。

図２は、図１のスイッチングコンバータ１００ｒの動作波形図である。スイッチングトランジスタＭ１がオンの期間（オン期間）、コイル電流Ｉ_ＬはスイッチングトランジスタＭ１を流れる電流Ｉ_Ｍ１に相当し、ＬＥＤ光源５０２、インダクタＬ１、スイッチングトランジスタＭ１および検出抵抗Ｒ_ＣＳを経由して流れる。コイル電流Ｉ_Ｌの増大にともない、電流検出信号Ｖ_ＣＳが上昇する。電流リミットコンパレータ２０２は、電流検出信号Ｖ_ＣＳを、目標電流値Ｉ_ＲＥＦに対応して設定された目標電圧Ｖ_ＡＤＩＭと比較し、電流検出信号Ｖ_ＣＳが目標電圧Ｖ_ＡＤＩＭに達すると、つまりコイル電流Ｉ_Ｌがリミット電流Ｉ_ＬＩＭ（＝Ｖ_ＡＤＩＭ／Ｒ_ＣＳ）に達すると、リミット電流検出信号Ｓ１をアサート（たとえばハイレベル）する。オン期間において、インダクタＬ１に蓄えられるエネルギーが増大する。

ロジック回路２０６は、リミット電流検出信号Ｓ１がアサートされると、パルス信号Ｓ２をスイッチングトランジスタＭ１のオフに対応するオフレベル（たとえばローレベル）に遷移させる。ドライバ２０８は、パルス信号Ｓ２に応じて、スイッチングトランジスタＭ１をオフする。

スイッチングトランジスタＭ１がオフの期間、コイル電流Ｉ_Ｌは整流ダイオードＤ１に流れる電流Ｉ_Ｄ１に相当し、ＬＥＤ光源５０２、インダクタＬ１、および整流ダイオードＤ１を経由して流れる。オフ時間の経過にともない、インダクタＬ１に蓄えられたエネルギーが減少していき、コイル電流Ｉ_Ｌは減少していく。

補助巻線Ｌ２は、インダクタＬ１と結合されており、トランスＴ１が形成される。制御回路２００ｒのゼロクロス検出（ＺＴ）端子には、補助巻線Ｌ２の電圧Ｖ_ＺＴが入力される。ゼロ電流検出回路２０４は、補助巻線Ｌｚの電圧Ｖ_ＺＴにもとづいて、インダクタＬ１に流れるコイル電流Ｉ_Ｌがゼロになったこと（ゼロクロス）を検出し、ゼロクロス検出信号Ｓ３をアサートする。

ロジック回路２０６は、ゼロクロス検出信号Ｓ３がアサートされると、パルス信号Ｓ２を、スイッチングトランジスタＭ１のオンに対応するオンレベル（たとえばハイレベル）に遷移させる。ドライバ２０８は、パルス信号Ｓ２に応じて、スイッチングトランジスタＭ１をオンする。

制御回路２００ｒは、以上の動作を繰り返す。負荷電流Ｉ_ＬＥＤは、コイル電流Ｉ_Ｌを平滑キャパシタＣ１により平滑化された電流となり、そのときの目標電流値Ｉ_ＲＥＦは、Ｉ_ＬＩＭ／２となる。

図２に示すように、ドライバ２０８の出力パルス信号Ｓ_ＯＵＴがオンレベルに遷移した直後、電流検出信号Ｖ_ＣＳはサージノイズの影響で大きく跳ね上がる。このスパイクノイズにより、コイル電流Ｉ_Ｌがリミット電流Ｉ_ＬＩＭに達していないにもかかわらず、電流リミットコンパレータ２０２の出力（リミット電流検出信号）Ｓ１がアサートされるのを防止するために、スイッチングトランジスタＭ１がオンした直後、所定の長さを有するマスク時間Ｔ_ＭＳＫが設定され、マスク時間Ｔ_ＭＳＫの間、電流リミットコンパレータ２０２による比較結果が無効化される。これをリーディングエッジブランキング（ＬＥＢ）とも称する。

特開２００３−１５３５２９号公報特開２００４−４７５３８号公報

本発明者は、図１のスイッチングコンバータを複数個、併用するアプリケーションについて検討した結果、以下の課題を認識するに至った。図３は、複数のスイッチングコンバータを併用するアプリケーションブロック図である。

図１のスイッチングコンバータ１００は、疑似共振モードで動作する。したがって、それを複数個を併用する場合には、各チャンネルは独立にスイッチングし、それらは完全に非同期動作となる。ここで複数のスイッチングコンバータ１００の入力ライン１０４は共通であるため、あるチャンネルＣＨ１のスイッチングにともなうノイズは、入力ライン１０４を介して別のチャンネルＣＨ２に混入しうる。そうすると、チャンネルＣＨ２におけるＺＴ端子やＣＳ端子にノイズが伝搬して誤動作の要因となるため、システムが不安定となる。なおかかる問題を当業者の一般的な認識としてとらえてはならない。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、安定性を高めたスイッチングコンバータの制御回路の提供にある。

本発明のある態様は、スイッチングコンバータの制御回路に関する。スイッチングコンバータは、入力ラインと出力ラインの間に設けられた出力キャパシタと、出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、入力ラインにカソードが接続され、インダクタとスイッチングトランジスタの接続点にアノードが接続されたダイオードと、を備える。
制御回路は、検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、セットパルスおよびリセットパルスを受け、制御パルスを生成するロジック回路であって、（i）制御パルスは、セットパルスがアサートされると、スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）リセットパルスがアサートされると、スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、複数のスイッチングコンバータを駆動するために複数の制御回路が併用されるプラットフォームにおいて、スイッチングトランジスタのターンオフを別の制御回路に通知する遷移通知回路と、を備える。ロジック回路は、別の制御回路においてスイッチングトランジスタがターンオフされると、自分が生成する制御パルスの遷移を制限する。

この態様によると、あるチャンネルのスイッチングコンバータのスイッチングトランジスタのターンオンにともなうノイズによって、別のチャンネルのスイッチングコンバータのスイッチングトランジスタが誤動作するのを防止でき、安定性を高めることができる。

遷移通知回路は、リセットパルスのアサートを別の制御回路に通知してもよい。これにより、スイッチングトランジスタのターンオフを好適に通知できる。

ロジック回路は、別の制御回路においてリセットパルスがアサートされてから所定時間の間を遷移禁止期間とし、当該遷移禁止期間において自分が生成する制御パルスの遷移を禁止してもよい。
所定時間を最適化することで、回路の安定性と、回路の即応性のバランスをとることができる。

遷移通知回路は、遷移禁止期間の間、所定レベルとなるマスク信号を生成し、別の制御回路に出力可能に構成されてもよい。ロジック回路は、別の制御回路からのマスク信号を用いて、自分に入力されるセットパルスおよびリセットパルスの少なくとも一方のアサートをマスク可能に構成されてもよい。

遷移通知回路は、リセットパルスがアサートされると、アサートされる通知信号を生成し、通知信号を別の制御回路に出力可能に構成されてもよい。ロジック回路は、通知信号に応答して、遷移禁止期間の間、所定レベルとなるマスク信号を生成し、当該マスク信号を用いて、自分に入力されるセットパルスおよびリセットパルスの少なくとも一方のアサートをマスク可能に構成されてもよい。

遷移通知回路は、スイッチングトランジスタのターンオフに加えて、スイッチングトランジスタのターンオンを、別の制御回路に通知するよう構成されてもよい。ロジック回路は、別の制御回路においてスイッチングトランジスタがターンオンされると、自分が生成する制御パルスの遷移を制限してもよい。
この態様によると、あるチャンネルのスイッチングコンバータのスイッチングトランジスタのターンオンにともなうノイズによって、別のチャンネルのスイッチングコンバータのスイッチングトランジスタが誤動作するのを防止でき、安定性を高めることができる。

遷移通知回路は、リセットパルスおよびセットパルスそれぞれのアサートを、別の制御回路に通知するよう構成されてもよい。ロジック回路は、別の制御回路においてリセットパルスまたはセットパルスがアサートされると、自分が生成する制御パルスの遷移を制限してもよい。
セットパルス、リセットパルスを監視することにより、各チャンネルのスイッチングトランジスタのターンオフ、ターンオンの発生を検出できる。

遷移通知回路は、セットパルスまたはリセットパルスがアサートされてから所定時間の間を遷移禁止期間とし、当該遷移禁止期間において自分が生成する制御パルスの遷移を禁止してもよい。

遷移通知回路は、遷移禁止期間の間、所定レベルとなるマスク信号を生成し、別の制御回路に出力可能に構成されてもよい。ロジック回路は、別の制御回路からのマスク信号を用いて、自分に入力されるセットパルスおよびリセットパルスのアサートをマスク可能に構成されてもよい。

遷移通知回路は、セットパルスまたはリセットパルスがアサートされると、アサートされる通知信号を生成し、通知信号を別の制御回路に出力可能に構成されてもよい。ロジック回路は、通知信号に応答して、遷移禁止期間の間、所定レベルとなるマスク信号を生成し、当該マスク信号を用いて、自分に入力されるセットパルスおよびリセットパルスの少なくとも一方のアサートをマスク可能に構成されてもよい。

ある態様において、制御回路は、複数の前記スイッチングコンバータを駆動するために複数の制御回路が併用されるプラットフォームにおいて、リセットパルスのアサートを別の制御回路に通知する遷移通知回路を備えてもよい。ロジック回路は、別の制御回路においてリセットパルスがアサートされると、自分が生成する制御パルスの遷移を制限してもよい。

本発明の別の態様もまた、制御回路である。制御回路は、検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、セットパルスおよびリセットパルスを受け、制御パルスを生成するロジック回路であって、（i）制御パルスは、セットパルスがアサートされると、スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）リセットパルスがアサートされると、スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、複数のスイッチングコンバータを駆動するために複数の制御回路が併用されるプラットフォームにおいて、スイッチングトランジスタのターンオンを別の制御回路に通知する遷移通知回路と、を備える。ロジック回路は、別の制御回路においてスイッチングトランジスタがターンオンされると、自分が生成する制御パルスの遷移を制限する。

遷移通知回路は、セットパルスのアサートを別の制御回路に通知してもよい。

ロジック回路は、別の制御回路においてセットパルスがアサートされてから所定時間の間を遷移禁止期間とし、当該遷移禁止期間において自分が生成する制御パルスの遷移を禁止してもよい。

本発明の別の態様もまた、制御回路である。制御回路は、検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、セットパルスおよびリセットパルスを受け、制御パルスを生成するロジック回路であって、（i）制御パルスは、セットパルスがアサートされると、スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）リセットパルスがアサートされると、スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、複数のスイッチングコンバータを駆動するために複数の制御回路が併用されるプラットフォームにおいて、制御パルスの遷移を別の制御回路に通知する遷移通知回路と、を備える。ロジック回路は、別の制御回路において制御パルスの遷移が発生すると、自分が生成する制御パルスの遷移を制限する。

遷移通知回路は、オープンコレクタまたはオープンドレイン形式の出力段を有してもよい。これにより、３個以上の制御回路を併用するプラットフォームに利用する際のインタフェースを簡略化できる。

スイッチングコンバータは、インダクタとスイッチングトランジスタの接続点と接地ラインの間に直列に設けられた第１キャパシタおよび第１抵抗をさらに備えてもよい。ゼロ電流検出回路は、第１抵抗の電位が所定のしきい値電圧がクロスすると、セットパルスをアサートしてもよい。

スイッチングコンバータは、インダクタと結合された補助巻線をさらに備えてもよい。ゼロ電流検出回路は、補助巻線の電圧が所定のしきい値電圧とクロスすると、セットパルスをアサートしてもよい。

制御回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

本発明の別の態様は、スイッチングコンバータに関する。スイッチングコンバータは、上述のいずれかの制御回路を含む。

本発明の別の態様は、照明装置に関する。照明装置は、直列に接続された複数のＬＥＤ（発光ダイオード）を含むＬＥＤ光源と、商用交流電圧を平滑整流する整流回路と、整流回路により平滑整流された直流電圧を入力電圧として受け、ＬＥＤ光源を負荷とするスイッチングコンバータと、を備えてもよい。スイッチングコンバータは、上述のいずれかの制御回路を備えてもよい。

本発明の別の態様は電子機器に関する。電子機器は、液晶パネルと、液晶パネルを裏面から照射するバックライトである上述の照明装置と、を備えてもよい。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、複数のスイッチングコンバータが併用されるアプリケーションにおいて、安定性を高めることができる。

本発明らが検討した降圧型のスイッチングコンバータの回路図である。図１のスイッチングコンバータの動作波形図である。複数のスイッチングコンバータを併用するアプリケーションブロック図である。第１の実施の形態に係るスイッチングコンバータの回路図である。制御回路の具体的な構成例を示す回路図である。図４のスイッチングコンバータの動作波形図である。図７（ａ）は、第１変形例に係る制御回路の回路図であり、図７（ｂ）は、第２変形例に係る制御回路の回路図である。第３変形例に係る制御回路の遷移通知回路の回路図である。第４変形例に係る制御回路の回路図である。第５変形例に係るスイッチングコンバータの回路図である。スイッチングコンバータを用いた照明装置のブロック図である。図１２（ａ）〜（ｃ）は、照明装置の具体例を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図４は、第１の実施の形態に係るスイッチングコンバータ１００の回路図である。スイッチングコンバータ１００は、単独で、あるいは図４に示すように、複数チャンネルが併用されるプラットフォームで使用される。図４では２個のスイッチングコンバータ１００が併用されるが、その個数は特に限定されない。制御回路２００＿１、２００＿２は同様に構成されるため、図４には一方の構成のみを示す。

複数のスイッチングコンバータ１００＿１、１００＿２は、入力ライン１０４が共通に接続される。各チャンネルのスイッチングコンバータ１００は、入力ライン１０４の入力電圧Ｖ_ＩＮを降圧し、降圧された出力電圧Ｖ_ＯＵＴを出力ライン１０６から出力する降圧コンバータ（バックコンバータ）である。各チャンネルにおいて、ＬＥＤ光源５０２の一端（アノード）は入力ライン１０４と接続され、その他端（カソード）は出力ライン１０６と接続される。ＬＥＤ光源５０２の両端間には、駆動電圧Ｖ_ＩＮ−Ｖ_ＯＵＴが供給される。

ＬＥＤ光源５０２は、定電流駆動すべきデバイスであり、スイッチングコンバータ１００は、ＬＥＤ光源５０２に流れる電流Ｉ_ＬＥＤを、目標量に安定化する。たとえばＬＥＤ光源５０２は、直列に接続された複数の発光素子（ＬＥＤ）を含むＬＥＤストリングであってもよい。スイッチングコンバータ１００は、ＬＥＤ光源５０２に流れる電流Ｉ_ＬＥＤを、目標となる輝度に応じた目標電流Ｉ_ＲＥＦに安定化する。

出力回路１０２は、平滑キャパシタＣ１、入力キャパシタＣ２、整流ダイオードＤ１、スイッチングトランジスタＭ１、インダクタＬ１、検出抵抗Ｒ_ＣＳを備える。平滑キャパシタＣ１の一端は入力ライン１０４と接続され、その他端は出力ライン１０６と接続される。

インダクタＬ１の一端は出力ライン１０６と接続され、その他端はスイッチングトランジスタＭ１のドレインと接続される。検出抵抗Ｒ_ＣＳは、スイッチングトランジスタＭ１がオンの期間に、スイッチングトランジスタＭ１およびインダクタＬ１に流れる電流Ｉ_Ｌの経路上に配置される。整流ダイオードＤ１のカソードは入力ライン１０４と接続され、そのアノードは、インダクタＬ１とスイッチングトランジスタＭ１の接続点Ｎ１（ドレイン）と接続される。

制御回路２００は、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）であり、出力（ＯＵＴ）端子、電流検出（ＣＳ）端子、補助（ＺＴ）端子、接地（ＧＮＤ）端子を有する。ＧＮＤ端子は接地される。ＯＵＴ端子は、スイッチングトランジスタＭ１のゲートと接続され、ＣＳ端子には、検出抵抗Ｒ_ＣＳの電圧降下に応じた電流検出信号Ｖ_ＣＳが入力される。スイッチングトランジスタＭ１は、制御回路２００に内蔵されてもよい。

制御回路２００は、電流リミットコンパレータ２０２、ゼロ電流検出回路２０４、ロジック回路２０６、ドライバ２０８、ＬＥＢ（Leading Edge Blanking）回路２１０、遷移通知回路２６０を備える。

電流リミットコンパレータ２０２は、電流検出信号Ｖ_ＣＳが設定値Ｖ_ＡＤＩＭを超えると、言い換えればコイル電流Ｉ_Ｌが設定値Ｖ_ＡＤＩＭに応じたリミット電流Ｉ_ＬＩＭに達すると、リセットパルスＳ１１をアサート（たとえばハイレベル）する。設定値Ｖ_ＡＤＩＭは、アナログ調光の設定値に対応する。

ゼロ電流検出回路２０４は、スイッチングトランジスタＭ１のターンオンを指示するセットパルスＳ１３を生成する。図４のスイッチングコンバータ１００は、疑似共振（ＱＲ）型のコンバータであり、コイル電流Ｉ_Ｌがゼロとなると、スイッチングトランジスタＭ１をターンオンするソフトスイッチング動作を行なう。ゼロ電流検出回路２０４は、コイル電流Ｉ_Ｌが実質的にゼロとなると、セットパルスＳ１３をアサート（たとえばハイレベル）する。

キャパシタＣ１１、抵抗Ｒ１０は、コイル電流Ｉ_Ｌを検出するために設けられる。ゼロ電流検出回路２０４は、キャパシタＣ１１と抵抗Ｒ１０の接続点Ｎ２の電圧Ｖ_Ｎ２が、ゼロ付近のしきい値とクロスすると、セットパルスＳ１３をアサートする。ＺＴ端子には、接続点Ｎ２の電圧Ｖ_Ｎ２を直接入力してもよいが、抵抗Ｒ１１、Ｒ１２により分圧した電圧Ｖ_ＺＴを入力してもよい。

ゼロ電流検出回路２０４は、コンパレータを含み、ＺＴ端子の電圧Ｖ_ＺＴが、ゼロ付近に設定されたしきい値電圧Ｖ_ＺＥＲＯとクロスすると、セットパルスＳ１３をアサート（たとえばハイレベル）する。

ＬＥＢ回路２１０は、スイッチングトランジスタＭ１がターンオンしてから所定時間（マスク時間）の経過までをマスク期間とし、マスク期間中のリセットパルスＳ１１のアサートをマスク、つまり無効化し、マスク後のリセットパルスＳ１２をロジック回路２０６に出力する。つまり、ＬＥＢ回路２１０のマスク時間は、スイッチングトランジスタＭ１のオン時間の最小幅を規定する。

ＬＥＢ回路２１０の構成は特に限定されず、公知技術を用いればよい。たとえばＬＥＢ回路２１０は、タイマー回路とゲート素子で構成できる。タイマー回路は、スイッチングトランジスタＭ１がターンオンしてからマスク時間の間、所定レベルとなるマスク信号を生成する。ゲート素子は、マスク信号とリセットパルスＳ１１とを論理演算することにより、マスク後のリセットパルスＳ１２を生成する。

ロジック回路２０６は、セットパルスＳ１３およびリセットパルスＳ１２を受け、制御パルスＳ１４を生成する。（i）制御パルスＳ１４は、セットパルスＳ１３がアサートされると、スイッチングトランジスタＭ１のオンに対応するオンレベル（たとえばハイレベル）に遷移し、（ii）リセットパルスＳ１２がアサートされると、スイッチングトランジスタＭ１のオフに対応するオフレベル（たとえばローレベル）に遷移する。

遷移通知回路２６０は、同じチャンネルにおけるスイッチングトランジスタＭ１のターンオフを別のチャンネルの制御回路２００に通知する。たとえば遷移通知回路２６０は、同じ制御回路２００内のリセットパルスＳ１２のアサートを、別の制御回路２００に通知する。この通知Ｓ３０は、ＴＸ端子から出力され、別の制御回路２００のＲＸ端子に入力される。ロジック回路２０６は、別の制御回路２００から通知Ｓ３１を受信可能となっており、別の制御回路２００におけるリセットパルスＳ１２のアサート、つまり別チャンネルのスイッチングトランジスタＭ１のターンオフを知ることが可能である。ロジック回路２０６は、別の制御回路２００においてリセットパルスＳ１２がアサートされると、自分が生成する制御パルスＳ１４の遷移を制限する。

より具体的にはロジック回路２０６は、別の制御回路２００においてリセットパルスＳ１２がアサートされてから所定時間の間を遷移禁止期間τとし、当該遷移禁止期間τにおいて自分が生成する制御パルスＳ１４の遷移を禁止する。

たとえばロジック回路２０６における制御パルスＳ１４の遷移の禁止は、それに入力されるリセットパルスＳ１２、セットパルスＳ１３のアサートをマスクすることで実現できる。この場合、ロジック回路２０６は、フリップフロップ２０６ａ、マスク回路２０６ｂを備える。マスク回路２０６ｂは、リセットパルスＳ１２、セットパルスＳ１３を受け、遷移禁止期間τ中は、それらを遮断し、それ以外の期間はそれらを通過させる。リセットパルスＳ１２はＲＳ型のフリップフロップ２０６ａのリセット端子に、セットパルスＳ１３はマスク回路２０６ｂのセット端子に入力される。

以上が制御回路２００の基本構成である。続いてその具体的な構成を、いくつか説明する。

図５は、制御回路２００の具体的な構成例を示す回路図である。なお、図５では２個の制御回路２００が併用される場合を示すが、３個以上にも拡張可能である。

遷移通知回路２６０は、遷移禁止期間τの間、所定レベルとなるマスク信号Ｓ３０を生成し、別の制御回路２００に出力可能に構成される。図５では、遷移通知回路２６０はオープンドレイン形式（もしくはオープンコレクタ）の出力段を有する。複数の制御回路２００それぞれのＴＸ端子およびＲＸ端子は、外部の共通のプルアップ抵抗Ｒ３０によりプルアップされている。ひとつの制御回路２００においてマスク信号Ｓ３０がハイレベルとなると、トランジスタ２６６がオンとなる。これにより、すべての制御回路２００のＲＸ端子がローレベル（接地電位）となり、遷移の発生が通知される。オープンコレクタ・オープンドレイン形式を採用することにより、３個以上の制御回路を併用するプラットフォームに利用する際に、制御回路２００のインタフェースを簡略化できる。なお、制御回路２００のＲＸ端子とＴＸ端子を共通化して、ピン数を削減してもよい。

遷移通知回路２６０は、遅延回路２６２、ワンショット回路２６４、トランジスタ２６６を含む。図５の場合、ある制御回路２００で生成されるマスク信号Ｓ３０は、自分自身のロジック回路２０６にも供給される構成となっている。自分が生成したマスク信号Ｓ３０によって、自分が生成したリセットパルスＳ１２がマスクされるのを防止するために、遅延回路２６２を挿入するとよい。遅延回路２６２は、リセットパルスＳ１２を所定時間τｄ遅延させる。遅延時間τｄは、自分が生成したマスク信号Ｓ３０によって、自分が生成したリセットパルスＳ１２がマスクされないように定められる。

ワンショット回路２６４は、遅延されたリセットパルスＳ１２のアサートを示すエッジから、遷移禁止期間τの間、ハイレベルとなるマスク信号Ｓ３０を生成し、トランジスタ２６６のゲートに供給する。

ある制御回路２００のロジック回路２０６は、別の制御回路２００からのマスク信号Ｓ３０を用いて、自分に入力されるセットパルスＳ１３およびリセットパルスＳ１２の少なくとも一方のアサートをマスク可能に構成される。図５では、セットパルスＳ１３およびリセットパルスＳ１２の両方が、ＲＸ端子に入力されるマスク信号Ｓ３１によりマスクされる。

ロジック回路２０６は、フリップフロップ２０６ａおよびマスク回路２０６ｂを含む。マスク回路２０６ｂは、２個のＡＮＤゲート２７０、２７２を含む。ＡＮＤゲート２７０は、セットパルスＳ１３とＲＸ端子のマスク信号Ｓ３１の論理積を生成し、フリップフロップ２０６ａのセット端子に供給する。ＡＮＤゲート２７２は、リセットパルスＳ１２とＲＸ端子のマスク信号Ｓ３１の論理積を生成し、フリップフロップ２０６ａのリセット端子に供給する。ある制御回路２００においてマスク信号Ｓ３０がハイレベルとなると、ＲＸ端子のマスク信号Ｓ３１はローレベルとなり、リセットパルスＳ１２、セットパルスＳ１３のアサート（ハイレベル遷移）がマスク（無効化）される。

以上が制御回路２００の構成である。続いてその動作を説明する。図６は、図４のスイッチングコンバータ１００の動作波形図である。

第１チャンネルＣＨ１において制御パルスＳ１４がオフレベルに遷移するたびに、言い換えれば、リセットパルスＳ１２がアサートされるたびに、マスク信号Ｓ３０がハイレベルとなる。マスク信号Ｓ３０がハイレベルとなる遷移禁止期間τの間、第２チャンネルＣＨ２では、制御パルスＳ１４の遷移が禁止される。

時刻ｔ１に、第１チャンネルＣＨ１においてスイッチングトランジスタＭ１がターンオフし、これに起因して第２チャンネルＣＨ２の検出信号Ｖ_ＣＳにノイズＮ３が重畳したとする。このノイズＮ３によりリセットパルスＳ１２が誤ってアサートされるが、時刻ｔ１は遷移禁止期間τに含まれるため、制御パルスＳ１４はオンレベルを維持する。そして、時刻ｔ２に電流検出信号Ｖ_ＣＳが設定値Ｖ_ＡＤＩＭに達すると、リセットパルスＳ１２が正しくアサートされ、制御パルスＳ１４がオフレベルに遷移する。

以上がスイッチングコンバータ１００の動作である。
このスイッチングコンバータ１００によれば、あるチャンネルのスイッチングコンバータ１００のスイッチングトランジスタＭ１のターンオンにともなうノイズによって、別のチャンネルのスイッチングコンバータのスイッチングトランジスタが誤動作するのを防止でき、安定性を高めることができる。

特に、電流リミットコンパレータ２０２が生成するリセットパルスＳ１２にもとづいて、通知信号（マスク信号）Ｓ３０を生成し、他の制御回路２００に通知することとした。これにより、スイッチングトランジスタのターンオフを確実に通知できる。

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例を説明する。

（第１変形例）
図７（ａ）は、第１変形例に係る制御回路２００ａの回路図である。この変形例では、スイッチングトランジスタＭ１のターンオフに代えて、スイッチングトランジスタＭ１のターンオンが、他の制御回路２００に通知される。遷移通知回路２６０ａには、リセットパルスＳ１２に代えてセットパルスＳ１３を受け、セットパルスＳ１３がアサートされると、通知信号Ｓ３０をアサートする。

（第２変形例）
図７（ｂ）は、第２変形例に係る制御回路２００ｂの回路図である。この変形例では、スイッチングトランジスタＭ１のターンオフに加えて、スイッチングトランジスタＭ１のターンオンが、他の制御回路２００に通知される。遷移通知回路２６０ｂには、リセットパルスＳ１２加えて、セットパルスＳ１３が入力される。たとえば遷移通知回路２６０ａは、セットパルスＳ１３とリセットパルスＳ１２を受けるＯＲゲートを含み、いずれか一方がアサートされると、通知信号Ｓ３０をアサートする。

（第３変形例）
実施の形態では、リセットパルスＳ１２あるいはセットパルスＳ１３を利用して、スイッチングトランジスタＭ１のターンオン、あるいはターンオフを別の制御回路２００に通知したが、本発明はそれに限定されない。図８は、第３変形例に係る制御回路２００ｃの遷移通知回路２６０ｃの回路図である。

遷移通知回路２６０ｃは、エッジ検出回路２８０を含む。エッジ検出回路２８０は、制御パルスＳ１４のポジティブエッジ、ネガティブエッジの少なくとも一方を検出対象とし、検出対象のエッジを検出すると、その出力をアサート（たとえばハイレベル）する。この変形例によっても、実施の形態と同様の効果を得ることができる。

（第４変形例）
図９は、第４変形例に係る制御回路２００ｄの回路図である。この変形例では、ＴＸ端子からは、マスク信号ではなく、スイッチングトランジスタＭ１のターンオン／ターンオフを示す通知信号Ｓ３２が出力され、その他の制御回路のＲＸ端子に入力される。ロジック回路２０６ｄのマスク回路２０６ｂは、マスク信号生成回路２８２を含む。マスク信号生成回路２８２は、ＲＸ端子に入力される通知信号Ｓ３３を受け、通知信号Ｓ３３がアサートされてから遷移禁止期間の間、所定レベル（たとえばローレベル）となるマスク信号を生成する。この変形例によっても、同様の効果を得ることができる。

（第５変形例）
図１０は、第５変形例に係るスイッチングコンバータ１００の回路図である。このスイッチングコンバータは、キャパシタＣ１１、抵抗Ｒ１０に代えて、インダクタＬ１と結合された補助巻線Ｌ２を備える。制御回路２００のＺＴ端子には、補助巻線Ｌ２に生ずる電圧Ｖ_Ｌ２に応じた電圧Ｖ_ＺＴが入力される。ゼロ電流検出回路は、補助巻線Ｌ２の電圧Ｖ_ＺＴが所定のしきい値電圧Ｖ_ＺＥＲＯとクロスすると、セットパルスＳ１３をアサートする。この構成によっても、疑似共振モードを実現できる。

（第６変形例）
実施の形態では、ＬＥＤ光源５０２がＬＥＤストリングである場合を説明したが、負荷の種類は特に限定されない。

（第７変形例）
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。

また、上述の実施の形態および任意の変形例の組み合わせも、本発明の態様として有効である。

最後に、スイッチングコンバータ１００の用途を説明する。図１１は、スイッチングコンバータ１００を用いた照明装置５００のブロック図である。照明装置５００は、ＬＥＤ光源５０２である発光部、スイッチングコンバータ１００に加えて、整流回路５０４、平滑コンデンサ５０６、マイコン５０８を備える。整流回路５０４および平滑コンデンサ５０６は、商用交流電圧Ｖ_ＡＣを整流平滑化し、直流電圧Ｖ_ＤＣに変換する。マイコン５０８は、ＬＥＤ光源５０２の輝度を指示する制御信号Ｓ_ＤＩＭを生成する。スイッチングコンバータ１００は、直流電圧Ｖ_ＤＣを入力電圧Ｖ_ＩＮとして受け、制御信号Ｓ_ＤＩＭに応じた駆動電流Ｉ_ＬＥＤをＬＥＤ光源５０２に供給する。

図１２（ａ）〜（ｃ）は、照明装置５００の具体例を示す図である。図１２（ａ）〜（ｃ）にはすべての構成要素が示されているわけではなく、一部は省略されている。図１２（ａ）の照明装置５００ａは、直管型ＬＥＤ照明である。ＬＥＤ光源５０２であるＬＥＤストリングを構成する複数のＬＥＤ素子は、基板５１０上にレイアウトされる。基板５１０には、整流回路５０４や制御回路２００、出力回路１０２などが実装される。

図１２（ｂ）の照明装置５００ｂは、電球型ＬＥＤ照明である。ＬＥＤ光源５０２であるＬＥＤモジュールは、基板５１０上に実装される。制御回路２００や整流回路５０４は、照明装置５００ｂの筐体の内部に実装される。

図１２（ｃ）の照明装置５００ｃは、液晶ディスプレイ装置６００に内蔵されるバックライトである。照明装置５００ｃは、液晶パネル６０２の背面を照射する。

あるいは照明装置５００は、シーリングライトに利用することも可能である。このように、図１１の照明装置５００はさまざまな用途に利用可能である。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められることはいうまでもない。

１００…スイッチングコンバータ、１０２…出力回路、１０４…入力ライン、１０６…出力ライン、Ｃ１…平滑キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、Ｔ１…トランス、Ｌ１…インダクタ、Ｌ２…補助巻線、Ｒ_ＣＳ…検出抵抗、２００…制御回路、２０２…電流リミットコンパレータ、２０４…ゼロ電流検出回路、２０６…ロジック回路、２０６ａ…フリップフロップ、２０６ｂ…マスク回路、２０８…ドライバ、２１０…ＬＥＢ回路、２６０…遷移通知回路、Ｓ１１，Ｓ１２…リセットパルス、Ｓ１３…セットパルス、Ｓ１４…制御パルス、５００…照明装置、５０２…ＬＥＤ光源、５０４…整流回路、５０６…平滑コンデンサ、５０８…マイコン、５１０…基板。

Claims

スイッチングコンバータの制御回路であって、
前記スイッチングコンバータは、
入力ラインと出力ラインの間に設けられた出力キャパシタと、
前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、
前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
を備え、
前記制御回路は、
前記検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、
前記インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、
前記セットパルスおよび前記リセットパルスを受け、制御パルスを生成するロジック回路であって、（i）前記制御パルスは、前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、
複数の前記スイッチングコンバータを駆動するために複数の前記制御回路が併用されるプラットフォームにおいて、前記スイッチングトランジスタのターンオフを別の制御回路に通知する遷移通知回路と、
を備え、
前記ロジック回路は、前記別の制御回路において前記スイッチングトランジスタがターンオフされると、自分が生成する前記制御パルスの遷移を制限することを特徴とする制御回路。
前記遷移通知回路は、前記リセットパルスのアサートを別の制御回路に通知することを特徴とする請求項１に記載の制御回路。
前記ロジック回路は、前記別の制御回路において前記リセットパルスがアサートされてから所定時間の間を遷移禁止期間とし、当該遷移禁止期間において自分が生成する前記制御パルスの遷移を禁止することを特徴とする請求項２に記載の制御回路。
前記遷移通知回路は、前記遷移禁止期間の間、所定レベルとなるマスク信号を生成し、別の制御回路に出力可能に構成され、
前記ロジック回路は、別の制御回路からの前記マスク信号を用いて、自分に入力される前記セットパルスおよび前記リセットパルスの少なくとも一方のアサートをマスク可能に構成されることを特徴とする請求項３に記載の制御回路。
前記遷移通知回路は、前記リセットパルスがアサートされると、アサートされる通知信号を生成し、前記通知信号を別の制御回路に出力可能に構成され、
前記ロジック回路は、前記通知信号に応答して、前記遷移禁止期間の間、所定レベルとなるマスク信号を生成し、当該マスク信号を用いて、自分に入力される前記セットパルスおよび前記リセットパルスの少なくとも一方のアサートをマスク可能に構成されることを特徴とする請求項３に記載の制御回路。
前記遷移通知回路は、前記スイッチングトランジスタのターンオフに加えて、前記スイッチングトランジスタのターンオンを、別の制御回路に通知するよう構成され、
前記ロジック回路は、別の制御回路において前記スイッチングトランジスタがターンオンされると、自分が生成する前記制御パルスの遷移を制限することを特徴とする請求項１に記載の制御回路。
前記遷移通知回路は、前記リセットパルスおよび前記セットパルスそれぞれのアサートを、別の制御回路に通知するよう構成され、
前記ロジック回路は、別の制御回路において前記リセットパルスまたは前記セットパルスがアサートされると、自分が生成する前記制御パルスの遷移を制限することを特徴とする請求項６に記載の制御回路。
前記遷移通知回路は、前記セットパルスまたは前記リセットパルスがアサートされてから所定時間の間を遷移禁止期間とし、当該遷移禁止期間において自分が生成する前記制御パルスの遷移を禁止することを特徴とする請求項７に記載の制御回路。
前記遷移通知回路は、前記遷移禁止期間の間、所定レベルとなるマスク信号を生成し、別の制御回路に出力可能に構成され、
前記ロジック回路は、別の制御回路からの前記マスク信号を用いて、自分に入力される前記セットパルスおよび前記リセットパルスのアサートをマスク可能に構成されることを特徴とする請求項８に記載の制御回路。
前記遷移通知回路は、前記セットパルスまたは前記リセットパルスがアサートされると、アサートされる通知信号を生成し、前記通知信号を別の制御回路に出力可能に構成され、
前記ロジック回路は、前記通知信号に応答して、前記遷移禁止期間の間、所定レベルとなるマスク信号を生成し、当該マスク信号を用いて、自分に入力される前記セットパルスおよび前記リセットパルスの少なくとも一方のアサートをマスク可能に構成されることを特徴とする請求項８に記載の制御回路。
スイッチングコンバータの制御回路であって、
前記スイッチングコンバータは、
入力ラインと出力ラインの間に設けられた出力キャパシタと、
前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、
前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
を備え、
前記制御回路は、
前記検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、
前記インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、
前記セットパルスおよび前記リセットパルスを受け、制御パルスを生成するロジック回路であって、（i）前記制御パルスは、前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、
複数の前記スイッチングコンバータを駆動するために複数の前記制御回路が併用されるプラットフォームにおいて、
前記スイッチングトランジスタのターンオンを別の制御回路に通知する遷移通知回路と、
を備え、
前記ロジック回路は、前記別の制御回路において前記スイッチングトランジスタがターンオンされると、自分が生成する前記制御パルスの遷移を制限することを特徴とする制御回路。
前記遷移通知回路は、前記セットパルスのアサートを別の制御回路に通知することを特徴とする請求項１１に記載の制御回路。
前記ロジック回路は、前記別の制御回路において前記セットパルスがアサートされてから所定時間の間を遷移禁止期間とし、当該遷移禁止期間において自分が生成する前記制御パルスの遷移を禁止することを特徴とする請求項１２に記載の制御回路。
スイッチングコンバータの制御回路であって、
前記スイッチングコンバータは、
入力ラインと出力ラインの間に設けられた出力キャパシタと、
前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、
前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
を備え、
前記制御回路は、
前記検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、
前記インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、
前記セットパルスおよび前記リセットパルスを受け、制御パルスを生成するロジック回路であって、（i）前記制御パルスは、前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、
複数の前記スイッチングコンバータを駆動するために複数の前記制御回路が併用されるプラットフォームにおいて、前記制御パルスの遷移を別の制御回路に通知する遷移通知回路と、
を備え、
前記ロジック回路は、別の制御回路において前記制御パルスの遷移が発生すると、自分が生成する前記制御パルスの遷移を制限することを特徴とする制御回路。
前記遷移通知回路は、オープンコレクタまたはオープンドレイン形式の出力段を有することを特徴とする請求項１から１４のいずれかに記載の制御回路。
前記スイッチングコンバータは、前記インダクタと前記スイッチングトランジスタの接続点と接地ラインの間に直列に設けられた第１キャパシタおよび第１抵抗をさらに備え、
前記ゼロ電流検出回路は、前記第１抵抗の電位が所定のしきい値電圧がクロスすると、前記セットパルスをアサートすることを特徴とする請求項１から１５のいずれかに記載の制御回路。
前記スイッチングコンバータは、前記インダクタと結合された補助巻線をさらに備え、
前記ゼロ電流検出回路は、前記補助巻線の電圧が所定のしきい値電圧とクロスすると、前記セットパルスをアサートすることを特徴とする請求項１から１５のいずれかに記載の制御回路。
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１７のいずれかに記載の制御回路。
請求項１から１８のいずれかに記載の制御回路を備えることを特徴とするスイッチングコンバータ。
直列に接続された複数のＬＥＤ（発光ダイオード）を含むＬＥＤ光源と、
商用交流電圧を平滑整流する整流回路と、
前記整流回路により平滑整流された直流電圧を入力電圧として受け、前記ＬＥＤ光源を負荷とするスイッチングコンバータと、
を備え、
前記スイッチングコンバータは、請求項１から１９のいずれかに記載の制御回路を備えることを特徴とする照明装置。
液晶パネルと、
前記液晶パネルを裏面から照射するバックライトである請求項２０に記載の照明装置と、
を備えることを特徴とする電子機器。
複数のスイッチングコンバータの制御方法であって、
前記複数のスイッチングコンバータそれぞれは、
入力ラインと出力ラインの間に設けられた出力キャパシタと、
前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、
前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
を備え、
各チャンネルにおいて前記制御方法は、
前記検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートするステップと、
前記インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするステップと、
前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移する制御パルスを生成するステップと、
を備え、
あるスイッチングコンバータにおいて前記制御パルスの遷移を別のスイッチングコンバータにおいて前記制御パルスの遷移を制限するステップをさらに備えることを特徴とする制御方法。