JP6388819B2 - スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器 - Google Patents
スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器 Download PDFInfo
- Publication number
- JP6388819B2 JP6388819B2 JP2014224446A JP2014224446A JP6388819B2 JP 6388819 B2 JP6388819 B2 JP 6388819B2 JP 2014224446 A JP2014224446 A JP 2014224446A JP 2014224446 A JP2014224446 A JP 2014224446A JP 6388819 B2 JP6388819 B2 JP 6388819B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- control circuit
- transition
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Led Devices (AREA)
Description
制御回路は、検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、セットパルスおよびリセットパルスを受け、制御パルスを生成するロジック回路であって、(i)制御パルスは、セットパルスがアサートされると、スイッチングトランジスタのオンに対応するオンレベルに遷移し、(ii)リセットパルスがアサートされると、スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、複数のスイッチングコンバータを駆動するために複数の制御回路が併用されるプラットフォームにおいて、スイッチングトランジスタのターンオフを別の制御回路に通知する遷移通知回路と、を備える。ロジック回路は、別の制御回路においてスイッチングトランジスタがターンオフされると、自分が生成する制御パルスの遷移を制限する。
所定時間を最適化することで、回路の安定性と、回路の即応性のバランスをとることができる。
この態様によると、あるチャンネルのスイッチングコンバータのスイッチングトランジスタのターンオンにともなうノイズによって、別のチャンネルのスイッチングコンバータのスイッチングトランジスタが誤動作するのを防止でき、安定性を高めることができる。
セットパルス、リセットパルスを監視することにより、各チャンネルのスイッチングトランジスタのターンオフ、ターンオンの発生を検出できる。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図4は、第1の実施の形態に係るスイッチングコンバータ100の回路図である。スイッチングコンバータ100は、単独で、あるいは図4に示すように、複数チャンネルが併用されるプラットフォームで使用される。図4では2個のスイッチングコンバータ100が併用されるが、その個数は特に限定されない。制御回路200_1、200_2は同様に構成されるため、図4には一方の構成のみを示す。
このスイッチングコンバータ100によれば、あるチャンネルのスイッチングコンバータ100のスイッチングトランジスタM1のターンオンにともなうノイズによって、別のチャンネルのスイッチングコンバータのスイッチングトランジスタが誤動作するのを防止でき、安定性を高めることができる。
図7(a)は、第1変形例に係る制御回路200aの回路図である。この変形例では、スイッチングトランジスタM1のターンオフに代えて、スイッチングトランジスタM1のターンオンが、他の制御回路200に通知される。遷移通知回路260aには、リセットパルスS12に代えてセットパルスS13を受け、セットパルスS13がアサートされると、通知信号S30をアサートする。
図7(b)は、第2変形例に係る制御回路200bの回路図である。この変形例では、スイッチングトランジスタM1のターンオフに加えて、スイッチングトランジスタM1のターンオンが、他の制御回路200に通知される。遷移通知回路260bには、リセットパルスS12加えて、セットパルスS13が入力される。たとえば遷移通知回路260aは、セットパルスS13とリセットパルスS12を受けるORゲートを含み、いずれか一方がアサートされると、通知信号S30をアサートする。
実施の形態では、リセットパルスS12あるいはセットパルスS13を利用して、スイッチングトランジスタM1のターンオン、あるいはターンオフを別の制御回路200に通知したが、本発明はそれに限定されない。図8は、第3変形例に係る制御回路200cの遷移通知回路260cの回路図である。
図9は、第4変形例に係る制御回路200dの回路図である。この変形例では、TX端子からは、マスク信号ではなく、スイッチングトランジスタM1のターンオン/ターンオフを示す通知信号S32が出力され、その他の制御回路のRX端子に入力される。ロジック回路206dのマスク回路206bは、マスク信号生成回路282を含む。マスク信号生成回路282は、RX端子に入力される通知信号S33を受け、通知信号S33がアサートされてから遷移禁止期間の間、所定レベル(たとえばローレベル)となるマスク信号を生成する。この変形例によっても、同様の効果を得ることができる。
図10は、第5変形例に係るスイッチングコンバータ100の回路図である。このスイッチングコンバータは、キャパシタC11、抵抗R10に代えて、インダクタL1と結合された補助巻線L2を備える。制御回路200のZT端子には、補助巻線L2に生ずる電圧VL2に応じた電圧VZTが入力される。ゼロ電流検出回路は、補助巻線L2の電圧VZTが所定のしきい値電圧VZEROとクロスすると、セットパルスS13をアサートする。この構成によっても、疑似共振モードを実現できる。
実施の形態では、LED光源502がLEDストリングである場合を説明したが、負荷の種類は特に限定されない。
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
Claims (22)
- スイッチングコンバータの制御回路であって、
前記スイッチングコンバータは、
入力ラインと出力ラインの間に設けられた出力キャパシタと、
前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、
前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
を備え、
前記制御回路は、
前記検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、
前記インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、
前記セットパルスおよび前記リセットパルスを受け、制御パルスを生成するロジック回路であって、(i)前記制御パルスは、前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、(ii)前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、
複数の前記スイッチングコンバータを駆動するために複数の前記制御回路が併用されるプラットフォームにおいて、前記スイッチングトランジスタのターンオフを別の制御回路に通知する遷移通知回路と、
を備え、
前記ロジック回路は、前記別の制御回路において前記スイッチングトランジスタがターンオフされると、自分が生成する前記制御パルスの遷移を制限することを特徴とする制御回路。 - 前記遷移通知回路は、前記リセットパルスのアサートを別の制御回路に通知することを特徴とする請求項1に記載の制御回路。
- 前記ロジック回路は、前記別の制御回路において前記リセットパルスがアサートされてから所定時間の間を遷移禁止期間とし、当該遷移禁止期間において自分が生成する前記制御パルスの遷移を禁止することを特徴とする請求項2に記載の制御回路。
- 前記遷移通知回路は、前記遷移禁止期間の間、所定レベルとなるマスク信号を生成し、別の制御回路に出力可能に構成され、
前記ロジック回路は、別の制御回路からの前記マスク信号を用いて、自分に入力される前記セットパルスおよび前記リセットパルスの少なくとも一方のアサートをマスク可能に構成されることを特徴とする請求項3に記載の制御回路。 - 前記遷移通知回路は、前記リセットパルスがアサートされると、アサートされる通知信号を生成し、前記通知信号を別の制御回路に出力可能に構成され、
前記ロジック回路は、前記通知信号に応答して、前記遷移禁止期間の間、所定レベルとなるマスク信号を生成し、当該マスク信号を用いて、自分に入力される前記セットパルスおよび前記リセットパルスの少なくとも一方のアサートをマスク可能に構成されることを特徴とする請求項3に記載の制御回路。 - 前記遷移通知回路は、前記スイッチングトランジスタのターンオフに加えて、前記スイッチングトランジスタのターンオンを、別の制御回路に通知するよう構成され、
前記ロジック回路は、別の制御回路において前記スイッチングトランジスタがターンオンされると、自分が生成する前記制御パルスの遷移を制限することを特徴とする請求項1に記載の制御回路。 - 前記遷移通知回路は、前記リセットパルスおよび前記セットパルスそれぞれのアサートを、別の制御回路に通知するよう構成され、
前記ロジック回路は、別の制御回路において前記リセットパルスまたは前記セットパルスがアサートされると、自分が生成する前記制御パルスの遷移を制限することを特徴とする請求項6に記載の制御回路。 - 前記遷移通知回路は、前記セットパルスまたは前記リセットパルスがアサートされてから所定時間の間を遷移禁止期間とし、当該遷移禁止期間において自分が生成する前記制御パルスの遷移を禁止することを特徴とする請求項7に記載の制御回路。
- 前記遷移通知回路は、前記遷移禁止期間の間、所定レベルとなるマスク信号を生成し、別の制御回路に出力可能に構成され、
前記ロジック回路は、別の制御回路からの前記マスク信号を用いて、自分に入力される前記セットパルスおよび前記リセットパルスのアサートをマスク可能に構成されることを特徴とする請求項8に記載の制御回路。 - 前記遷移通知回路は、前記セットパルスまたは前記リセットパルスがアサートされると、アサートされる通知信号を生成し、前記通知信号を別の制御回路に出力可能に構成され、
前記ロジック回路は、前記通知信号に応答して、前記遷移禁止期間の間、所定レベルとなるマスク信号を生成し、当該マスク信号を用いて、自分に入力される前記セットパルスおよび前記リセットパルスの少なくとも一方のアサートをマスク可能に構成されることを特徴とする請求項8に記載の制御回路。 - スイッチングコンバータの制御回路であって、
前記スイッチングコンバータは、
入力ラインと出力ラインの間に設けられた出力キャパシタと、
前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、
前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
を備え、
前記制御回路は、
前記検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、
前記インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、
前記セットパルスおよび前記リセットパルスを受け、制御パルスを生成するロジック回路であって、(i)前記制御パルスは、前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、(ii)前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、
複数の前記スイッチングコンバータを駆動するために複数の前記制御回路が併用されるプラットフォームにおいて、
前記スイッチングトランジスタのターンオンを別の制御回路に通知する遷移通知回路と、
を備え、
前記ロジック回路は、前記別の制御回路において前記スイッチングトランジスタがターンオンされると、自分が生成する前記制御パルスの遷移を制限することを特徴とする制御回路。 - 前記遷移通知回路は、前記セットパルスのアサートを別の制御回路に通知することを特徴とする請求項11に記載の制御回路。
- 前記ロジック回路は、前記別の制御回路において前記セットパルスがアサートされてから所定時間の間を遷移禁止期間とし、当該遷移禁止期間において自分が生成する前記制御パルスの遷移を禁止することを特徴とする請求項12に記載の制御回路。
- スイッチングコンバータの制御回路であって、
前記スイッチングコンバータは、
入力ラインと出力ラインの間に設けられた出力キャパシタと、
前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、
前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
を備え、
前記制御回路は、
前記検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、
前記インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、
前記セットパルスおよび前記リセットパルスを受け、制御パルスを生成するロジック回路であって、(i)前記制御パルスは、前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、(ii)前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、
複数の前記スイッチングコンバータを駆動するために複数の前記制御回路が併用されるプラットフォームにおいて、前記制御パルスの遷移を別の制御回路に通知する遷移通知回路と、
を備え、
前記ロジック回路は、別の制御回路において前記制御パルスの遷移が発生すると、自分が生成する前記制御パルスの遷移を制限することを特徴とする制御回路。 - 前記遷移通知回路は、オープンコレクタまたはオープンドレイン形式の出力段を有することを特徴とする請求項1から14のいずれかに記載の制御回路。
- 前記スイッチングコンバータは、前記インダクタと前記スイッチングトランジスタの接続点と接地ラインの間に直列に設けられた第1キャパシタおよび第1抵抗をさらに備え、
前記ゼロ電流検出回路は、前記第1抵抗の電位が所定のしきい値電圧がクロスすると、前記セットパルスをアサートすることを特徴とする請求項1から15のいずれかに記載の制御回路。 - 前記スイッチングコンバータは、前記インダクタと結合された補助巻線をさらに備え、
前記ゼロ電流検出回路は、前記補助巻線の電圧が所定のしきい値電圧とクロスすると、前記セットパルスをアサートすることを特徴とする請求項1から15のいずれかに記載の制御回路。 - ひとつの半導体基板に一体集積化されることを特徴とする請求項1から17のいずれかに記載の制御回路。
- 請求項1から18のいずれかに記載の制御回路を備えることを特徴とするスイッチングコンバータ。
- 直列に接続された複数のLED(発光ダイオード)を含むLED光源と、
商用交流電圧を平滑整流する整流回路と、
前記整流回路により平滑整流された直流電圧を入力電圧として受け、前記LED光源を負荷とするスイッチングコンバータと、
を備え、
前記スイッチングコンバータは、請求項1から19のいずれかに記載の制御回路を備えることを特徴とする照明装置。 - 液晶パネルと、
前記液晶パネルを裏面から照射するバックライトである請求項20に記載の照明装置と、
を備えることを特徴とする電子機器。 - 複数のスイッチングコンバータの制御方法であって、
前記複数のスイッチングコンバータそれぞれは、
入力ラインと出力ラインの間に設けられた出力キャパシタと、
前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、
前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
を備え、
各チャンネルにおいて前記制御方法は、
前記検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートするステップと、
前記インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするステップと、
前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移する制御パルスを生成するステップと、
を備え、
あるスイッチングコンバータにおいて前記制御パルスの遷移を別のスイッチングコンバータにおいて前記制御パルスの遷移を制限するステップをさらに備えることを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014224446A JP6388819B2 (ja) | 2014-11-04 | 2014-11-04 | スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014224446A JP6388819B2 (ja) | 2014-11-04 | 2014-11-04 | スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092956A JP2016092956A (ja) | 2016-05-23 |
JP6388819B2 true JP6388819B2 (ja) | 2018-09-12 |
Family
ID=56018975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014224446A Active JP6388819B2 (ja) | 2014-11-04 | 2014-11-04 | スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6388819B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6992948B2 (ja) * | 2017-12-14 | 2022-01-13 | 新電元工業株式会社 | スイッチ素子制御回路、スイッチング電源装置及びled照明装置 |
CN110213863B (zh) * | 2019-07-12 | 2024-07-09 | 贵州道森集成电路科技有限公司 | 一种led驱动芯片的线性调整率的电路结构及调整方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1080135A (ja) * | 1996-09-03 | 1998-03-24 | Nippon Motorola Ltd | 交流−直流変換装置 |
JP4308183B2 (ja) * | 2005-10-12 | 2009-08-05 | パナソニック株式会社 | スイッチング電源制御用半導体装置およびスイッチング電源装置 |
JP2007157423A (ja) * | 2005-12-02 | 2007-06-21 | Stanley Electric Co Ltd | 電源装置 |
JP5603719B2 (ja) * | 2010-09-13 | 2014-10-08 | パナソニック株式会社 | 半導体発光素子の点灯装置およびそれを用いた照明器具 |
JP5645257B2 (ja) * | 2010-11-18 | 2014-12-24 | パナソニックIpマネジメント株式会社 | 半導体発光素子の点灯装置およびそれを用いた照明器具 |
JP5952809B2 (ja) * | 2011-05-13 | 2016-07-13 | ローム株式会社 | 非絶縁降圧スイッチングレギュレータおよびその制御回路、電子機器、acアダプタ |
JP5857252B2 (ja) * | 2012-01-26 | 2016-02-10 | パナソニックIpマネジメント株式会社 | 点灯回路およびこれを備えたランプ |
WO2014111993A1 (ja) * | 2013-01-18 | 2014-07-24 | パナソニック株式会社 | Pwm出力とad変換の競合回避制御装置および競合回避制御方法、ならびにパワー制御システム |
-
2014
- 2014-11-04 JP JP2014224446A patent/JP6388819B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016092956A (ja) | 2016-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6545946B2 (ja) | スイッチングコンバータおよびその制御回路、それを用いた照明装置、電子機器 | |
US9265110B2 (en) | LED power supply with small dimming ratio control and control method thereof | |
TWI571174B (zh) | Led驅動裝置及用於其中的半導體晶片 | |
JP6391429B2 (ja) | スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器 | |
JP5848898B2 (ja) | 負荷駆動回路ならびにそれを用いた発光装置およびディスプレイ装置 | |
JP6596238B2 (ja) | スイッチングコンバータ、それを用いた照明装置 | |
CN102647827B (zh) | 照明装置 | |
TWI584675B (zh) | System and method for current regulation in a light emitting diode illumination system | |
US9699848B2 (en) | System and method for a switched-mode power supply | |
KR20170016808A (ko) | 버크 제어기 블록을 통한 역전류 차단 | |
US20160294282A1 (en) | System and Method for a Switched-Mode Power Supply | |
TW201338627A (zh) | 照明用電源以及照明器具 | |
JP5952809B2 (ja) | 非絶縁降圧スイッチングレギュレータおよびその制御回路、電子機器、acアダプタ | |
JP2007258671A (ja) | 発光ダイオードの駆動回路 | |
JP5530489B2 (ja) | Led保護回路 | |
JP5411918B2 (ja) | Led駆動回路及びled照明灯具 | |
US20140055174A1 (en) | Low Current Start Up Including Power Switch | |
US9282606B1 (en) | Dimmer compatible LED driving apparatus with bleeding circuit | |
JP2015076923A (ja) | スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器 | |
KR20180017076A (ko) | 스위칭 컨버터 및 그 제어 회로, 그것을 사용한 조명 장치, 전자 기기 | |
JP6388819B2 (ja) | スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器 | |
US20150029628A1 (en) | Low Current Protection Circuit | |
JP6235281B2 (ja) | 発光素子の駆動回路、その制御回路、制御方法、およびそれを用いた発光装置および電子機器 | |
US10069398B2 (en) | Non-isolated power supply device | |
JP2015076922A (ja) | スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6388819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |