JP2016081937A - 積層型電子部品およびその実装構造体 - Google Patents

Abstract

【課題】基板上に実装した際に音鳴りを低減できる積層型電子部品およびその実装構造体を提供する。
【解決手段】誘電体層４と内部電極層５とが交互に積層された有効層６を有する積層体２と、積層体２の外表面に設けられ、内部電極層５と電気的に接続された外部電極３と、により構成される積層型電子部品の、誘電体層４と内部電極層５の積層方向に位置する一対の主面のうちいずれか一方を第１の主面７としたとき、積層体２が、有効層６よりも第１の主面７側に、有効層６よりも低いヤング率を有する低ヤング率層８を備える。このような積層型電子部品を、第１の主面７と基板１２の実装面とが対向するように基板１２に実装する。
【選択図】図１

Description

本発明は、積層型電子部品およびその実装構造体に関する。

誘電体層と内部電極層とが積層されてなる積層型の電子部品では、電子部品に直流電圧と交流電圧が同時に印加されると、電圧による電歪効果から誘電体層に歪みが発生し、電子部品自体が振動する。この電子部品の振動により、電子部品が半田等により実装されている基板が振動し、基板が可聴域の共振周波数で共振した際に「音鳴り」と呼ばれる振動音が発生する。

このような「音鳴り」を低減するため、電子部品自体の歪みを抑制し振動を低減する方法（たとえば電歪効果の小さい低誘電率材料を用いる、内部電極パターンにより電歪効果を抑えるなど）や、電子部品の振動を吸収し基板への伝達を抑制する方法（たとえば金属端子、リードにより振動を吸収する、半田フィレットの高さを規定するなど）が提案されている。たとえば、特許文献１では、コンデンサの振動の伝搬媒体である導電性材料が、コンデンサの最も振動する部分から離れた実装構造とすることにより、振動が回路基板に伝搬されにくくなることが開示されている。

特開２０１３−０６５８２０号公報

しかしながら、電子部品自体の歪みを抑制する場合は、材料の誘電率が低い、容量発現領域が小さくなるなどの理由から、たとえばコンデンサなどの場合は容量が確保できないという課題があった。また、金属端子やリードにより振動を吸収する場合や、特許文献１に記載されたような実装構造でも、製造工程や実装工程が複雑化する割に充分な振動の減衰効果が得られないという課題があった。

本発明は上記の課題に鑑みなされたもので、基板上に実装した際に音鳴りを低減できる積層型電子部品およびその実装構造体を提供することを目的とする。

本発明の積層型電子部品は、誘電体層と内部電極層とが交互に積層された有効層を備える積層体と、該積層体の外表面に設けられ、前記内部電極と電気的に接続された外部電極と、を備える積層型電子部品であって、前記誘電体層と前記内部電極層の積層方向に位置する、前記積層型電子部品の一対の主面のうちいずれか一方を第１の主面としたとき、前記積層体が、前記有効層よりも前記第１の主面側に、前記有効層よりも低いヤング率を有する低ヤング率層を備えることを特徴とする。

本発明の積層型電子部品の実装構造体は、基板の実装面に上述の積層型電子部品を接合してなり、該積層型電子部品の前記第１の主面側が、前記実装面に対向していることを特徴とする。

本発明によれば、基板上に実装した際に音鳴りを低減できる積層型電子部品およびその
実装構造体を提供することができる。

本発明の第１の実施形態における積層型電子部品を示す、（ａ）は斜視図、（ｂ）は第１の主面側からみた平面図、（ｃ）は（ｂ）のＡ１−Ａ１線断面図である。 本発明の第１の実施形態における積層型電子部品を基板実装した実装構造体を示す、図１（ｂ）のＡ１−Ａ１線断面図である。 本発明の第１の実施形態の積層型電子部品単体の、振動モード解析に使用した有限要素法のモデルの模式図である。 本発明の第１の実施形態の積層型電子部品単体の、１０ｋＨｚにおける振動モードの計算結果を示す斜視図であって、（ａ）は対称面側からみた図、（ｂ）は表面側からみた図である。 本発明の第１の実施形態の積層型電子部品単体における振動モードの節状部を模式的に示す斜視図である。 本発明の第２の実施形態における積層型電子部品を示す、（ａ）は分解斜視図、（ｂ）は斜視図、（ｃ）は第１の主面側からみた平面図である。 本発明の第２の実施形態における積層型電子部品の各部の寸法を示す、第１の主面側からみた平面図である。 本発明の第２の実施形態における積層型電子部品を基板実装した実装構造体を示す、図６（ｃ）のＡ２−Ａ２線断面図である。 本発明の第３の実施形態における積層型電子部品を示す、（ａ）は分解斜視図、（ｂ）は斜視図、（ｃ）は第１の主面側からみた平面図である。 本発明の第３の実施形態における積層型電子部品を基板実装した実装構造体を示す、（ａ）は図９（ｃ）のＡ３−Ａ３線断面図、（ｂ）は図９（ｃ）のＢ３−Ｂ３線断面図である。 本発明の第３の実施形態における積層型電子部品の各部の寸法を示す、第１の主面側からみた平面図である。 従来の積層型電子部品を示す（ａ）は斜視図、（ｂ）は座標軸のｚ軸方向からみた平面図、（ｃ）は積層型電子部品を基板に実装した従来の実装構造体を示す、（ｂ）のＡ４−Ａ４線断面図である。 音圧レベルの測定装置の概略図である。 従来の実装構造体における積層セラミックコンデンサの音鳴りの（ａ）実測した音圧レベルを示すグラフ、および（ｂ）シミュレーションにより得られた音圧レベル示すグラフである。 従来の積層セラミックコンデンサ単体に４ＶのＤＣバイアスを印加した場合のインピーダンス測定結果を示すグラフである。 従来の積層セラミックコンデンサ単体の、インピーダンスのシミュレーションおよび振動モード解析に使用した有限要素法のモデルの模式図である。 従来の積層セラミックコンデンサ単体の、１０ｋＨｚにおける振動モードの計算結果を示す斜視図であって、（ａ）は対称面側からみた図、（ｂ）は表面側からみた図である。

本発明の積層型電子部品およびその実装構造体について、図面を参照しつつ詳細に説明する。なお、各図面においては、同じ部材、部分に関しては共通の符号を用い、重複する説明は省略する。図面によっては、一部の符号を省略したものもある。また、各図面には、説明を容易にするためにｘｙｚの座標軸を付した。

（第１の実施形態）
本発明の第１の実施形態である積層型電子部品は、図１（ａ）〜（ｃ）に示すように積
層体２と、その両端部の外表面に設けられた外部電極３とを備えている。

積層体２は、図１（ｃ）に示すように、複数の誘電体層４と複数の内部電極層５とが交互に積層された有効層６を有し、内部電極層５は、積層体２の両端部のいずれか一方において外部電極３と電気的に接続している。なお、図１（ｃ）に示した誘電体層４および内部電極層５の構造は模式的なものであり、実際には数層〜数百層の誘電体層４と内部電極層５とが積層されたものが多く用いられる。これは、後述する他の形態についても同様である。なお、誘電体層４と内部電極層５の積層方向は座標軸のｚ軸方向と一致するものとする。

本実施形態の積層型電子部品においては、積層方向（ｚ軸方向）に位置する、前記積層型電子部品の一対の主面のうちいずれか一方を第１の主面７としたとき、積層体２が、有効層６よりも第１の主面７側に、有効層６よりも低いヤング率を有する低ヤング率層８を備えている。換言すれば、積層体２は、有効層６の第１の主面７側に低ヤング率層８を積層して構成されている。

図１では、さらに有効層６の、第１の主面７とは反対側の主面にカバー層が積層されている。また、低ヤング率層８は、第１の主面７側に積層されたカバー層のうちの一層であってもよく、複数の層であってもよい。

なお、ヤング率は材料毎に固有の値を有していると考えてよく、有効層６および低ヤング率層８のヤング率の大小関係はそれぞれ有効層６および低ヤング率層８を構成する材料を確認することで判断できる。また、有効層６および低ヤング率層８のヤング率を、ナノインデンテーション法などにより直接測定してもよい。

さらに、必要に応じ、有効層６を構成する材料を用いて作製したバルク体、および低ヤング率層８を構成する材料を用いて作製したバルク体のヤング率を、引張り試験による応力−歪み測定等によりそれぞれ計測してもよい。

なお、一般的に、有効層６のヤング率は内部電極層５の影響により異方性を有する、ここでいう有効層６のヤング率とは、積層面方向の引張りや圧縮に対するヤング率を意味するものとする。

また、積層型電子部品のインピーダンスを測定するととともに、積層型電子部品の各構成要素（誘電体層４、低ヤング率層８などのカバー層、内部電極層５、外部電極３など）の材料組成や結晶構造を分析し、得られた材料情報を基に、各材料のバルク体における材料パラメータを用いて、後述するような方法でシミュレーションを行い、インピーダンスの共振周波数、帯域をフィッティングすることで、各構成要素のヤング率をさらに精度よく評価することもできる。

本実施形態の積層型電子部品の実装構造体について説明する。本実施形態の積層型電子部品の実装構造体においては、図２に示すように、積層型電子部品と、基板１２上のランドパターン１３とが、第１の主面７と基板１２の実装面とが対向するように接合されている。なお、基板１２の実装面に垂直な方向（ｚ軸方向）から平面視したとき、積層型電子部品の輪郭とランドパターン１３とが重ならない、すなわち積層型電子部品の輪郭の外側にランドパターン１３が位置するように配置することが好ましい。

一方、従来の積層型電子部品は、図１２（ａ）に示すように直方体状の積層体１０２と、その両端部の外表面に設けられた外部電極１０３と、を備えている。図１２（ｂ）は、図１２（ａ）のｚ軸方向から見た平面図であり、図１２（ｃ）は、基板１２に実装した積
層型電子部品の従来の実装構造体を示す、図１２（ｂ）のＡ４−Ａ４線断面図である。

積層体１０２は、図１２（ｃ）に示すように誘電体層１０４と内部電極層１０５とが交互に積層されたものであって、内部電極層１０５は、積層体１０２の両端部のいずれか一方において外部電極１０３と電気的に接続している。

例えば積層型電子部品の一つである積層セラミックコンデンサは、誘電体層１０４としてチタン酸バリウムなどの強誘電性を有する材料を用い、内部電極層１０５としてＮｉなどの金属材料を用いている。また、外部電極１０３は、通常、下地電極としてＣｕペーストを焼き付け、その表面にＮｉおよびＳｎめっきを施したものを用いている。

従来の積層型電子部品においては、図１２（ｃ）に示すように外部電極１０３と、基板１２上のランドパターン１３とが、半田１１４を介して電気的に接続された状態で固定される。半田１１４は、外部電極１０３とランドパターン１３の間の隙間を埋めるとともに、積層体１０２の端面と、側面および上下面の一部を被覆する外部電極１０３をさらに被覆している。

このような状態で実装された積層セラミックコンデンサに、直流電圧（ＤＣバイアス）とともに交流電圧が印加されると、直流電圧による電歪効果のため誘電体層１０４に圧電的な性質が生じ、交流電圧により圧電振動が発生する。さらに、積層セラミックコンデンサの圧電振動が半田１１４を介して基板１２に伝わって基板１２が振動し、基板１２が可聴域の共振周波数で共振した際に「音鳴り」と呼ばれる振動音が発生する。

一例として、従来の積層型電子部品である積層セラミックコンデンサを基板１２に実装した、従来の実装構造体の場合の音鳴りを測定した。測定には、積層セラミックコンデンサとして１００５型の積層セラミックコンデンサ（容量１０μＦ、定格電圧４Ｖ、以下、評価部品ともいう）、基板１２としては１００×４０ｍｍ、厚さ０．８ｍｍのＦＲ材からなるものを用いた。基板１２のランドパターン１３は、対向するパッドの間隔を０．７ｍｍとした。

積層セラミックコンデンサは、Ｓｎ−Ａｇ−Ｃｕ（ＳＡＣ）系の半田を用いて基板１２の中央に実装した。評価部品を基板１２に実装した後、実装状態をマイクロスコープにて観察し、半田１１４のフィレット高さが４６０μｍ、基板１２と評価部品との間隔Ｃが４５μｍであることを確認した。

測定は、図１３に示すような音圧レベルの測定装置を用いて行った。評価部品を基板１２に実装した実装基板２１（以下、単に実装基板ともいう）を無響箱２２（内寸６００×７００ｍｍ、高さ６００ｍｍ）内に設置し、基板１２の中央から基板１２に垂直な方向に３ｍｍ離間した位置に設置した集音マイク２３により音鳴りを集音し、アンプ２４およびＦＥＴアナライザ２５（小野測器製 ＤＳ２１００）で、集音された音の音圧レベルを測定した。積層セラミックコンデンサに対して４Ｖの直流電圧（ＤＣバイアス）および２０Ｈｚ〜２０ｋＨｚ、１Ｖｐ−ｐの交流電圧を印加した際の音鳴り測定結果を図１４（ａ）に示す。

なお、図１４（ａ）においては、音圧レベルをＡ特性音圧レベル（ｄＢＡ）で示しており、０ｄＢＡは人間が音として聞こえる最低の音圧レベルに相当する。これは人間の聴覚に近くなるように周波数毎に重み付けされた音圧レベルであり、サウンドレベルメータ（騒音計）の規格（ＪＩＳＣ１５０９−１：２００５）に記載されている。

次に、積層セラミックコンデンサ単体の圧電振動についてシミュレーションを行った。
まず、評価部品に、４Ｖの直流電圧（ＤＣバイアス）を印加した状態でインピーダンスを測定した。測定結果を図１５に示す。

また、評価部品に基くモデル（誘電体材料：チタン酸バリウム系材料、内部電極：Ｎｉ、外部電極：Ｃｕ、積層体寸法：１１００×６２０×６２０μｍ、外部電極厚み２０μｍ）を用いてインピーダンスのシミュレーションを行った。２ＧＨｚ以上の周波数領域に存在する圧電共振ピークについて、測定した実測値に合致するように、評価部品の材料パラメータのフィッティングを行った。図１６はインピーダンスのシミュレーションに使用した有限要素法のモデルを模式的に示したものである。これは、対称性を考慮した１／８モデルであり、図１６の前面に現れている２つの断面、および下側の断面は対称面である。

フィッティングにより得られた誘電体層１０４のパラメータ（弾性スティフネスｃ_ｉｊおよび圧電定数ｅ_ｉｊ）を表１に示す。表１より、評価部品の誘電体層１０４の材料特性には異方性（ｃ_１１＞ｃ_３３、ｃ_２２＞ｃ_３３）があることがわかる。これは、内部電極層１０５による圧縮応力に起因するものと考えられる。

得られた誘電体層１０４のパラメータと、測定に用いた実装基板２１（フィレット高さ４６０μｍ、基板と評価部品との間隔４５μｍ）に基いて、実装構造体のモデルを作成し、シミュレーションを行った。図１４（ｂ）は、シミュレーションによって得られた実装基板２１の振動振幅を、Ａ特性音圧レベルに換算した結果を示すグラフである。音鳴りの周波数特性は、評価部品の振動特性と実装基板２１の共振モードに依存することから、図１４（ｂ）に示すシミュレーションの結果は、図１４（ａ）に示す実測値と、特に音圧の高い１０ｋＨｚ以下の低周波数領域において、音圧レベル、周波数特性のいずれもよく一致していた。したがって、このパラメータを用いてシミュレーションを行うことで、実装
構造体や評価部品自体の構造を変化させたときの音鳴りに対する影響が確認できる。

また、得られたパラメータを用いて、評価部品の可聴周波数領域（２０Ｈｚ〜２０ｋＨｚ）における振動モードを、上述の１／８モデルを用いて計算した。１０ｋＨｚにおける計算結果を図１７に示す。なお、図１７（ａ）は、１／８モデルの内部側（対称面側）からみたものであり、図１７（ｂ）は、図１７（ａ）の反対側、すなわち１／８モデルの外部側（表面側）からみたものである。ここで、破線は交流電圧を印加していない状態の評価部品の形状を示し、実線は交流電圧により最大に変位した状態の評価部品の形状を示している。この結果から、可聴周波数領域において評価部品は、積層面方向には拡がり振動を、厚み方向（積層方向）には伸縮振動をしていることがわかる。

したがって、積層型電子部品において、積層面方向における拡がり振動を抑制できる構造とすることで、積層型電子部品を基板１２に実装した際、基板１２への積層型電子部品の圧電振動の伝播が抑制され、音鳴りを低減できると考えられる。

積層面方向における拡がり振動を抑制するには、本実施形態のように積層体２の有効層６よりも第１の主面７側（基板１２に近い側の主面）に、有効層６よりも低いヤング率を有する低ヤング率層８を設けた積層型電子部品を、当該積層型電子部品の第１の主面７側が、基板１２の実装面に対向するように、基板１２に実装すればよい。低ヤング率層８により、基板１２に固定される第１の主面７側における積層型電子部品の拡がり振動が抑制され、音鳴りを低減できる。

この時、積層方向に位置する積層型電子部品の他方の主面（第１の主面７の反対側に位置する主面、以下、第２の主面という）においては、有効層６よりも第２の主面側に、有効層６と同等なヤング率、または有効層６よりも高いヤング率を有する層を備えることが好ましい。積層型電子部品において、基板１２に固定される側と反対側である第２の主面側に位置する層を、有効層６と同等またはそれよりも高いヤング率を有する層とすることで、積層型電子部品の第２の主面側に振動エネルギーが集中しやすくなり、第１の主面７側における積層型電子部品の拡がり振動をよりいっそう抑制することができる。

低ヤング率層８を設けた本実施形態の積層型電子部品をモデル化し、従来の積層型電子部品の場合と同様、振動モードの計算を行った。材料、外形寸法等は、従来の積層型電子部品の場合と同様（誘電体材料：チタン酸バリウム系材料、内部電極：Ｎｉ、外部電極：Ｃｕ、積層体寸法：１１００×６２０×６２０μｍ、外部電極厚み２０μｍ）とし、上述の１／８モデルにかえて、有効層６の第１の主面７側の一部を低ヤング率層８に置き換えた構造で対称性を考慮した１／４モデル（図３）を用いた。

１０ｋＨｚにおける振動モードのシミュレーション結果を図４に示す。図４（ａ）は、１／４モデルの内部側（対称面側）からみたものであり、図４（ｂ）は、図４（ａ）の反対側、すなわち１／４モデルの外部側（表面側）からみたものである。破線は交流電圧を印加していない状態の積層型電子部品の形状を示し、実線は交流電圧により最大に変異した状態の積層型電子部品の形状を示している。

ここで、積層型電子部品の第１の主面７において、積層体２および外部電極３により構成され、互いに対向する二対の辺部のうち、いずれか一方を第１の辺部１０、他方を第２の辺部１１とし、第１の辺部１０の長さをＬ１、第２の辺部１１の長さをＬ２としたとき、Ｌ１≦Ｌ２が成立するものとする。

また、第１の主面７に隣接する積層型電子部品の側面のうち、第１の辺部１０と接する一対の側面を第１の側面、第２の辺部１１と接する一対の側面を第２の側面と称する。

図４によれば、本実施形態においては、第１の側面（長手方向の両端部に位置する側面）の第１の主面側、すなわち低ヤング率層８により構成される部位に、振動振幅が小さい領域（振動の節、以下、節状部という）１５が存在し、さらにその領域が評価部品の場合と比較して大きいことがわかる。また、第２の側面の第１の主面側の両端部、および第１の主面側の頂点部およびその周囲にも節状部が存在する。図５に本実施形態における節状部１５の位置関係を模式的に示す。

このような積層型電子部品の節状部１５を介して、積層型電子部品を基板１２に固定することで、基板１２への積層型電子部品自体の圧電振動の伝播が抑制され、音鳴りを低減できる。

本実施形態の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。積層体２の外形および外部電極３に関わる条件は、前述の評価部品の音鳴りのシミュレーションと同様（誘電体材料：チタン酸バリウム系材料、内部電極：Ｎｉ、外部電極：Ｃｕ、積層体寸法：１１１５×６２５×８２３μｍ、外部電極厚み２５μｍ）とした。低ヤング率層８の材料はチタン酸バリウム系の低密度材料（気孔率１％、ヤング率９０ＧＰａ）とし、低ヤング率層８の厚さＴ１を２２８μｍとした。また、第１の主面７の長さ６７５μｍの一対の辺部を第１の辺部１０、長さ１１６５μｍの一対の辺部を第２の辺部１１とした。また、基板１２は、ランドパターン１３の対向するパッドの間隔を１．２ｍｍとした。

本実施形態の積層型電子部品は、Ｓｎ−Ａｇ−Ｃｕ（ＳＡＣ）系の半田を用いて基板１２の中央に実装した。積層型電子部品を基板１２に実装した後、実装状態をマイクロスコープにて観察し、半田１４のフィレット高さが３７０μｍ、基板１２と積層型電子部品との間隔Ｃが４５μｍであることを確認した。

得られた結果を５Ｈｚ〜２０ｋＨｚの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、前述の評価部品の場合、すなわち従来の実装構造体に対して１７ｄＢＡ低減された結果となった。

低ヤング率層８は、積層体２の第１の主面７側の最外層であってもよいが、低ヤング率層８のさらに外側に他の層が存在しても構わない。また、図１（ｃ）に示すように、積層体２の積層方向において、積層体２の厚さをＴ０、低ヤング率層８の厚さをＴ１としたとき、Ｔ１のＴ０に対する比率（Ｔ１／Ｔ０）は０．２以上とすることが好ましい。Ｔ１／Ｔ０を０．２以上とすることで、低ヤング率層８の剛性を効果的に低くすることができ、第１の主面７側の振動を抑制することができる。なお、低ヤング率層８を含む積層体２全体を同時焼成により製造する場合、Ｔ１／Ｔ０を１／３以下とすることが、焼成収縮や熱膨張係数の差異によるクラック発生等の不具合を低減できるとともに、第２の主面７側に振動エネルギーを集中させるという点から好ましい。

また、有効層６のヤング率をＥ０、低ヤング率層８のヤング率をＥ１としたとき、Ｅ１のＥ０に対する比率（Ｅ１／Ｅ０）は０．７以下とすることが好ましい。Ｅ１／Ｅ０を０．７以下とすることで、さらに積層型電子部品の第１の主面７側における振動を抑制することができる。なお、Ｅ１／Ｅ０は０．３５以上とすることが、低ヤング率層８を含む積層体２全体を同時焼成により作製する上で、クラック等の不具合の発生を抑制するという点から好ましい。

本発明は、たとえばチタン酸バリウム系などの強誘電体材料を誘電体層４に用い、Ｎｉ、Ｃｕ、Ａｇ、Ａｇ−Ｐｄなどの金属材料を内部電極層５に用いた積層セラミックコンデンサに特に好適に用いられるが、他の積層型電子部品においても積層型電子部品自体の圧
電振動による、積層型電子部品が実装されている基板１２等の励振を抑制する必要がある場合などに適用できる。本発明は、特に、１００５型以上の型式の積層型電子部品において顕著な効果を発揮できる。

このような積層型電子部品は、例えば以下のような方法で作成することができる。まず、チタン酸バリウム等の強誘電体材料の原料粉末に、バインダおよび有機溶剤を加えて混合し、得られたスラリーを周知のシート成形法などにより誘電体層４となるグリーンシートを作製する。一方で、誘電体層４となるグリーンシートの原料粉末よりも平均粒径が大きい原料粉末を用いて、低ヤング率層８となるグリーンシートを同様に作製する。なお、原料粉末には所望により焼結助剤や、電気的特性・機械的特性の調整、または焼結時における誘電体材料と内部電極（導電性）材料との反応制御を目的とした無機化合物が添加されていてもよい。

作製した誘電体層４となるグリーンシート上に、導電性材料からなるペーストをスクリーン印刷などにより塗布し、内部電極層５となる内部電極パターンを形成する。内部電極パターンを形成したグリーンシートを積層することにより、有効層６となる焼成前の積層体が得られる。この有効層６となる焼成前の積層体の積層方向の両主面に、さらにカバーシートを積層する。このとき、一方のカバーシートを、低ヤング率層８となるグリーンシートとし、プレスにより一体化する。プレスにより一体化した焼成前の積層体を、所定寸法に切断し、焼成することにより、本発明の積層型電子部品の積層体２が得られる。なお、所望により焼成前または焼成後にバレル研磨加工等を行ってもよい。焼成温度は、特に限定するものではないが、例えば１０００〜１３００℃とすればよい。

次に、積層体２に後述のような外部電極３を形成することにより、本実施形態の積層型電子部品が得られる。

低ヤング率層８としては、誘電体層４に用いる材料と同程度の熱膨張係数を有する絶縁性の材料を用いればよい。たとえば、低ヤング率層８に用いる原料として、誘電体層４と同種の材料で、上述のような粒径の大きい原料粉末や焼結助剤の少ない原料粉末、すなわち誘電体層４に用いた原料粉末よりも焼結性の低い原料を用い、有効層６と同時焼成することで、誘電体層４よりも低密度でヤング率の低い低ヤング率層を形成できる。

なお、低ヤング率層として誘電体層４と同じ材料を用いることもできる。有効層６では誘電体層４と内部電極層５とが交互に積層されているため、有効層６のヤング率は誘電体層４自体のヤング率よりも高くなる。したがって、誘電体層４に用いた材料を有効層６の第１の主面側に配置することで、有効層６のヤング率よりも低い低ヤング率層８を構成できる場合がある。また、低ヤング率層８のうち有効層６側に位置する層に誘電体層４と同じ材料を配置し、第１の主面７側に位置する層に低密度の材料を配置してもよい。

なお、有効層６となる焼成前の積層体（必要に応じ、さらに積層方向の両主面にカバーシートを積層したもの）を焼成したのち、第１の主面７側に、有効層６よりヤング率の低い例えば樹脂等の材料からなる層を設け、低ヤング率層８としてもよい。

低ヤング率層８は、単一の材料であってもよいし、その構成材料が複数の材料の混合物であってもよい。また、低ヤング率層８は、単一層であってもよいし、材料が同じまたは異なる複数の層により構成されるものであってもよい。いずれの場合であっても、積層体２において有効層６よりも第１の主面７側に位置する部位のヤング率が、有効層６のヤング率よりも小さければよい。

本実施形態の積層型電子部品は、その外形において従来の積層型電子部品と同等であり
、実装形態を含めて大きく設計を変える必要がないため、既存の種々の積層型電子部品に本発明を適用可能である。また、基板に実装するために特別なジグを必要としないという利点もある。

なお、本実施形態の積層型電子部品ではその一例として、長手方向の両端に外部電極３を有する一般的な構造の積層セラミックコンデンサを用いて説明したが、それ以外に薄型のものや、いわゆるＬＷ逆転型、多端子型等、種々の構造を有する積層型電子部品に適用可能である。また、積層セラミックコンデンサ以外の積層型電子部品であっても、積層型電子部品自体の圧電振動による、積層型電子部品が実装されている基板１２等の励振を抑制する必要がある場合などに適用できる。

さらに、例えば、多くの積層セラミックコンデンサには外部電極３として、Ｃｕからなる下地電極にＮｉおよびＳｎめっきを施したものが用いられているが、下地電極を用いずめっき電極のみで構成された外部電極３を有するものにも好適に適用できる。Ｃｕからなる下地電極は比較的柔らかいため、積層体２の圧電振動をある程度吸収して減衰させるが、めっき電極のみの場合、積層体２の圧電振動が外部電極３で減衰されず、音鳴りが顕著になるため、本発明を適用することでより大きな音鳴り抑制効果が得られる。また、外部電極３として導電性接着剤などの導電性樹脂を用いてもよい。

また、内部電極層２が露出した側面のみに外部電極３を形成し、積層体２の第１の主面７側には外部電極３を設けないことで、積層型電子部品を基板１２に実装した際の音鳴りをより低減できる。第１の主面７では、低ヤング率層８の側面に比して変形量が比較的大きいことから、積層型電子部品をその側面を介してランドパターン１３に接合し、第１の主面７を介した基板１２への圧電振動の伝播を抑制することができる。

（第２の実施形態）
本発明の第２の実施形態について、図面を参照しつつ説明する。なお、特に明記した場合を除き、以下の実施形態における図面の各符号は、第１の実施形態における符号と同じものを用いた。

本発明の第２の実施形態においては、図６（ａ）〜（ｃ）に示すように、上述した第１の実施形態における、第１の主面７に隣接する外部電極３の側面に、さらに接合部材９を備えている。なお、本実施形態においても、第１の実施形態と同様に、積層体２は有効層６よりも第１の主面７側に、有効層６よりも低いヤング率を有する低ヤング率層８を備えている。

積層型電子部品は、矩形状の第１の主面７において、積層体２および外部電極３により構成され、互いに対向する二対の辺部（第１の辺部１０、第２の辺部１１）および頂点部Ｖを備えている。換言すれば、互いに対向する二対の辺部および頂点部Ｖは、積層型電子部品を第２の主面７側からみた平面図において、積層型電子部品の積層体２および外部電極３により形成される輪郭を構成している。

図７は、本実施形態の積層型電子部品の各部の寸法を示したものである。第１の辺部１０の長さＬ１および第２の辺部１１の長さＬ２は、Ｌ１＜Ｌ２を満足することが好ましい。なお、Ｌ１およびＬ２はいずれも、第１の主面７側からみた平面図において、積層体２と外部電極３とを含み接合部材９を含まない積層型電子部品の長さであり、換言すれば接合部材９を除いた積層型電子部品の長さである。

そして、本実施形態の積層型電子部品では、第１の主面７に隣接する側面のうち、第１の辺部１０を介して第１の主面に隣接する一対の側面（第１の側面）に、一対の接合部材
９が設けられている。また、第２の側面には接合部材９を備えていない。

接合部材９は、図６（ｂ）、（ｃ）に示すように、第１の側面における第１の辺部の周囲であって、第１の辺部１０の長さを二等分する二等分線１０ｃの一部を含み、頂点部Ｖを含まない部位に位置していることが好ましい。なお、図６（ｃ）では二等分線１０ｃを便宜的に第１の主面８上に示したが、第１の側面上においても同様であることは言うまでもない。

本実施形態においては、図６（ｃ）に示すように、第１の側面における第１の辺部の周囲であって、二等分線１０ｃを含み、頂点部Ｖを含まない部位に設けた接合部材９を介して積層型電子部品を基板１２に実装することにより、音鳴り低減効果が得られる。

なお、図７に示すように、Ｍ１は、第１の辺部１０の長さ方向における接合部材９の長さである。また、図８に示すように、Ｈ０は積層方向における積層体２と外部電極３とを含む積層型電子部品の高さ、Ｈ１は、第１の主面７に隣接する積層型電子部品の側面上における、接合部材９の積層方向の長さ、Ｃは、基板１２の実装面と、積層型電子部品との間隔である。

このように、本実施形態における一対の接合部材９は、それぞれ異なる外部電極３の表面に形成されており、電気伝導性を有する。接合部材９の材料としては、たとえば共晶半田、鉛フリー半田（Ｓｎ−Ａｇ−Ｃｕ）などのろう材、導電性接着剤などを用いることができる。

第１の側面に接合部材９を備える積層型電子部品を得るには、たとえば半田ペーストを外部電極３の第１の側面の所定の部分に印刷し、半田の溶融温度で熱処理した後冷却すればよい。また、半田ボールを外部電極３の第１の側面の所定の部分にフラックスや低融点半田などを用いて接着してもよい。なお、接合部材９として用いる半田ボールは、必ずしも球状である必要はなく、板状、棒状および線状など他の形状であってもよい。また、球状等の半田ボールを複数配列したものを接合部材９としてもよい。本明細書では、接合部材９として外部電極３に接着する固形の半田を、その形状に関わらず便宜的に半田ボールという。導電性ペーストを用いる場合は、スクリーン印刷などにより外部電極３の第１の側面の所定の部分に印刷し、乾燥することで、接合部材９を形成することができる。なお、接合部材９は、第１の側面の外部電極３上だけでなく、積層体２上に設けられていてもよく、外部電極３および積層体２の両方にまたがって設けられていてもよい。

本実施形態の積層型電子部品の実装構造体について説明する。本実施形態の積層型電子部品の実装構造体においては、図８に示すように、積層型電子部品の第１の主面７と基板１２の実装面とが対向するように配置され、積層型電子部品の外部電極３と、基板１２上のランドパターン１３とが、接合部材９を介して接合されている。なお、本実施形態における接合部材９は、積層型電子部品を基板１２に接合する役割とともに、積層型電子部品の外部電極３と基板１２の回路（図示せず）とを電気的に接続する役割も担っている。

なお、積層型電子部品を基板１２に実装する際には、接合部材９により基板１２のランドパターン１３に直接接合してもよいが、基板１２のランドパターン１３上に半田等の導電性材料を塗布し、それを介して積層型電子部品を基板１２に実装してもよい。この場合、接合部材９と、ランドパターン１３との間には、ランドパターン１３上に塗布した半田等の導電層１４が形成される。このように基板１２に導電性材料を塗布して積層型電子部品を実装する場合、使用する導電性材料は、接合部材９と同種の材料であることが好ましいが、接合部材９との濡れ性のよいものであれば特に制限はない。

本実施形態の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。積層体２および外部電極３に関わる条件は、前述の第１の実施形態の音鳴りのシミュレーションと同様とした。また、第１の主面７の長さ６７５μｍの一対の辺部を第１の辺部１０、長さ１１６５μｍの一対の辺部を第２の辺部１１とした。

接合部材９は、Ｍ１を５８０μｍ、Ｈ１を２８０μｍとした。また、本実施形態の実装構造体におけるＣは１２０μｍとした。得られた結果を５Ｈｚ〜２０ｋＨｚの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、前述の評価部品の場合、すなわち従来の実装構造体に対して１７ｄＢＡ低減された結果となった。

なお、このシミュレーションではＭ１（５８０μｍ）をＬ１（６７５μｍ）に対する比（Ｍ１／Ｌ１）にして０．８６としたが、これを０．５とし、第１の側面の節状部１５を含む領域に接合部材９を設けると、音圧レベルは従来よりも２２ｄＢＡ低減することができる。実装性の点から、Ｍ１／Ｌ１は０．４以上とすることが好ましい。

また、このシミュレーションではＨ１（２８０μｍ）をＨ０（８７３μｍ）に対する比（Ｈ１／Ｈ０）にして０．１３としたが、これを０．５としても音圧レベルは従来よりも１０ｄＢＡ低減することができる。

さらに、前述の第１の実施形態の振動モード解析の結果によれば、積層型電子部品を構成する各表面の中央及びその周囲では振動振幅が大きいことから、Ｈ０に対するＨ１の比（Ｈ１／Ｈ０）は、０．４以下であることが好ましい。

なお、本実施形態の実装構造体においては、積層型電子部品の積層体２および外部電極３は基板１２の実装面に直接接触していない。積層型電子部品と基板１２の実装面との間隔であるＣのＨ０に対する比（Ｃ／Ｈ０）は、０．１以上であることが好ましい。なお、通常であれば、積層型電子部品と基板１２の実装面のとの間隔とは、積層型電子部品の外部電極３と実装面との間隔と考えればよい。

本実施形態を適用可能な積層体２および外部電極３の形状、材料については、第１の実施形態と同様であることから、さらなる説明は省略する。ただし、ＬＷ逆転型、多端子型等の形態を有する積層型電子部品においては、絶縁性を有する接合部材９を用いることが好ましい。また、接合部材９の形成部位も外部電極３上だけでなく、積層体２上や、外部電極３および積層体２の両方にまたがっていてもよい。絶縁性を有する接合部材９を用いる場合、外部電極３はワイヤーボンディング等により基板１２の電気回路に電気的に接続すればよい。絶縁性の材料としては、たとえばエチレン酢酸ビニル（ＥＶＡ）やポリプロピレン（ＰＰ）などの熱可塑性樹脂が好適である。

また、外部電極３のＳｎめっきは、積層型電子部品を基板１２に実装する時に、外部電極３と半田との濡れ性を向上させる役割を持つが、本実施形態においては積層型電子部品が一対の接合部材９を介して基板１２のランドパターン１３と接合されるため、外部電極３としてＳｎめっきのないものを用いることもできる。また、接合部材９を形成した後、外部電極３の露出部にたとえば酸化膜を形成するなどして、外部電極３の露出部を半田に濡れにくくする処理を行ってもよい。

（第３の実施形態）
本発明の第３の実施形態も、第２の実施形態と同様、上述した第１の実施形態における外部電極３の第１の主面７側に、さらに接合部材９を備えている。

本実施形態では、図９（ａ）〜（ｃ）に示すように、接合部材９が、積層体２および外
部電極３の第１の主面７側において、その頂点部Ｖを含み、積層体２および外部電極３により構成される辺部１０、１１の長さを二等分する二等分線１０ｃ、１１ｃを含まない部位に設けられている。換言すれば、本実施形態においては、矩形状の第１の主面７の四隅にそれぞれ接合部材９が設けられている。また、本実施形態においても、第１の実施形態と同様に、積層体２は有効層６よりも第１の主面７側に、有効層６よりも低いヤング率を有する低ヤング率層８を備えている。

このように、本実施形態においては、積層体２および外部電極３の第２の主面７側、すなわち低ヤング率層８を有する側の四隅（一対の外部電極３の両端）に、接合部材９が設けられている。また、外部電極３の両端に設けられた接合部材９のうち少なくともいずれか一方が、電気伝導性を有している。

接合部材９の材料としては、第２の実施形態と同様、たとえば共晶半田、鉛フリー半田（Ｓｎ−Ａｇ−Ｃｕ）などのろう材、導電性接着剤などを用いることができる。

本実施形態の積層型電子部品の実装構造体について説明する。図１０（ａ）は、基板に実装した本実施形態の積層型電子部品の、図９（ｃ）のＡ３−Ａ３線断面図、図１０（ｂ）は図９（ｃ）のＢ３−Ｂ３線断面図である。

本実施形態の積層型電子部品の実装構造体においては、第２の実施形態と同様、図１０（ａ）、（ｂ）に示すように、積層型電子部品と、基板１２上のランドパターン１３とが、接合部材９を介して第１の主面７と基板１２の実装面とが対向するように接合されている。なお、本実施形態における接合部材９は、外部電極３の両端に設けられた接合部材９のうち少なくともいずれか一方が、積層型電子部品を基板１２に接合する役割とともに、積層型電子部品の外部電極３と基板１２の回路（図示せず）とを電気的に接続する役割も担っている。なお、図１０（ｂ）では、外部電極３の両端に設けられた接合部材９の両方が、積層型電子部品の外部電極３と基板１２の回路（図示せず）とを電気的に接続している。

ここで、図９（ｃ）に示すように、積層体２および外部電極３の第１の主面７側において互いに対向する二対の辺部のうち、長さが短い方の一対の辺部を第１の辺部１０、長さが長い方の一対の辺部を第２の辺部１１とする。したがって、図１１において、Ｌ１は第１の辺部１０の長さであり、Ｌ２は第２の辺部１１の長さである。なお、Ｌ１およびＬ２はいずれも積層体２と外部電極３とを含み接合部材９を含まない積層型電子部品の長さ、換言すれば接合部材９を除いた積層型電子部品の長さである。

また、Ｐ１は、第１の辺部１０から第１の主面７の中央側に延設された接合部材９の第１の辺部１０に垂直な方向の長さ、Ｐ２は、第２の辺部１１から第１の主面７の中央側に延設された接合部材９の第２の辺部１１に垂直な方向の長さである。また、図１０（ａ）、（ｂ）に示すように、Ｈ１は第１の主面７に隣接する積層型電子部品本体１の側面上における、接合部材９の積層方向の長さ、Ｃは、基板１２の実装面と、積層型電子部品の外部電極３との間隔である。

本実施形態の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。接合部材９は、Ｐ１を１６０μｍ、Ｐ２を１５５μｍ、Ｈ１を１６０μｍとした。また、本実施形態の実装構造体におけるＣは１２０μｍとした。積層体２および外部電極３に関わる他の条件は、第１、第２の実施形態における音鳴りのシミュレーションと同様とした。

得られた結果を５Ｈｚ〜２０ｋＨｚの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、従来の実装構造体に対して２０ｄＢＡ低減された結果とな
った。

なお、このシミュレーションではＰ２（１５５μｍ）をＬ１（６７５μｍ）に対する比（Ｐ２／Ｌ１）にして０．２３としたが、０．２〜０．４とすることが、実装性という点からも好ましい。Ｐ１、Ｈ１およびＣについては、第２の実施形態と同様な範囲とすることが好ましい。

本実施形態を適用可能な積層体２および外部電極３の形状、材料については、第１および第２の実施形態と同様であることから、さらなる説明は省略する。また、本実施形態においても、接合部材９として、前述のような絶縁性を有する材料を用いてもよい。その場合、外部電極３はワイヤーボンディング等により基板１２の電気回路に電気的に接続すればよい。

また、外部電極３の両端に設けられた接合部材９のうちいずれか一方のみを導電性を有するものとし、他方は絶縁性を有するものとすることもできる。

なお、第２の実施形態および第３の実施形態では、接合部材９の形状を主として矩形状のものとし、その形状に基いて寸法や比率の好ましい範囲について述べてきたが、これは、接合部材９の形状を矩形状に限定するものではなく、他の様々な形状や不定形であっても構わない。また、上述のシミュレーションにより確認された、積層型電子部品の振動モードや節状部１５に関する説明に基き、特許請求の範囲に記載された本発明の主旨から逸脱しない範囲において、種々の変更、変形が可能である。

２、１０２ 積層体
３、１０３ 外部電極
４、１０４ 誘電体層
５、１０５ 内部電極層
６ 有効層
７ 第１の主面
８ 低ヤング率層
９ 第１の接合部材
１０ 第１の辺部
１０ｃ 第１の辺部の二等分線
１１ 第２の辺部
１１ｃ 第２の辺部の二等分線
１２ 基板
１３ ランドパターン
１４ 半田層
１５ 節状部
２１ 実装基板
２２ 無響箱
２３ 集音マイク
２４ アンプ
２５ ＦＥＴアナライザ
１１４ 半田

Claims (9)

1. 誘電体層と内部電極層とが交互に積層された有効層を有する積層体と、
   該積層体の外表面に設けられ、前記内部電極と電気的に接続された外部電極と、を備える積層型電子部品であって、
   前記誘電体層と前記内部電極層の積層方向に位置する、前記積層型電子部品の一対の主面のうちいずれか一方を第１の主面としたとき、前記積層体が、前記有効層よりも前記第１の主面側に、前記有効層よりも低いヤング率を有する低ヤング率層を備えることを特徴とする積層型電子部品。
2. 前記積層体の前記積層方向における厚さをＴ０とし、前記低ヤング率層の前記積層方向における厚さをＴ１としたとき、Ｔ１のＴ０に対する比率Ｔ１／Ｔ０が０．２以上であることを特徴とする請求項１に記載の積層型電子部品。
3. 前記有効層のヤング率をＥ０とし、前記低ヤング率層のヤング率をＥ１としたとき、Ｅ１のＥ０に対する比率Ｅ１／Ｅ０が０．７以下であることを特徴とする請求項１または２に記載の積層型電子部品。
4. 前記第１の主面が矩形状であり、該第１の主面の互いに対向する二対の辺部のうち、いずれか一対の辺部を第１の辺部とし、
   前記第１の主面に前記第１の辺部を介して隣接する前記積層型電子部品の側面をそれぞれ第１の側面としたとき、
   該第１の側面における前記第１の辺部の周囲に、接合部材がそれぞれ設けられていることを特徴とする請求項１乃至３のいずれかに記載の積層型電子部品。
5. 前記第１の辺部の長さをＬ１とし、前記二対の辺部の他方である第２の辺部の長さをＬ２としたとき、Ｌ１＜Ｌ２であることを特徴とする請求項４に記載の積層型電子部品。
6. 前記第１の主面が頂点部および二対の辺部を備える矩形状であり、
   前記頂点部に接合部材を備えるとともに、
   該接合部材は、前記第１の主面及び該第１の主面に前記辺部を介して隣接する前記積層型電子部品の側面のうち少なくともいずれかの部位であって、前記辺部のの長さを二等分する二等分線を含まない部位に設けられていることを特徴とする請求項１乃至３のいずれかに記載の積層型電子部品。
7. 基板の実装面に請求項１乃至６のいずれかに記載の積層型電子部品を接合してなり、該積層型電子部品の前記第１の主面側が、前記実装面に対向していることを特徴とする積層型電子部品の実装構造体。
8. 前記積層型電子部品が、前記第１の主面に隣接する側面を介して、前記基板と接合されていることを特徴とする請求項７に記載の積層型電子部品の実装構造体。
9. 前記実装面に垂直な方向から平面視した時、前記積層型電子部品の輪郭の外側に前記実装面のランドパターンが位置することを特徴とする請求項７または８に記載の積層型電子部品の実装構造体。