JP2016076918A - スペクトル拡散クロック発生装置及び電子機器 - Google Patents
スペクトル拡散クロック発生装置及び電子機器 Download PDFInfo
- Publication number
- JP2016076918A JP2016076918A JP2015143581A JP2015143581A JP2016076918A JP 2016076918 A JP2016076918 A JP 2016076918A JP 2015143581 A JP2015143581 A JP 2015143581A JP 2015143581 A JP2015143581 A JP 2015143581A JP 2016076918 A JP2016076918 A JP 2016076918A
- Authority
- JP
- Japan
- Prior art keywords
- triangular wave
- spread spectrum
- wave signal
- phase error
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】位相同期ループを用いたスペクトル拡散クロック発生装置において、位相誤差を少なくする装置及び機器を提供する。【解決手段】電圧制御発振器(VCO)4からの出力クロックは、カウンタ8Aに入力され、カウンタ8Aは入力される出力クロックのパルスを計算して計算値Nsscを位相誤差補正回路9に出力する。また、基準クロック発生器1からの基準クロックは、カウンタ8Bに入力され、カウンタ8Bは入力される基準クロックのパルスを計数して計数値Nrefを位相誤差補正回路9に出力する。次に位相誤差補正回路9は、三角波制御部7からの補正タイミング信号に基づいて、当該補正タイミング信号のタイミングで入力される計数値Nssc及び計数値Nrefを比較する。【選択図】図3
Description
本発明は、位相同期ループ(以下「PLL」(Phase Locked Loop)という。)を用いてスペクトル拡散クロックを発生するスペクトル拡散クロック発生装置及び電子機器に関する。
電子機器において、EMI低減のためにスペクトラム拡散クロックを用いることは、既に知られている(例えば、特許文献1参照)。
しかし、スペクトラム拡散クロックを発生させるPLLにおいて、特にセンタースプレッド方式では、周波数拡散制御のために三角波のデータを用いても、PLLの基準クロックと、スペクトラム拡散クロックとの間で位相誤差が発生する場合がある。
これに対して、例えば、特許文献2では、スペクトラム拡散クロックを用いたスキャナ等の画像読み取り装置において、画像データの取り込みタイミングがずれることを抑制する目的で、基準クロックによるパルス発生器と、スペクトラム拡散クロックを用いたカウンタとを用いた周波数レベルの検出回路が開示されている。
しかしながら、従来の方法では、上記の問題点が発生するか否かを判定するのみで、位相誤差を解消するという問題は、解消できていない。
本発明の目的は、以上の問題点を解決し、PLLを用いたスペクトル拡散クロック発生装置において、位相誤差を少なくすることにある。
本発明の一態様に係るスペクトル拡散クロック発生装置は、
基準クロックと帰還クロックとを位相比較する位相比較器と、位相比較結果の信号のうちの所定の低周波成分を通過させるようにフィルタリングするローパスフィルタと、上記フィルタリングされた信号に対応する周波数を有する出力クロックを発生する電圧制御発振器を含む位相同期ループと、
上記出力クロックに基づいてスペクトル拡散クロックの周波数変調のための三角波信号を発生する三角波制御部と、
上記出力クロックを、上記三角波信号に基づいて遅延制御して帰還クロックを発生する遅延制御部とを備えたスペクトル拡散クロック発生装置であって、
上記出力クロックを計数して第1の計数値を出力する第1のカウンタと、
上記基準クロックを計数して第2の計数値を出力する第2のカウンタと、
上記周波数変調の周期又は周期の倍数の期間ごとに、上記第1の計数値を上記第2の計数値と比較して、比較結果に基づいて上記第1の計数値が上記第2の計数値に一致するように上記三角波信号の形状を変更することにより出力クロックの位相誤差を補正する位相誤差補正回路とを備えたことを特徴とする。
基準クロックと帰還クロックとを位相比較する位相比較器と、位相比較結果の信号のうちの所定の低周波成分を通過させるようにフィルタリングするローパスフィルタと、上記フィルタリングされた信号に対応する周波数を有する出力クロックを発生する電圧制御発振器を含む位相同期ループと、
上記出力クロックに基づいてスペクトル拡散クロックの周波数変調のための三角波信号を発生する三角波制御部と、
上記出力クロックを、上記三角波信号に基づいて遅延制御して帰還クロックを発生する遅延制御部とを備えたスペクトル拡散クロック発生装置であって、
上記出力クロックを計数して第1の計数値を出力する第1のカウンタと、
上記基準クロックを計数して第2の計数値を出力する第2のカウンタと、
上記周波数変調の周期又は周期の倍数の期間ごとに、上記第1の計数値を上記第2の計数値と比較して、比較結果に基づいて上記第1の計数値が上記第2の計数値に一致するように上記三角波信号の形状を変更することにより出力クロックの位相誤差を補正する位相誤差補正回路とを備えたことを特徴とする。
本発明の各実施形態によれば、PLLを用いたスペクトル拡散クロック発生装置において、位相誤差を少なくできる。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
[従来例]
図1は、従来例に係るスペクトル拡散クロック発生装置の構成の一例を示すブロック図である。図1において、スペクトル拡散クロック発生装置は、位相同期ループPLLを有する。位相同期ループPLLは、例えば、位相比較器2と、ローパスフィルタ(以下「LPF」という。)3と、電圧制御発振器(以下「VCO」という。)4と、遅延制御部6とを含むように構成される。即ち、スペクトル拡散クロック発生装置は、基準クロック発生器1と、位相比較器2と、LPF3と、VCO4と、1/N分周器5と、遅延制御部6と、三角波制御部7とを備える。基準クロック発生器1は、所定の基準クロック周波数を有する基準クロックを発生して位相比較器2に出力する。位相比較器2は、入力される基準クロックと、帰還クロックとの各位相を比較して、位相比較結果を示す電圧信号をLPF3に出力する。LPF3は、位相比較結果を示す電圧信号のうちの所定の低周波成分を通過させるようにフィルタリングしてVCO4に出力する。VCO4は、入力される電圧に対応する周波数を有する出力クロックを発生して1/N分周器5、遅延制御部6及び三角波制御部7に出力する。1/N分周器5は、入力される出力クロックを1/N分周して、分周後の周波数拡散クロックを出力する。三角波制御部7は、入力される出力クロックに基づいて、出力クロックに同期し、スペクトル拡散クロックの周波数変調のための三角波信号を発生して遅延制御部6に出力する。遅延制御部6は、入力される出力クロックを、三角波制御部7からの三角波信号に従って遅延制御することにより、周波数変調用の帰還クロックを生成して位相比較器2に出力する。なお、VCO4から出力される出力クロックを1/M分周する1/M分周器が、遅延制御部6の前段又は後段に配置される。当該1/M分周器が遅延制御部6の前段に配置される場合には、三角波制御部7に入力されるクロックは、1/M分周器からの出力クロックでもよいし、1/M分周器への入力クロックと同一でもよい。ここで、N及びMは、例えば2以上の自然数である。
[従来例]
図1は、従来例に係るスペクトル拡散クロック発生装置の構成の一例を示すブロック図である。図1において、スペクトル拡散クロック発生装置は、位相同期ループPLLを有する。位相同期ループPLLは、例えば、位相比較器2と、ローパスフィルタ(以下「LPF」という。)3と、電圧制御発振器(以下「VCO」という。)4と、遅延制御部6とを含むように構成される。即ち、スペクトル拡散クロック発生装置は、基準クロック発生器1と、位相比較器2と、LPF3と、VCO4と、1/N分周器5と、遅延制御部6と、三角波制御部7とを備える。基準クロック発生器1は、所定の基準クロック周波数を有する基準クロックを発生して位相比較器2に出力する。位相比較器2は、入力される基準クロックと、帰還クロックとの各位相を比較して、位相比較結果を示す電圧信号をLPF3に出力する。LPF3は、位相比較結果を示す電圧信号のうちの所定の低周波成分を通過させるようにフィルタリングしてVCO4に出力する。VCO4は、入力される電圧に対応する周波数を有する出力クロックを発生して1/N分周器5、遅延制御部6及び三角波制御部7に出力する。1/N分周器5は、入力される出力クロックを1/N分周して、分周後の周波数拡散クロックを出力する。三角波制御部7は、入力される出力クロックに基づいて、出力クロックに同期し、スペクトル拡散クロックの周波数変調のための三角波信号を発生して遅延制御部6に出力する。遅延制御部6は、入力される出力クロックを、三角波制御部7からの三角波信号に従って遅延制御することにより、周波数変調用の帰還クロックを生成して位相比較器2に出力する。なお、VCO4から出力される出力クロックを1/M分周する1/M分周器が、遅延制御部6の前段又は後段に配置される。当該1/M分周器が遅延制御部6の前段に配置される場合には、三角波制御部7に入力されるクロックは、1/M分周器からの出力クロックでもよいし、1/M分周器への入力クロックと同一でもよい。ここで、N及びMは、例えば2以上の自然数である。
図2は、図1のスペクトル拡散クロック発生装置における課題を説明するための周波数変調用三角波信号の一例を示す波形図である。
スペクトル拡散させるための周波数変調をさせるためには、図2に示すように三角波信号を用いるのが一般的である。スペクトル拡散クロック発生装置は、三角波信号のレベルの中心線に対して、プラス側(上部)の面積Saと、マイナス側(下部)の面積Sb(ここで、各面積は、積分値又はその絶対値に相当する。)とが等しくなるように制御する。これにより、スペクトル拡散クロックの平均周波数が、理想的には、レベルの中心線に相当する周波数と一致することになる。即ち、理想的には、三角波信号のレベルの中心線は、スペクトル拡散クロックの基準周波数frm(=基準クロック周波数×逓倍数)となる。しかし、図2に示すように、実際の回路では、スペクトル拡散クロックの平均周波数が、回路の特性により、例えば、スペクトル拡散クロック周波数の平均値faの範囲で、当該レベルの中心線から外れる。
さらに、基準クロックを逓倍するセンタースプレッド方式のスペクトル拡散クロック発生装置において、理想的には、スペクトラム拡散クロックの平均周波数は、図2のX軸で示す基準周波数frmと一致するのが望ましい。一方、実際には、図1のLPF3のアナログ特性及び遅延制御部6の回路特性により、理想的な三角波信号を、スペクトル拡散クロックの遅延制御に用いても、X軸に対して上回る結果又は下回る結果になることが多い。ここで、理想的な三角波信号は、図2のスペクトル拡散クロックの基準周波数frmに対してプラス側の面積Saと、マイナス側の面積Sbとが同一(積分値の絶対値が同一)である三角波信号である。これをアナログ回路であるLPF3及びそれに付随するアナログ回路又は遅延制御回路によって、理想的な平均周波数になるようにするには、回路の増大を伴う場合が多い。
[実施形態例]
本発明に係る一実施形態では、当該問題点を解決するために、スペクトル拡散クロック周波数のズレ量が小さくなるように、スペクトル拡散クロック発生装置は、三角波信号のプラス側の面積Sa(積分値)又はマイナス側の面積Sb(積分値の絶対値)を制御する。これにより、スペクトル拡散クロック発生装置は、理想的な平均周波数に近い周波数を実現することを特徴としている。即ち、スペクトル拡散クロック発生装置の位相ずれ、言い換えると、センタースプレッド方式のスペクトル拡散クロック発生装置において、平均周波数の基準クロック逓倍周波数との乖離を少なくする方法に際して、スペクトル拡散クロック発生装置は、以下の特徴を有する。
[実施形態例]
本発明に係る一実施形態では、当該問題点を解決するために、スペクトル拡散クロック周波数のズレ量が小さくなるように、スペクトル拡散クロック発生装置は、三角波信号のプラス側の面積Sa(積分値)又はマイナス側の面積Sb(積分値の絶対値)を制御する。これにより、スペクトル拡散クロック発生装置は、理想的な平均周波数に近い周波数を実現することを特徴としている。即ち、スペクトル拡散クロック発生装置の位相ずれ、言い換えると、センタースプレッド方式のスペクトル拡散クロック発生装置において、平均周波数の基準クロック逓倍周波数との乖離を少なくする方法に際して、スペクトル拡散クロック発生装置は、以下の特徴を有する。
本実施形態のスペクトル拡散クロック発生装置は、所定の変調周期ごとに、VCO4からの出力クロックのパルスを第1のカウンタの例であるカウンタ8A(図3)により、第1の計数値の例である計数値Nsscとして計数する。一方、スペクトル拡散クロック発生装置は、基準クロックのパルスを第2のカウンタの例であるカウンタ8B(図3)により、理想的な計数値を第2の計数値の例である計数値Nrefとして計数し、計数値Nsscと、計数値Nrefとを比較する。
以下、計数値Nsscに対応する出力クロックの周波数を平均周波数とし、計数値Nrefに対応する周波数を理想周波数とする。平均周波数が理想周波数を上回ると判断されると、スペクトル拡散クロック発生装置は、スペクトル拡散制御に用いる三角波信号のプラス側の積分値がマイナス側の積分値の絶対値より小さくなる三角波信号を生成する。一方、平均周波数が理想周波数を下回ると判断されると、スペクトル拡散クロック発生装置は、三角波信号のマイナス側の積分値の絶対値がプラス側の積分値より小さくなる三角波信号を生成することを特徴としている。
図3は、本発明の一実施形態に係るスペクトル拡散クロック発生装置の構成の一例を示すブロック図である。
図3の実施形態に係るスペクトル拡散クロック発生装置は、例えば、位相比較器2と、LPF3と、VCO4と、遅延制御部6とを含む位相同期ループPLLを有する。さらに、スペクトル拡散クロック発生装置は、1/N分周器5及び三角波制御部7を有する。また、図1の従来例に係るスペクトル拡散クロック発生装置と比較して、本実施形態のスペクトル拡散クロック発生装置は、2個のカウンタ8A及び8Bと、位相誤差補正回路9とを更に備えることを特徴とする。具体的には、VCO4からの出力クロックは、カウンタ8Aに入力され、カウンタ8Aは、入力される出力クロックのパルスを計数して計数値Nsscを位相誤差補正回路9に出力する。また、基準クロック発生器1からの基準クロックは、カウンタ8Bに入力され、カウンタ8Bは、入力される基準クロックのパルスを計数して計数値Nrefを位相誤差補正回路9に出力する。次に、位相誤差補正回路9は、三角波制御部7からの補正タイミング信号に基づいて、当該補正タイミング信号のタイミングで、入力される計数値Nssc及び計数値Nrefを比較する。そして、位相誤差補正回路9は、計数値のずれに基づいて当該ずれが小さくなるように三角波信号の形状を変更し、位相誤差補正回路9は、出力クロックの位相誤差を補正する。ここで、補正タイミング信号は、スペクトル拡散の周波数変調周期の期間ごとに出力される又は周波数変調周期の期間の複数倍ごとに出力される。また、補正タイミング信号は、例えば、パルス信号である。
なお、VCO4から出力される出力クロックを1/M分周する1/M分周器が、遅延制御部6の前段又は後段に配置される。当該1/M分周器が遅延制御部6の前段に配置される場合には、三角波制御部7に入力されるクロックは、1/M分周器からの出力クロック又は1/M分周器への入力クロックと同一のクロックでもよい。また、図3において、カウンタ8Aに1/N分周器5からのクロックを入力してもよく、この場合には、遅延制御部6は、その終段に1/N分周器を備える。
以下、位相誤差の補正処理について、図4を参照して説明する。
図4は、図3の位相誤差補正回路9の位相誤差補正処理を説明するための周波数変調用三角波信号の一例を示す波形図である。以下、図4を参照して、三角波信号の発生タイミングチャート及び本実施形態で制御するパラメータについて説明する。
(1)Nrefは、基準クロックのパルスを計数した計数値である。
(2)Nsscは、出力クロックのパルスを計数した計数値である。
(3)Saは、三角波信号のプラス側の面積(積分値)である。
(4)Sbは、三角波信号のマイナス側の面積(積分値の絶対値)である。
(5)Tmは、スペクトル拡散の変調周期である。
(1)Nrefは、基準クロックのパルスを計数した計数値である。
(2)Nsscは、出力クロックのパルスを計数した計数値である。
(3)Saは、三角波信号のプラス側の面積(積分値)である。
(4)Sbは、三角波信号のマイナス側の面積(積分値の絶対値)である。
(5)Tmは、スペクトル拡散の変調周期である。
位相誤差補正回路9は、補正タイミング信号に基づくある周波数変調周期の期間で、計数値Nsscと、計数値Nrefとを比較する。そして、位相誤差補正回路9は、比較結果に応じて、計数値Nrefが計数値Nsscに近づくように、即ち、出力クロックの周波数fsscが、基準クロックの周波数frefに実質的に近づくように、以下の位相誤差補正処理を行う。なお、補正タイミング信号は、三角波制御部7により生成され、スペクトル拡散の周波数変調の各周期の始期及び終期を示す。
(A)Nssc<Nrefのときは、次の周波数変調期間において、位相誤差補正回路9は、Sa>Sbの関係になる三角波信号を生成する。ここで、面積Sa及びSbの差は、計数値Nref及びNsscの差に応じて決定される。
(B)Nssc>Nrefのときは、次の周波数変調期間において、位相誤差補正回路9は、Sa<Sbの関係になる三角波信号を生成する。ここで、面積Sa及びSbの差は、計数値Nref及びNsscの差に応じて決定される。
(A)Nssc<Nrefのときは、次の周波数変調期間において、位相誤差補正回路9は、Sa>Sbの関係になる三角波信号を生成する。ここで、面積Sa及びSbの差は、計数値Nref及びNsscの差に応じて決定される。
(B)Nssc>Nrefのときは、次の周波数変調期間において、位相誤差補正回路9は、Sa<Sbの関係になる三角波信号を生成する。ここで、面積Sa及びSbの差は、計数値Nref及びNsscの差に応じて決定される。
例えば、リファレンスクロック、即ち、基準クロック周波数を「33.333・・・≒33.33」MHz(以下基準クロック周波数は「33.33」MHzとする。)とし、逓倍数が「16」倍の例で説明する。この例では、スペクトル拡散クロックの基準周波数frm(図4)は、「33.33×16=533.28」MHzの周波数となる。
さらに、位相誤差補正回路9は、基準周波数frm及び変調率から計算される最大周波数MAX(図4)及び最小周波数MIN(図4)の範囲で、図4に示すように、周波数の変調を行う。例えば、変調率を「±3」%とすると、最大周波数MAXは、「533.28×1.03≒549.3」MHzとなる。一方、最小周波数MINは、「533.28×0.97≒517.3」MHzとなる。なお、基準クロック周波数、スペクトル拡散クロックの基準周波数frm、逓倍数、変調率、最大周波数MAX及び最小周波数MINは、これに限られず、他の数値でもよい。
以後、位相誤差補正回路9は、周波数変調周期の期間ごとに上記の比較等を行って、位相誤差補正処理を実現する。
以上説明したように、本実施形態によれば、位相誤差補正回路9は、周波数変調周期ごとに、計数値Nsscと、計数値Nrefとを比較する。次に、位相誤差補正回路9は、比較結果に応じて、計数値Nrefが計数値Nsscに近づくように、即ち、出力クロックの周波数fsscが基準クロックの周波数frefに実質的に近づくように位相誤差補正処理を行う。従って、PLLを用いたスペクトル拡散クロック発生装置において、スペクトル拡散クロック発生装置は、位相誤差を少なくでき、スペクトル拡散クロックの周波数を実質的に基準クロックの周波数に近づけることができる。
[変形例1]
図5は、本発明の変形例1に係る位相誤差補正回路9の位相誤差補正処理を説明するための周波数変調用デジタル三角波信号の一例を示す波形図である。変形例1の遅延制御部6は、段階的に変化するレベルを有し、最大値期間及び最小値期間を有するデジタル三角波信号を発生するデジタル回路を含む。また、三角波制御部7は、計数値Nssc及びNrefの比較結果に基づいて、デジタル三角波信号の周波数を段階的に変化させることを特徴とする。なお、図5において、Nuは、デジタル三角波信号の最大値期間(デジタル三角波信号が同一の最大値を有する期間nTc(初期値)であり、Nbは、デジタル三角波信号が同一の最小値を有する期間nTc(初期値)である。ここで、Tcは、スペクトル拡散クロックの周期であり、nは2以上の自然数である。
[変形例1]
図5は、本発明の変形例1に係る位相誤差補正回路9の位相誤差補正処理を説明するための周波数変調用デジタル三角波信号の一例を示す波形図である。変形例1の遅延制御部6は、段階的に変化するレベルを有し、最大値期間及び最小値期間を有するデジタル三角波信号を発生するデジタル回路を含む。また、三角波制御部7は、計数値Nssc及びNrefの比較結果に基づいて、デジタル三角波信号の周波数を段階的に変化させることを特徴とする。なお、図5において、Nuは、デジタル三角波信号の最大値期間(デジタル三角波信号が同一の最大値を有する期間nTc(初期値)であり、Nbは、デジタル三角波信号が同一の最小値を有する期間nTc(初期値)である。ここで、Tcは、スペクトル拡散クロックの周期であり、nは2以上の自然数である。
位相誤差補正回路9は、周波数変調周期の期間ごとに以下の位相誤差補正処理を行う。
(A)Nssc<Nrefのときは、次の周波数変調期間において、位相誤差補正回路9は、最大値期間Nuを(n+1)Tcとするデジタル三角波信号を生成する。
(B)Nssc>Nrefのときは、次の周波数変調期間において、位相誤差補正回路9は、最小値期間Nbを(n+1)Tcとするデジタル三角波信号を生成する。
(A)Nssc<Nrefのときは、次の周波数変調期間において、位相誤差補正回路9は、最大値期間Nuを(n+1)Tcとするデジタル三角波信号を生成する。
(B)Nssc>Nrefのときは、次の周波数変調期間において、位相誤差補正回路9は、最小値期間Nbを(n+1)Tcとするデジタル三角波信号を生成する。
次に、位相誤差補正回路9は、上記操作を行った場合には、次の補正タイミング(Tm経過後)においては、
(C)Nssc<Nrefである場合において、前回の補正で処理(B)を行ったとき、位相誤差補正回路9は、次の周波数変調期間において、最小値期間Nbを(n−1)Tcとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路9は、処理(A)を行う。
(D)Nssc>Nrefである場合において、前回の補正で処理(A)を行ったとき、位相誤差補正回路9は、次の周波数変調期間において、最大値期間Nuを(n−1)Tcとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路9は、処理(B)を行う。
(C)Nssc<Nrefである場合において、前回の補正で処理(B)を行ったとき、位相誤差補正回路9は、次の周波数変調期間において、最小値期間Nbを(n−1)Tcとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路9は、処理(A)を行う。
(D)Nssc>Nrefである場合において、前回の補正で処理(A)を行ったとき、位相誤差補正回路9は、次の周波数変調期間において、最大値期間Nuを(n−1)Tcとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路9は、処理(B)を行う。
位相誤差補正回路9は、以後は上記の処理を繰り返す。
以上説明したように、変形例1によれば、位相誤差補正回路9は、周波数変調周期ごとに、計数値Nsscと、計数値Nrefとを比較する。次に、位相誤差補正回路9は、比較結果に応じて、計数値Nrefが計数値Nsscに近づくように、即ち、出力クロックの周波数fsscが基準クロックの周波数frefに実質的に近づくように位相誤差補正処理を行う。したがって、PLLを用いたスペクトル拡散クロック発生装置において、スペクトル拡散クロック発生装置は、位相誤差を少なくでき、スペクトル拡散クロックの周波数を実質的に基準クロックの周波数に近づけることができる。
以上の変形例1では、処理(B)において、Nssc>Nrefのときは、位相誤差補正回路9は、次の周波数変調期間において、最小値期間Nbを(n+1)Tcとするデジタル三角波信号を生成する。なお、本発明に係る実施形態は、これに限らず、例えば、位相誤差補正回路9は、最大値期間Nuを(n−1)Tcとするデジタル三角波信号を生成してもよい。
[変形例2]
図6は、本発明の変形例2に係る位相誤差補正回路9の位相誤差補正処理を説明するための周波数変調用デジタル三角波信号の一例を示す波形図である。なお、実施形態例及び変形例1では、周波数変調周期の期間ごとに、位相誤差補正処理を行うが、変形例2では、位相誤差補正回路9は、周波数変調周期の複数M倍の期間ごとに、位相誤差補正処理を行う。ここで、位相誤差補正回路9による位相誤差処理は、例えば、実施形態例又は変形例1と同様である。
[変形例2]
図6は、本発明の変形例2に係る位相誤差補正回路9の位相誤差補正処理を説明するための周波数変調用デジタル三角波信号の一例を示す波形図である。なお、実施形態例及び変形例1では、周波数変調周期の期間ごとに、位相誤差補正処理を行うが、変形例2では、位相誤差補正回路9は、周波数変調周期の複数M倍の期間ごとに、位相誤差補正処理を行う。ここで、位相誤差補正回路9による位相誤差処理は、例えば、実施形態例又は変形例1と同様である。
なお、位相誤差補正回路9は、最大値期間Nb1又は最小値期間Nu1を(n+1)Tcとするデジタル三角波信号を生成する。次に、位相誤差補正回路9は、次の補正タイミング(M×Tm経過後)で、例えば、以下のように最大値期間又は最小値期間の位置を変更する位相誤差補正処理を行う。
(C)Nssc<Nrefである場合において、前回の補正で最大値期間Nu1を(n+1)Tcとするデジタル三角波信号を生成したとき、位相誤差補正回路9は、最小値期間Nb2を(n−1)Tcとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路9は、最大値期間Nu2を(n+1)Tcとするデジタル三角波信号を生成する。
(D)Nssc>Nrefである場合において、前回の補正で最小値期間Nb1を(n−1)Tcとするデジタル三角波信号を生成したとき、位相誤差補正回路9は、最小値期間Nb2を(n+1)Tcとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路9は、最大値期間Nu2を(n−1)Tcとするデジタル三角波信号を生成する。
(C)Nssc<Nrefである場合において、前回の補正で最大値期間Nu1を(n+1)Tcとするデジタル三角波信号を生成したとき、位相誤差補正回路9は、最小値期間Nb2を(n−1)Tcとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路9は、最大値期間Nu2を(n+1)Tcとするデジタル三角波信号を生成する。
(D)Nssc>Nrefである場合において、前回の補正で最小値期間Nb1を(n−1)Tcとするデジタル三角波信号を生成したとき、位相誤差補正回路9は、最小値期間Nb2を(n+1)Tcとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路9は、最大値期間Nu2を(n−1)Tcとするデジタル三角波信号を生成する。
即ち、補正タイミングで、位相誤差補正回路9は、最大値期間Nu1〜NuM又は最小値期間Nb1〜NbMのうち、いずれか1つのパラメータを増減させる。これにより、もともとのアナログ特性を含む位相ずれ(平均周波数ずれ)が少ない特性を持つスペクトル拡散クロック発生装置では、急激な変化が起きると、平均周波数の遷移が三角波特性を持ってしまうことになる。このような特性のスペクトル拡散クロック発生装置は、当該変形例2に係る動作により、ゆるやかな変化で、理想的な平均周波数を実現することができる。これにより、変調周期ごとの平均周波数の遷移は、ゆるやかになる。
当該変形例2は、実施形態例及び変形例1と同様の効果を有する。
以上の変形例1、2及びその変形例では、最大値期間Nb又は最小値期間Nuを(n+1)Tc又は(n−1)Tcとするデジタル三角波信号が生成される。しかし、実施形態は、これに限らず、「+1」又は「−1」は、それぞれ符号が同一の他の整数としてもよい。即ち、最大値期間Nb又は最小値期間Nuは、説明した値より増加又は減少されてもよい。
また、変形例2において、位相誤差補正回路9は、周波数変調の倍数の期間ごとに、当該倍数の期間に含まれる複数のデジタル三角波信号のうち、同一又は異なるデジタル三角波信号の最大値期間と、最小値期間との少なくとも一方を変化させてもよい。
以上説明したように、実施形態例、変形例1及び2とそれらの変形例では、位相誤差補正回路9は、位相誤差を少なくし、センタースプレッド方式のスペクトラム拡散クロック発生装置の平均周波数を理想周波数に近づかせることができる。
さらに、実施形態例等のスペクトル拡散クロック発生装置を含むタイミング発生器(TG)を用いる画像処理装置等の応用例について以下に説明する。
図7は、図3のスペクトル拡散クロック発生装置を用いたタイミング発生器を備えた画像読取装置(スキャナ)の構成の一例を示す概略図である。
図7に示すスキャナ21は、フラットベッド方式の例であり、本体上面に原稿が載置されるコンタクトガラス11が設置される。また、コンタクトガラス11の下方には、第1のキャリッジ16と、第2のキャリッジ17とが2対1の速度で、矢印A方向(副走査方向)に移動するように配置される。さらに、第1のキャリッジ16には、光源としてのハロゲンランプ12と、第1のミラー13とがそれぞれ搭載され、一方、第2のキャリッジ17には、第2のミラー14及び第3のミラー15が搭載される。なお、ハロゲンランプ12によって照射される原稿からの反射光は、第1のミラー13、第2のミラー14及び第3のミラー15によってそれぞれ反射され、結像レンズ18に入射する。そして、当該反射光は、結像レンズ18で集光され、CCDイメージセンサ24の結像面に結像する。次に、CCDイメージセンサ24では、光電変換されたアナログ電気信号が、センサボード20でデジタル電気信号に変換され、後段に送られる。なお、第1及び第2のキャリッジ16及び17が2対1の速度で副走査方向に移動するのは、原稿面からCCDイメージセンサ24の結像面までの光路長を一定に保持するためであり、CCDイメージセンサ24は、センサボード20上に搭載される。
また、コンタクトガラス11の上面を覆うように、圧板22が開閉可能に設けられ、コンタクトガラス11上に原稿が載置されたときに、外部からの光が、CCDイメージセンサ24に入射しないされる。なお、圧板22に代えて、ADF(Automatic Document Feeder)又はARDF(Automatic Reversing Document Feeder)等が設けられ、ADF又はARDFによって、原稿が給送されてもよい。また、圧板22の第1及び第2のキャリッジ16及び17のホームポジション側には、基準白板26が設けられ、シェーディング補正に使用される。
図8は、図7のスキャナを備えた画像形成装置の構成の一例を示す概略図である。
図8において、画像形成装置10は、スキャナ21と、プリンタ30とを備える。また、スキャナ21は、タイミング信号発生器(TG)23、CCDイメージセンサ24及びAFE(Analog Front End)25を備える。ここで、AFE25から10ビットのDOUT信号が、LVDS(Low Voltage Differential Signaling)19に送られる。
一方、プリンタ30は、プリンタエンジン31と、このプリンタエンジン31を制御する制御部(プリンタコントローラ)32とを有し、両者は、インターフェース(I/F)33により接続される。また、制御部32は、CPU34、画像処理回路部35及びLVDS36を備え、CPU34は、TG23と相互に通信可能に接続され、LVDS36を介して入力された画像信号に基づいて、プリンタエンジン31を制御し、記録紙に画像を形成させる。なお、プリンタエンジン31の画像形成プロセスは、種々あり、いずれの形式のプリンタエンジンでも使用できるので、プリンタエンジンに関する説明は、省略する。
スキャナ21と、プリンタ30とを備えた画像形成装置10は、複写機又は単機能のプリンタの他に、例えば、コピー機能、プリンタ機能又はファクシミリ機能等の複数の機能を備えるデジタル複合機(MFP(Multi Function Peripheral))に適用される。これらの機器は、ネットワークに接続し、ネットワークに接続されるネットワーク端末装置等からの指示に基づいて、画像出力が可能である。また、本発明に係る本実施形態は、この他に、ファクシミリ等の情報処理装置又は電子機器にも適用できる。
なお、CPU34は、まず、ROMに格納されるプログラムを読み出して、RAMに展開する。次に、CPU34は、当該RAMをワークエリアとして使用しながら前記プログラムを実行し、プリンタエンジン31の制御を実行し、画像形成に必要な処理を行う。なお、プログラムは、例えば、FD、CD又はDVD等のコンピュータ読み取り可能な記録媒体に書き込まれ、当該記録媒体を読み込むことによりダウンロードされる又はネットワークを介してダウンロードされて、使用される。
以上の実施形態等では、スキャナを例にとって説明している。なお、本発明に係る実施形態は、これに限らず、スキャナの他にも、上述したスペクトル拡散クロック発生装置を搭載した電子機器において同様に適用できる。
例えば、カメラ等の電子機器に本発明が適用されると、カメラでスペクトル拡散が行われ、さらに、カメラから画像データがシリアル信号に変換されて転送される。この転送の際に、同期信号に基づくクロックの間引き等で位相誤差が補正されても、本発明に係るスペクトル拡散クロック発生装置を搭載した電子機器は、カメラからシリアル信号を受信する機器に正しいフレームレートを認識させることができる。
また、スキャナ等の画像の読み取りを行う電子機器に本発明が適用されると、画像の読み取りタイミングがずれる等を少なくすることができる。
なお、本発明に係る実施形態は、実施形態例等に限定されるものではなく、種々の変形が可能であり、特許請求の範囲に記載された発明の技術思想に含まれる技術的事項の全てが対象となる。
1 基準クロック発生器、
2 位相比較器、
3 ローパスフィルタ(LPF)、
4 電圧制御発振器(VCO)、
5 1/N分周器、
6 遅延制御部、
7 三角波制御部、
8A、8B カウンタ、
9 位相誤差補正回路、
10 画像形成装置、
21 スキャナ、
23 タイミング発生器(TG)、
30 プリンタ。
2 位相比較器、
3 ローパスフィルタ(LPF)、
4 電圧制御発振器(VCO)、
5 1/N分周器、
6 遅延制御部、
7 三角波制御部、
8A、8B カウンタ、
9 位相誤差補正回路、
10 画像形成装置、
21 スキャナ、
23 タイミング発生器(TG)、
30 プリンタ。
Claims (6)
- 基準クロックと帰還クロックとを位相比較する位相比較器と、位相比較結果の信号のうちの所定の低周波成分を通過させるようにフィルタリングするローパスフィルタと、上記フィルタリングされた信号に対応する周波数を有する出力クロックを発生する電圧制御発振器を含む位相同期ループと、
上記出力クロックに基づいてスペクトル拡散クロックの周波数変調のための三角波信号を発生する三角波制御部と、
上記出力クロックを、上記三角波信号に基づいて遅延制御して帰還クロックを発生する遅延制御部とを備えたスペクトル拡散クロック発生装置であって、
上記出力クロックを計数して第1の計数値を出力する第1のカウンタと、
上記基準クロックを計数して第2の計数値を出力する第2のカウンタと、
上記周波数変調の周期又は周期の倍数の期間ごとに、上記第1の計数値を上記第2の計数値と比較して、比較結果に基づいて上記第1の計数値が上記第2の計数値に一致するように上記三角波信号の形状を変更することにより出力クロックの位相誤差を補正する位相誤差補正回路とを備えたことを特徴とするスペクトル拡散クロック発生装置。 - 上記三角波制御部は、上記三角波信号に基づいて補正タイミング信号を発生し、
上記位相誤差補正回路は、上記補正タイミング信号により示される上記周波数変調の周期又は周期の倍数の期間ごとに、上記三角波信号の形状を変更する請求項1記載のスペクトル拡散クロック発生装置。 - 上記位相誤差補正回路は、上記比較結果に基づいて、上記三角波信号の中心線より上部の波形の積分値と下部の波形の積分値との少なくとも一方を変化させることで上記三角波信号の形状を変更する請求項1又は2記載のスペクトル拡散クロック発生装置。
- 上記三角波信号は、段階的に変化するレベルを有し、最大値期間及び最小値期間を有するデジタル三角波信号であり、
上記位相誤差補正回路は、上記比較結果に基づいて、上記デジタル三角波信号の最大値期間と最小値期間との少なくとも一方を変化させることで上記デジタル三角波信号の形状を変更する請求項1又は2記載のスペクトル拡散クロック発生装置。 - 上記位相誤差補正回路は、上記周波数変調の倍数の期間ごとに上記三角波信号の形状を変更するときに、上記周波数変調の倍数の期間に含まれる複数のデジタル三角波信号のうちの同一又は異なるデジタル三角波信号の最大値期間と最小値期間との少なくとも一方を変化させることで上記デジタル三角波信号の形状を変更する請求項4記載のスペクトル拡散クロック発生装置。
- 請求項1〜5のうちのいずれか1つに記載のスペクトル拡散クロック発生装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/872,236 US9813068B2 (en) | 2014-10-03 | 2015-10-01 | Spread spectrum clock generator, electronic apparatus, and spread spectrum clock generation method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014204495 | 2014-10-03 | ||
JP2014204495 | 2014-10-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016076918A true JP2016076918A (ja) | 2016-05-12 |
Family
ID=55951779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015143581A Pending JP2016076918A (ja) | 2014-10-03 | 2015-07-21 | スペクトル拡散クロック発生装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016076918A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018148450A (ja) * | 2017-03-07 | 2018-09-20 | ローム株式会社 | 発振器 |
JP2018148451A (ja) * | 2017-03-07 | 2018-09-20 | ローム株式会社 | 発振器 |
JP2019057889A (ja) * | 2017-09-22 | 2019-04-11 | カシオ計算機株式会社 | D/a変換装置、電子楽器、情報処理装置、d/a変換方法及びプログラム |
US10594305B2 (en) | 2017-03-07 | 2020-03-17 | Rohm Co., Ltd. | Oscillator |
US10804910B2 (en) | 2018-12-18 | 2020-10-13 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus and moving object |
-
2015
- 2015-07-21 JP JP2015143581A patent/JP2016076918A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018148450A (ja) * | 2017-03-07 | 2018-09-20 | ローム株式会社 | 発振器 |
JP2018148451A (ja) * | 2017-03-07 | 2018-09-20 | ローム株式会社 | 発振器 |
US10594305B2 (en) | 2017-03-07 | 2020-03-17 | Rohm Co., Ltd. | Oscillator |
JP2019057889A (ja) * | 2017-09-22 | 2019-04-11 | カシオ計算機株式会社 | D/a変換装置、電子楽器、情報処理装置、d/a変換方法及びプログラム |
JP7139588B2 (ja) | 2017-09-22 | 2022-09-21 | カシオ計算機株式会社 | 変換装置、電子楽器、情報処理装置、変換方法及びプログラム |
US10804910B2 (en) | 2018-12-18 | 2020-10-13 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus and moving object |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9813068B2 (en) | Spread spectrum clock generator, electronic apparatus, and spread spectrum clock generation method | |
JP2016076918A (ja) | スペクトル拡散クロック発生装置及び電子機器 | |
JP5493397B2 (ja) | 画像読み取り装置、画像読み取り方法、および、画像形成装置 | |
US8416461B2 (en) | Spread spectrum clock generator, spread spectrum clock generating method, and circuit, image reading device and image forming apparatus using the spread spectrum clock generator | |
US20090059324A1 (en) | Signal generator, image reading device, and image forming apparatus | |
JP4974930B2 (ja) | タイミング信号発生器及びそれを備えた画像読取装置 | |
JP2013062684A (ja) | 光源駆動装置、画像読取装置、画像形成装置及び光源駆動方法 | |
JP2008118366A (ja) | 画像読み取り装置及び画像形成装置 | |
US8861041B2 (en) | Image reading device provided with a spread spectrum clock generator and correction waveform data and an image forming apparatus comprising the image reading device | |
CN109088633B (zh) | 一种脉冲产生器、脉冲产生方法及电子设备 | |
US20070170258A1 (en) | Document reading device and document reading method | |
JP5262414B2 (ja) | 信号発生器、画像読取装置および画像形成装置 | |
US10003708B2 (en) | Image processing device and image forming apparatus that generates a line synchronization signal based on a modulation clock and with a variable line cycle | |
US20220224837A1 (en) | Image capture apparatus and control method | |
JP3688609B2 (ja) | 原稿読取装置 | |
JP4059500B2 (ja) | 画像読取装置 | |
JP2006222688A (ja) | 画像読取装置及び画像形成装置 | |
US8917427B2 (en) | Receiving apparatus, image-forming apparatus, receiving method and recording medium | |
JP2003209768A (ja) | 映像信号処理装置及び方法 | |
JP2019193149A (ja) | 受信装置、及び伝送システム | |
JP5495174B2 (ja) | 信号発生装置、画像読取装置、画像形成装置および信号発生方法 | |
JP2012156621A (ja) | 画像読取装置、画像形成装置および信号処理方法 | |
JP4050662B2 (ja) | 画像読取装置 | |
JP2009098303A (ja) | オートフォーカス装置、オートフォーカス方法及びプログラム | |
JP2011166675A (ja) | 画像読取装置、及び画像読取制御方法 |