JP2016076542A - 電子装置及び電子装置の製造方法 - Google Patents
電子装置及び電子装置の製造方法 Download PDFInfo
- Publication number
- JP2016076542A JP2016076542A JP2014204675A JP2014204675A JP2016076542A JP 2016076542 A JP2016076542 A JP 2016076542A JP 2014204675 A JP2014204675 A JP 2014204675A JP 2014204675 A JP2014204675 A JP 2014204675A JP 2016076542 A JP2016076542 A JP 2016076542A
- Authority
- JP
- Japan
- Prior art keywords
- graphene
- atom
- electrode
- conductor layer
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】トランジスタ100Aは、グラフェン110と、その終端部110a及び終端部110bにそれぞれ対向して設けられたソース電極130a及びドレイン電極130bを有する。グラフェン110の終端部110a及び終端部110bの炭素原子と、ソース電極130a及びドレイン電極130bの金属原子とを、炭素原子とは異なる所定の原子、例えば酸素原子140a及び酸素原子140bを介して、化学的に結合する。この構造により、グラフェン110の電子移動度の低下、グラフェン110とソース電極130a及びドレイン電極130bの接触抵抗の増大を抑制する。
【選択図】図9
Description
図1はグラフェンを用いたトランジスタの第1の例を示す図である。図1には、第1の例に係るトランジスタの要部斜視模式図を示している。
基板11には、各種基板を用いることができる。絶縁膜12には、各種絶縁材料を用いることができ、例えば、酸化シリコン(SiO2)が用いられる。このような絶縁膜12上に、チャネルとなるグラフェン13が設けられる。グラフェン13は、例えば、エチレン(CH2CH2)等の炭化水素を用いてCVD(Chemical Vapor Deposition)法によって触媒金属上に形成されたグラフェンを絶縁膜12上に転写することで、設けられる。尚、炭化水素を用いて形成されるグラフェン13は、水素(H)原子で終端されることが多い。
また、図2はグラフェンを用いたトランジスタの第2の例を示す図である。図2には、第2の例に係るトランジスタの要部斜視模式図を示している。
基板21には、導電性を有する基板が用いられ、例えば、所定導電型の不純物元素を添加したシリコン(Si)基板等の半導体基板が用いられる。絶縁膜22には、各種絶縁材料を用いることができ、例えば、酸化シリコンが用いられる。このような絶縁膜22上に、チャネルとなるグラフェン23が、上記同様、転写等の方法を用いて、絶縁膜22上に設けられる。
尚、トランジスタのチャネルにグラフェンを用いる場合、ソース電極及びドレイン電極として機能する電極(導体層)は、グラフェンの上層側に限らず、グラフェンの下層側に設けることもできる。
図3はグラフェンと電極との接続部の一例の説明図である。図3の上図には、グラフェンと電極を模式的に図示し、図3の下図には、グラフェンと電極の状態密度の一例を模式的に図示している。
J∝∫DM(EF)×fM(E)×T(E)×DGr(EF)×{1−fGr(E)}dE∝1/Rc・・・(1)
式(1)において、DMは電極2の状態密度(Density Of State;DOS)、fMは電極2のフェルミ関数、Tは透過率、DGrはグラフェン1の状態密度(DOS)、fGrはグラフェン1のフェルミ関数であり、Rcは接触抵抗である。グラフェン1は、フェルミ準位EF付近で特徴的な線形分散バンドを有するために、グラフェン1の状態密度DGrが電極2の状態密度DMに比べて小さく、接触抵抗Rcを律速する。
図4はグラフェンと電極との接続部の別例の説明図である。図4の上図には、グラフェンと電極を模式的に図示し、図4の下図には、グラフェンと電極の状態密度の一例を模式的に図示している。
まず、第1の実施の形態について説明する。
第1の実施の形態に係る、グラフェンをチャネルに用いるトランジスタは、図5〜図9に示すような工程で形成される。以下、図5〜図9を参照して、第1の実施の形態に係るトランジスタの形成工程について説明する。
図7は第1の実施の形態に係るグラフェンの転写工程の一例を示す図である。図7には、第1の実施の形態に係るグラフェンの転写工程の要部断面模式図を示している。
式(2)において、Grはグラフェン110、Mはソース電極130a又はドレイン電極130bである。
このトランジスタ100Aは、基板121に用いたp型シリコン基板がゲート電極として機能するトランジスタであり、そのp型シリコン基板の電位が制御されることで、チャネルとなるグラフェン110のオン、オフの状態が制御される。トランジスタ100Aは、グラフェン110をチャネルに用いるため、シリコンをチャネルとするトランジスタに比べて、高速動作が可能である。
図10は第1の実施の形態に係るグラフェンと電極(ソース電極又はドレイン電極)の原子配置を第1原理計算によってシミュレーションして得られた側面図である。
図11に示すX1は、図10(A)の構造モデルについて第1原理計算を行った結果得られた、グラフェン110の終端部110Aの状態密度DGrを示している。図11に示すY1は、図10(B)の構造モデルについて第1原理計算を行った結果得られた、グラフェン110の終端部110Aの状態密度DGrを示している。
第1の実施の形態によれば、グラフェン110をチャネルに用いた、高速で低消費電力のトランジスタ100Aを実現することが可能になる。また、そのようなトランジスタ100Aを含む電子装置の高速化、低消費電力化を図ることが可能になる。
図12及び図13は第2の実施の形態に係るグラフェンの準備工程の一例を示す図である。図12及び図13には、第2の実施の形態に係るグラフェンの準備工程の要部斜視模式図を示している。
グラフェン110の準備後、準備したグラフェン110を、所定の基材の上に転写する。
上記のようにして準備したグラフェン110を、基板121上に絶縁膜122を設けた基材120の上に転写する。例えば、x方向の終端部110a及び終端部110bがそれぞれチオール基112a及びチオール基112bで終端されたグラフェン110を、接着テープの接着面に接着し、これを絶縁膜122に押し当てて転写する。
式(3)において、Grはグラフェン110、Mはソース電極130a又はドレイン電極130bである。
このトランジスタ100Bは、基板121に用いたp型シリコン基板がゲート電極として機能するトランジスタであり、そのp型シリコン基板の電位が制御されることで、チャネルとなるグラフェン110のオン、オフの状態が制御される。トランジスタ100Bは、グラフェン110をチャネルに用いるため、シリコンをチャネルとするトランジスタに比べて、高速動作が可能である。
図17は第2の実施の形態に係るグラフェンと電極(ソース電極又はドレイン電極)の原子配置を第1原理計算によってシミュレーションして得られた側面図である。
図18に示すX2は、図17(A)の構造モデルについて第1原理計算を行った結果得られた、グラフェン110の終端部110Bの状態密度DGrを示している。図18に示すY2は、図17(B)の構造モデルについて第1原理計算を行った結果得られた、グラフェン110の終端部110Bの状態密度DGrを示している。
第2の実施の形態によれば、グラフェン110をチャネルに用いた、高速で低消費電力のトランジスタ100Bを実現することが可能になる。また、そのようなトランジスタ100Bを含む電子装置の高速化、低消費電力化を図ることが可能になる。
上記第1及び第2の実施の形態では、p型シリコン基板等の基板121をゲート電極として用いるトランジスタ100A及びトランジスタ100Bを例示した。このほか、チャネルとなるグラフェン110上に、ゲート絶縁膜を介してゲート電極を形成し、トランジスタを形成することもできる。
尚、トランジスタ100Cのチャネルに用いるグラフェン110には、単層グラフェンのほか、多層グラフェンを用いることもできる。
グラフェンは、それをチャネルに用いるトランジスタのほか、電子装置内の素子間或いは部品間を電気的に接続する配線等の導体部にも適用可能である。
まず、導体層420a及び導体層420bを形成した層上に、ヒドロキシル基又はチオール基で終端したグラフェン410を、その終端部410a及び終端部410bがそれぞれ導体層420a及び導体層420bに対向するように配置(転写)する。或いは、導体層420a及び導体層420bを形成した層上に、グラフェンシートを形成し、これを、終端部410a及び終端部410bがそれぞれ導体層420a及び導体層420bに対向するようにパターニングした後、ヒドロキシル基又はチオール基で終端する。
図21(A)〜図21(C)に示すような導体部400A,400B,400Cを、各種電子装置の導体部に採用することができる。例えば、導体部400A,400B,400Cは、半導体素子、回路基板に実装された半導体素子を含む半導体装置、樹脂層内に半導体素子等の電子部品を埋設した擬似SoC(System On a Chip)、回路基板等に採用し得る。より具体的には、半導体素子の多層配線内に設ける導体部、回路基板内に設ける導体部、擬似SoCの再配線層内に設ける導体部等に採用し得る。
1a,110a,110b,110A,110B,410a,410b 終端部
2,130 電極
3,170a,170b,430a,430b 原子
10,20,100A,100B,100C トランジスタ
11,21,121,161 基板
12,22,122,162 絶縁膜
14a,24a,130a ソース電極
14b,24b,130b ドレイン電極
15,180 ゲート絶縁膜
16,190 ゲート電極
111a,111b ヒドロキシル基
112a,112b チオール基
113 水素原子
120,160 基材
140,140a,140b 酸素原子
150,150a,150b 硫黄原子
200A,200B 原料ガス
300 光源
310 紫外線
400A,400B,400C 導体部
420,420a,420b 導体層
Claims (10)
- グラフェンと、
前記グラフェンの第1終端部に対向して設けられ、前記第1終端部の炭素原子に、炭素原子とは異なる第1原子を介して結合された金属原子を有する第1導体層と
を含むことを特徴とする電子装置。 - 前記第1原子は、酸素原子又は硫黄原子であることを特徴とする請求項1に記載の電子装置。
- 前記第1導体層は、前記グラフェンの、前記第1終端部よりも内側の領域に物理吸着していることを特徴とする請求項1又は2に記載の電子装置。
- 前記グラフェンの、前記第1終端部と反対側の第2終端部に対向して設けられ、前記第2終端部の炭素原子に、炭素原子とは異なる第2原子を介して結合された金属原子を含む第2導体層を更に含むことを特徴とする請求項1乃至3のいずれかに記載の電子装置。
- 前記第1導体層と前記第2導体層の間の前記グラフェンと積層された絶縁膜と、
前記絶縁膜の、前記グラフェンと反対の側に積層された電極と
を更に含むことを特徴とする請求項4に記載の電子装置。 - 前記第1導体層がソース電極であり、前記第2導体層がドレイン電極であり、前記電極がゲート電極であることを特徴とする請求項5に記載の電子装置。
- 前記電極の原子は、前記第1原子及び前記第2原子と同種の原子を介して前記グラフェンの炭素原子と結合しないことを特徴とする請求項5又は6に記載の電子装置。
- グラフェンの第1終端部の炭素原子に、炭素原子とは異なる第1原子を結合する工程と、
前記第1原子が結合された前記第1終端部と、金属原子を有する第1導体層とを対向させ、当該金属原子を前記第1原子と結合する工程と
を含むことを特徴とする電子装置の製造方法。 - 前記グラフェンの、前記第1終端部と反対側の第2終端部の炭素原子に、炭素原子とは異なる第2原子を結合する工程と、
前記第2原子が結合された前記第2終端部と、金属原子を有する第2導体層とを対向させ、当該金属原子を前記第2原子と結合する工程と
を更に含むことを特徴とする請求項8に記載の電子装置の製造方法。 - 前記第1導体層と前記第2導体層の間の前記グラフェンと積層される絶縁膜を形成する工程と、
前記絶縁膜の、前記グラフェンと反対の側に積層される電極を形成する工程と
を更に含むことを特徴とする請求項9に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014204675A JP6476708B2 (ja) | 2014-10-03 | 2014-10-03 | 電子装置及び電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014204675A JP6476708B2 (ja) | 2014-10-03 | 2014-10-03 | 電子装置及び電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016076542A true JP2016076542A (ja) | 2016-05-12 |
JP6476708B2 JP6476708B2 (ja) | 2019-03-06 |
Family
ID=55951555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014204675A Active JP6476708B2 (ja) | 2014-10-03 | 2014-10-03 | 電子装置及び電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6476708B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019168124A1 (ja) * | 2018-03-02 | 2019-09-06 | 国立研究開発法人科学技術振興機構 | 単分子トランジスタ |
CN116722041A (zh) * | 2023-04-25 | 2023-09-08 | 上海积塔半导体有限公司 | 半导体器件及其制造方法以及包括该器件的半导体装置 |
WO2024018749A1 (ja) * | 2022-07-19 | 2024-01-25 | 国立大学法人 九州工業大学 | デバイス |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011192667A (ja) * | 2010-03-11 | 2011-09-29 | Toshiba Corp | トランジスタおよびその製造方法 |
JP2012036040A (ja) * | 2010-08-06 | 2012-02-23 | Fujitsu Ltd | グラフェンシート系材料の形成方法およびグラフェンシート系材料 |
JP2012199305A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Ltd | 半導体装置 |
JP2014220299A (ja) * | 2013-05-02 | 2014-11-20 | 富士通株式会社 | 半導体装置とその製造方法 |
JP2015191975A (ja) * | 2014-03-27 | 2015-11-02 | 富士通株式会社 | 電子デバイス及びその製造方法 |
-
2014
- 2014-10-03 JP JP2014204675A patent/JP6476708B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011192667A (ja) * | 2010-03-11 | 2011-09-29 | Toshiba Corp | トランジスタおよびその製造方法 |
JP2012036040A (ja) * | 2010-08-06 | 2012-02-23 | Fujitsu Ltd | グラフェンシート系材料の形成方法およびグラフェンシート系材料 |
JP2012199305A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Ltd | 半導体装置 |
JP2014220299A (ja) * | 2013-05-02 | 2014-11-20 | 富士通株式会社 | 半導体装置とその製造方法 |
JP2015191975A (ja) * | 2014-03-27 | 2015-11-02 | 富士通株式会社 | 電子デバイス及びその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019168124A1 (ja) * | 2018-03-02 | 2019-09-06 | 国立研究開発法人科学技術振興機構 | 単分子トランジスタ |
JPWO2019168124A1 (ja) * | 2018-03-02 | 2020-07-27 | 国立研究開発法人科学技術振興機構 | 単分子トランジスタ |
US11380861B2 (en) | 2018-03-02 | 2022-07-05 | Japan Science And Technology Agency | Monomolecular transistor |
WO2024018749A1 (ja) * | 2022-07-19 | 2024-01-25 | 国立大学法人 九州工業大学 | デバイス |
CN116722041A (zh) * | 2023-04-25 | 2023-09-08 | 上海积塔半导体有限公司 | 半导体器件及其制造方法以及包括该器件的半导体装置 |
CN116722041B (zh) * | 2023-04-25 | 2023-12-19 | 上海积塔半导体有限公司 | 半导体器件及其制造方法以及包括该器件的半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6476708B2 (ja) | 2019-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5708493B2 (ja) | 半導体装置及びその製造方法 | |
Morrow et al. | Review of graphene as a solid state diffusion barrier | |
US8482126B2 (en) | Semiconductor device | |
JP6493003B2 (ja) | 電子装置及び電子装置の製造方法 | |
US8981569B2 (en) | Semiconductor device with low resistance wiring and manufacturing method for the device | |
TW200944474A (en) | Deposition and selective removal of conducting helplayer for nanostructure processing | |
US9972499B2 (en) | Method for forming metal-semiconductor alloy using hydrogen plasma | |
JP6476708B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP2016127238A (ja) | 電子装置及び電子装置の製造方法 | |
CN103943512B (zh) | 一种降低石墨烯与电极接触电阻的方法 | |
US9905701B2 (en) | Active device structure with oxide channel layer having degree of crystallinity and method thereof | |
JP5577670B2 (ja) | 電子回路素子の製造方法 | |
TWI708278B (zh) | 在二維層狀半導體以及功能層之間形成高潔淨接面的方法及系統 | |
JP4935808B2 (ja) | カーボンナノチューブデバイス及びその製造方法 | |
JP6666168B2 (ja) | 電子装置およびその製造方法 | |
US11302576B2 (en) | Method of making a semiconductor device including a graphene barrier layer between conductive layers | |
KR101972739B1 (ko) | 반도체 소자 및 반도체 소자의 제조방법 | |
TWI548041B (zh) | 半導體裝置及在半導體裝置內製造金屬接觸及生成奈米碳管結構以連接半導體終端與金屬層的方法 | |
CN104835778A (zh) | 一种半导体器件的制作方法 | |
CN104934300B (zh) | 半导体装置及其制造方法 | |
JP2006216644A (ja) | 半導体装置の製造方法 | |
JP2019537235A (ja) | 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法 | |
JP2023553271A (ja) | Cmos適合グラフェン構造、インターコネクト及びその製造方法 | |
KR20150057564A (ko) | 그래핀 필름 및 그 제조 방법 | |
JP2008305993A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6476708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |