JP2016071430A - マルチサイクル数自律判定装置及びマルチサイクル数自律判定方法 - Google Patents
マルチサイクル数自律判定装置及びマルチサイクル数自律判定方法 Download PDFInfo
- Publication number
- JP2016071430A JP2016071430A JP2014197113A JP2014197113A JP2016071430A JP 2016071430 A JP2016071430 A JP 2016071430A JP 2014197113 A JP2014197113 A JP 2014197113A JP 2014197113 A JP2014197113 A JP 2014197113A JP 2016071430 A JP2016071430 A JP 2016071430A
- Authority
- JP
- Japan
- Prior art keywords
- pattern signal
- test pattern
- test
- cycle number
- multicycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 77
- 238000012360 testing method Methods 0.000 claims abstract description 185
- 238000012545 processing Methods 0.000 claims abstract description 111
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 31
- 230000006870 function Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 5
- 238000012795 verification Methods 0.000 description 5
- 230000003542 behavioural effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 101100063435 Caenorhabditis elegans din-1 gene Proteins 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Abstract
【解決手段】 入力要素の組み合わせパタンに対応した試験パタン信号を生成して組合せ回路に出力する試験パタン信号生成部と、サイクル数を示すマルチサイクル数設定指令を出力し、その際に最初は所定のマルチサイクル数初期値を内容とするマルチサイクル数設定指令を出力して、試験パタン信号生成部に低速試験用の試験パタン信号を生成させ、該低速試験が終了するとマルチサイクル数初期値より小さい値をマルチサイクル数トライ値としたマルチサイクル数設定指令を出力して、試験パタン信号生成部に高速試験用の試験パタン信号を生成させるシーケンサと、試験パタン信号に対して組合せ回路が行った処理結果を記憶し、その際に低速試験用の試験パタン信号に対する処理結果と高速試験用の試験パタン信号に対する処理結果との一致を判断する比較ユニットと、を備える。
【選択図】 図2
Description
設計したディジタル論理回路を動作させるデバイス自身の遅延性能によって、ディジタル論理回路の遅延量が変動することがある。そのため適用するディジタル論理回路によって適切なマルチサイクル数も変化する。また、外部メモリデバイスを使用するディジタル論理回路の場合は、外部メモリのアクセスタイムも遅延量に影響を与える。
設計するディジタル論理回路が複数の動作モードを持つ場合に、動作モード毎に回路の遅延量が異なり適切なマルチサイクル数が変化することがある。
省電力を目的としてディジタル論理回路の電源電圧を定格の範囲内で低下させて動作させることによって回路の遅延量が変化することにより適切なマルチサイクル数も変化することがある。
一旦開発したディジタル論理回路に対して機能の追加や変更が必要になった場合、設計変更後の回路の遅延量が変化することによって適切なマルチサイクル数が変化することがある。
(低速試験)
外部回路からの開始指令G1がディジタル論理回路に入力すると、サイクル数判定処理が開始する。即ち、開始指令G1がシーケンサ11に入力すると、シーケンサ11は予め設定されたマルチサイクル数設定値をサイクル数初期値とするマルチサイクル数設定指令G2を試験パタン信号生成部12及び組合せ回路13に出力する。
(高速試験処理)
そして、シーケンサ11は、新たなマルチサイクル数設定指令G2を試験パタン信号生成部12及び組合せ回路13に出力する。これにより、試験パタン信号生成部12は、新たに通知されたマルチサイクル数トライ値に対して試験パタン信号を作成し、組合せ回路13に出力する。組合せ回路13は、試験パタン信号に対する処理結果を、高速試験時の処理結果G5として第2メモリ15に格納する。
次に、上述した発明の原理に基づく本発明の実施形態を説明する。図2は、本実施形態にかかるマルチサイクル数自律判定装置が組み込まれたディジタル論理回路20のブロック図である。このディジタル論理回路20は、マルチサイクル数自律判定装置が組み込まれたディジタル論理回路20のブロック図である。
には、ステップSA5で指定した現在のサイクル数(即ち、一致した状態からサイクル数を更新したため、不一致状態になったときのサイクル数)に1を加算した値を最終的なサイクル数(最適サイクル数)とする。
12 試験パタン信号生成部
13 組合せ回路
14 第1メモリ
15 第2メモリ
16 値比較部
20 ディジタル論理回路
21 セレクタユニット
21a,21b セレクタ
22 ラッチユニット
22A 前段ラッチ部
22B 後段ラッチ部
22Aa,22Ab フィリップフロップ
22Ba、22Bb フィリップフロップ
23 組合せ回路
24 比較ユニット
24A メモリ部
24Aa 第1メモリ
24Ab 第2メモリ
24B メモリ制御部
24C 値比較部
25 シーケンサ
26 試験パタン信号生成部
27 N進カウンタ
Claims (8)
- 所定の機能をなす少なくとも1以上の組合せ回路に入力する信号をラッチする前段ラッチ部及び、前記組合せ回路からの出力信号をラッチする後段ラッチ部をからなるディジタル論理回路における各処理で発生する遅延量に適応したマルチサイクル数を自律判定するマルチサイクル数自律判定装置であって、
少なくとも入力要素の組み合わせパタンに対応した試験パタン信号を生成して前記組合せ回路に出力する試験パタン信号生成部と、
サイクル数を示すマルチサイクル数設定指令を出力し、その際に動作条件が変化した際には予め設定されたマルチサイクル数初期値を低速試験時のサイクル数とするマルチサイクル数設定指令を出力して、前記試験パタン信号生成部に低速試験用の試験パタン信号を生成させ、該低速試験が終了すると前記マルチサイクル数初期値より小さい値を高速試験時のサイクル数とするマルチサイクル数トライ値としたマルチサイクル数設定指令を出力して、前記試験パタン信号生成部に高速試験用の試験パタン信号を生成させるシーケンサと、
前記試験パタン信号に対して前記組合せ回路が行った処理結果を記憶し、その際に前記低速試験用の前記試験パタン信号に対する処理結果と前記高速試験用の前記試験パタン信号に対する処理結果との一致を判断する比較ユニットと、を備え、
前記シーケンサは、前記比較ユニットからの比較結果が前記低速試験用の前記試験パタン信号に対する処理結果と前記高速試験用の前記試験パタン信号に対する処理結果とが一致しなくなるまで、前記マルチサイクル数から1を減算した値を新たなマルチサイクル数トライ値としてマルチサイクル数設定指令を出力して、前記低速試験用の前記試験パタン信号に対する処理結果と前記高速試験用の前記試験パタン信号に対する処理結果とが不一致になったときのマルチサイクル数に1を加算した値を最適マルチサイクルとして判定することを特徴とするマルチサイクル数自律判定装置。 - 請求項1に記載のマルチサイクル数自律判定装置であって、
前記マルチサイクル数設定指令を受信して、当該マルチサイクル数設定指令で指定されたサイクル数の周期で前記組合せ回路を動作させるN進カウンタを備えることを特徴とするマルチサイクル数自律判定装置。 - 請求項1又は2に記載のマルチサイクル数自律判定装置であって、
前記シーケンサが出力した前記マルチサイクル数初期値を内容とするマルチサイクル数設定指令を受信した際には、前記前段ラッチ部を介して前記組合せ回路に前記試験パタン信号が入力するように回路を切り替えるセレクタユニットを備えることを特徴とするマルチサイクル数自律判定装置。 - 前記比較ユニットは、前記低速試験の前記組合せ回路による処理結果をメモリする第1メモリと、前記高速試験の前記組合せ回路による処理結果をメモリする第2メモリとを含むメモリ部と、
前記第1メモリと前記第2メモリとに記憶されている、全ての組み合わせ毎の前記試験パタンに対する前記処理結果が一致するか否かを判断する値比較部とを備えることを特徴とするマルチサイクル数自律判定装置。 - 所定の機能をなす組合せ回路に入力する信号をラッチする前段ラッチ部及び、前記組合せ回路からの出力信号をラッチする後段ラッチ部をからなるディジタル論理回路における各処理で発生する遅延量に適応したマルチサイクル数を自律判定するマルチサイクル数自律判定方法であって、
入力要素の組み合わせパタン毎に対応した試験パタン信号を生成して前記組合せ回路に出力する試験パタン信号生成手順と、
サイクル数を示すマルチサイクル数設定指令を出力し、その際に動作条件が変化した際には予め設定されたマルチサイクル数初期値を低速試験時のサイクル数とするマルチサイクル数設定指令を出力して、低速試験用の試験パタン信号を生成させ、該低速試験が終了すると前記マルチサイクル数初期値より小さい値を高速試験時のサイクル数とするマルチサイクル数トライ値としたマルチサイクル数設定指令を出力して、該高速試験用の試験パタン信号を生成させるシーケンス手順と、
前記試験パタン信号に対して前記組合せ回路が行った処理結果を記憶し、その際に前記低速試験用の前記試験パタン信号に対する処理結果と前記高速試験用の前記試験パタン信号に対する処理結果との一致を判断する比較手順と、を備え、
前記シーケンス手順は、前記比較結果が前記低速試験用の前記試験パタン信号に対する処理結果と前記高速試験用の前記試験パタン信号に対する処理結果とが一致しなくなるまで、前記マルチサイクル数から1を減算した値を新たな前記マルチサイクル数トライ値としたマルチサイクル数設定指令を出力して、前記低速試験用の前記試験パタン信号に対する処理結果と前記高速試験用の前記試験パタン信号に対する処理結果とが不一致になったときのマルチサイクル数に1を加算した値を最適マルチサイクルとして判定する手順を含むことを特徴とするマルチサイクル数自律判定方法。 - 請求項5に記載のマルチサイクル数自律判定方法であって、
前記マルチサイクル数設定指令を受信して、当該マルチサイクル数設定指令で指定されたサイクル数の周期で前記組合せ回路を動作させる手順を含むことを特徴とするマルチサイクル数自律判定方法。 - 請求項5又は6に記載のマルチサイクル数自律判定方法であって、
前記マルチサイクル数初期値を内容とするマルチサイクル数設定指令を受信した際には前記前段ラッチ部を介して前記組合せ回路に前記試験パタン信号が入力するように回路を切り替える手順を含むことを特徴とするマルチサイクル数自律判定方法。 - 請求項5乃至7のいずれか1項に記載のマルチサイクル数自律判定方法であって、
前記低速試験の前記組合せ回路による処理結果を第1メモリに記憶させ、前記高速試験の前記組合せ回路による処理結果を第2メモリに記憶させるメモリ手順と、
前記第1メモリと前記第2メモリとに記憶されている、全ての組み合わせパタン毎の前記試験パタンに対する前記処理結果が一致するか否かを判断する値比較手順とを含むことを特徴とするマルチサイクル数自律判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014197113A JP6404658B2 (ja) | 2014-09-26 | 2014-09-26 | マルチサイクル数自律判定装置及びマルチサイクル数自律判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014197113A JP6404658B2 (ja) | 2014-09-26 | 2014-09-26 | マルチサイクル数自律判定装置及びマルチサイクル数自律判定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016071430A true JP2016071430A (ja) | 2016-05-09 |
JP6404658B2 JP6404658B2 (ja) | 2018-10-10 |
Family
ID=55864662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014197113A Active JP6404658B2 (ja) | 2014-09-26 | 2014-09-26 | マルチサイクル数自律判定装置及びマルチサイクル数自律判定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6404658B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008243092A (ja) * | 2007-03-29 | 2008-10-09 | Toshiba Corp | マルチサイクルパス検出装置、マルチサイクルパス検出方法及びマルチサイクルパス検出プログラム |
JP2009230392A (ja) * | 2008-03-21 | 2009-10-08 | Fujitsu Microelectronics Ltd | シミュレーション装置、シミュレーション方法及びプログラム |
JP2012248038A (ja) * | 2011-05-30 | 2012-12-13 | Mitsubishi Electric Corp | マルチサイクルパス検出装置及びマルチサイクルパス検出プログラム |
-
2014
- 2014-09-26 JP JP2014197113A patent/JP6404658B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008243092A (ja) * | 2007-03-29 | 2008-10-09 | Toshiba Corp | マルチサイクルパス検出装置、マルチサイクルパス検出方法及びマルチサイクルパス検出プログラム |
JP2009230392A (ja) * | 2008-03-21 | 2009-10-08 | Fujitsu Microelectronics Ltd | シミュレーション装置、シミュレーション方法及びプログラム |
JP2012248038A (ja) * | 2011-05-30 | 2012-12-13 | Mitsubishi Electric Corp | マルチサイクルパス検出装置及びマルチサイクルパス検出プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6404658B2 (ja) | 2018-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100930404B1 (ko) | Dll 회로 및 그 제어 방법 | |
KR101110819B1 (ko) | 반도체 메모리의 동작 타이밍 제어 장치 및 그 방법 | |
US20100253409A1 (en) | Clock generation system and clock dividing module | |
US9054715B2 (en) | Delay locked loop and semiconductor apparatus | |
JPH10134091A (ja) | 論理エミュレーションの最適化回路生成法 | |
US8146041B1 (en) | Latch based optimization during implementation of circuit designs for programmable logic devices | |
CN112906338B (zh) | 对物理分区结构进行时钟设计的方法、系统和介质 | |
KR101040243B1 (ko) | Dll 회로의 업데이트 제어 장치 | |
US6738963B2 (en) | Dynamically reconfiguring clock domains on a chip | |
JP6404658B2 (ja) | マルチサイクル数自律判定装置及びマルチサイクル数自律判定方法 | |
KR20140136203A (ko) | 반도체 집적회로 | |
JP4063830B2 (ja) | 半導体記憶装置 | |
JP2000091506A (ja) | 半導体集積回路 | |
US7134060B2 (en) | Semiconductor integrated circuit including operation test circuit and operation test method thereof | |
JP4419633B2 (ja) | 論理回路設計システム、論理回路設計方法およびそのプログラム | |
JP5549474B2 (ja) | 集積回路 | |
JP2008198003A (ja) | アレイ型プロセッサ | |
WO2011074044A1 (ja) | 集積回路の消費電力算出方法、消費電力算出プログラム及び消費電力算出装置 | |
JP4847383B2 (ja) | 順序回路及びその高速化方法 | |
JP5773002B2 (ja) | 集積回路 | |
US8850256B2 (en) | Communication circuit and communication method | |
JP4491587B2 (ja) | データ発生装置 | |
JP2013036960A (ja) | 遅延スキャンテスト方法、半導体装置及び半導体装置の設計方法 | |
JP2010257003A (ja) | 論理等価性検証システム、論理等価性検証方法、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 | |
JP2001257566A (ja) | イネーブル付きラッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6404658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |