JP2016066974A5 - - Google Patents

Claims (15)

1. 主電流が流れる第１の主端子および第２の主端子と、
   第１の主電極および第２の主電極を有し、前記第１の主電極が前記第１の主端子と電気的に接続され、前記第２の主電極が前記第２の主端子と電気的に接続される第１の半導体スイッチング素子と、
   を備える半導体パワーモジュールにおいて、
   前記第１の主電極の電位を検出する第１の信号端子と、前記第１の主端子の電位を検出する第２の信号端子を備え、
   前記第１の信号端子および前記第２の信号端子からは、前記第１の主端子による第１の自己インダクタンスと、前記第１の主端子と前記第２の主端子との間の第１の相互インダクタンスと、前記第１の主電極に流れる電流の変化とに応じた第１の検出電圧が出力され、
   前記第１の検出電圧は前記第１の半導体スイッチング素子の過電流保護に用いられ、
   前記過電流保護において、前記第１の相互インダクタンスが用いられることを特徴とする半導体パワーモジュール。
2. 請求項１に記載の半導体パワーモジュールにおいて、
   前記第１の相互インダクタンスは、ゼロ値とみなされることなく、前記過電流保護において用いられることを特徴とする半導体パワーモジュール。
3. 請求項１に記載の半導体パワーモジュールにおいて、前記第１の主端子と前記第２の主端子が積層される積層部を有し、前記積層部において、前記第１の主端子に流れる電流の向きと前記第２の主端子に流れる電流の向きが平行かつ逆方向であることを特徴とする半導体パワーモジュール。
4. 請求項３に記載の半導体パワーモジュールにおいて、前記積層部において、前記第１の主端子と前記第２の主端子の間に介在する絶縁物を備えることを特徴とする半導体パワーモジュール。
5. 請求項３に記載の半導体パワーモジュールにおいて、
   前記第１の相互インダクタンスは、ゼロ値とみなされることなく、前記過電流保護において用いられることを特徴とする半導体パワーモジュール。
6. 請求項１に記載の半導体パワーモジュールにおいて、
   さらに、前記第１の主電極と前記第１の主端子との間に位置し、前記第１の主電極と前記第１の主端子とを電気的に接続する導体を備え、
   前記第１の検出電圧は、さらに、前記導体による第３の自己インダクタンスと、前記第１の主端子と前記導体との間の第２の相互インダクタンスと、前記第２の主端子と前記導体との間の第３の相互インダクタンスとに応じて、前記第１の信号端子および前記第２の信号端子から出力され、
   前記過電流保護において、さらに、前記第３の自己インダクタンスと、前記第２の相互インダクタンスと、前記第３の相互インダクタンスとが用いられることを特徴とする半導体パワーモジュール。
7. 請求項６に記載の半導体パワーモジュールにおいて、
   前記第１の相互インダクタンスと前記第２の相互インダクタンスと前記第３の相互インダクタンスの内の少なくとも一つは、ゼロ値とみなされることなく、前記過電流保護において用いられることを特徴とする半導体パワーモジュール。
8. 一対の直流端子となる第１の主端子および第２の主端子と、
   第１の主電極および第２の主電極を有し、前記第１の主電極が前記第１の主端子と電気的に接続される第１の半導体スイッチング素子と、
   第３の主電極および第４の主電極を有し、前記第４の主電極が前記第２の主端子と電気的に接続される第２の半導体スイッチング素子と、
   を備え、
   前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子は、前記第２の主電極と前記第３の主電極とが導体によって電気的に接続されることにより、直列接続され、
   前記前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子の直列接続点に電気的に接続される交流端子と、
   を備える半導体パワーモジュールにおいて、
   前記第１の主電極の電位を検出する第１の信号端子と、
   前記第１の主端子の電位を検出する第２の信号端子と、
   前記第２の主電極の電位を検出する第３の信号端子と、
   前記第３の主電極の電位を検出する第４の信号端子と、
   前記第１の信号端子および前記第２の信号端子からは、前記第１の主端子による第１の自己インダクタンスと、前記第１の主端子と前記第２の主端子との間の第１の相互インダクタンスと、前記第１の主端子と前記導体との間の第２の相互インダクタンスと、前記第１の主電極に流れる電流の変化と、前記第３の主電極に流れる電流の変化とに応じた第１の検出電圧が出力され、
   前記第３の信号端子および前記第４の信号端子からは、前記導体による第２の自己インダクタンスと、前記第１の相互インダクタンスと、前記第２の主端子と前記導体との間の第３の相互インダクタンスと、前記第１の主電極に流れる電流の変化と、前記第３の主電極に流れる電流の変化とに応じた第２の検出電圧が出力され、
   前記第１の検出電圧は前記第１の半導体スイッチング素子の過電流保護に用いられ、
   前記第２の検出電圧は前記第２の半導体スイッチング素子の過電流保護に用いられ、
   前記第１の半導体スイッチング素子の過電流保護において、前記第１の相互インダクタンスおよび前記第２の相互インダクタンスが用いられ、
   前記第２の半導体スイッチング素子の過電流保護において、前記第１の相互インダクタンスおよび前記第３の相互インダクタンスが用いられることを特徴とする半導体パワーモジュール。
9. 請求項８に記載の半導体パワーモジュールにおいて、
   前記第１の相互インダクタンスと前記第２の相互インダクタンスの内の少なくとも一つは、ゼロ値とみなされることなく、前記第１の半導体スイッチング素子の過電流保護において用いられ、
   前記第１の相互インダクタンスと前記第３の相互インダクタンスの内の少なくとも一つは、ゼロ値とみなされることなく、前記第２の半導体スイッチング素子の過電流保護において用いられることを特徴とする半導体パワーモジュール。
10. 請求項９に記載の半導体パワーモジュールにおいて、前記第１の主端子と前記第２の主端子が積層される積層部を有し、前記積層部において、前記第１の主端子に流れる電流の向きと前記第２の主端子に流れる電流の向きが平行かつ逆方向であることを特徴とする半導体パワーモジュール。
11. 請求項１０に記載の半導体パワーモジュールにおいて、前記積層部において、前記第１の主端子と前記第２の主端子の間に介在する絶縁物を備えることを特徴とする半導体パワーモジュール。
12. 請求項１０に記載のパワーモジュールにおいて、
    前記第１の相互インダクタンスは、ゼロ値とみなされることなく、前記第１の半導体スイッチング素子の過電流保護および前記第２の半導体スイッチング素子の過電流保護において用いられることを特徴とする半導体パワーモジュール。
13. 半導体パワーモジュールを駆動する半導体駆動装置において、
    前記半導体パワーモジュールは、
    一対の直流端子となる第１の主端子および第２の主端子と、
    第１の主電極および第２の主電極を有し、前記第１の主電極が前記第１の主端子と電気的に接続される第１の半導体スイッチング素子と、
    第３の主電極および第４の主電極を有し、前記第４の主電極が前記第２の主端子と電気的に接続される第２の半導体スイッチング素子と、
    を備え、
    前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子は、前記第２の主電極と前記第３の主電極とが導体によって電気的に接続されることにより、直列接続され、
    前記前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子の直列接続点に電気的に接続される交流端子を備え、さらに、
    前記第１の主電極の電位を検出する第１の信号端子と、
    前記第１の主端子の電位を検出する第２の信号端子と、
    前記第２の主電極の電位を検出する第３の信号端子と、
    前記第３の主電極の電位を検出する第４の信号端子と、
    前記第１の信号端子および前記第２の信号端子からは、前記第１の主端子による第１の自己インダクタンスと、前記第１の主端子と前記第２の主端子との間の第１の相互インダクタンスと、前記第１の主端子と前記導体との間の第２の相互インダクタンスと、前記第１の主電極に流れる電流の変化と、前記第３の主電極に流れる電流の変化とに応じた第１の検出電圧が出力され、
    前記第３の信号端子および前記第４の信号端子からは、前記導体による第２の自己インダクタンスと、前記第１の相互インダクタンスと、前記第２の主端子と前記導体との間の第３の相互インダクタンスと、前記第１の主電極に流れる電流の変化と、前記第３の主電極に流れる電流の変化とに応じた第２の検出電圧が出力され、
    前記第１の検出電圧は前記第１の半導体スイッチング素子の過電流保護に用いられ、
    前記第２の検出電圧は前記第２の半導体スイッチング素子の過電流保護に用いられ、
    前記第１の半導体スイッチング素子の過電流保護において、前記第１の相互インダクタンスおよび前記第２の相互インダクタンスが用いられ、
    前記第２の半導体スイッチング素子の過電流保護において、前記第１の相互インダクタンスおよび前記第３の相互インダクタンスが用いられ、
    前記第１の検出電圧に基づいて、前記第１の半導体スイッチング素子に流れる過電流を検出し、過電流を検出したら第１の判定信号を出力する第１の異常判定回路と、
    前記第１の判定信号に応じて、第１のオフ指令を出力する第１の論理回路と、
    前記第１のオフ指令に応じて、前記第１の半導体スイッチング素子をターンオフ駆動する第１の制御回路と、
    前記第２の検出電圧に基づいて、前記第２の半導体スイッチング素子に流れる過電流を検出し、過電流を検出したら第２の判定信号を出力する第２の異常判定回路と、
    前記第２の判定信号に応じて、第２のオフ指令を出力する第２の論理回路と、
    前記第２のオフ指令に応じて、前記第２の半導体スイッチング素子をターンオフ駆動する第２の制御回路と、
    を備えることを特徴とする半導体駆動装置。
14. 請求項１３に記載の半導体駆動装置において、
    前記第１の異常判定回路のゲインおよび前記第２の異常判定回路のゲインが、前記第１の自己インダクタンスと、前記第１の相互インダクタンスと、前記第２の相互インダクタンスと、前記第２の自己インダクタンスと、前記第３の相互インダクタンスとに基づいて設定されることを特徴とする半導体駆動装置。
15. 請求項１３に記載の半導体駆動装置において、
    前記第１の論理回路と前記第２の論理回路との間にレベルシフト回路を備え、
    前記レベルシフト回路は、前記第１のオフ指令をレベル変換して第１の異常判定信号を作成して前記第２の論理回路に伝送すると共に、前記第２のオフ指令をレベル変換して第２の異常判定信号を作成して前記第１の論理回路に伝送し、
    前記第１の論理回路は、前記第２の異常判定信号に応じて前記第１のオフ指令を出力し、
    前記第２の論理回路は、前記第１の異常判定信号に応じて前記第２のオフ指令を出力することを特徴とする半導体駆動装置。