JP2016066738A - 電子装置 - Google Patents

Abstract

【課題】回路素子の放熱性が低下することを抑制しつつ、回路基板に設けられた回路素子を両面放熱できる電子装置を提供すること。【解決手段】電子装置１００は、樹脂基材１１に配線１２ａ〜１２ｇが形成された回路基板１０と、第１半導体素子２０と、第１半導体素子２０から発せられた熱を放熱する第１金属板４１及び第２金属板４２とを備えている。回路基板１０は、一面１０ａから裏面１０ｂに亘って貫通している第１貫通穴１４ａと、配線１２ｃと、配線１２ｂ，１２ｄと、を有している。第１半導体素子２０は、ソース電極２１が一面１０ａ側に位置し、且つドレイン電極２２が裏面１０ｂ側に位置した状態で第１貫通穴１４ａに配置されている。第１金属板４１は、ソース電極２１及び配線１２に機械的及び電気的に接続されている。第２金属板４２は、ドレイン電極２２及び配線１２ｂ，１２ｄに機械的及び電気的に接続されている。【選択図】図１

Description

本発明は、回路基板に回路素子が設けられてなる電子装置に関する。

従来、回路基板に回路素子が設けられてなる電子装置の一例として、特許文献１に開示された車載パワーモジュールがある。

この車載パワーモジュールは、回路基板としての樹脂基板に対して、回路素子としてのパワーベアチップが実装されている。また、回路基板と回路素子との間には、金属板が介装されている。更に、回路基板の裏面には、回路素子に発生した熱を放熱する放熱部材としてのヒートシンクが取り付けられている。この放熱部材は、回路基板に埋設された複数のサーマルビアを介して金属板と接続されている。

特開２０１１−１４７２２号公報

しかしながら、車載パワーモジュールは、回路基板に設けられたサーマルビアを介して、回路素子と放熱部材とが接続されている。サーマルビアは、放熱部材に比べて熱抵抗が高くなる可能性がある。このため、車載パワーモジュールは、回路素子の放熱性が低下するという問題がある。

本発明は、上記問題点に鑑みなされたものであり、回路素子の放熱性が低下することを抑制しつつ、回路基板に設けられた回路素子を両面放熱できる電子装置を提供することを目的とする。

上記目的を達成するために本発明は、
絶縁性の基材（１１）に配線（１２ａ〜１２ｇ）が形成された回路基板（１０）と、
回路基板と電気的に接続された回路素子（２０，３０）と、
回路素子から発せられた熱を放熱する放熱部材（４１〜４６，５１〜５６）と、を備えた電子装置であって、
回路基板は、
自身の一面である第１基板面（１０ａ）から、第１基板面の裏面である第２基板面（１０ｂ）に亘って貫通している貫通穴（１４ａ，１４ｂ）と、
配線の一部であり、第１基板面側における貫通穴の周辺に設けられた第１配線（１２ｃ，１２ｇ）と、
配線の一部であり、第２基板面側における貫通穴の周辺に設けられた第２配線（１２ｂ，１２ｄ，１２ｅ，１２ｈ）と、を有し、
回路素子は、
自身の一面である第１素子面（２０ａ，３０ａ）側に形成された第１電極（２１，３１）と、
第１素子面の裏面である第２素子面（２０ｂ，３０ｂ）側に形成された第２電極（２２，３２）と、を有し、
第１電極が第１基板面側に位置し、且つ第２電極が第２基板面側に位置した状態で、少なくとも一部が貫通穴に配置されており、
放熱部材は、
回路基板上に実装されており、第１電極及び第１配線に機械的及び電気的に接続された第１放熱部材（４１，４３，５１，５３）と、
回路基板上に実装されており、第２電極及び第２配線に機械的及び電気的に接続された第２放熱部材（４２，４４，５２，５４）と、を備えていることを特徴とする。

このように、本発明は、回路素子と、回路素子が配置される貫通穴が設けられた回路基板とを備えている。また、回路素子は、自身の第１電極が回路基板の第１基板面側に位置し、且つ自身の第２電極が回路基板の第２基板面側に位置した状態で貫通穴に配置されている。また、回路基板は、自身の第１基板面側における貫通穴の周辺に第１配線が設けられており、且つ、自身の第２基板面側における貫通穴の周辺に第２配線が設けられている。更に、回路基板は、第１電極及び第１配線に機械的及び電気的に接続された第１放熱部材と、第２電極及び第２配線に機械的及び電気的に接続された第２放熱部材とが実装されている。つまり、第１放熱部材と第２放熱部材とは、貫通穴に配置された回路素子と回路基板とを電気的に接続しつつ、回路素子を両面から放熱するものである。

従って、本発明は、第１基板面側に実装された第１放熱部材と、第２基板面側に実装された第２放熱部材とによって、回路基板に設けられた回路素子を両面放熱できる。更に、第１放熱部材及び第２放熱部材は、回路基板上に実装されているため、回路基板に形成されたサーマルビアよりも熱容量が大きいものとすることができる。つまり、第１放熱部材及び第２放熱部材は、サーマルビアよりも熱抵抗が小さいものとすることができる。よって、本発明は、回路素子の放熱性が低下することを抑制できる。

なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。

実施形態における電子装置の概略構成を示す断面図である。 実施形態における電子装置を適用したバックコンバータの概略構成を示す回路図である。 実施形態における電子装置を適用した三相インバータの概略構成を示す回路図である。 変形例１における電子装置の概略構成を示す断面図である。

以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。

電子装置１００は、回路基板１０と、回路基板１０と電気的に接続された第１半導体素子２０及び第２半導体素子３０と、第１半導体素子２０及び第２半導体素子３０から発せられた熱を放熱する第１金属板４１〜第４金属板４４とを備えて構成されている。更に、電子装置１００は、第５金属板４５及び第６金属板４６が設けられていてもよい。

回路基板１０は、絶縁性の基材としての樹脂基材１１に、導電性部材からなる配線１２ａ〜１２ｇが形成されたものである。回路基板１０は、例えば平板形状をなしている。回路基板１０は、例えば、コア層と、コア層に積層されたビルドアップ層とを含む所謂ビルドアップ基板を採用できる。また、回路基板１０は、コア層が設けられておらず、複数のビルドアップ層が積層された所謂エニーレイヤー基板であっても採用できる。このように、回路基板１０は、プリント基板と言い換えることができる。なお、回路基板１０は、絶縁性の基材としてセラミックスが設けられたセラミックス基板であってもよい。

回路基板１０は、一方の面に配線１２ａ，１２ｃ，１２ｆ，１２ｇが設けられており、反対面に配線１２ｂ，１２ｄ，１２ｅ，１２ｈが設けられている。図１における符号１０ａは、配線１２ａ，１２ｃ，１２ｆ，１２ｇの表面を示しており、回路基板１０の一面と称する。一面１０ａは、特許請求の範囲における第１基板面に相当する。図１における符号１０ｂは、配線１２ｂ，１２ｄ，１２ｅ，１２ｈの表面を示しており、回路基板１０の裏面と称する。裏面１０ｂは、特許請求の範囲における第２基板面に相当する。

なお、配線１２ａ〜１２ｇは、後程説明する第１半導体素子２０や第２半導体素子３０などと電気的に接続されている。例えば、配線１２ａは、第１半導体素子２０のゲート電極２３と第５金属板４５とに電気的に接続されている。この配線１２ａは、特許請求の範囲における第３配線に相当する。配線１２ｂ，１２ｄは、第１半導体素子２０のドレイン電極２２と第２金属板４２とに電気的に接続されている。この配線１２ｂ，１２ｄは、特許請求の範囲における第２配線に相当する。配線１２ｃは、第１半導体素子２０のソース電極２１と第１金属板４１とに電気的に接続されている。この配線１２ｃは、特許請求の範囲における第１配線に相当する。

また、配線１２ｅ，１２ｈは、第２半導体素子３０のドレイン電極３２と第４金属板４４とを電気的に接続している。この配線１２ｅ，１２ｈは、特許請求の範囲における第２配線に相当する。配線１２ｆは、第２半導体素子３０のゲート電極３３と第６金属板４６とに電気的に接続されている。この配線１２ｆは、特許請求の範囲における第３配線に相当する。配線１２ｇは、第２半導体素子３０のソース電極３１と第３金属板４３とに電気的に接続されている。この配線１２ｇは、特許請求の範囲における第１配線に相当する。

また、回路基板１０は、一面１０ａから裏面１０ｂに亘って貫通している第１貫通穴１４ａと第２貫通穴１４ｂが設けられている。第１貫通穴１４ａ及び第２貫通穴１４ｂは、特許請求の範囲における貫通穴に相当する。第１貫通穴１４ａは、後程説明する第１半導体素子２０を配置することができる程度の大きさである。同様に、第２貫通穴１４ｂは、後程説明する第２半導体素子３０を配置することができる程度の大きさである。

回路基板１０は、一面１０ａ側における第１貫通穴１４ａの周辺に配線１２ａ，１２ｃが設けられており、一面１０ａ側における第２貫通穴１４ｂの周辺に配線１２ｆ，１２ｇが設けられている。また、回路基板１０は、裏面１０ｂ側における第１貫通穴１４ａの周辺に配線１２ｂ，１２ｄが設けられており、裏面１０ｂ側における第２貫通穴１４ｂの周辺に配線１２ｅ，１２ｈが設けられている。

回路基板１０は、一面１０ａ側の配線と裏面１０ｂ側の配線とを電気的に接続しているビア１３が樹脂基材１１を貫通して設けられている。詳述すると、ビア１３は、配線１２ｃと配線１２ｅとを電気的に接続している。なお、ビア１３は、特許請求の範囲における層間接続部材である。また、ビア１３は、貫通ビアを採用しているが、複数のレーザビアや、ブラインドビアやレーザビアなどによって形成されていてもよい。

第１半導体素子２０は、特許請求の範囲における第１回路素子に相当する。本実施形態では、第１半導体素子２０としてＭＯＳＦＥＴを採用している。第１半導体素子２０は、自身の表面にソース電極２１、ドレイン電極２２、ゲート電極２３が形成されている。第１半導体素子２０は、ソース電極２１、ドレイン電極２２、ゲート電極２３を介して、回路基板１０と電気的に接続されている。ソース電極２１は、特許請求の範囲における第１電極に相当する。ドレイン電極２２は、特許請求の範囲における第２電極に相当する。ゲート電極２３は、特許請求の範囲における第３電極に相当する。

第１半導体素子２０は、自身の一方の面にソース電極２１とゲート電極２３が設けられており、反対面にドレイン電極２２が設けられている。図１における符号２０ａは、ソース電極２１とゲート電極２３の表面を示しており、第１半導体素子２０の第１素子面と称する。また、図１における符号２０ｂは、ドレイン電極２２の表面を示しており、第１半導体素子２０の第２素子面と称する。よって、第１半導体素子２０は、第１素子面２０ａ側にソース電極２１とゲート電極２３とが形成されており、第２素子面２０ｂ側にドレイン電極２２が形成されている、と言うことができる。

この第１半導体素子２０は、第１貫通穴１４ａに配置されている。詳述すると、第１半導体素子２０は、ソース電極２１とゲート電極２３が一面１０ａ側に位置し、ドレイン電極２２が裏面１０ｂ側に位置した状態で、第１貫通穴１４ａに配置されている。また、第１半導体素子２０は、一面１０ａに沿った仮想平面上に、第１素子面２０ａが配置されている。つまり、電子装置１００は、一面１０ａと第１素子面２０ａとが同一平面上に配置されるように、第１半導体素子２０が回路基板１０に設けられている。

しかしながら、本発明は、これに限定されない。本発明は、第１半導体素子２０の少なくとも一部が第１貫通穴１４ａに配置されていればよい。また、本発明は、第１半導体素子２０のかわりに、二端子構造の回路素子であっても採用できる。この場合、回路基板１０は、配線１２ａや第５金属板４５が設けられていなくてもよい。また、第１半導体素子２０は、トランジスタであっても採用できる。この場合は、符号２１がエミッタ電極となり、符号２２がコレクタ電極となる。

第２半導体素子３０は、特許請求の範囲における第２回路素子に相当する。本実施形態では、第２半導体素子３０としてＭＯＳＦＥＴを採用している。第２半導体素子３０は、自身の表面にソース電極３１、ドレイン電極３２、ゲート電極３３が形成されている。第２半導体素子３０は、ソース電極３１、ドレイン電極３２、ゲート電極３３を介して、回路基板１０と電気的に接続されている。ソース電極３１は、特許請求の範囲における第１電極に相当する。ドレイン電極３２は、特許請求の範囲における第２電極に相当する。ゲート電極３３は、特許請求の範囲における第３電極に相当する。

第２半導体素子３０は、自身の一方の面にソース電極３１とゲート電極３３が設けられており、反対面にドレイン電極３２が設けられている。図１における符号３０ａは、ソース電極３１とゲート電極３３の表面を示しており、第２半導体素子３０の第１素子面と称する。また、図１における符号３０ｂは、ドレイン電極３２の表面を示しており、第２半導体素子３０の第２素子面と称する。よって、第２半導体素子３０は、第１素子面３０ａ側にソース電極３１とゲート電極３３とが形成されており、第２素子面３０ｂ側にドレイン電極３２が形成されている、と言うことができる。

この第２半導体素子３０は、第２貫通穴１４ｂに配置されている。詳述すると、第２半導体素子３０は、ソース電極３１とゲート電極３３が一面１０ａ側に位置し、ドレイン電極３２が裏面１０ｂ側に位置した状態で、第２貫通穴１４ｂに配置されている。また、第２半導体素子３０は、一面１０ａに沿った仮想平面上に、第１素子面３０ａが配置されている。つまり、電子装置１００は、一面１０ａと第１素子面３０ａとが同一平面上に配置されるように、第２半導体素子３０が回路基板１０に設けられている。

しかしながら、本発明は、これに限定されない。本発明は、第１半導体素子２０の少なくとも一部が第２貫通穴１４ｂに配置されていればよい。また、本発明は、第２半導体素子３０のかわりに、二端子構造の回路素子であっても採用できる。この場合、回路基板１０は、配線１２ｆや第６金属板４６が設けられていなくてもよい。また、第２半導体素子３０は、トランジスタであっても採用できる。この場合は、符号３１がエミッタ電極となり、符号３２がコレクタ電極となる。

第１金属板４１は、特許請求の範囲における第１放熱部材に相当する。第１金属板４１は、回路基板１０上に実装されており、ソース電極２１及び配線１２ｃに機械的及び電気的に接続されている。つまり、第１金属板４１は、第１半導体素子２０から発せられた熱を、第１半導体素子２０の第１素子面２０ａ側から放熱する機能と、ソース電極２１に接続された端子としての機能を有している。

詳述すると、第１金属板４１は、ソース電極２１における第１金属板４１との対向面全域と接続されている。これによって、第１金属板４１は、対向領域の一部と接続されている場合よりも放熱性を向上できる。しかしながら、第１金属板４１は、対向領域の一部と接続されていてもよい。なお、第１金属板４１は、配線１２ｃにおける第１金属板４１との対向面の一部と接続されている。

また、第１金属板４１は、第１半導体素子２０が自身で発した熱で異常となることを抑制できる程度の放熱性を有していると好ましい。つまり、第１金属板４１は、熱抵抗を下げて放熱性を向上させるために、比較的大きな体格を有している。従って、第１金属板４１は、配線１２ｃなどよりも十分に厚く設けられており、ブロック体形状と言うこともできる。

第２金属板４２は、特許請求の範囲における第２放熱部材に相当する。第２金属板４２は、回路基板１０上に実装されており、ドレイン電極２２及び配線１２ｂ，１２ｄに機械的及び電気的に接続されている。つまり、第２金属板４２は、第１半導体素子２０から発せられた熱を、第１半導体素子２０の第２素子面２０ｂ側から放熱する機能と、ドレイン電極２２に接続された端子としての機能を有している。

詳述すると、第２金属板４２は、ドレイン電極２２が接している部位であり、第１貫通穴１４ａに配置された凸部４２ａを有している。つまり、第２金属板４２は、周辺部よりも突出した凸部４２ａが設けられている。また、第２金属板４２は、凸部４２ａの周辺部が配線１２ｂ，１２ｄと接続されている。

更に、第２金属板４２は、ドレイン電極２２における第２金属板４２との対向面全域と接続されている。つまり、凸部４２ａの先端面は、ドレイン電極２２の対向面の面積と同等、又は対向面の面積よりも広いものである。これによって、第２金属板４２は、対向領域の一部と接続されている場合よりも放熱性を向上できる。しかしながら、第２金属板４２は、対向領域の一部と接続されていてもよい。なお、第２金属板４２は、配線１２ｂ，１２ｄにおける第１金属板４１との対向面の一部と接続されている。

また、第２金属板４２は、第１半導体素子２０が自身で発した熱で異常となることを抑制できる程度の放熱性を有していると好ましい。つまり、第２金属板４２は、熱抵抗を下げて放熱性を向上させるために、比較的大きな体格を有している。従って、第２金属板４２は、配線１２ｂ，１２ｄなどよりも十分に厚く設けられており、ブロック体形状と言うこともできる。

第３金属板４３は、特許請求の範囲における第１放熱部材に相当する。第３金属板４３は、回路基板１０上に実装されており、ソース電極３１及び配線１２ｇに機械的及び電気的に接続されている。つまり、第３金属板４３は、第２半導体素子３０から発せられた熱を、第２半導体素子３０の第１素子面３０ａ側から放熱する機能と、ソース電極３１に接続された端子としての機能を有している。なお、第３金属板４３は、第１金属板４１と同様であるため第１金属板４１の説明を参照されたい。

第４金属板４４は、特許請求の範囲における第２放熱部材に相当する。第４金属板４４は、回路基板１０上に実装されており、ドレイン電極３２及び配線１２ｅ，１２ｈに機械的及び電気的に接続されている。つまり、第４金属板４４は、第２半導体素子３０から発せられた熱を、第２半導体素子３０の第２素子面３０ｂ側から放熱する機能と、ドレイン電極３２に接続された端子としての機能を有している。また、第４金属板４４は、第２金属板４２と同様に、凸部４４ａを有している。なお、第４金属板４４は、第２金属板４２と同様であるため第２金属板４２の説明を参照されたい。

第５金属板４５は、特許請求の範囲における導電性接続部材に相当する。第５金属板４５は、回路基板１０上に実装されており、ゲート電極２３及び配線１２ａに機械的及び電気的に接続されている。つまり、第５金属板４５は、ゲート電極２３に接続された端子としての機能を有している。なお、ここでは、第１金属板４１よりも薄い第５金属板４５を採用している。しかしながら、第５金属板４５は、第１金属板４１と同程度の厚みを有したものでも採用できる。

第６金属板４６は、特許請求の範囲における導電性接続部材に相当する。第６金属板４６は、回路基板１０上に実装されており、ゲート電極３３及び配線１２ｆに機械的及び電気的に接続されている。つまり、第６金属板４６は、ゲート電極３３に接続された端子としての機能を有している。なお、ここでは、第３金属板４３よりも薄い第６金属板４６を採用している。しかしながら、第６金属板４６は、第３金属板４３と同程度の厚みを有したものでも採用できる。

この電子装置１００は、例えば図２に示すように、非絶縁バックコンバータに適用することができる。言い換えると、電子装置１００は、降圧型のＤＣ−ＤＣコンバータに適用できる。この場合、電子装置１００は、第１半導体素子２０及び第２半導体素子３０に加えて、フライホールダイオードやコイルなどが設けられる。また、電子装置１００は、図３に示すように、三相インバータに適用することもできる。なお、非絶縁バックコンバータや三相インバータに関しては、周知技術であるため詳しい説明を省略する。

このように、電子装置１００は、非絶縁バックコンバータや三相インバータに適用された場合、第１半導体素子２０のソース電極２１と第２半導体素子３０のドレイン電極３２とがビア１３で電気的に接続される。つまり、電子装置１００は、第１半導体素子２０と第２半導体素子３０とが回路基板１０の第１貫通穴１４ａや第２貫通穴１４ｂに設けられているため、ソース電極２１とドレイン電極３２とをビア１３で接続することができる。よって、電子装置１００は、第１半導体素子２０と第２半導体素子３０とを同じ搭載方向としつつ、ソース電極２１とドレイン電極３２とを接続できる。つまり、電子装置１００は、例えば図１に示すように、第１素子面２０ａと第１素子面３０ａとが上で、第２素子面２０ｂと第２素子面３０ｂとが下となるように配置しつつ、ソース電極２１とドレイン電極３２とを接続できる。

以上のように、電子装置１００は、第１半導体素子２０や第２半導体素子３０と、第１半導体素子２０や第２半導体素子３０が配置された第１貫通穴１４ａや第２貫通穴１４ｂが設けられた回路基板１０とを備えている。また、第１半導体素子２０は、自身のソース電極２１が回路基板１０の一面１０ａ側に位置し、且つ自身のドレイン電極２２が回路基板１０の裏面１０ｂ側に位置した状態で第１貫通穴１４ａに配置されている。また、回路基板１０は、自身の一面１０ａ側における第１貫通穴１４ａの周辺に配線１２ｃが設けられており、且つ、自身の裏面１０ｂ側における第１貫通穴１４ａの周辺に配線１２ｂ，１２ｄが設けられている。

更に、回路基板１０は、ソース電極２１及び配線１２ｃに機械的及び電気的に接続された第１金属板４１と、ドレイン電極２２及び配線１２ｂ，１２ｄに機械的及び電気的に接続された第２金属板４２とが実装されている。つまり、第１金属板４１と第２金属板４２とは、第１貫通穴１４ａに配置された第１半導体素子２０と回路基板１０とを電気的に接続しつつ、第１半導体素子２０を両面から放熱するものである。なお、第２半導体素子３０と回路基板１０と第３金属板４３及び第４金属板４４との関係に関しても同様である。

従って、電子装置１００は、例えば一面１０ａ側に実装された第１金属板４１と、裏面１０ｂ側に実装された第２金属板４２とによって、回路基板１０に設けられた第１半導体素子２０を両面放熱できる。また、電子装置１００は、第２半導体素子３０に関しても同様に両面放熱できる。つまり、電子装置１００は、第１半導体素子２０や第２半導体素子３０は、ソース電極２１，３１やドレイン電極２２，３２に流れる大電流を回路基板１０に流しつつ、第１半導体素子２０や第２半導体素子３０を両面放熱できる。なお、大電流とは、ゲート電極２３，３３に流れる電流に比べて大きな電流である。

更に、第１金属板４１〜第４金属板４４は、回路基板１０上に実装されているため、回路基板１０に形成されたサーマルビアよりも熱容量が大きいものとすることができる。つまり、第１金属板４１〜第４金属板４４は、サーマルビアよりも熱抵抗が小さいものとすることができる。よって、電子装置１００は、第１半導体素子２０や第２半導体素子３０の放熱性が低下することを抑制できる。

なお、本実施形態では、一例として、第１半導体素子２０と第２半導体素子３０の二つの回路素子が設けられた電子装置１００を採用した。しかしながら、本発明はこれに限定されない。本発明は、第１半導体素子２０と第２半導体素子３０のうちの一方が設けられていなくても目的を達成できる。なお、第１半導体素子２０と第２半導体素子３０のうちの一方が設けられていない場合、電子装置１００は、配線１２ｃと配線１２ｅとを電気的に接続しているビア１３が設けられていない。

以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上述した実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。

（変形例１）
変形例１の電子装置１１０は、図４に示すように、第１貫通穴１４ａにおける第１半導体素子２０の位置、及び第２貫通穴１４ｂにおける第２半導体素子３０が電子装置１００と異なる。これに伴って、電子装置１１０は、図４に示すように、第１金属板５１〜第６金属板５６の形状が電子装置１００と異なる。ここでは、電子装置１１０における電子装置１００と異なる点を中心に説明する。

第１半導体素子２０は、第１貫通穴１４ａに配置されており、且つ、回路基板１０における裏面１０ｂに沿った仮想平面上に、自身の第２素子面２０ｂが配置されている。同様に、第２半導体素子３０は、第２貫通穴１４ｂに配置されており、且つ、回路基板１０における裏面１０ｂに沿った仮想平面上に、自身の第２素子面３０ｂが配置されている。

第１金属板５１は、特許請求の範囲における第１放熱部材に相当する。第１金属板５１は、第１金属板４１と同様に、回路基板１０上に実装されており、ソース電極２１及び配線１２ｃに機械的及び電気的に接続されている。しかしながら、第１金属板５１は、第１貫通穴１４ａに配置された凸部５１ａが設けられている。

詳述すると、第１金属板５１は、ソース電極２１が接している部位であり、第１貫通穴１４ａに配置された凸部５１ａを有している。つまり、第１金属板５１は、周辺部よりも突出した凸部５１ａが設けられている。また、第１金属板５１は、凸部５１ａの周辺部が配線１２ｃと接続されている。

更に、第２金属板４２は、ドレイン電極２２における第２金属板４２との対向面全域と接続されている。つまり、凸部４２ａの先端面は、ドレイン電極２２の対向面の面積よりも広いものである。これによって、第２金属板４２は、対向領域の一部と接続されている場合よりも放熱性を向上できる。しかしながら、第２金属板４２は、対向領域の一部と接続されていてもよい。なお、第２金属板４２は、配線１２ｂ，１２ｄにおける第２金属板４２との対向面の一部と接続されている。

第２金属板５２は、特許請求の範囲における第２放熱部材に相当する。第２金属板５２は、第２金属板４２と同様に、回路基板１０上に実装されており、ドレイン電極２２及び配線１２ｂ，１２ｄに機械的及び電気的に接続されている。しかしながら、第２金属板５２は、第１貫通穴１４ａに配置された凸部が設けられていない。

第３金属板５３は、特許請求の範囲における第１放熱部材に相当する。第３金属板５３は、第３金属板４３と同様に、回路基板１０上に実装されており、ソース電極３１及び配線１２ｇに機械的及び電気的に接続されている。しかしながら、第３金属板５３は、第２貫通穴１４ｂに配置された凸部５３ａが設けられている。なお、第３金属板５３は、第１金属板５１と同様であるため第１金属板５１の説明を参照されたい。

第４金属板５４は、特許請求の範囲における第２放熱部材に相当する。第４金属板５４は、第４金属板４４と同様に、回路基板１０上に実装されており、ドレイン電極３２及び配線１２ｅ，１２ｈに機械的及び電気的に接続されている。しかしながら、第４金属板５４は、第２貫通穴１４ｂに配置された凸部が設けられていない。

第５金属板５５は、特許請求の範囲における導電性部材に相当する。第５金属板５５は、第５金属板４５と同様に、回路基板１０上に実装されており、ゲート電極２３及び配線１２ａに機械的及び電気的に接続されている。しかしながら、第５金属板５５は、第１貫通穴１４ａに配置された凸部５５ａが設けられている。

詳述すると、第５金属板５５は、ゲート電極２３が接している部位であり、第１貫通穴１４ａに配置された凸部５５ａを有している。つまり、第５金属板５５は、周辺部よりも突出した凸部５５ａが設けられている。また、第５金属板５５は、凸部５５ａの周辺部が配線１２ａと接続されている。

第６金属板５６は、特許請求の範囲における導電性部材に相当する。第６金属板５６は、第６金属板４６と同様に、回路基板１０上に実装されており、ゲート電極３３及び配線１２ｆに機械的及び電気的に接続されている。しかしながら、第６金属板５６は、第２貫通穴１４ｂに配置された凸部５６ａが設けられている。なお、第６金属板５６は、第５金属板５５と同様であるため第５金属板５５の説明を参照されたい。

電子装置１１０は、電子装置１００と同様の効果を奏することができる。

１０ 回路基板、１１ 樹脂基材、１２ａ〜１２ｈ 配線、１３ ビア、１４ａ 第１貫通穴、１４ｂ 第２貫通穴、２０ 第１半導体素子、２１ ソース電極、２２ ドレイン電極、２３ ゲート電極、３０ 第２半導体素子、３１ ソース電極、３２ ドレイン電極、３３ ゲート電極、４１ 第１金属板（第１放熱部材）、４２ 第２金属板（第２放熱部材）、４２ａ 凸部、４３ 第３金属板（第１放熱部材）、４４ 第４金属板（第２放熱部材）、４４ａ 凸部、４５ 第５金属板、４６ 第６金属板、５１ 第１金属板（第１放熱部材）、５１ａ 凸部、５２ 第２金属板（第２放熱部材）、５３ 第４金属板（第１放熱部材）、５３ａ 凸部、５４ 第５金属板（第２放熱部材）、５５ 第５金属板、５５ａ 凸部、５６ 第６金属板、５６ａ 凸部、１００，１１０ 電子装置

Claims (7)

1. 絶縁性の基材（１１）に配線（１２ａ〜１２ｇ）が形成された回路基板（１０）と、
   前記回路基板と電気的に接続された回路素子（２０，３０）と、
   前記回路素子から発せられた熱を放熱する放熱部材（４１〜４６，５１〜５６）と、を備えた電子装置であって、
   前記回路基板は、
   自身の一面である第１基板面（１０ａ）から、前記第１基板面の裏面である第２基板面（１０ｂ）に亘って貫通している貫通穴（１４ａ，１４ｂ）と、
   前記配線の一部であり、前記第１基板面側における前記貫通穴の周辺に設けられた第１配線（１２ｃ，１２ｇ）と、
   前記配線の一部であり、前記第２基板面側における前記貫通穴の周辺に設けられた第２配線（１２ｂ，１２ｄ，１２ｅ，１２ｈ）と、を有し、
   前記回路素子は、
   自身の一面である第１素子面（２０ａ，３０ａ）側に形成された第１電極（２１，３１）と、
   前記第１素子面の裏面である第２素子面（２０ｂ，３０ｂ）側に形成された第２電極（２２，３２）と、を有し、
   前記第１電極が前記第１基板面側に位置し、且つ前記第２電極が前記第２基板面側に位置した状態で、少なくとも一部が前記貫通穴に配置されており、
   前記放熱部材は、
   前記回路基板上に実装されており、前記第１電極及び前記第１配線に機械的及び電気的に接続された第１放熱部材（４１，４３，５１，５３）と、
   前記回路基板上に実装されており、前記第２電極及び前記第２配線に機械的及び電気的に接続された第２放熱部材（４２，４４，５２，５４）と、を備えていることを特徴とする電子装置。
2. 二つの前記回路素子を有するものであり、一方の前記回路素子としての第１回路素子（２０）と、他方の前記回路素子としての第２回路素子（３０）と、を備え、
   前記回路基板は、前記貫通穴として、前記第１回路素子が配置された第１貫通穴（１４ａ）と、前記第２回路素子が配置された第２貫通穴（１４ｂ）とが設けられているものであって、
   前記回路基板は、前記第１基板面側の前記配線と前記第２基板面側の前記配線とを電気的に接続する層間接続部材が前記基材を貫通して設けられており、
   前記層間接続部材は、前記第１放熱部材（４１，５１）を介して前記第１回路素子の前記第１電極（２１）と接続されている前記第１配線（１２ｃ）と、前記第２放熱部材（４４，５４）を介して前記第２回路素子の前記第２電極（３２）と接続されている前記第２配線（１２ｅ）とを電気的に接続していることを特徴とする請求項１に記載の電子装置。
3. 前記第１回路素子及び前記第２回路素子は、前記第１素子面側に第３電極（２３，３３）が設けられており、
   前記回路基板は、前記第１基板面側における前記貫通穴の周辺に前記配線の一部である第３配線（１２ａ，１２ｆ）が設けられており、
   前記第３電極と前記第３配線とに機械的及び電気的に接続された導電性部材（４５，４６，５５，５６）を備えていることを特徴とする請求項２に記載の電子装置。
4. 前記回路素子は、前記第１基板面に沿った仮想平面上に、前記第１素子面が配置されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子装置。
5. 前記第２放熱部材（４２，４４）は、前記第２電極が接している部位であり、前記貫通穴に配置された凸部（４２ａ，４４ａ）を有していることを特徴とする請求項４に記載の電子装置。
6. 前記回路素子は、前記第２基板面に沿った仮想平面上に、前記第２素子面が配置されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子装置。
7. 前記第１放熱部材（５１，５３）は、前記第１電極が接している部位であり、前記貫通穴に配置された凸部（５１ａ，５３ａ）を有していることを特徴とする請求項６に記載の電子装置。

Images