JP2016039206A - Semiconductor device manufacturing method and semiconductor device - Google Patents
Semiconductor device manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP2016039206A JP2016039206A JP2014160381A JP2014160381A JP2016039206A JP 2016039206 A JP2016039206 A JP 2016039206A JP 2014160381 A JP2014160381 A JP 2014160381A JP 2014160381 A JP2014160381 A JP 2014160381A JP 2016039206 A JP2016039206 A JP 2016039206A
- Authority
- JP
- Japan
- Prior art keywords
- heat radiating
- radiating plate
- heat sink
- heat
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、両面放熱型の半導体装置の製造方法及び同半導体装置に関する。 The present invention relates to a method for manufacturing a double-sided heat radiation type semiconductor device and the semiconductor device.
従来から、IGBT(絶縁ゲートバイポーラトランジスタ)及びダイオード等の半導体素子を備える半導体装置が広く使用されている。更に、半導体装置内の半導体素子を効率良く冷却するために、半導体素子の両方の主面から放熱させるための一対の放熱板を備えた「両面放熱型の半導体装置」が知られている。 Conventionally, semiconductor devices including semiconductor elements such as IGBTs (insulated gate bipolar transistors) and diodes have been widely used. Furthermore, in order to efficiently cool the semiconductor elements in the semiconductor device, there is known a “double-sided heat dissipation type semiconductor device” provided with a pair of heat dissipation plates for radiating heat from both main surfaces of the semiconductor elements.
より具体的に述べると、図9に示したように、従来の両面放熱型の半導体装置900は、第1放熱板901、第2放熱板902、第1半導体素子903、第2半導体素子904及び第3放熱板905を備える。第1半導体素子903は第1放熱板901の上に配置され、第2半導体素子904は第2放熱板902の上に配置される。第3放熱板905は、第1半導体素子903及び第2半導体素子904の上に配置される。更に、半導体装置900は、第1の固定板906及び第1の固定板906と一体化された第1の絶縁体907、第2の固定板908及び第2の固定板と一体化された第2の絶縁体909及びスペーサ910等を備える。
More specifically, as shown in FIG. 9, the conventional double-sided heat dissipation
この半導体装置900が製造される場合、先ず、上述した態様にて、半導体素子、放熱板及び絶縁体等が積層された構造体が作成される。そして、図9に示したように、その構造体が「上金型981及び下金型982からなる成形金型980」内に収容され、金型980内にて樹脂950でモールドされる。この場合、半導体素子、放熱板及び絶縁体等の厚さが相違すると、金型980の型締めを行う際に構造体が成形金型980により圧縮される場合が生じ、その結果、構造体を構成する部材に応力が発生して同部材が破損する虞がある。
When the
そこで、従来の製造方法の一つにおいては、第1の絶縁体907及び第2の絶縁体909が未硬化の熱硬化性樹脂から構成される。これにより、第1の絶縁体907及び第2の絶縁体909が成形金型980の型締めに伴って発生する応力を変形により緩和するので、前記構造体を構成する部材が応力によって破損することを防止することができる(例えば、特許文献1を参照。)。或いは、第1の絶縁体907及び第2の絶縁体909を弾性を有する材料(シリコンゴム)から構成する提案もなされている。これによっても、同様の効果が期待される(例えば、特許文献2を参照。)。
Therefore, in one conventional manufacturing method, the
しかしながら、上記従来の製造方法において、構造体の厚さのバラツキを吸収するためには、第1の絶縁体907及び第2の絶縁体909の厚さをある程度大きくしなければならない。第1の絶縁体907及び第2の絶縁体909の厚さが大きくなると、これら絶縁体の熱抵抗が大きくなる。よって、従来の製造方法によれば、放熱性能が高く且つ小型化された半導体装置を製造することが難しいという問題がある。
However, in the conventional manufacturing method described above, in order to absorb the variation in the thickness of the structure, the thickness of the
本発明は上記課題に鑑みてなされたものであって、その目的は、両面放熱型の半導体装置においてそのサイズを大きくすることなく、放熱性能を向上させることのできる半導体装置の製造方法及びその半導体装置を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device manufacturing method capable of improving heat dissipation performance without increasing its size in a double-sided heat dissipation type semiconductor device, and the semiconductor. To provide an apparatus.
本発明による半導体装置の製造方法は、積層体を形成する積層体形成工程と、前記積層体を樹脂でモールドしてモールド体を成形するモールド工程と、前記モールド体を切削する切削工程と、前記切削工程にて切削されたモールド体に板状の部材を固定する固定工程と、を有する。 A method for manufacturing a semiconductor device according to the present invention includes: a stacked body forming process for forming a stacked body; a molding process for molding the stacked body with a resin to form a mold body; a cutting process for cutting the mold body; A fixing step of fixing a plate-like member to the mold body cut in the cutting step.
前記積層体形成工程によって形成される積層体は、第1の絶縁体を含む板状の第1部材と、前記第1部材の第1主面に配設される第1放熱板と、前記第1部材の前記第1主面に配設される第2放熱板と、前記第1放熱板及び前記第2放熱板の前記第1部材とは反対側に配設される第3放熱板と、を備える。 The laminated body formed by the laminated body forming step includes a plate-like first member including a first insulator, a first heat radiating plate disposed on a first main surface of the first member, and the first A second heat sink disposed on the first main surface of one member, a third heat sink disposed on the opposite side of the first heat sink and the first member of the second heat sink, Is provided.
更に、前記積層体は、前記第1放熱板と前記第3放熱板との間に配設されるとともに前記第1放熱板と対向する面に形成された電極が前記第1放熱板と電気的に接続され且つ前記第3放熱板と対向する面に形成された電極が前記第3放熱板と電気的に接続される第1半導体素子を備える。 Further, the laminate is disposed between the first heat radiating plate and the third heat radiating plate, and an electrode formed on a surface facing the first heat radiating plate is electrically connected to the first heat radiating plate. And an electrode formed on a surface facing the third heat radiating plate includes a first semiconductor element electrically connected to the third heat radiating plate.
加えて、前記積層体は、前記第2放熱板と前記第3放熱板との間に配設されるとともに前記第2放熱板と対向する面に形成された電極が前記第2放熱板と電気的に接続され且つ前記第3放熱板と対向する面に形成された電極が前記第3放熱板と電気的に接続される第2半導体素子を備える。 In addition, the laminate is disposed between the second heat radiating plate and the third heat radiating plate, and an electrode formed on a surface facing the second heat radiating plate is electrically connected to the second heat radiating plate. And an electrode formed on a surface facing the third heat radiating plate is provided with a second semiconductor element electrically connected to the third heat radiating plate.
前記モールド工程は、前記積層体を前記第1部材の第2主面(第1主面と反対側の主面)が成形金型の成形面と当接するように同成形金型内に収容し、樹脂を同成形金型内に供給し、前記第1部材の前記第2主面が露出しつつ前記積層体が樹脂に埋設されるように樹脂でモールドすることによってモールド体を成形する工程である。 In the molding step, the laminated body is accommodated in the molding die such that the second main surface (main surface opposite to the first main surface) of the first member is in contact with the molding surface of the molding die. Supplying a resin into the mold, and molding the mold body by molding the resin so that the laminate is embedded in the resin while the second main surface of the first member is exposed. is there.
前記切削工程は、前記モールド体の、前記第1部材の前記第2主面とは反対側の面に、前記第3放熱板の一対の主面のうちの前記第1及び第2半導体素子とは反対側の主面が露出するように、前記モールド体を切削する工程である。前記固定工程は、前記第3放熱板の前記露出させられた主面に対し第2の絶縁体を含む板状の第2部材を固定する工程である。 In the cutting step, the first and second semiconductor elements of the pair of main surfaces of the third heat radiating plate are formed on a surface of the mold body opposite to the second main surface of the first member. Is a step of cutting the mold body so that the opposite main surface is exposed. The fixing step is a step of fixing a plate-like second member including a second insulator to the exposed main surface of the third heat radiating plate.
本発明においては、モールド工程において、前記積層体を、第1部材の第2主面が成形金型の成形面と当接するように成形金型内に収容した状態にて樹脂を成形金型内に供給する(図4(B)及び(C)を参照)。このとき、前記積層体の、第1部材の第2主面とは反対側の面は、金型と当接しないから、積層体に型締めによる応力が加わらない。第1部材の第2主面(11d)が露出しつつ積層体が樹脂に埋設されたモールド体が成形される(図4(D)を参照)。その後、このモールド体の、第1部材の第2主面とは反対側の面に、第3の放熱板の一対の主面のうちの第1及び第2半導体素子とは反対側の主面が露出するようにモールド体を切削する(図5(A)及び(B)を参照)。 In the present invention, in the molding step, the resin is placed in the molding die in a state where the laminate is accommodated in the molding die so that the second main surface of the first member is in contact with the molding surface of the molding die. (See FIGS. 4B and 4C). At this time, since the surface of the laminate opposite to the second main surface of the first member does not come into contact with the mold, stress due to mold clamping is not applied to the laminate. A mold body in which the laminated body is embedded in the resin is formed while the second main surface (11d) of the first member is exposed (see FIG. 4D). Thereafter, the main surface of the mold body opposite to the second main surface of the first member is opposite to the first and second semiconductor elements of the pair of main surfaces of the third heat sink. The mold body is cut so that is exposed (see FIGS. 5A and 5B).
従って、第1部材には積層体の厚さバラツキを吸収する弾性が不要である。即ち、第1部材の厚さは、積層体の厚さのバラツキ(即ち、積層方向の寸法公差(「積層公差」とも称呼する。)が考慮される必要がなく、絶縁性能を担保することができる最低限の厚さに設定されればよい。よって、本発明によれば、第1部材の厚さを従来構造に比べて薄くできるので、積層体の厚さを薄くすることができる。 Therefore, the first member does not need elasticity to absorb the thickness variation of the laminated body. That is, the thickness of the first member does not need to take into account the variation in the thickness of the laminated body (that is, the dimensional tolerance in the laminating direction (also referred to as “lamination tolerance”), and can ensure the insulation performance. Therefore, according to the present invention, since the thickness of the first member can be made thinner than that of the conventional structure, the thickness of the laminated body can be made thinner.
更に、第1の絶縁体を含む第1部材は、上述した従来の製造方法のように、モールド工程における成形金型内の応力を緩和するために変形する必要がない。よって、本発明によれば、第1部材に熱伝導性を有するフィラーを添加する量を多くすることも可能である。第1部材に、より多くのフィラーを添加した場合には、第1部材の熱伝導率を従来よりも高めることができ、その結果として、より放熱性能を向上させることができる。 Furthermore, the first member including the first insulator does not need to be deformed in order to relieve the stress in the molding die in the molding process as in the conventional manufacturing method described above. Therefore, according to this invention, it is also possible to increase the quantity which adds the filler which has heat conductivity to a 1st member. When more filler is added to the first member, the thermal conductivity of the first member can be increased as compared with the conventional member, and as a result, the heat dissipation performance can be further improved.
加えて、第2の絶縁体を含む第2部材は、第1部材と同様に積層体の厚さバラツキを吸収する弾性が不要である。即ち、第2部材の厚さを従来構造に比べて薄くできるので、第2部材の熱抵抗を小さくすることができる。更に、第2部材に熱伝導性を有するフィラーを添加する量を多くすることも可能である。以上のように、本発明によれば、第1部材及び第2部材の厚さを薄くすることができる。従って、本発明に係る製造方法によれば、その厚さが薄くされるとともに放熱性能が向上された半導体装置を製造することができる。 In addition, the second member including the second insulator does not need elasticity to absorb the thickness variation of the laminated body, like the first member. That is, since the thickness of the second member can be reduced as compared with the conventional structure, the thermal resistance of the second member can be reduced. Further, it is possible to increase the amount of the filler having thermal conductivity added to the second member. As described above, according to the present invention, the thickness of the first member and the second member can be reduced. Therefore, according to the manufacturing method according to the present invention, it is possible to manufacture a semiconductor device having a reduced thickness and improved heat dissipation performance.
本発明による半導体装置は、本発明の製造方法により製造され、積層体と、前記積層体を埋設する樹脂と、板状の部材と、を備える。 A semiconductor device according to the present invention is manufactured by the manufacturing method of the present invention, and includes a stacked body, a resin in which the stacked body is embedded, and a plate-like member.
前記積層体は、第1の絶縁体を含む板状の第1部材と、前記第1部材の第1主面に配設される第1放熱板と、前記第1部材の前記第1主面に配設される第2放熱板と、前記第1放熱板及び前記第2放熱板の前記第1部材とは反対側に配設される第3放熱板と、を含む。 The laminated body includes a plate-shaped first member including a first insulator, a first heat radiating plate disposed on a first main surface of the first member, and the first main surface of the first member. And a third heat dissipating plate disposed on the opposite side of the first heat dissipating plate and the first member of the second heat dissipating plate.
更に、前記積層体は、前記第1放熱板と前記第3放熱板との間に配設されるとともに前記第1放熱板と対向する面に形成された電極が前記第1放熱板と電気的に接続され且つ前記第3放熱板と対向する面に形成された電極が前記第3放熱板と電気的に接続される第1半導体素子を含む。 Further, the laminate is disposed between the first heat radiating plate and the third heat radiating plate, and an electrode formed on a surface facing the first heat radiating plate is electrically connected to the first heat radiating plate. And an electrode formed on a surface facing the third heat sink includes a first semiconductor element electrically connected to the third heat sink.
加えて、前記積層体は、前記第2放熱板と前記第3放熱板との間に配設されるとともに前記第2放熱板と対向する面に形成された電極が前記第2放熱板と電気的に接続され且つ前記第3放熱板と対向する面に形成された電極が前記第3放熱板と電気的に接続される第2半導体素子を含む。 In addition, the laminate is disposed between the second heat radiating plate and the third heat radiating plate, and an electrode formed on a surface facing the second heat radiating plate is electrically connected to the second heat radiating plate. And an electrode formed on a surface opposed to the third heat radiating plate includes a second semiconductor element electrically connected to the third heat radiating plate.
前記樹脂は、前記第1部材の第2主面が露出するとともに、前記第3放熱板の一対の主面のうちの前記第1及び第2半導体素子とは反対側の主面が露出するように、前記積層体を埋設する。前記板状の部材は、第2の絶縁体を含む板状の第2部材であって前記第3放熱板の前記露出させられた面に固定される。 The resin exposes the second main surface of the first member and the main surface of the pair of main surfaces of the third heat sink opposite to the first and second semiconductor elements. Then, the laminated body is embedded. The plate-like member is a plate-like second member including a second insulator, and is fixed to the exposed surface of the third heat radiating plate.
このように構成された本発明による半導体装置は、上述したように、第1部材及び第2部材の厚さが薄くされ得るので、第1部材及び第2部材の熱抵抗が小さくされる。その結果、本発明の半導体装置を従来の装置よりも厚さが薄く且つ放熱性能が向上した半導体装置とすることができる。 In the semiconductor device according to the present invention configured as described above, since the thickness of the first member and the second member can be reduced as described above, the thermal resistance of the first member and the second member is reduced. As a result, the semiconductor device of the present invention can be a semiconductor device that is thinner than conventional devices and has improved heat dissipation performance.
<第1実施形態>
以下、図面を参照しながら本発明の第1実施形態に係る半導体装置(以下、「第1装置」とも称呼する。)の製造方法及び同半導体装置について説明する。
<First Embodiment>
A method for manufacturing a semiconductor device (hereinafter also referred to as “first device”) according to a first embodiment of the present invention and the semiconductor device will be described below with reference to the drawings.
(装置構成)
初めに第1装置の構成について説明する。第1装置の構成を模式的に示した断面図が図1に示されている。以下、説明の便宜上、各図の紙面上方を「上」、紙面下方を「下」と称呼する。従って、各図に示した各部材の紙面の上方の面を「上面」と称呼し、各部材の紙面の下方の面を「下面」と称呼する。
(Device configuration)
First, the configuration of the first device will be described. A cross-sectional view schematically showing the configuration of the first device is shown in FIG. Hereinafter, for convenience of explanation, the upper side of each drawing is referred to as “upper” and the lower side of the drawing is referred to as “lower”. Accordingly, the upper surface of each member shown in each drawing is referred to as “upper surface”, and the lower surface of each member is referred to as “lower surface”.
半導体装置(第1装置)10は、第1部材11、第1放熱板21、第1半導体素子31、第1スペーサ41、第2放熱板52、第2スペーサ62、第2半導体素子72、第3放熱板83、第2部材92及び樹脂100を備えている。
The semiconductor device (first device) 10 includes a
第1部材11は薄板体である。第1部材11の平面形状は略長方形である。第1部材11は第1の金属板11aと第1の絶縁体11bとからなる。第1の金属板11aは銅及びアルミニウム等の金属でできている。第1の絶縁体11bはエポキシ樹脂、シリコン樹脂及びPET等の材料でできており、熱伝導性のフィラーが添加されている。第1の金属板11aはその下面(即ち、第1部材11の「第2主面11d」)を樹脂100から露出させている。第1の絶縁体11bは第1の金属板11aの上に積層されている。従って、第1の金属板11aの上面と第1の絶縁体11bの下面とは当接している。なお、第1の金属板11aの上面と第1の絶縁体11bの下面とは、後述するモールド工程における「モールド成形圧」によって密着している。
The
第1放熱板21は薄板体である。第1放熱板21の厚さは第1部材11の厚さよりも大きい。第1放熱板21の平面形状は略長方形であり、平面視において第1部材11の略半分以下の大きさである。第1放熱板21は銅及びアルミニウム等の金属の導電体でできている。第1放熱板21は第1部材11の第1の絶縁体11bの上に積層されている。従って、第1の絶縁体11bの上面(即ち、第1部材11の「第1主面11c」)と第1放熱板21の下面とは当接している。なお、第1の絶縁体11bの上面と第1放熱板21の下面とは、「モールド成形圧」によって互いに密着している。
The first
第1半導体素子31は絶縁ゲートバイポーラトランジスタ(以下、「IGBT」と称呼する。)である。従って、以下、第1半導体素子31をIGBT31と称呼する。IGBT31は薄板形状を有する。IGBT31の厚さは第1部材11の厚さよりも小さい。IGBT31の平面形状は略長方形であり、平面視において第1放熱板21よりも小さい。IGBT31はシリコンを主とする材料でできている。IGBT31はコレクタ電極31a、エミッタ電極31b及びゲート電極31cを備える。
The
コレクタ電極31aはIGBT31の下面(一方の主面)に形成されている。エミッタ電極31b及びゲート電極31cはIGBT31の上面(他方の主面)に形成されている。IGBT31は接合材111を介して第1放熱板21の上に積層されている。接合材111としては、例えば、錫系のはんだペースト(錫、銀及び銅等からなる合金を含んでいる)が用いられる。従って、IGBT31のコレクタ電極31aは、第1放熱板21と電気的に接続されている。なお、後述する接合材121、131、142、152及び162も、接合材111と同様の材料からなる。IGBT31のゲート電極31cは、図示しない第1制御端子にボンディングワイヤを介して接続される。ボンディングワイヤは、例えば、アルミニウム線及び金線等でできている。
The
第1スペーサ41は薄板体である。第1スペーサ41の厚さは第1部材11の厚さよりも大きく第1放熱板21の厚さよりも小さい。第1スペーサ41の平面形状は略長方形であり、平面視においてIGBT31よりも小さい。第1スペーサ41は銅及びアルミニウム等の金属の導電体でできている。第1スペーサ41はIGBT31の上面に接合材121を介して積層されている。従って、第1スペーサ41はエミッタ電極31bと電気的に接続されている。
The
第2放熱板52は第1放熱板21と同じ部材である。従って、第2放熱板52は薄板体である。第2放熱板52の厚さは第1放熱板21と略等しい。第2放熱板52の平面形状は略長方形であり、平面視において第1部材11の略半分以下の大きさであり、第1放熱板21と略等しい。第2放熱板52は銅及びアルミニウム等の金属の導電体でできている。第2放熱板52は第1部材11の第1の絶縁体11bの上に積層されている。従って、第1の絶縁体11bの上面と第2放熱板52の下面とは当接している。第1放熱板21と第2放熱板52とは、対向する辺が互いに平行になるように所定の距離を隔てて第1部材11の上に配置されている。
The
第2スペーサ62は第1スペーサ41と同じ部材である。従って、第2スペーサ62は薄板体である。第2スペーサ62の厚さは第1スペーサ41と略等しい。第2スペーサ62の平面形状は略長方形であり、平面視において第1スペーサ41の大きさに略等しい。第2スペーサ62は銅及びアルミニウム等の金属の導電体でできている。第2スペーサ62は第2放熱板52の上に接合材142を介して積層され、第2放熱板52と電気的に接続されている。
The
第2半導体素子72は第1半導体素子31と同じIGBTである。従って、以下、第2半導体素子72をIGBT72と称呼する。IGBT72は薄板体である。IGBT72の厚さはIGBT31の厚さと略等しい。IGBT72の平面形状は略長方形であり、平面視において第2放熱板52よりも小さく、IGBT31と略等しい。IGBT72はシリコンを主とする材料でできている。IGBT72はコレクタ電極72a、エミッタ電極72b及びゲート電極72cを備える。
The
コレクタ電極72aはIGBT72の上面(一方の主面)に形成されている。エミッタ電極72b及びゲート電極72cはIGBT72の下面(他方の主面)に形成されている。IGBT72はエミッタ電極72bに設けられた接合材152を介して第2スペーサ62の上に積層されている。従って、IGBT72のエミッタ電極72bは、第2スペーサ62と電気的に接続されている。IGBT72のゲート電極72cは、図示しない第2制御端子にボンディングワイヤを介して接続される。
The
第3放熱板83は薄板体である。第3放熱板83の厚さは第1部材11の厚さよりも大きく、第1放熱板21及び第2放熱板52と略等しい。第3放熱板83の平面形状は略長方形であり、平面視において第1部材11と同程度か又は第1部材11よりも僅かに小さい。第3放熱板83は銅及びアルミニウム等の金属の導電体でできている。第3放熱板83は第1スペーサ41及びIGBT72の上にそれぞれ接合材131及び接合材162を介して積層され、第1スペーサ41及びIGBT72のコレクタ電極72aと電気的に接続されている。
The third
第2部材92は薄板体である。第2部材92の平面形状は第1部材11と略同一の長方形状を有し、平面視において第3放熱板83よりも僅かに大きい。第2部材92は、第2の金属板92aと第2の絶縁体92bとからなる。第2の金属板92aは銅及びアルミニウム等の金属でできている。第2の絶縁体92bは熱硬化性を有するエポキシ系樹脂又は紫外線硬化性を有するエポキシ系樹脂及びアクリル系樹脂等の材料でできており、熱伝導性のフィラーが添加されている。
The
第2の絶縁体92bは第3放熱板83の上に積層され、第2の絶縁体92bを熱硬化させることによって第3放熱板83の上面83aに接着される。従って、第3放熱板83の上面83aと第2の絶縁体92bの下面とは当接している。第2の金属板92aは第2の絶縁体92bの上に積層され、第2の絶縁体92bを熱硬化させることによって第2の絶縁体92bの上面に接着される。従って、第2の絶縁体92bの上面と第2の金属板92aの下面とは当接している。
The
樹脂100は略直方体形状を有する。樹脂100は熱硬化性を有するエポキシ系樹脂の絶縁性材料でできており、例えば、シリカ及びアルミナ等の無機フィラーを含有している。樹脂100は、第1部材11、第1放熱板21、IGBT31、第1スペーサ41、第2放熱板52、第2スペーサ62、IGBT72、第3放熱板83、接合材111、121、131、142、152及び162を埋設する(封止する)。但し、第1部材11の下面(即ち、第1金属板11aの下面)及び第3放熱板83の上面(83a)は、樹脂100から露出している。換言すると、樹脂100は第1の金属板11aの下面11d及び第3放熱板83の上面83aを露出させ、且つ、第1装置10のうち第2部材92以外の部材を埋設している。
The
以上の構成によって、第1装置10は「両面放熱型」の構造を有する。即ち、IGBT31において発生した熱のうち、一部は、接合材111を介して第1放熱板21に向かい、更に、第1放熱板21から第1の絶縁体11bを通って第1の金属板11aに向かう経路を通って放熱される。残りは、接合材121と第1スペーサ41と接合材131とを介して第3放熱板83に向かい、更に、第3放熱板83から第2の絶縁体92bを通って第2の金属板92aに向かう経路を通って放熱される。一方、IGBT72において発生した熱のうち、一部は、接合材162を介して第3放熱板83に向かい、更に、第3放熱板83から第2の絶縁体92bを通って第2の金属板92aに向かう経路を通って放熱される。残りは、接合材152と第2スペーサ62と接合材142とを介して第2放熱板52に向かい、更に、第2放熱板52から第1の絶縁体11bを通って第1の金属板11aに向かう経路を通って放熱される。
With the above configuration, the
このように、第1放熱板21と第2放熱板52とは所定の距離を隔てて配置され、第1放熱板21と第2放熱板52との間の隙間には樹脂100が充填されている。よって、第1放熱板21と第2放熱板52との間の絶縁性が確保されている。
As described above, the first
なお、図示しないが、第1放熱板21、第2放熱板52及び第3の放熱板83は、図示しない導電部を介して樹脂100の側方から外部に露出している。更に、第1制御端子及び第2制御端子のそれぞれの一部は樹脂100の外部に露出している。これによって、半導体装置10とその外部の回路とを電気的に接続することができるようになっている。
Although not shown, the first
(装置の回路構成)
次に、第1装置10の回路構成について説明する。第1装置10は、ハイブリッド車及び電気自動車等のインバータに適用される。第1装置10を含むインバータ及びその周辺の回路図が図2に示されている。なお、図2において、図1と同一の部分については同一の符号が付されている。
(Circuit configuration of the device)
Next, the circuit configuration of the
図2に示した回路は、蓄電池B1、平滑コンデンサC1、インバータ200及び電動発電機MGにより構成されている。インバータ200は、U相、V相及びW相を有する三相出力インバータであり、図2において、破線によって囲まれた領域として表されている。インバータ200は、半導体素子(IGBT)T1乃至T6と、ダイオードD1乃至D6と、蓄電池B1の正極及び負極とそれぞれ接続される正極端子P1及び負極端子N1と、電動発電機MGと接続される出力端子U1、V1及びW1と、を備える。半導体素子T1乃至T6とダイオードD1乃至D6とは、それぞれ逆並列に接続されている。
The circuit shown in FIG. 2 includes a storage battery B1, a smoothing capacitor C1, an
ダイオードD1が逆並列に接続する半導体素子T1と、ダイオードD2が逆並列に接続する半導体素子T2と、は直列に接続され、インバータ200のU相の回路を構成している。この構成は「レグ」と称呼される。同様に、半導体素子T3及びT4とダイオードD3及びD4とからなる回路はインバータ200のV相の「レグ」を構成し、半導体素子T5及びT6とダイオードD5及びD6とからなる回路はインバータ200のW相の「レグ」を構成している。インバータ200中の1つの半導体素子とその素子に逆並列接続された1つのダイオードは、1つの「アーム」を構成している。半導体素子T1とダイオードD1、半導体素子T3とダイオードD3及び半導体素子T5とダイオードD5からなるそれぞれの回路は「上アーム」と称呼される。半導体素子T2とダイオードD2、半導体素子T4とダイオードD4及び半導体素子T6とダイオードD6からなるそれぞれの回路は「下アーム」と称呼される。
The semiconductor element T1 to which the diode D1 is connected in antiparallel and the semiconductor element T2 to which the diode D2 is connected in antiparallel are connected in series to constitute a U-phase circuit of the
図2において、一点鎖線によって囲まれた領域は、インバータ200を構成する1つの「レグ」のうち半導体素子T1及びT2のみの部分であり、図1に示した半導体装置(第1装置)10に相当する。即ち、半導体素子T1及び半導体素子T2は、それぞれ図1に示したIGBT31及びIGBT72に相当する。
In FIG. 2, a region surrounded by an alternate long and short dash line is a portion of only one of the “legs” included in the
半導体装置(第1装置)10において、IGBT31のコレクタ電極31aは、第1放熱板21を介して「インバータ200の正極端子P1に接続するための正極端子10a」と電気的に接続されている。IGBT31のエミッタ電極31bは、半導体装置(第1装置)10の第3放熱板83と電気的に接続されている。IGBT31のゲート電極31cは、半導体装置(第1装置)10の第1制御端子10bと電気的に接続されている。
In the semiconductor device (first device) 10, the
IGBT72のコレクタ電極72aは、半導体装置(第1装置)10の第3放熱板83と電気的に接続されている。IGBT72のエミッタ電極72bは、第2放熱板52を介して「インバータ200の負極端子N1に接続するための負極端子10c」と電気的に接続されている。IGBT72のゲート電極72cは、半導体装置(第1装置)10の第2制御端子10dと電気的に接続されている。出力端子10eは、半導体装置(第1装置)10の第3放熱板83と電気的に接続されている。
The
このような回路構成を有する半導体装置(第1装置)10において、第1放熱板21、第2放熱板52及び第3放熱板83にはそれぞれ異なる電圧が印加され又は発生する。よって、第1放熱板21、第2放熱板52及び第3放熱板83の間には絶縁性が要求される。特に、図1に示したように、第1放熱板21と第2放熱板52とは隣接しており且つ電位差が大きいので、第1放熱板21と第2放熱板52との間には高い絶縁耐圧が要求される。
In the semiconductor device (first device) 10 having such a circuit configuration, different voltages are applied or generated to the first
上述したように、半導体装置(第1装置)10は樹脂100によって封止されている。よって、第1放熱板21と第2放熱板52との間には樹脂100が充たされており初期の絶縁耐圧は確保されている。しかしながら、半導体装置(第1装置)10の正極端子10a及び負極端子10cに電圧が印加されると、第1放熱板21と第2放熱板52との間において電界が発生し、イオンマイグレーションによる絶縁耐圧の低下が起こり得る。イオンマイグレーションは、電極(即ち、第1放熱板21及び第2放熱板52)の吸湿量が高いほど進行し易い。
As described above, the semiconductor device (first device) 10 is sealed with the
これに対し、第1装置10において、第1放熱板21及び第2放熱板52は、これらが当接する第1部材11と樹脂100とによって封止されている。後述するように、第1装置10の製造過程において、第1放熱板21及び第2放熱板52は、高温状態にて(水分が蒸発した状態にて)第1部材11と樹脂100とによって封止される。よって、第1放熱板21及び第2放熱板52の表面への水分の付着が抑えられる。更に、第1放熱板21及び第2放熱板52はその製造後においても大気に曝されることがない。従って、第1装置10の使用中においても、第1放熱板21及び第2放熱板52の表面への水分の付着が抑えられる。
On the other hand, in the
その結果、第1放熱板21と第2放熱板52との間に発生し得るイオンマイグレーションの影響を抑えることができる。言い換えると、第1装置10は、第1放熱板21及び第2放熱板52の表面が樹脂100から露出し大気中に曝されるような構成の装置と比べた場合、イオンマイグレーションの影響を小さくすることができる。
As a result, the influence of ion migration that can occur between the
(製造方法)
次に、第1装置10の製造方法について図3乃至図6を参照しながら説明する。なお、図3乃至図6において、図1と同一の部分については、同一符号が付され、その説明は省略される場合がある。
(Production method)
Next, a method for manufacturing the
第1装置10の製造工程は、以下の4つの工程に大別される。
(1)第1装置10を構成する部材を積層して「積層体」を形成する「積層体形成工程」
(2)積層体を樹脂100でモールドすることによって「モールド体」を成形する「モールド工程」
(3)第3放熱板83の主面83aが「モールド体」から露出するように「モールド体」を切削する「切削工程」
(4)第3放熱板83の主面83aに対し第2部材92を固定する「固定工程」
以下、各工程について説明する。
The manufacturing process of the
(1) “Laminate Forming Process” in which members constituting the
(2) “Molding process” for forming a “molded body” by molding the laminate with the
(3) “Cutting step” of cutting the “mold body” such that the
(4) “Fixing process” for fixing the
Hereinafter, each step will be described.
(1)積層体形成工程
積層体形成工程においては、先ず、図3(A)に示したように、第1放熱板21の上面(一方の主面)とIGBT31の下面(一方の主面)31dに形成されているコレクタ電極31aとを接合材111を介して物理的且つ電気的に接続する。更に、IGBT31の上面(他方の主面)31eに形成されているエミッタ電極31bと第1スペーサ41の下面(一方の主面)とを接合材121を介して物理的且つ電気的に接続する。加えて、IGBT31の上面(他方の主面)31eに形成されているゲート電極31cに図示しないボンディングワイヤを接続する。このように構成された構造体は「第1構造体S1」と称呼される。
(1) Laminate Forming Step In the laminate forming step, first, as shown in FIG. 3A, the upper surface (one main surface) of the first
次に、図3(B)に示したように、第3放熱板83の上面(一方の主面)とIGBT72の下面(一方の主面)72dに形成されているコレクタ電極72aとを接合材162を介して物理的且つ電気的に接続する。更に、IGBT72の上面(他方の主面)72eに形成されているエミッタ電極72bと第2スペーサ62の下面(一方の主面)とを接合材152を介して物理的且つ電気的に接続する。加えて、IGBT72の上面(他方の主面)72eに形成されているゲート電極72cに図示しないボンディングワイヤを接続する。このように構成された構造体は「第2構造体S2」と称呼される。
Next, as shown in FIG. 3B, the upper surface (one main surface) of the third
続いて、図3(C)及び(D)に示したように、第1の金属板11aの上面(一方の主面)に第1の絶縁体11bを当接して配設し、第1部材11を形成する。更に、第1部材11の上面(一方の主面)11cに第1構造体S1の下面(一方の主面)及び第2放熱板52の下面(一方の主面)を当接して配設する。加えて、第2構造体S2を上下反転した後、第2構造体S2と、第1構造体S1の第1スペーサ41の上面(他方の主面)及び第2放熱板52の上面(他方の主面)と、をそれぞれ接合材131及び接合材142を介して物理的且つ電気的に接続する。このようにして、図3(D)に示すような「積層体L1」が形成される。
Subsequently, as shown in FIGS. 3C and 3D, the
(2)モールド工程
モールド工程においては、先ず、図4(A)に示したように、上金型310と下金型320とからなる成形金型300に積層体L1を収容する。この場合、積層体L1を、第1部材11の第2主面11dが下金型320に形成されている成形面321と当接するように成形金型300に収容する。
(2) Molding Process In the molding process, first, as shown in FIG. 4A, the laminate L1 is accommodated in a molding die 300 composed of an
図4(B)に示したように、積層体L1を収容し、上金型310の面311と下金型320の面322を当接させた状態にて成形金型300の型締めを行う。このとき、成形金型300によって囲まれた空間はキャビティ330と称呼される。積層体L1の上部、即ち、第3放熱板83の主面83aと上金型の内壁面312との間には空間が設けられる。
As shown in FIG. 4B, the
次に、図4(C)に示したように、成形金型300の温度を上昇させるとともにキャビティ330内に、上金型310の「上部」に設けられた射出ゲート340から常温において液体状の樹脂100を注入する。樹脂100には、エポキシ系の熱硬化性樹脂を基材とする樹脂を用いる。樹脂100の硬化温度は約180℃であるので、成形金型300の温度を約180℃以上に設定する。射出ゲート340からキャビティ330内に液体状の樹脂100を充填していくと、積層体L1は、キャビティ330内に発生するモールド成形圧によって下金型320の成形面321に押し付けられる。よって、第1の絶縁体11bと第1放熱板21及び第2放熱板52とは密着した状態にて固定される。更に、モールド成形圧によって第1部材11の第2主面11dと成形面321とは密着するので、第2主面11dは樹脂100に埋没しない。樹脂100の注入は積層体L1の上部、即ち、第3放熱板83の主面83aが樹脂100に完全に埋没するまで行われる。
Next, as shown in FIG. 4 (C), the temperature of the molding die 300 is raised, and the liquid 330 at a normal temperature is injected into the
樹脂100が硬化した後、成形金型300を冷却して、図4(D)に示したように、モールド体M1を成形金型300から取り出す。このように、第1部材11の第2主面11dが露出しつつ積層体L1が樹脂100に埋設されたモールド体M1が成形される。
After the
(3)切削工程
切削工程においては、先ず、図5(A)に示したように、モールド体M1の第1部材11の第2主面11dが固定台400に当接するように、モールド体M1を設置し、図示しない治具で保持する。次に、モールド体M1の、第1部材11の第2主面11dとは反対側の主面M1aに切削工具410を当接させる。切削工具410を主面M1aに当接させるとともに矢印A1で示した方向に移動させることによって主面M1aを切削する。このようにして、第3放熱板83の主面83aが露出するまでモールド体M1の切削を行う。
(3) Cutting Process In the cutting process, first, as shown in FIG. 5A, the mold body M1 so that the second
切削完了後は、図5(B)に示したように、第3放熱板83の主面83aが露出したモールド体M1’が形成される。切削完了後のモールド体M1’の切削された主面をM1’aと称呼する。尚、第3放熱板83の主面83a上に樹脂100の残渣が残らないように、第3放熱板83の主面83aが露出した後、更に所定の量だけ切削を行ってもよい。更に、図示しないが、切削工具410による切削の後にエッチング及び研磨等によって、切削された面M1’aを平滑にしてもよい。
After completion of the cutting, as shown in FIG. 5 (B), a molded body M1 'in which the
(4)固定工程
固定工程においては、図6(A)に示したように、先ず、第2の絶縁体92bと第2の金属板92aとによって構成される第2部材92を、第2の絶縁体92bがモールド体M1’の主面M1’a(83a)と当接するように配設する。第2の絶縁体92bは、熱伝導性を有するフィラーが添加されたエポキシ系の熱硬化性樹脂によって構成される。
(4) Fixing Step In the fixing step, as shown in FIG. 6A, first, the
次に、図6(B)に示したように、モールド体M1’の第1部材11の第2主面11dが固定台500に当接するようにモールド体M1’を設置する。第2部材92のモールド体M1’の主面M1’aと当接する面とは反対側の面に熱プレス機のヘッド510を所定の圧力にて押し当てつつ所定の熱量を所定の期間にわたって第2部材92に付与する。
Next, as illustrated in FIG. 6B, the mold body M <b> 1 ′ is installed so that the second
図6(C)に示したように、第2の絶縁体92bが硬化することによって第2部材92がモールド体M1’に固定される。以上の工程を実施することによって、半導体装置10が完成する。
As shown in FIG. 6C, the
<第1実施形態の総括>
本発明による半導体装置10の製造方法は、積層体L1を形成する積層体形成工程と、前記積層体L1を樹脂100でモールドしてモールド体M1を成形するモールド工程と、前記モールド体M1を切削する切削工程と、前記切削工程にて切削されたモールド体M1’に板状の部材を固定する固定工程と、を有する。
<Overview of the first embodiment>
The manufacturing method of the
前記積層体形成工程によって形成される積層体L1は、第1の絶縁体11bを含む板状の第1部材11と、前記第1部材11の第1主面11cに配設される第1放熱板21と、前記第1部材11の第1主面11cに配設される第2放熱板52と、前記第1放熱板21及び前記第2放熱板52の前記第1部材11とは反対側に配設される第3の放熱板83を備える。
The laminated body L1 formed by the laminated body forming step includes a plate-like
更に、前記積層体L1は、前記第1放熱板21と前記第3放熱板83との間に配設されるとともに前記第1放熱板21と対向する面に形成された電極(コレクタ電極31a)が前記第1放熱板21と電気的に接続され且つ前記第3放熱板83と対向する面に形成された電極(エミッタ電極31b)が前記第3放熱板83と電気的に接続される第1半導体素子31を備える。
Furthermore, the laminated body L1 is disposed between the first
加えて、前記積層体L1は、前記第2放熱板52と前記第3放熱板83との間に配設されるとともに前記第2放熱板52と対向する面に形成された電極(エミッタ電極72b)が前記第2放熱板52と電気的に接続され且つ前記第3放熱板83と対向する面に形成された電極(コレクタ電極72a)が前記第3放熱板83と電気的に接続される第2半導体素子72を備える。
In addition, the laminate L1 is disposed between the second
前記モールド工程は、前記積層体L1を前記第1部材11の第2主面11dが成形金型300の成形面321と当接するように同成形金型内(キャビティ330)に収容し、樹脂100を同成形金型内(キャビティ330)に供給する。
前記第1部材11の前記第2主面11dが露出しつつ前記積層体L1が樹脂100に埋設されるように樹脂100でモールドすることによってモールド体M1を成形する。
In the molding step, the laminate L1 is accommodated in the molding die (cavity 330) such that the second
The mold body M1 is formed by molding with the
前記切削工程は、前記モールド体M1の、前記第1部材11の第2主面11dとは反対側の面M1aに、前記第3放熱板83の一対の主面のうちの前記第1及び第2半導体素子(31及び72)とは反対側の主面83aが露出するように、前記モールド体M1を切削する。
In the cutting step, the first and second of the pair of main surfaces of the third
前記固定工程は、前記第3放熱板83の前記露出させられた主面83a(M1’a)に対し第2の絶縁体92bを含む板状の第2部材92を固定する。
In the fixing step, the plate-like
<第1実施形態の効果>
このように、本発明の実施形態に係る製造方法において、モールド体M1が成形された後にモールド体M1の上面が切削される。従って、モールド工程にて使用する成形金型300の寸法設計においては、積層体L1の厚さのバラツキ(積層公差)を考慮する必要がない。つまり、積層公差を吸収するために絶縁体(第1の絶縁体11b)を必要以上に厚くする必要がない。
<Effects of First Embodiment>
Thus, in the manufacturing method according to the embodiment of the present invention, the upper surface of the mold body M1 is cut after the mold body M1 is molded. Therefore, in the dimension design of the molding die 300 used in the molding process, it is not necessary to consider the thickness variation (lamination tolerance) of the laminate L1. That is, it is not necessary to make the insulator (
即ち、本製造方法によれば、第1の絶縁体11bは絶縁性を担保するのに必要十分な厚さがあればよく、絶縁体の厚さ増加による放熱性能の低下を抑えることができる。更に、本製造方法によれば、第1の絶縁体11bはモールド工程において応力緩和のために変形する必要がない。従って、第1の絶縁体11bへの熱伝導性を有するフィラーの添加量を多くして第1の絶縁体11bの熱抵抗を低下させることができる。
That is, according to the present manufacturing method, the
従って、本発明に係る製造方法によれば、その厚さが小さくされるとともに放熱性能が向上された半導体装置を製造することができる。 Therefore, according to the manufacturing method of the present invention, it is possible to manufacture a semiconductor device having a reduced thickness and improved heat dissipation performance.
<第1実施形態の変形例>
次に、本発明の第1実施形態の変形例に係る半導体装置を説明する。
<Modification of First Embodiment>
Next, a semiconductor device according to a modification of the first embodiment of the present invention will be described.
図2を参照しながら説明したように、半導体素子T1、T3及びT5は、それぞれインバータ200の「上アーム」の一部を構成する。半導体素子T1、T3及びT5は、各々のコレクタが並列に接続されるとともに各々のエミッタがインバータ200の各相の出力U1、V1及びW1と接続される。一方、半導体素子T2、T4及びT6は、それぞれインバータ200の「下アーム」の一部を構成する。半導体素子T2、T4及びT6は、各々のコレクタがインバータ200の各相の出力U1、V1及びW1と接続されるとともに各々のエミッタが並列に接続される。
As described with reference to FIG. 2, the semiconductor elements T <b> 1, T <b> 3, and T <b> 5 each constitute a part of the “upper arm” of the
図2において二点鎖線にて囲まれた部分、即ち、半導体素子T3及びT5にて構成された部分は、三相の「上アーム」のうちの二相(V相及びW相)の「上アーム」の一部(ダイオードを除く部分)を構成する半導体装置101である。三点鎖線にて囲まれた部分、即ち、半導体素子T1、T3及びT5にて構成された部分は、三相の「上アーム」の一部(ダイオードを除く部分)を構成する半導体装置102である。一点二短鎖線にて囲まれた部分、即ち、半導体素子T2、T4及びT6にて構成された部分は、三相の「下アーム」の一部(ダイオードを除く部分)を構成する半導体装置103である。
In FIG. 2, the portion surrounded by the two-dot chain line, that is, the portion constituted by the semiconductor elements T3 and T5 is “upper” of two phases (V phase and W phase) of the three-phase “upper arms”. This is a
以下、半導体装置101、102及び103の断面構造について図7を参照して例示する。
Hereinafter, cross-sectional structures of the
(1)二相の上アーム
図7(A)に示した半導体装置101は、インバータ200の三相の上アームのうち二相の上アームに係る半導体装置である。半導体装置101は、第1部材11、第1放熱板21、IGBT31、第1スペーサ41、第2放熱板52、第2スペーサ62、IGBT72、第3放熱板83、第2部材92及び樹脂100を備えている。
(1) Two-Phase Upper Arm
半導体装置101はIGBT31及び第1スペーサ41の積層順が上下逆転している点においてのみ第1装置10と異なっている。以下、その相違点について説明する。半導体装置101において、IGBT31はコレクタ電極31aを上面に、エミッタ電極31b及びゲート電極31cを下面にして配設される。コレクタ電極31aは接合材111を介して第3放熱板83と物理的且つ電気的に接続される。エミッタ電極31bは接合材121を介して第1スペーサ41の上面と物理的且つ電気的に接続される。第1スペーサ41の下面は接合材131を介して第1放熱板21の上面と物理的且つ電気的に接続される。
The
即ち、半導体装置101において、第1放熱板21、第1スペーサ41及びIGBT31を含む構造体と、第2放熱板52、第2スペーサ62及びIGBT72を含む構造体と、は同じ積層構造を有する。換言すると、半導体装置101において、第1部材11と第3放熱板83との間に積層されている2つの並列した構造体(放熱板、スペーサ及びIGBTからなる構造体)は同一のものである。
That is, in the
このように、半導体装置101はIGBT31のコレクタ電極31aとIGBT72のコレクタ電極72aとが電気的に接続された回路を構成する。
Thus, the
(2)三相の上アーム
図7(B)に示した半導体装置102は、インバータ200の三相の上アームに係る半導体装置である。半導体装置102は第3部材11’、第1放熱板21、IGBT31、第1スペーサ41、第2放熱板52、第4放熱板53、第2スペーサ62、第3スペーサ63、IGBT72、IGBT73、第5放熱板83’、第4部材92’及び樹脂100を備えている。
(2) Three-Phase Upper Arm The
半導体装置102は、半導体装置101において並列した2つの構造体を、更にもう1つ並列に増設した構成となっている。
The
なお、第3部材11’は平面視において第1部材11よりも長辺が略1.5倍長くなっているほかは、第1部材11と同じである。第4放熱板53は第1放熱板21及び第2放熱板52と同じである。第3スペーサ63は第1スペーサ41及び第2スペーサ62と同じである。IGBT73はIGBT31及びIGBT72と同じである。第5放熱板83’は平面視において第3放熱板83よりも長辺が略1.5倍長くなっているほかは、第3放熱板83と同じである。第4部材92’は平面視において第2部材92よりも長編が略1.5倍長くなっているほかは、第2部材92と同じである。樹脂100’は樹脂100と同様の熱硬化性を有するエポキシ系樹脂の材料でできている。
The
このように、半導体装置102はIGBT31のコレクタ電極31aとIGBT72のコレクタ電極72aとIGBT73のコレクタ電極73aとが電気的に接続された回路を構成する。
Thus, the
(3)三相の下アーム
図7(C)に示した半導体装置103は、インバータ200の三相の下アームに係る半導体装置である。3つの第1構造体S1を第3部材11’の上面(一方の主面上)に所定の間隔をおいて並列に配設し、3つの第1構造体S1の第3部材11’とは反対側に、第5放熱板83’を配設した構成である。3つの第1構造体S1の上面は、いずれも導電性の接合材を介して第5放熱板83’に物理的且つ電気的に接続されている。
(3) Three-Phase Lower Arm The
なお、半導体装置101乃至103は、第1装置10と同様の方法にて製造される。即ち、半導体装置101を例にすれば、第1部材11、第1放熱板21、IGBT31、第1スペーサ41、第2放熱板52、第2スペーサ62、IGBT72、第3放熱板83、接合材111、121、131、142、152及び162が樹脂モールドによって樹脂100に埋設される。その後、成形されたモールド体の上面が切削され第3放熱板83の上面が露出させられ、その面の上に第2部材92が接着固定されて、半導体装置101が形成される。
The
<その他の変形例>
図7(D)に示した半導体装置104は、第1の金属板11a及び第2の金属板92aを含んでいないことのみが第1装置10と異なる半導体装置である。この構成によって、金属板、ヒートシンク及び放熱フィン等の放熱体を、半導体装置の用途に合わせてユーザが選択できるようになっている。なお、このような構成は、第1装置10に限らず、半導体装置101乃至半導体装置103においても適用可能である。
<Other variations>
The
次に、本発明の第1実施形態の更に別の変形例に係る半導体装置について図8を参照して説明する。 Next, a semiconductor device according to still another modification of the first embodiment of the present invention will be described with reference to FIG.
図8(A)に示した半導体装置1001は、第1装置10において第1の金属板11aが放熱フィン付きの第1の金属板11afに変更された半導体装置である。
A
図8(B)に示した半導体装置1002は、第1装置10において第1の金属板11aが放熱フィン付きの第1の金属板11afに変更されるとともに第2の金属板92aが放熱フィン付きの第2の金属板92afに変更された半導体装置である。
In the
図8(C)に示した半導体装置1031は、半導体装置103において第1の金属板11aよりも面積の広い第3の金属板11’aが放熱フィン付きの第3の金属板11’afに変更された半導体装置である。
In the
図8(D)に示した半導体装置1032は、半導体装置103において第3の金属板11’aが放熱フィン付きの第3の金属板11’afに変更されるとともに第2の金属板92aよりも面積の広い第4の金属板92’aが放熱フィン付きの第4の金属板92’afに変更された半導体装置である。
In the
例えば、半導体装置1002において、IGBT31及びIGBT72にて発生した熱の一部は、それぞれ第1の放熱板21及び第2の放熱板52を通り、更に第1部材11へと向かう放熱経路を通って放熱フィン付きの第1の金属板11afに到達する。そして、その熱は金属板11afから空間へと放出される。IGBT31及びIGBT72にて発生した熱の残りは、第3の放熱板83を通り、第2部材92へと向かう放熱経路を通って、放熱フィン付の第2の金属板92afに到達し、第2の金属板92afから空間へと放出される。よって、本実施形態によれば、両面から放熱フィンによって効率よく放熱することができる半導体装置を実現することができる。
For example, in the
例えば、半導体装置1002は、上述した「モールド工程」において、下金型320の成形面321を、第1の放熱フィン付きの金属部材11afが適合するように変更することによって、第1実施形態と同様に半導体装置をモールド成形することができる。更に、上述した「固定工程」において、熱プレス機のヘッド510を第2の放熱フィン付きの金属部材92afに押し当てることによって、第1実施形態と同様に金属部材と絶縁体を固定することができる。よって、本実施形態によれば、放熱フィン付きの両面放熱型半導体装置を容易に製造することができる。
For example, the
本発明は上記実施形態に限定されることはなく、本発明の範囲内において種々の変形例を採用することができる。例えば、半導体装置10において、半導体素子31及び半導体素子72はIGBTに限ることはなく、パワーMOSFET、MOSFET、バイポーラトランジスタ及びダイオード等であってもよいし、半導体素子とダイオードとの組合せであってもよい。
The present invention is not limited to the above embodiment, and various modifications can be employed within the scope of the present invention. For example, in the
第2実施形態の説明における回路構成以外にも各種回路構成が考えられる。例えば、半導体装置は下アーム2個分の構成であってもよい。 Various circuit configurations other than the circuit configuration in the description of the second embodiment are conceivable. For example, the semiconductor device may have a configuration corresponding to two lower arms.
更に、半導体素子としてダイオードを採用した構造体の場合、ダイオードへのワイヤのボンディングが不要である。よって、ダイオードの場合、構造体にワイヤをボンディングしてから構造体を上下反転する工程を省くことができる。従って、本発明の製造方法においては、構造体を上下反転する工程を省き、第1部材11から部材を上方に積層していく方法がとられてもよい。
Further, in the case of a structure that employs a diode as a semiconductor element, it is not necessary to bond a wire to the diode. Therefore, in the case of a diode, the step of turning the structure upside down after bonding the wire to the structure can be omitted. Therefore, in the manufacturing method of the present invention, a method of stacking the members upward from the
上述したように、接合材111、121、131、142、152及び162は、錫系のはんだペーストであるが、錫・鉛系のはんだペーストであってもよく、ビスマス及びインジウム等を含有した「低融点はんだ」であってもよい。又、はんだペーストに限らず、はんだ箔及び導電性接着材であってもよい。
As described above, the
10…半導体装置、11…第1部材、11b…第1の絶縁体、21…第1放熱板、31…第1半導体素子、41…第1スペーサ、52…第2放熱板、62…第2スペーサ、72…第2半導体素子、83…第3放熱板、92…第2部材、92b…第2の絶縁体、100…樹脂、200…インバータ、300…成形金型。
DESCRIPTION OF
Claims (2)
前記積層体を前記第1部材の第2主面が成形金型の成形面と当接するように同成形金型内に収容し、樹脂を同成形金型内に供給し、前記第1部材の前記第2主面が露出しつつ前記積層体が樹脂に埋設されるように樹脂でモールドすることによってモールド体を成形するモールド工程と、
前記モールド体の、前記第1部材の前記第2主面とは反対側の面に、前記第3放熱板の一対の主面のうちの前記第1及び第2半導体素子とは反対側の主面が露出するように、前記モールド体を切削する切削工程と、
前記第3放熱板の前記露出させられた主面に対し第2の絶縁体を含む板状の第2部材を固定する固定工程と、
を有する半導体装置の製造方法。 A plate-shaped first member including a first insulator, a first heat radiating plate disposed on the first main surface of the first member, and disposed on the first main surface of the first member. A second heat radiating plate, a third heat radiating plate disposed on the opposite side of the first heat radiating plate and the first heat radiating plate from the first member, and the first heat radiating plate and the third heat radiating plate. An electrode disposed on the surface facing the first heat sink is electrically connected to the first heat sink and formed on a surface facing the third heat sink. A first semiconductor element electrically connected to the third heat sink; and a first semiconductor element disposed between the second heat sink and the third heat sink and formed on a surface facing the second heat sink. An electrode electrically connected to the second heat radiating plate and an electrode formed on a surface facing the third heat radiating plate is electrically connected to the third heat radiating plate. A stack forming step of forming a laminated body having a semiconductor element, a,
The laminated body is accommodated in the molding die so that the second main surface of the first member is in contact with the molding surface of the molding die, resin is supplied into the molding die, and the first member A molding step of molding the molded body by molding with a resin so that the laminated body is embedded in the resin while the second main surface is exposed;
A main surface of the mold body opposite to the second main surface of the first member is opposite to the first and second semiconductor elements of the pair of main surfaces of the third heat radiating plate. A cutting step of cutting the mold body such that the surface is exposed;
A fixing step of fixing a plate-like second member including a second insulator to the exposed main surface of the third heat sink;
A method for manufacturing a semiconductor device comprising:
前記第1部材の第1主面に配設される第1放熱板と、
前記第1部材の前記第1主面に配設される第2放熱板と、
前記第1放熱板及び前記第2放熱板の前記第1部材とは反対側に配設される第3放熱板と、
前記第1放熱板と前記第3放熱板との間に配設されるとともに前記第1放熱板と対向する面に形成された電極が前記第1放熱板と電気的に接続され且つ前記第3放熱板と対向する面に形成された電極が前記第3放熱板と電気的に接続される第1半導体素子と、
前記第2放熱板と前記第3放熱板との間に配設されるとともに前記第2放熱板と対向する面に形成された電極が前記第2放熱板と電気的に接続され且つ前記第3放熱板と対向する面に形成された電極が前記第3放熱板と電気的に接続される第2半導体素子と、
を含む積層体を備える半導体装置であって、
前記第1部材の第2主面が露出するとともに、前記第3放熱板の一対の主面のうちの前記第1及び第2半導体素子とは反対側の主面が露出するように、前記積層体を埋設する樹脂と、
前記第3放熱板の前記露出させられた面に固定された第2の絶縁体を含む板状の第2部材と、
を備える半導体装置。
A plate-like first member including a first insulator;
A first heat radiating plate disposed on a first main surface of the first member;
A second heat radiating plate disposed on the first main surface of the first member;
A third heat sink disposed on the opposite side of the first heat sink and the first member of the second heat sink;
An electrode disposed between the first heat radiating plate and the third heat radiating plate and formed on a surface facing the first heat radiating plate is electrically connected to the first heat radiating plate and the third heat radiating plate. A first semiconductor element in which an electrode formed on a surface facing the heat sink is electrically connected to the third heat sink;
An electrode disposed between the second heat radiating plate and the third heat radiating plate and formed on a surface facing the second heat radiating plate is electrically connected to the second heat radiating plate and the third heat radiating plate. A second semiconductor element in which an electrode formed on a surface facing the heat sink is electrically connected to the third heat sink;
A semiconductor device comprising a laminate including:
The stacked layer is formed so that the second main surface of the first member is exposed and the main surface of the pair of main surfaces of the third heat radiating plate opposite to the first and second semiconductor elements is exposed. A resin that embeds the body;
A plate-like second member including a second insulator fixed to the exposed surface of the third heat sink;
A semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014160381A JP2016039206A (en) | 2014-08-06 | 2014-08-06 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014160381A JP2016039206A (en) | 2014-08-06 | 2014-08-06 | Semiconductor device manufacturing method and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016039206A true JP2016039206A (en) | 2016-03-22 |
Family
ID=55530063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014160381A Pending JP2016039206A (en) | 2014-08-06 | 2014-08-06 | Semiconductor device manufacturing method and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016039206A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017199723A1 (en) * | 2016-05-20 | 2017-11-23 | 株式会社デンソー | Semiconductor device |
JP2019129204A (en) * | 2018-01-23 | 2019-08-01 | トヨタ自動車株式会社 | Semiconductor device manufacturing method |
WO2019182216A1 (en) * | 2018-03-20 | 2019-09-26 | 엘지전자 주식회사 | Double-sided cooling type power module and manufacturing method therefor |
WO2021149452A1 (en) * | 2020-01-21 | 2021-07-29 | ローム株式会社 | Semiconductor device |
-
2014
- 2014-08-06 JP JP2014160381A patent/JP2016039206A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017199723A1 (en) * | 2016-05-20 | 2017-11-23 | 株式会社デンソー | Semiconductor device |
JP2017208498A (en) * | 2016-05-20 | 2017-11-24 | 株式会社デンソー | Semiconductor device |
CN109417066A (en) * | 2016-05-20 | 2019-03-01 | 株式会社电装 | Semiconductor device |
CN109417066B (en) * | 2016-05-20 | 2022-03-08 | 株式会社电装 | Semiconductor device with a plurality of semiconductor chips |
JP2019129204A (en) * | 2018-01-23 | 2019-08-01 | トヨタ自動車株式会社 | Semiconductor device manufacturing method |
WO2019182216A1 (en) * | 2018-03-20 | 2019-09-26 | 엘지전자 주식회사 | Double-sided cooling type power module and manufacturing method therefor |
CN111903049A (en) * | 2018-03-20 | 2020-11-06 | Lg电子株式会社 | Double-sided cooling type power module and manufacturing method thereof |
JP2021516869A (en) * | 2018-03-20 | 2021-07-08 | エルジー エレクトロニクス インコーポレイティド | Double-sided cooling type power module and its manufacturing method |
JP7204770B2 (en) | 2018-03-20 | 2023-01-16 | エルジー エレクトロニクス インコーポレイティド | Double-sided cooling power module and manufacturing method thereof |
US11810887B2 (en) | 2018-03-20 | 2023-11-07 | Lg Electronics Inc. | Double-sided cooling type power module and manufacturing method therefor |
CN111903049B (en) * | 2018-03-20 | 2024-04-23 | Lg电子株式会社 | Double-sided cooling type power module and manufacturing method thereof |
WO2021149452A1 (en) * | 2020-01-21 | 2021-07-29 | ローム株式会社 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6344215B2 (en) | Semiconductor device and power module | |
JP5067267B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP5351107B2 (en) | Capacitor cooling structure and inverter device | |
EP3026701B1 (en) | Power module and manufacturing method thereof | |
JP5811072B2 (en) | Power module | |
CN111095537B (en) | Semiconductor device and power conversion device provided with same | |
WO2015012181A1 (en) | Power module and manufacturing method thereof | |
JP2015099846A (en) | Semiconductor device, and method of manufacturing the same | |
JPWO2016084180A1 (en) | Semiconductor module and semiconductor drive device | |
JP7155748B2 (en) | semiconductor equipment | |
JP2016039206A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2021141275A (en) | Electrical circuit body, power conversion device, and electrical circuit body manufacturing method | |
JPWO2020174584A1 (en) | Semiconductor devices, semiconductor device manufacturing methods and power conversion devices | |
JP7268563B2 (en) | semiconductor equipment | |
CN104217966A (en) | Power module comprising two substrates and method of manufacturing the same | |
JP2012151342A (en) | Semiconductor device | |
JP2013125889A (en) | Semiconductor device | |
JP2011018736A (en) | Semiconductor device | |
JP2008300627A (en) | Semiconductor device | |
WO2012046578A1 (en) | Semiconductor device and method of producing semiconductor device | |
JP6401444B2 (en) | Power module and manufacturing method thereof | |
JP2019140398A (en) | Power module and method for manufacturing the same | |
JP2015076441A5 (en) | ||
JP5840933B2 (en) | Semiconductor device | |
JP7019024B2 (en) | Semiconductor equipment and power conversion equipment |