JP6401444B2 - Power module and manufacturing method thereof - Google Patents
Power module and manufacturing method thereof Download PDFInfo
- Publication number
- JP6401444B2 JP6401444B2 JP2013210220A JP2013210220A JP6401444B2 JP 6401444 B2 JP6401444 B2 JP 6401444B2 JP 2013210220 A JP2013210220 A JP 2013210220A JP 2013210220 A JP2013210220 A JP 2013210220A JP 6401444 B2 JP6401444 B2 JP 6401444B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- power module
- resin
- plate
- module according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、パワーモジュールおよびその製造方法に関し、特に金属ベースが分割可能でかつ構造が簡単で、製造が容易かつ製造時の信頼性が高いパワーモジュールおよびその製造方法に関する。 The present invention relates to a power module and a manufacturing method thereof, and more particularly, to a power module and a manufacturing method thereof, in which a metal base can be divided, the structure is simple, the manufacturing is easy, and the manufacturing reliability is high.
従来、絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)のような半導体デバイスを含むパワーチップがリードフレーム上に搭載され、系全体が樹脂でモールドされたパワーモジュールが知られている(例えば、特許文献1および特許文献2参照。)。動作状態において、半導体デバイスは発熱するため、リードフレームの裏面に絶縁層を介してヒートシンクを配置し、半導体デバイスを冷却するのが一般的である。 Conventionally, a power module in which a power chip including a semiconductor device such as an insulated gate bipolar transistor (IGBT) is mounted on a lead frame and the entire system is molded with a resin is known (for example, a patent) Reference 1 and Patent Reference 2). Since the semiconductor device generates heat in the operating state, it is common to cool the semiconductor device by disposing a heat sink via an insulating layer on the back surface of the lead frame.
本発明の目的は、金属ベースが分割可能でかつ構造が簡単で、製造が容易かつ製造時の信頼性が高いパワーモジュールおよびその製造方法を提供することにある。 An object of the present invention is to provide a power module that can divide a metal base, has a simple structure, is easy to manufacture, and has high reliability at the time of manufacturing, and a manufacturing method thereof.
本発明の一態様によれば、互いに対向する辺を有するそれぞれ第1金属板および第2金属板と、前記第1金属板上に配置されて動作時に発熱する半導体デバイスと、前記半導体デバイスの表面に形成された電極と前記第2金属板とを電気的に接続するボンディングワイヤと、前記第1金属板と前記第2金属板との互いに対向する前記辺の間を前記ボンディングワイヤの接続方向と平行する方向に沿って接続し、前記ボンディングワイヤの前記接続方向の前記第1金属板および前記第2金属板の動きを制限する樹脂接続板とを備え、前記樹脂接続板は、前記第1金属板および前記第2金属板にそれぞれ対向して重なる面の前記第1金属板および前記第2金属板側に凸状の突起部を備え、前記第1金属板および前記第2金属板は、前記樹脂接続板に対向して重なる面であって前記半導体デバイスが配置される面に前記突起部に嵌合する凹部または貫通孔をそれぞれに備え、前記突起部は、前記樹脂接続板の両端部から所定の長さだけ内側にそれぞれ形成されるパワーモジュールが提供される。 According to one aspect of the present invention, a first metal plate and a second metal plate each having opposite sides, a semiconductor device disposed on the first metal plate and generating heat during operation, and a surface of the semiconductor device A bonding wire that electrically connects the electrode formed on the second metal plate and a connection direction of the bonding wire between the opposing sides of the first metal plate and the second metal plate. A resin connection plate that is connected along a parallel direction and restricts movement of the first metal plate and the second metal plate in the connection direction of the bonding wire, and the resin connection plate includes the first metal plate. The first metal plate and the second metal plate are provided with convex protrusions on the side of the first metal plate and the second metal plate that face and overlap the plate and the second metal plate, respectively. Resin connection board Oppositely overlapping surfaces, each having a recess or a through hole that fits into the protrusion on the surface on which the semiconductor device is disposed, and the protrusion has a predetermined length from both ends of the resin connection plate power module that will be formed respectively on the inner side only is provided.
本発明の他の態様によれば、互いに対向する辺を有する第1金属板および第2金属板を形成する工程と、前記第1金属板の表面上にはんだを介して、動作時に発熱する半導体デバイスを配置する工程と、樹脂接続板を用いて、前記第1金属板と前記第2金属板とを接続する工程と、前記半導体デバイスの表面に形成された電極と前記第2金属板とをボンディングワイヤを介して電気的に接続する工程と、前記第1金属板および前記第2金属板、前記半導体デバイス、前記ボンディングワイヤ、前記樹脂接続板をモールド樹脂を用いてモールディングする工程と、前記第1金属板および前記第2金属板の裏面上に、絶縁層を配置する工程とを有し、前記樹脂接続板は、前記第1金属板と前記第2金属板との互いに対向する前記辺の間を前記ボンディングワイヤの接続方向と平行する方向に沿って接続され、前記ボンディングワイヤの前記接続方向の前記第1金属板および前記第2金属板の動きを制限するように配置され、前記樹脂接続板は、前記第1金属板および前記第2金属板にそれぞれ対向して重なる面の前記第1金属板および前記第2金属板側に凸状の突起部を備え、前記第1金属板および前記第2金属板は、前記樹脂接続板に対向して重なる面であって前記半導体デバイスが配置される面に前記突起部に嵌合する凹部または貫通孔をそれぞれ備え、前記突起部は、前記樹脂接続板の両端部から所定の長さだけ内側にそれぞれ形成され、前記樹脂接続板を用いて前記第1金属板と前記第2金属板とを接続する工程は、前記突起部と前記凹部または貫通孔を嵌合する工程を有するパワーモジュールの製造方法が提供される。 According to another aspect of the present invention, a step of forming a first metal plate and a second metal plate having opposite sides, and a semiconductor that generates heat during operation via solder on the surface of the first metal plate A step of arranging a device, a step of connecting the first metal plate and the second metal plate using a resin connection plate, an electrode formed on a surface of the semiconductor device, and the second metal plate. Electrically connecting via a bonding wire; molding the first metal plate and the second metal plate, the semiconductor device, the bonding wire, and the resin connection plate using a mold resin; And a step of disposing an insulating layer on the back surface of the first metal plate and the second metal plate, and the resin connection plate is formed on the sides of the first metal plate and the second metal plate facing each other. Between the Bonn Connected along a direction parallel to the connecting direction of Inguwaiya, the are arranged so as to limit the connecting direction of the first metal plate and the movement of the second metal plate of the bonding wire, the resin connecting plate, said Convex protrusions are provided on the first metal plate and the second metal plate side of the first metal plate and the second metal plate facing and overlap each other, and the first metal plate and the second metal plate Are respectively provided with recesses or through-holes that fit into the protrusions on the surface that is opposed to and overlaps with the resin connection plate and on which the semiconductor device is disposed, and the protrusions are provided at both ends of the resin connection plate. The step of connecting the first metal plate and the second metal plate using the resin connection plate is formed on the inside by a predetermined length from the portion, and the protrusion and the recess or the through hole are fitted. that having a step of Method of manufacturing a word module is provided.
本発明によれば、金属ベースが分割可能でかつ構造が簡単で、製造が容易かつ製造時の信頼性が高いパワーモジュールおよびその製造方法を提供することができる。 According to the present invention, it is possible to provide a power module that can be divided into metal bases, that has a simple structure, that is easy to manufacture, and that has high reliability during manufacturing, and a method for manufacturing the power module.
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。 Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness of each component and the planar dimensions is different from the actual one. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。 Further, the embodiments described below exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention include the material, shape, and structure of each component. The arrangement is not specified below. Various modifications can be made to the embodiment of the present invention within the scope of the claims.
(比較例)
比較例1に係るパワーモジュールの模式的断面構造は、図1に示すように表される。
(Comparative example)
A schematic cross-sectional structure of a power module according to Comparative Example 1 is expressed as shown in FIG.
比較例1に係るパワーモジュール20Aにおいては、図1に示すように、半導体チップ1が、チップ下はんだ2を介して、絶縁基板3に接続されている。この絶縁基板3は、表面銅箔4、セラミックス基板5、ランド10、裏面銅箔6より構成されている。この絶縁基板3は、絶縁基板下はんだ7を介して、金属ベース板8に接続されている。絶縁基板3は、市販のDBC(Direct Bonding Copper)基板等を加工して形成可能である。
In the
エミッタE(ソースS)側電力端子11は、ボンディングワイヤ(WB)12・ランド10・ボンディングワイヤ(WB)9を介して、半導体チップ1の表面のエミッタ電極(ソース電極)に接続され、コレクタC(ドレインD)側電力端子14は、ボンディングワイヤ(WB)13・表面銅箔4・チップ下はんだ2を介して、半導体チップ1の裏面のコレクタ電極(ドレイン電極)に接続されている。ここで、半導体チップ1が、例えば、IGBTの場合には、電力端子11・14は、エミッタE側電力端子11・コレクタC側電力端子14となり、SiC MOSFETの場合には、電力端子11・14は、ソースS側電力端子11・ドレインD側電力端子14となる。
The emitter E (source S)
半導体チップ1からの電流取り出しは、エミッタE(ソースS)側電力端子11およびコレクタC(ドレインD)側電力端子14を介して実施される。すなわち、半導体チップ1からの電流取り出しは、コレクタC(ドレインD)側電力端子14・ボンディングワイヤ(WB)13・表面銅箔4・チップ下はんだ2・コレクタ電極(ドレイン電極)・エミッタ電極(ソース電極)・ボンディングワイヤ(WB)9・ランド10・エミッタE(ソースS)側電力端子11経由で行われる。各電力端子11・14の一部を除くこれらの配線は、樹脂ケース15の中に収納され、シリコーンゲル16によって、絶縁封止されている。
The current extraction from the semiconductor chip 1 is performed via the emitter E (source S)
比較例1に係るパワーモジュール20Aの厚さH1は、例えば、約22mm程度である。
The thickness H1 of the
比較例1に係るパワーモジュール20Aにおいては、半導体チップ1の通電で生じる電力損失によって、熱が発生する。この熱は、チップ下はんだ2・表面銅箔4・セラミックス基板5・裏面銅箔6・絶縁基板下はんだ7・金属ベース板8を経由して、図示しない冷却器により冷却される。半導体チップ1からの発熱は、これらの部材を介して冷却されるため、比較例1に係るパワーモジュール20Aにおいては、半導体チップ1で発生した熱が充分に冷却できない。このため、半導体チップ1に通電可能な電流量は、相対的に少なくなってしまう。
In the
このように半導体チップ1で発生した熱を、いかに効率良くパワーモジュール20Aの裏面に熱伝導させられるかにより、パワーモジュール20Aで通電可能な電流値が決まる。
The current value that can be passed through the
例えば、産業用ロボットや電気自動車 (EV:Electric Vehicle)・ハイブリッド電気自動車 (HEV:Hybrid Electric Vehicle)などの車載用途のパワーモジュールでは、小型化が望まれており、小型であっても大電流が導通可能なパワーモジュールの必要性が出てきている。 For example, in-vehicle power modules such as industrial robots, electric vehicles (EVs), and hybrid electric vehicles (HEVs) are desired to be miniaturized. There is a need for a power module that can conduct electricity.
これらのニーズに対して取り組まれている構造の工夫を以下に説明する。 The following is a description of the structure that addresses these needs.
比較例2に係るパワーモジュールの模式的断面構造は、図2に示すように表される。 A schematic cross-sectional structure of a power module according to Comparative Example 2 is expressed as shown in FIG.
比較例2に係るパワーモジュール20Aは、図2に示すように、比較例1に係るパワーモジュール20A(図1)から金属ベース板8とこれを接続するための絶縁基板下はんだ7を取り除き、低熱抵抗化を図った構造を有する。
As shown in FIG. 2, the
比較例3に係るパワーモジュールの模式的断面構造は、図3に示すように表される。 A schematic cross-sectional structure of a power module according to Comparative Example 3 is expressed as shown in FIG.
比較例3に係るパワーモジュール20Aは、図3に示すように、比較例2のパワーモジュール20A(図2)の樹脂ケース15とシリコーンゲル16の代わりにモールド樹脂17によって全体を封止した構造を有する。熱抵抗は、比較例2に係るパワーモジュール20A(図2)と同程度である。
As shown in FIG. 3, the
比較例4に係るパワーモジュールの模式的断面構造は、図4に示すように表される。 A schematic cross-sectional structure of a power module according to Comparative Example 4 is expressed as shown in FIG.
比較例4に係るパワーモジュール20Aは、図4に示すように、比較例3に係るパワーモジュール20A(図3)のコクタ側電力端子14およびエミッタ側電力端子11の代わりに半導体チップ搭載リードフレーム18およびリードフレーム19をセラミックス基板5に接合した構造を有する。また、セラミックス基板5の裏面には、金属板200が貼り付けられている。熱抵抗自体は、比較例3に係るパワーモジュール20A(図3)と変わりは無いが、部品点数が削減されている。
As shown in FIG. 4, the
比較例5に係るパワーモジュールの模式的断面構造は、図5に示すように表される。 A schematic cross-sectional structure of a power module according to Comparative Example 5 is expressed as shown in FIG.
比較例5に係るパワーモジュール20Aは、図5に示すように、比較例4に係るパワーモジュール20A(図4)のセラミックス基板5の代わりに絶縁シート21を適用している点で異なる。比較例5に係るパワーモジュール20Aのメリットは、セラミックス基板5からなる絶縁基板を作製する必要が無くなる点である。絶縁シート21自身の熱抵抗はセラミックス基板5に比べ高いため、熱抵抗上のメリットは無い。
As shown in FIG. 5, the
比較例6に係るパワーモジュールの模式的断面構造は、図6に示すように表される。 A schematic cross-sectional structure of a power module according to Comparative Example 6 is expressed as shown in FIG.
比較例6に係るパワーモジュール20Bは、図6に示すように、比較例4に係るパワーモジュール20A(図4)のセラミックス基板5および比較例5に係るパワーモジュール20A(図5)の絶縁シート21の代わりに有機絶縁樹脂層22を適用している。
As shown in FIG. 6, the
比較例6に係るパワーモジュール20Bの厚さH2は、例えば、約7.7mm程度である。
The thickness H2 of the
比較例6に係るパワーモジュール20B(図6)では、セラミックス基板5を使用するパワーモジュール構造(図1〜図4)よりも構造が簡単化され、熱抵抗も低くなるというメリットがある。また、絶縁基板としてセラミックス基板5の代わりに絶縁シート21を用いる比較例5に係るパワーモジュール20A(図5)に比べても、金属板200が不要となるので、熱抵抗が低い。
The
比較例1〜4に係るパワーモジュール20A(図1〜図4)のように、絶縁部分に硬いセラミックス基板5を配置した構造や、それ自体は硬くないが、裏面に金属板200を配置した比較例5に係るパワーモジュール20A(図5)では、半導体チップ1を搭載する回路パターンを分割することができる。表面側のチップ搭載部は回路パターンとして分割したパターンを配置し、その下にセラミックス基板5や金属板200を配置すれば、表面側のパターンを分割してもその形状を維持することができるからである。
As in the
一方、比較例6に係るパワーモジュール20B(図6)においては、裏面側を有機絶縁膜(有機絶縁樹脂層22)としており、セラミックス基板5や金属板200のように硬いものではないため不都合が生じる。この不都合を以下の図7および図8を用いて説明する。
On the other hand, in the
比較例6に係るパワーモジュール20Bを適用したツーインワンモジュール(2 in 1 Module)を作成するための半導体チップ実装前のフレーム構造の模式的平面構造は、図7に示すように表される。
A schematic planar structure of a frame structure before mounting a semiconductor chip for creating a two-in-one module (2 in 1 Module) to which the
図7は、比較例6に係るパワーモジュール20B(図6)において、モータなどを駆動するために金属板(181・182・191)で回路を構成したものである。半導体チップ搭載リードフレーム(下アーム)181(O)、半導体チップ搭載リードフレーム(上アーム)182(P)、リードフレーム19(N)は、回路構成上、個々のパーツにする必要があり、フレーム23に形成したタイバー(外側)24・タイバー(内側)25によって、一体として形成されている。これらタイバー(外側)24・タイバー(内側)25の材質は、半導体チップ搭載リードフレーム(下アーム)181(O)・半導体チップ搭載リードフレーム(上アーム)182(P)・リードフレーム19(N)と同一であり、プレス加工によって、打ち抜きで作製されている。ここで、半導体チップ搭載リードフレーム(下アーム)181(O)は、金属板181に接続され、半導体チップ搭載リードフレーム(上アーム)182(P)は、金属板182に接続され、リードフレーム19(N)は、金属板191に接続されている。
FIG. 7 shows a
比較例6に係るパワーモジュール20Bを適用したツーインワンモジュールを作成するための半導体チップ実装後のフレーム構造の内部構成の模式的平面構造は、図8に示すように表される。ここで、半導体チップ1は、具体的には、例えば、図8に示すように、IGBT30 1・30 2・30 3・30 4およびフリーホイールダイオード32 1・32 2・32 3・32 4などで構成可能である。IGBT30 1・30 2は、金属板182上に2チップ並列配置され、フリーホイールダイオード32 1・32 2も金属板182上に2チップ並列配置されている。フリーホイールダイオード32 1・32 2は、それぞれIGBT30 1・30 2に対して逆並列接続されている。同様に、IGBT30 3・30 4は、金属板181上に2チップ並列配置され、フリーホイールダイオード32 3・32 4も金属板181上に2チップ並列配置されている。フリーホイールダイオード32 3・32 4は、それぞれIGBT30 3・30 4に対して逆並列接続されている。
A schematic planar structure of the internal structure of the frame structure after mounting the semiconductor chip for creating the two-in-one module to which the
すなわち、チップ下はんだ2を介して半導体チップ1(IGBT303・304およびフリーホイールダイオード323・324)を半導体チップ搭載リードフレーム(下アーム)181(O)が接続された金属板181に接合し、同様にチップ下はんだ2を介して半導体チップ1(IGBT301・302およびフリーホイールダイオード321・322)を半導体チップ搭載リードフレーム(上アーム)182(P)が接続された金属板182に接合した後、ボンディングワイヤ341・342・343・344を用いて配線を行う。
That is, the semiconductor chip 1 (IGBTs 30 3 and 30 4 and free wheel diodes 32 3 and 32 4 ) is connected to the semiconductor chip mounting lead frame (lower arm) 18 1 (O) via the under-
この後、これら全体をモールド樹脂を用いてモールドするが、その前に、タイバー(内側)25を切除しておく必要がある。しかしながら、樹脂モールド前にこのタイバー(内側)25を切除してしまうと、半導体チップ1(IGBT301・302・303・304およびフリーホイールダイオード321・322・323・324に接合したアルミボンディングワイヤにモールド時の力が負荷され、ボンディング部にダメージが与えられてしまう。 Thereafter, the whole is molded using a mold resin, but before that, the tie bar (inner side) 25 needs to be cut off. However, if the tie bar (inner side) 25 is cut before resin molding, the semiconductor chip 1 (IGBTs 30 1 , 30 2 , 30 3 , 30 4 and free wheel diodes 32 1 , 32 2 , 32 3 , 32 4) The bonding force is applied to the bonded aluminum bonding wire, and the bonding portion is damaged.
(実施の形態)
―ワンインワンモジュール(1 in 1 Module)―
実施の形態に係るパワーモジュール20の模式的断面構造は、図9(a)に示すように表される。また、ヒートシンク100上に搭載した実施の形態に係るパワーモジュール20の模式的断面構造は、図9(b)に示すように表される。さらに、ヒートシンク100上に搭載した実施の形態の変形例に係るパワーモジュール20の模式的断面構造は、図9(c)に示すように表される。図9(a)〜図9(c)は、いずれもワンインワン構成のパワーモジュールに対応している。
(Embodiment)
―1 in 1 Module―
A schematic cross-sectional structure of the
実施の形態に係るパワーモジュール20は、図9(a)に示すように、絶縁層22と、絶縁層22上に配置され、互いに分割された第1金属板181および第2金属板191と、第1金属板181上にチップ下はんだ2を介して配置された半導体デバイス1と、第1金属板181と第2金属板191との間を固定接続(対向面の位置を保持)する樹脂接続板26とを備える。
As shown in FIG. 9A, the
チップ下はんだ2を介して半導体デバイス1を半導体チップ搭載リードフレーム18が接続された金属板181に接合し、半導体デバイス1とリードフレーム19に接続された金属板191とをボンディングワイヤ9を用いて配線を行う。
The semiconductor device 1 is joined to the
この後、これら全体をモールド樹脂17を用いてモールドする。
Thereafter, the whole is molded using a
実施の形態に係るパワーモジュール20においては、金属板181・191は、図9(a)〜図9(c)に示すように、樹脂接続板26によって、互いに固定接続されているため、半導体チップ1に接合したボンディングワイヤ9にモールド時の力が負荷されてもボンディング部に各金属板181・191の移動(ずれ)に伴うダメージが与えられることがなく、製造時の信頼性が高い。
In the
第1金属板181および第2金属板191は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成可能である。
The
また、実施の形態に係るパワーモジュール20は、図9(a)に示すように、半導体デバイス1と第2金属板191とを電気的に接続するボンディングワイヤ9と、第1金属板181および第2金属板191・樹脂接続板26・半導体デバイス1・ボンディングワイヤ9をモールドするモールド樹脂17とを備え、樹脂接続板26は、モールド樹脂17の成型温度以上の耐熱性を有する。
Further, as shown in FIG. 9A, the
また、樹脂接続板26は、図13や図16に示すように、第1金属板181および第2金属板191とネジ27を介して固定接続されていても良い。
Further, the
また、樹脂接続板26は、ポリフェニレンサルファイド(PPS)、ポリエーテルエーテルケトン(PEEK)、ポリイミド(PI)のいずれかで形成されていても良い。モールド樹脂17の成型温度は、例えば、約120℃〜130℃であり、ポリフェニレンサルファイド(PPS)の軟化点は、例えば、約150℃、ポリエーテルエーテルケトン(PEEK)の軟化点は、例えば、約220℃であり、ポリイミド(PI)の軟化点は、例えば、約550℃以上であり、ポリフェニレンサルファイド(PPS)、ポリエーテルエーテルケトン(PEEK)、ポリイミド(PI)のいずれも充分に適用可能である。
The
また、絶縁層22は、有機絶縁樹脂層で形成されていても良い。
The insulating
また、実施の形態に係るパワーモジュール20は、図9(b)に示すように、冷却体(ヒートシンク)100を備え、絶縁層22は、冷却体側に配置されていても良い。
Moreover, the
また、実施の形態の変形例に係るパワーモジュール20において、絶縁層22は、図9(c)に示すように、第1金属板および第2金属板側に配置される硬質絶縁層22aと、第1金属板および第2金属板とは反対の側に配置される軟質絶縁層22bとを有するようにすれば、冷却体100への密着度を向上できるようになる。
In the
また、実施の形態の変形例に係るパワーモジュール20は、図9(c)に示すように、冷却体(ヒートシンク)100を備え、軟質絶縁層22bが冷却(ヒートシンク)100側に配置されていても良い。
Further, as shown in FIG. 9C, the
ここで、軟質絶縁層22bは、有機材料で構成されていても良い。 Here, the soft insulating layer 22b may be made of an organic material.
また、軟質絶縁層22bは、シリコーン系樹脂で構成されていても良い。 The soft insulating layer 22b may be made of a silicone resin.
また、軟質絶縁層22bには、熱伝導率の高い充填材が充填されていても良い。 Further, the soft insulating layer 22b may be filled with a filler having high thermal conductivity.
ここで、軟質絶縁層22bに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであっても良い。 Here, the filler filled in the soft insulating layer 22b may be at least one of aluminum oxide, silicon oxide, aluminum nitride, silicon nitride, boron nitride, beryllia, and magnesia.
同様に、硬質絶縁層22aは、有機材料で構成されていても良い。 Similarly, the hard insulating layer 22a may be made of an organic material.
また、硬質絶縁層22aは、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも1つで構成されていても良い。 The hard insulating layer 22a may be made of at least one of an epoxy resin, a urethane resin, an acrylic resin, and a silicone resin.
また、硬質絶縁層22aには、熱伝導率の高い充填材が充填されていても良い。 The hard insulating layer 22a may be filled with a filler having high thermal conductivity.
ここで、硬質絶縁層22aに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであっても良い。 Here, the filler filled in the hard insulating layer 22a may be at least one of aluminum oxide, silicon oxide, aluminum nitride, silicon nitride, boron nitride, beryllia, and magnesia.
―ツーインワンモジュール(2 in 1 Module)―
実施の形態に係るパワーモジュール20T(半導体チップ実装前)の模式的平面構造は、図10に示すように表される。また、実施の形態に係るパワーモジュール20T(半導体チップ実装後)の内部構成の模式的平面構造は、図11に示すように表される。図10〜図11は、ツーインワン構成のパワーモジュールに対応している。
―2 in 1 Module―
A schematic planar structure of the
また、半導体デバイスとしてIGBTを適用した実施の形態に係るパワーモジュールであって、ツーインワンモジュールの模式的回路表現は、図12に示すように表される。図12に示すように、2個のIGBTQ1,Q4が1つのモジュールに内蔵されている。G1は、IGBTQ1のゲート信号端子であり、E1は、IGBTQ1のエミッタ端子である。C1は、IGBTQ1のコレクタ端子である。G4は、IGBTQ4のゲート信号端子であり、E4は、IGBTQ4のエミッタ端子であり、C4は、IGBTQ4のコレクタ端子である。IGBTQ1のコレクタ端子C1は、半導体チップ搭載リードフレーム(上アーム)18 2(P)に接続される。IGBTQ1のエミッタ端子E1・IGBTQ4のコレクタ端子C4は、半導体チップ搭載リードフレーム(下アーム)18 1(O)に接続される。IGBTQ4のエミッタ端子E4は、リードフレーム19(N)に接続される。Pは、正側電源入力端子であり、Nは、負側電源入力端子であり、Oは、出力端子である。尚、各半導体デバイス1は、図11に示すように、複数個の半導体デバイス(チップ)を並列接続して1つの半導体デバイス1として使用するように構成されていても良い。 Moreover, it is a power module which concerns on embodiment which applied IGBT as a semiconductor device, Comprising: The typical circuit expression of a two-in-one module is represented as shown in FIG. As shown in FIG. 12, two IGBTs Q1 and Q4 are built in one module. G1 is a gate signal terminal of the IGBT Q1, and E1 is an emitter terminal of the IGBT Q1. C1 is a collector terminal of the IGBT Q1. G4 is a gate signal terminal of the IGBT Q4, E4 is an emitter terminal of the IGBT Q4, and C4 is a collector terminal of the IGBT Q4. The collector terminal C1 of the IGBT Q1 is connected to a semiconductor chip mounting lead frame (upper arm) 18 2 (P). The emitter terminal E1 of the IGBT Q1 and the collector terminal C4 of the IGBT Q4 are connected to a semiconductor chip mounting lead frame (lower arm) 18 1 (O). The emitter terminal E4 of the IGBT Q4 is connected to the lead frame 19 (N). P is a positive power input terminal, N is a negative power input terminal, and O is an output terminal. Each semiconductor device 1 may be configured to be used as one semiconductor device 1 by connecting a plurality of semiconductor devices (chips) in parallel as shown in FIG.
実施の形態に係るパワーモジュール20Tは、図10〜図11に示すように、互いに分割された金属板181・182・191と、金属板181上にチップ下はんだ2を介して配置された半導体デバイス1(IGBT30 3・30 4およびフリーホイールダイオード32 3・32 4)と、金属板182上にチップ下はんだ2を介して配置された半導体デバイス1(IGBT30 1・30 2およびフリーホイールダイオード32 1・32 2)と、金属板181・182・191を互いに固定接続する樹脂接続板26とを備える。
As shown in FIGS. 10 to 11, the
図10は、実施の形態に係るパワーモジュール20Tにおいて、モータなどを駆動するために金属板(181・182・191)で回路を構成したものである。半導体チップ搭載リードフレーム(下アーム)18 1(O)、半導体チップ搭載リードフレーム(上アーム)18 2(P)、リードフレーム19(N)は、回路構成上、個々のパーツにする必要がある。そのため、金属板181・182・191は、図11に示すように、各金属板181・182・191間のずれを無くし、距離(位置)を保持したい箇所、特に、ワイヤ9が横断する対向面を有する各金属板181・182・191間が複数の樹脂接続板26によって、ネジ27を介して互いに固定接続されている。ここで、半導体チップ搭載リードフレーム(下アーム)18 1(O)は、金属板181に接続され、半導体チップ搭載リードフレーム(上アーム)18 2(P)は、金属板182に接続され、リードフレーム19(N)は、金属板191に接続されている。
FIG. 10 shows a
ここで、半導体チップ1は、具体的には、例えば、図11に示すように、IGBT30 1・30 2・30 3・30 4およびフリーホイールダイオード32 1・32 2・32 3・32 4などで構成可能である。IGBT30 1・30 2は、金属板182上に2チップ並列配置され、フリーホイールダイオード32 1・32 2も金属板182上に2チップ並列配置されている。フリーホイールダイオード32 1・32 2は、それぞれIGBT30 1・30 2に対して逆並列接続されている。同様に、IGBT30 3・30 4は、金属板181上に2チップ並列配置され、フリーホイールダイオード32 3・32 4も金属板181上に2チップ並列配置されている。フリーホイールダイオード32 3・32 4は、それぞれIGBT30 3・30 4に対して逆並列接続されている。尚、各フリーホイールダイオード(D1・D4)は、省略されていても良い。
Here, the semiconductor chip 1 is specifically composed of, for example, IGBTs 30 1 , 30 2 , 30 3 , 30 4 and free wheel diodes 32 1 , 32 2 , 32 3 , 32 4 as shown in FIG. It is configurable. The IGBTs 30 1 and 30 2 are arranged in two chips in parallel on the
すなわち、チップ下はんだ2を介して半導体チップ1(IGBT303・304およびフリーホイールダイオード323・324)を半導体チップ搭載リードフレーム(下アーム)181(O)が接続された金属板181に接合し、同様にチップ下はんだ2を介して半導体チップ1(IGBT301・302およびフリーホイールダイオード321・322)を半導体チップ搭載リードフレーム(上アーム)182(P)が接続された金属板182に接合した後、ボンディングワイヤ341・342・343・344を用いて配線を行う。
That is, the semiconductor chip 1 (IGBTs 30 3 and 30 4 and free wheel diodes 32 3 and 32 4 ) is connected to the semiconductor chip mounting lead frame (lower arm) 18 1 (O) via the under-
次に、図示しないモールド金型に図11の状態のパワーモジュールをセットし、モールド樹脂17を用いてモールドする。このとき、樹脂接続板26もそのままの状態で、樹脂モールドを行う。
Next, the power module in the state shown in FIG. 11 is set in a mold die (not shown) and molded using the
この後、金属板181・182・191の裏面上に、絶縁層22を形成する。
Thereafter, the insulating
実施の形態に係るパワーモジュール20Tにおいては、金属板181・182・191は、図11に示すように、複数の樹脂接続板26によって、ネジ27を介して互いに固定接続されているため、金属板181・182・191や半導体チップ1(IGBT30 1・30 2・30 3・30 4およびフリーホイールダイオード32 1・32 2・32 3・32 4)に接合したボンディングワイヤ34 1・34 2・34 3・34 4にモールド時の力が負荷されてもボンディング部に対するダメージが抑えられるようになり、製造が容易かつ製造時の信頼性が高い。
In the
金属板181・182・191は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成可能である。
The
また、実施の形態に係るパワーモジュール20Tは、図9(a)と同様に、金属板181・182・191・樹脂接続板26・半導体デバイス1(IGBT30 1・30 2・30 3・30 4およびフリーホイールダイオード32 1・32 2・32 3・32 4)・ボンディングワイヤ34 1・34 2・34 3・34 4 、各リードフレーム18・19の一部を除く部分をモールドするモールド樹脂17を備え、樹脂接続板26は、モールド樹脂17の成型温度以上の耐熱性を有する。
The
また、樹脂接続板26は、金属板181・182・191とネジ27を介して接続することにより更に強固に固定されるようになる。
Further, the
また、樹脂接続板26は、ポリフェニレンサルファイド(PPS)、ポリエーテルエー
テルケトン(PEEK)、ポリイミド(PI)のいずれかで形成されていても良い。
The
また、絶縁層22は、有機絶縁樹脂層で形成されていても良い。
The insulating
また、実施の形態に係るパワーモジュール20Tは、図9(b)と同様に、冷却体(ヒートシンク)100を備え、絶縁層22は、冷却体側に配置されていても良い。
Further, the
また、絶縁層22は、図9と同様に、金属板181・182・191側に配置される硬質絶縁層22aと、金属板181・182・191とは反対の側に配置される軟質絶縁層22bとを有していても良い。
Further, as in FIG. 9, the insulating
また、図9(c)と同様に、冷却体(ヒートシンク)100を備え、軟質絶縁層22bが冷却体(ヒートシンク)100側に配置されていても良い。 Similarly to FIG. 9C, the cooling body (heat sink) 100 may be provided, and the soft insulating layer 22b may be disposed on the cooling body (heat sink) 100 side.
ここで、軟質絶縁層22bは、有機材料で構成されていても良い。 Here, the soft insulating layer 22b may be made of an organic material.
また、軟質絶縁層22bは、シリコーン系樹脂で構成されていても良い。 The soft insulating layer 22b may be made of a silicone resin.
また、軟質絶縁層22bには、熱伝導率の高い充填材が充填されていても良い。 Further, the soft insulating layer 22b may be filled with a filler having high thermal conductivity.
ここで、軟質絶縁層22bに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであっても良い。 Here, the filler filled in the soft insulating layer 22b may be at least one of aluminum oxide, silicon oxide, aluminum nitride, silicon nitride, boron nitride, beryllia, and magnesia.
同様に、硬質絶縁層22aは、有機材料で構成されていても良い。 Similarly, the hard insulating layer 22a may be made of an organic material.
また、硬質絶縁層22aは、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも1つで構成されていても良い。 The hard insulating layer 22a may be made of at least one of an epoxy resin, a urethane resin, an acrylic resin, and a silicone resin.
また、硬質絶縁層22aには、熱伝導率の高い充填材が充填されていても良い。 The hard insulating layer 22a may be filled with a filler having high thermal conductivity.
ここで、硬質絶縁層22aに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであっても良い。 Here, the filler filled in the hard insulating layer 22a may be at least one of aluminum oxide, silicon oxide, aluminum nitride, silicon nitride, boron nitride, beryllia, and magnesia.
実施の形態に係るパワーモジュール20Tにおいては、半導体チップ搭載リードフレーム(下アーム)181(O)に接続された金属板181・半導体チップ搭載リードフレーム(上アーム)182(P)に接続された金属板182・リードフレーム19(N)に接続された金属板191の回路パターンの保持を、タイバーによる保持に代わり、樹脂接続板26を用いるようにしている。
In the
回路パターンの形状保持のため、絶縁性の樹脂接続板26をネジ27を用いてネジ止めすることで、図9(a)〜図9(c)と同様のパワーモジュール構造においても、複雑な回路パターンを形成することができる。さらに、回路パターンを保持するためのフレームが不要となる。また、樹脂モールド時に使用する成型金型形状が複雑にならないために低コスト化を図ることができる。
For the shape retention of the circuit pattern, an insulating
図11のI−I線に沿う模式的断面構造は、図13(a)に示すように表され、図11のI−I線に沿う別の模式的断面構造は、図13(b)に示すように表される。 A schematic cross-sectional structure taken along line II in FIG. 11 is represented as shown in FIG. 13A, and another schematic cross-sectional structure taken along line II in FIG. 11 is shown in FIG. Represented as shown.
樹脂接続板26は、図13(a)に示すように、金属板181および金属板182とネジ27を介して接続されると共に、ネジ27の深さは、金属板181および金属板182を貫通すると共に、金属板181および金属板182の裏面と面一に構成されていることが望ましい。或いは、ネジ27の深さは、金属板181および金属板182を貫通せず、図13(b)に示すように、金属板181および金属板182に対して深さD1まで侵入するように形成されていても良い。この場合、金属板181および金属板182の厚さは、D1+D2である。いずれも金属板181および金属板182の裏面に配置される有機絶縁樹脂層22の信頼性を確保するためである。尚、ネジ27の頭部分の直径は、例えば、約1.5mm、胴部分の直径は、例えば、約1.4mmである。また、樹脂接続板26の厚さは、例えば、約2.0mm、金属板181および金属板182の厚さも、例えば、約2.0mmである。
As shown in FIG. 13A, the
また、図11のII−II線に沿う模式的断面構造は、図14に示すように表される。半導体チップ搭載リードフレーム(上アーム)182(P)に接続された金属板182(P)上にはチップ下はんだ2を介してフリーホイールダイオード321およびIGBT302が配置されている。ボンディングワイヤ341(EA)は、IGBT(Q1)302のエミッタE1とフリーホイールダイオード(D1)321のアノードA1との間を接続している。ボンディングワイヤ341(AO)は、フリーホイールダイオード(D1)321のアノードA1と半導体チップ搭載リードフレーム(下アーム)181(O)に接続された金属板181(O)との間を接続している。
Further, a schematic cross-sectional structure taken along line II-II in FIG. 11 is expressed as shown in FIG. On the metal plate 182 (P) connected to the semiconductor chip mounting lead frame (upper arm) 18 2 (P), the free wheel diode 32 1 and the IGBT 30 2 are arranged via the under-
別の実施の形態に係るパワーモジュール20T(半導体チップ実装後)の模式的平面構造は、図15に示すように表される。図15は、ツーインワン構成のパワーモジュールに対応している。図10および図11において説明した実施の形態に係るパワーモジュール20Tとの違いは、樹脂接続板26の金属板181・182・191に対向する面にノッチ(突起部)29を設け、相対する金属板181・182・191側は、このノッチ(突起部)29に嵌合するノッチ用穴(凹部)28を形成してある点である。このような構成によって、ネジ27を用いたネジ止めによる回転方向の位置ズレが無くなり、より正確な回路パターンの位置決めが可能となる。
A schematic planar structure of a
また、図15のIII−III線に沿う模式的断面構造は、図16(a)に示すように表され、図15のIII−III線に沿う別の模式的断面構造は、図16(b)に示すように表される。 Further, a schematic cross-sectional structure taken along the line III-III in FIG. 15 is represented as shown in FIG. 16A, and another schematic cross-sectional structure taken along the line III-III in FIG. ).
別の実施の形態に係るパワーモジュール20Tにおいては、樹脂接続板26は、図15〜図16に示すように、金属板181・182・191に対向する面に凸状の突起部29を備え、金属板181・182・191は、樹脂接続板26に対向する面に突起部29に嵌合する凹部28を備える。
In the
ここで、突起部29は、円柱形若しくは角柱形を備えていても良い。
Here, the
樹脂接続板26は、図16(a)に示すように、金属板181および金属板182とネジ27を介して接続されると共に、ネジ27の深さは、金属板181および金属板182を貫通すると共に、金属板181および金属板182の裏面と面一に構成されていることが望ましい。或いは、ネジ27の深さは、金属板181および金属板182を貫通せず、図16(b)に示すように、金属板181および金属板182に対して深さD1まで侵入するように形成されていても良い。この場合、金属板181および金属板182の厚さは、D1+D2である。いずれも金属板181および金属板182の裏面に配置される有機絶縁樹脂層22の信頼性を確保するためである。さらに、樹脂接続板26の金属板181・182・191に対向する面に設けられたノッチ(突起部)29の深さは、金属板181および金属板182を貫通すると共に、金属板181および金属板182の裏面と面一に構成されていることが望ましい。或いは、ノッチ(突起部)29の深さは、金属板181および金属板182を貫通せず、図16(b)に示すように、金属板181および金属板182に対して深さD1まで侵入するように形成されていても良い。いずれも金属板181および金属板182の裏面に配置される有機絶縁樹脂層22の信頼性を確保すると共に、ネジ27を用いたネジ止めによる回転方向の位置ズレを防止し、より正確な回路パターンの位置決めを可能にするためである。尚、ノッチ(突起部)29の直径は、例えば、約1.4mmである。また、ノッチ用穴(凹部)28の直径は、例えば、約1.5mmである。ネジ27の頭部分の直径は、例えば、約1.5mm、胴部分の直径は、例えば、約1.4mmである。また、樹脂接続板26の厚さは、例えば、約2.0mm、金属板181および金属板182の厚さも、例えば、約2.0mmである。
As shown in FIG. 16A, the
さらに、図15のA領域の拡大された模式的平面構造は、図17(a)に示すように表され、図17(a)のIV−IV線に沿う模式的断面構造は、図17(b)に示すように表される。図17(a)および図17(b)に示すように、ボンディングワイヤ344の金属板191に接触するボンディングワイヤ34の接続部34Aは、絶縁不良を回避するためには、樹脂接続板26と充分に離隔されて形成される必要がある。この離隔距離SPDは、例えば、約2.0mmである。
Further, an enlarged schematic planar structure of the region A in FIG. 15 is represented as shown in FIG. 17A, and a schematic cross-sectional structure taken along line IV-IV in FIG. It is expressed as shown in b). As shown in FIG. 17 (a) and FIG. 17 (b), the connecting
また、樹脂接続板26は、ポリフェニレンサルファイド(PPS)、ポリエーテルエーテルケトン(PEEK)、ポリイミド(PI)のいずれかで形成されていても良い。
The
また、実施の形態に係るパワーモジュール20Tは、図9(b)と同様に、冷却体(ヒートシンク)100を備え、絶縁層22は、冷却体側に配置されていても良い。
Further, the
また、絶縁層22は、図9と同様に、金属板181・182・191側に配置される硬質絶縁層22aと、金属板181・182・191とは反対の側に配置される軟質絶縁層22bとを有していても良い。
Further, as in FIG. 9, the insulating
また、図9(c)と同様に、冷却体(ヒートシンク)100を備え、軟質絶縁層22bが冷却体(ヒートシンク)100側に配置されていても良い。
Similarly to FIG. 9C, the cooling body (heat sink) 100 may be provided, and the soft insulating layer 22b may be disposed on the cooling body (heat sink) 100 side.
ここで、軟質絶縁層22bは、有機材料で構成されていても良い。 Here, the soft insulating layer 22b may be made of an organic material.
また、軟質絶縁層22bは、シリコーン系樹脂で構成されていても良い。 The soft insulating layer 22b may be made of a silicone resin.
また、軟質絶縁層22bには、熱伝導率の高い充填材が充填されていても良い。 Further, the soft insulating layer 22b may be filled with a filler having high thermal conductivity.
ここで、軟質絶縁層22bに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであっても良い。 Here, the filler filled in the soft insulating layer 22b may be at least one of aluminum oxide, silicon oxide, aluminum nitride, silicon nitride, boron nitride, beryllia, and magnesia.
同様に、硬質絶縁層22aは、有機材料で構成されていても良い。 Similarly, the hard insulating layer 22a may be made of an organic material.
また、硬質絶縁層22aは、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも1つで構成されていても良い。 The hard insulating layer 22a may be made of at least one of an epoxy resin, a urethane resin, an acrylic resin, and a silicone resin.
また、硬質絶縁層22aには、熱伝導率の高い充填材が充填されていても良い。 The hard insulating layer 22a may be filled with a filler having high thermal conductivity.
ここで、硬質絶縁層22aに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであっても良い。 Here, the filler filled in the hard insulating layer 22a may be at least one of aluminum oxide, silicon oxide, aluminum nitride, silicon nitride, boron nitride, beryllia, and magnesia.
(製造方法)
実施の形態に係るパワーモジュール20の製造方法は、図9(a)示すように、互いに分割された第1金属板181および第2金属板191を形成する工程と、第1金属板181の表面上にチップ下はんだ2を介して半導体デバイス1を形成する工程と、樹脂接続板26を用いて第1金属板181と第2金属板191とを接続する工程と、半導体デバイス1と第2金属板191とをボンディングワイヤ9を介して電気的に接続する工程と、第1金属板181および第2金属板191・半導体デバイス1・ボンディングワイヤ9・樹脂接続板26をモールド樹脂17を用いてモールディングする工程と、第1金属板181および第2金属板191の裏面上に、絶縁層22を形成する工程とを有する。
(Production method)
As shown in FIG. 9A, the method for manufacturing the
第1金属板181および第2金属板191は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成可能である。
The
樹脂接続板26は、モールド樹脂17の成型温度以上の耐熱性を有する。
The
樹脂接続板26を用いて第1金属板181と第2金属板191とを接続する工程は、ネジ27を介して接続する工程を有する。
The step of connecting the
樹脂接続板26は、図15〜図16(a)および図16(b)と同様に、第1金属板181および第2金属板191に対向する面に凸状の突起部29を備え、第1金属板181および第2金属板191は、樹脂接続板26に対向する面に突起部29に嵌合する凹部28を備え、樹脂接続板28を用いて第1金属板181と第2金属板191とを接続する工程は、突起部29と凹部28を嵌合する工程を有していても良い。
As in FIGS. 15 to 16A and 16B, the
尚、ここで説明された実施の形態に係るパワーモジュール20の製造方法は、図10〜図17に示されたような複数の金属板を備えるツーインワン構成の実施の形態に係るパワーモジュール20Tにおいても同様に適用可能である。
In addition, the manufacturing method of the
(パワーモジュールの具体例)
以下、実施の形態に係るパワーモジュール20の具体例を説明する。もちろん、以下に説明するパワーモジュール20でも、絶縁層22と、絶縁層22上に配置され、互いに分割された複数の金属板181・191と、第1金属板181上にチップ下はんだ2を介して配置された半導体デバイス1と、第1金属板181と第2金属板191とを接続する樹脂接続板26とを備える。
(Specific examples of power modules)
Hereinafter, a specific example of the
実施の形態に係るパワーモジュール20であって、ワンインワンモジュール(1 in 1 Module)のSiC MOSFETの模式的回路表現は、図18(a)に示すように表され、ワンインワンモジュールのIGBTの模式的回路表現は、図18(b)に示すように表される。
A schematic circuit representation of the SiC MOSFET of the
図18(a)には、MOSFETQに逆並列接続されるダイオードDIが示されている。MOSFETQの主電極は、ドレイン端子DTおよびソース端子STで表される。同様に、図18(b)には、IGBTQに逆並列接続されるダイオードDIが示されている。IGBTQの主電極は、コレクタ端子CTおよびエミッタ端子ETで表される。 FIG. 18A shows a diode DI connected in reverse parallel to the MOSFETQ. The main electrode of MOSFETQ is represented by a drain terminal DT and a source terminal ST. Similarly, FIG. 18B shows a diode DI connected in reverse parallel to the IGBTQ. The main electrode of the IGBTQ is represented by a collector terminal CT and an emitter terminal ET.
また、実施の形態に係るパワーモジュール20であって、ワンインワンモジュールのSiC MOSFETの詳細回路表現は、図19に示すように表される。
Further, the detailed circuit expression of the SiC MOSFET of the one-in-one module, which is the
実施の形態に係るパワーモジュール20は、例えば、ワンインワンモジュールの構成を備える。すなわち、1個(組)のMOSFETQが1つのモジュールに内蔵されている。一例として5チップ(MOSFET×5)搭載可能であり、それぞれのMOSFETQは、5個まで並列接続可能である。尚、5チップの内、一部をダイオードDI用として搭載することも可能である。
The
さらに詳細には、図19に示すように、MOSFETQに並列にセンス用MOSFETQsが接続される。センス用MOSFETQsは、MOSFETQと同一チップ内に、微細トランジスタとして形成されている。図19において、SSは、ソースセンス端子、CSは、電流センス端子であり、Gは、ゲート信号端子である。なお、実施の形態においても半導体デバイスQには、センス用MOSFETQsが同一チップ内に、微細トランジスタとして形成されている。 More specifically, as shown in FIG. 19, a sensing MOSFET Qs is connected in parallel to the MOSFET Q. The sense MOSFET Qs is formed as a fine transistor in the same chip as the MOSFET Q. In FIG. 19, SS is a source sense terminal, CS is a current sense terminal, and G is a gate signal terminal. Also in the embodiment, in the semiconductor device Q, the sensing MOSFET Qs is formed as a fine transistor in the same chip.
また、実施の形態に係るパワーモジュール20Tであって、ツーインワンモジュールのSiC MOSFETの模式的回路表現は、図20(a)に示すように表される。
Moreover, it is the
図20(a)に示すように、2個のMOSFETQ1,Q4が1つのモジュールに内蔵されている。G1は、MOSFETQ1のゲート信号端子であり、S1は、MOSFETQ1のソース端子である。G4は、MOSFETQ4のゲート信号端子であり、S4は、MOSFETQ4のソース端子である。Pは、正側電源入力端子であり、Nは、負側電源入力端子であり、Oは、出力端子である。尚、各電源入力端子P・Nおよび出力端子O以外の端子は、図11や図15などでは省略している。 As shown in FIG. 20A, two MOSFETs Q1 and Q4 are built in one module. G1 is a gate signal terminal of the MOSFET Q1, and S1 is a source terminal of the MOSFET Q1. G4 is a gate signal terminal of the MOSFET Q4, and S4 is a source terminal of the MOSFET Q4. P is a positive power input terminal, N is a negative power input terminal, and O is an output terminal. Note that terminals other than the power input terminals P and N and the output terminal O are omitted in FIGS.
また、実施の形態に係るパワーモジュール20Tであって、ツーインワンモジュールのIGBTの模式的回路表現は、図20(b)に示すように表される。図20(b)に示すように、2個のIGBTQ1,Q4が1つのモジュールに内蔵されている。G1は、IGBTQ1のゲート信号端子であり、E1は、IGBTQ1のエミッタ端子である。G4は、IGBTQ4のゲート信号端子であり、E4は、IGBTQ4のエミッタ端子である。Pは、正側電源入力端子であり、Nは、負側電源入力端子であり、Oは、出力端子である。
Moreover, it is the
(半導体デバイスの構成例)
実施の形態に係るパワーモジュール20Tに適用する半導体デバイスの例であって、SiC MOSFETの模式的断面構造は、図21(a)に示すように表され、IGBTの模式的断面構造は、図21(b)に示すように表される。
(Configuration example of semiconductor device)
It is an example of the semiconductor device applied to the
実施の形態に係るパワーモジュール20Tに適用する半導体デバイス110(Q)の例として、SiC MOSFETの模式的断面構造は、図21(a)に示すように、n-高抵抗層からなる半導体基板126と、半導体基板126の表面側に形成されたpベース領域128と、pベース領域128の表面に形成されたソース領域130と、pベース領域128間の半導体基板126の表面上に配置されたゲート絶縁膜132と、ゲート絶縁膜132上に配置されたゲート電極138と、ソース領域130およびpベース領域128に接続されたソース電極134と、半導体基板126の表面と反対側の裏面に配置されたn+ドレイン領域124と、n+ドレイン領域124に接続されたドレインパッド電極136とを備える。
As an example of the semiconductor device 110 (Q) applied to the
図21(a)では、半導体デバイス110は、プレーナゲート型nチャネル縦型SiC MOSFETで構成されているが、トレンチゲート型nチャネル縦型SiC MOSFETなどで構成されていても良い。
In FIG. 21A, the
また、実施の形態に係るパワーモジュール20Tに適用する半導体デバイス110(Q)には、SiC MOSFETの代わりに、GaN系FETなどを適用することもできる。
Moreover, GaN-type FET etc. can also be applied instead of SiC MOSFET for the semiconductor device 110 (Q) applied to the
実施の形態に係るパワーモジュール20Tに適用する半導体デバイス110には、SiC系、GaN系、若しくはAlN系のいずれかのパワーデバイスを適用可能である。
As the
更には、実施の形態に係るパワーモジュール20に適用する半導体デバイス110には、バンドギャップエネルギーが、例えば、1.1eV〜8eVの半導体を用いることができる。
Furthermore, the
同様に、実施の形態に係るパワーモジュール20Tに適用する半導体デバイス110A(Q)の例として、IGBTの模式的断面構造は、図21(b)に示すように、n-高抵抗層からなる半導体基板126と、半導体基板126の表面側に形成されたpベース領域128と、pベース領域128の表面に形成されたエミッタ領域130Eと、pベース領域128間の半導体基板126の表面上に配置されたゲート絶縁膜132と、ゲート絶縁膜132上に配置されたゲート電極138と、エミッタ領域130Eおよびpベース領域128に接続されたエミッタ電極134Eと、半導体基板126の表面と反対側の裏面に配置されたp+コレクタ領域124Pと、p+コレクタ領域124Pに接続されたコレクタパッド電極136Cとを備える。
Similarly, as an example of the
図21(b)では、半導体デバイス110Aは、プレーナゲート型のnチャネル縦型IGBTで構成されているが、トレンチゲート型nチャネル縦型IGBTなどで構成されていても良い。
In FIG. 21B, the
実施の形態に係るパワーモジュール20Tに適用する半導体デバイス110の例であって、ソースパッド電極SP、ゲートパッド電極GPを含むSiC MOSFETの模式的断面構造は、図22に示すように表される。ゲートパッド電極GPは、ゲート絶縁膜132上に配置されたゲート電極138に接続され、ソースパッド電極SPは、ソース領域130およびpベース領域128に接続されたソース電極134に接続される。
FIG. 22 shows a schematic cross-sectional structure of a SiC MOSFET that is an example of the
また、ゲートパッド電極GPおよびソースパッド電極SPは、図22に示すように、半導体デバイス110の表面を覆うパッシベーション用の層間絶縁膜144上に配置される。尚、ゲートパッド電極GPおよびソースパッド電極SPの下方の半導体基板126内には、図21(a)或いは、図22の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
Further, the gate pad electrode GP and the source pad electrode SP are disposed on an
さらに、図22に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜144上にソースパッド電極SPが延在して配置されていても良い。
Further, as shown in FIG. 22, even in the transistor structure in the central portion, the source pad electrode SP may be arranged to extend on the
実施の形態に係るパワーモジュール20・20Tに適用する半導体デバイス110Aの例であって、ソースパッド電極SP、ゲートパッド電極GPを含むIGBTの模式的断面構造は、図23に示すように表される。ゲートパッド電極GPは、ゲート絶縁膜132上に配置されたゲート電極138に接続され、エミッタパッド電極EPは、エミッタ領域130Eおよびpベース領域128に接続されたエミッタ電極134Eに接続される。
23 is an example of the
また、ゲートパッド電極GPおよびエミッタパッド電極EPは、図23に示すように、半導体デバイス110Aの表面を覆うパッシベーション用の層間絶縁膜144上に配置される。尚、ゲートパッド電極GPおよびエミッタパッド電極EPの下方の半導体基板126内には、図21(b)或いは、図23の中央部と同様に、微細構造のIGBT構造が形成されていても良い。
Further, as shown in FIG. 23, the gate pad electrode GP and the emitter pad electrode EP are disposed on a passivation
さらに、図23に示すように、中央部のIGBT構造においても、パッシベーション用の層間絶縁膜144上にエミッタパッド電極EPが延在して配置されていても良い。
Further, as shown in FIG. 23, even in the central IGBT structure, the emitter pad electrode EP may be arranged to extend on the passivation
実施の形態に係るパワーモジュール20Tを用いて構成した3相交流インバータ140の模式的回路構成において、半導体デバイスとしてSiC MOSFETを適用し、電源端子PL、接地端子NL間にスナバコンデンサCを接続した回路構成例は、図24(a)に示すように表される。同様に、実施の形態に係るパワーモジュール20Tを用いて構成した3相交流インバータ140Aの模式的回路構成において、半導体デバイスとしてIGBTを適用し、電源端子PL、接地端子NL間にスナバコンデンサCを接続した回路構成例は、図24(b)に示すように表される。
In the schematic circuit configuration of the three-
実施の形態に係るパワーモジュール20Tを電源Eと接続する際、接続ラインの有するインダクタンスLによって、SiC MOSFETやIGBTのスイッチング速度が速いため、大きなサージ電圧Ldi/dtを生ずる。例えば、電流変化di=300A、スイッチングに伴う時間変化dt=100nsecとすると、di/dt=3×109(A/s)となる。インダクタンスLの値により、サージ電圧Ldi/dtの値は変化するが、電源Vにこのサージ電圧Ldi/dtが重畳される。電源端子PLと接地端子NL間に接続されるスナバコンデンサCによって、このサージ電圧Ldi/dtを吸収することができる。
When the
(パワーモジュールを適用した応用例)
次に、図25を参照して、半導体デバイスとしてSiC MOSFETを適用した実施の形態に係るパワーモジュール20Tを用いて構成した3相交流インバータ140について説明する。
(Application examples using power modules)
Next, with reference to FIG. 25, a three-
図25に示すように、3相交流インバータ140は、ゲートドライブ部150と、ゲートドライブ部150に接続されたパワーモジュール部152と、3相交流モータ部154とを備える。パワーモジュール部152は、3相交流モータ部154のU相、V相、W相に対応して、U相、V相、W相のインバータが接続されている。ここで、ゲートドライブ部150は、図25では、SiC MOSFETQ1・Q4に接続されているが、図示は省略するが、同様に、SiC MOSFETQ2・Q5、およびSiC MOSFETQ3・Q6にも接続されている。
As shown in FIG. 25, the three-
パワーモジュール部152は、蓄電池(E)146の接続されたコンバータ148が接続されたプラス端子(+)とマイナス端子(−)間に、インバータ構成のSiC MOSFETQ1・Q4、Q2・Q5、およびQ3・Q6が接続されている。さらに、SiC MOSFETQ1〜Q6のソース・ドレイン間には、フリーホイールダイオードD1〜D6がそれぞれ逆並列に接続されている。
The
実施の形態に係るパワーモジュール20Tでは、図25のU相部分に対応する単相インバータの構造について説明されていたが、V相、W相に対応しても同様に形成して、3相パワーモジュール部152を形成することもできる。
In the
次に、図26を参照して、半導体デバイスとしてIGBTを適用した実施の形態に係るパワーモジュール20Tを用いて構成した3相交流インバータ140Aについて説明する。
Next, with reference to FIG. 26, a three-
図26に示すように、3相交流インバータ140Aは、ゲートドライブ部150Aと、ゲートドライブ部150Aに接続されたパワーモジュール部152Aと、3相交流モータ部154Aとを備える。パワーモジュール部152Aは、3相交流モータ部154AのU相、V相、W相に対応して、U相、V相、W相のインバータが接続されている。ここで、ゲートドライブ部150Aは、図26では、IGBTQ1・Q4に接続されているが、図示は省略するが、同様に、IGBTQ2・Q5、およびIGBTQ3・Q6にも接続されている。
As shown in FIG. 26, the three-
パワーモジュール部152Aは、蓄電池(E)146Aの接続されたコンバータ148Aが接続されたプラス端子(+)とマイナス端子(−)間に、インバータ構成のIGBTQ1・Q4、Q2・Q5、およびQ3・Q6が接続されている。さらに、IGBTQ1〜Q6のエミッタ・コレクタ間には、フリーホイールダイオードD1〜D6がそれぞれ逆並列に接続されている。
The
実施の形態に係るパワーモジュール20Tでは、図26のU相部分に対応する単相インバータの構造について説明されていたが、V相、W相に対応しても同様に形成して、3相パワーモジュール部52を形成することもできる。
In the
本実施の形態に係るパワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワンもしくはセブンインワン型のいずれにも形成可能である。 The power module according to the present embodiment can be formed in one-in-one, two-in-one, four-in-one, six-in-one, or seven-in-one types.
また、本実施の形態に係るパワーモジュールには、IGBT、ダイオード、Si系MOSFET、SiC系MOSFET、GaNFETのいずれかの半導体デバイスが適用可能である。 In addition, any one of IGBT, diode, Si-based MOSFET, SiC-based MOSFET, and GaNFET semiconductor device can be applied to the power module according to the present embodiment.
以上説明したように、本発明によれば、金属ベースが分割可能でかつ構造が簡単で、製造が容易かつ製造時の信頼性が高いパワーモジュールおよびその製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a power module that can be divided into metal bases, has a simple structure, is easy to manufacture, and has high reliability during manufacturing, and a method for manufacturing the power module.
[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
[Other embodiments]
As mentioned above, although this invention was described by embodiment, the description and drawing which make a part of this indication are an illustration, Comprising: It should not be understood that this invention is limited. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
このように、本発明はここでは記載していない様々な実施の形態などを含む。例えば、金属板の下面に有機絶縁樹脂層を設けた実施の形態のみを説明してきたが、図4や図5に示すような裏面構造のものに適用しても構わないし、図1や図2に示すようなケース型モジュールでDBCなどの絶縁基板を使用しない構造のものに適用することも可能である。また、板状で別体の樹脂接続板のみを説明したが、各金属板間に挟持されて各金属板間の相対位置や間隔を保持できるものであれば構わないので、金属板間上に樹脂接続板を配置した後にモールド樹脂を溶融して金属板間に樹脂が入り込むようにしても構わない。 As described above, the present invention includes various embodiments not described herein. For example, only the embodiment in which the organic insulating resin layer is provided on the lower surface of the metal plate has been described, but the present invention may be applied to the back surface structure as shown in FIG. 4 or FIG. It is also possible to apply to a case type module having a structure in which an insulating substrate such as DBC is not used. Moreover, only the resin connection plate which is a plate-like shape has been described. However, any plate can be used as long as it can be held between the metal plates to maintain the relative position and interval between the metal plates. After arranging the resin connection plate, the mold resin may be melted so that the resin enters between the metal plates.
本発明に係るパワーモジュールは、IGBTモジュール、ダイオードモジュール、MOSモジュール(Si、SiC、GaN)等の半導体モジュールに利用することができ、これらの半導体モジュールを用いた産業用ロボットや電気自動車・ハイブリッド電気自動車などの車載用途のパワーモジュールに用いることができる。 The power module according to the present invention can be used for semiconductor modules such as IGBT modules, diode modules, and MOS modules (Si, SiC, GaN) , industrial robots, electric vehicles, and hybrid electric vehicles using these semiconductor modules. It can be used for an in-vehicle power module such as an automobile.
1、110、110A…半導体チップ(半導体デバイス)
2…チップ下はんだ
3…絶縁基板
4…表面銅箔
5…セラミックス基板
6…裏面銅箔
7…絶縁基板下はんだ
8、181、182、191、200…金属板(金属ベース)
9、13、341、342、343、344…ボンディングワイヤ(WB)
10…ランド
11…エミッタE(ソースS)側電力端子
14…コレクタC(ドレインD)側電力端子
15…樹脂ケース
16…シリコーンゲル
17…モールド樹脂
18、181、182…半導体チップ搭載リードフレーム
19…リードフレーム
20、20A、20T…パワーモジュール
21…絶縁シート
22…絶縁層(有機絶縁樹脂層)
22a…硬質絶縁層
22b…軟質絶縁層
23…フレーム
24、25…タイバー
26…樹脂接続板
27…ネジ
28…ノッチ用穴(凹部)
29…ノッチ(突起部)
301、302、303、304…IGBT
321、322、323、324…フリーホイールダイオード
34A…ボンディングワイヤ34の接続部
100…冷却体(ヒートシンク)
124…ドレイン領域
124P…コレクタ領域
126…半導体基板
128…pベース領域
130…ソース領域
130E…エミッタ領域
132…ゲート絶縁膜
134…ソース電極
134E…エミッタ電極
136…ドレインパッド電極
136C…コレクタパッド電極
138…ゲート電極
144…層間絶縁膜
1, 110, 110A ... Semiconductor chip (semiconductor device)
2 ... Solder under chip 3 ... Insulating
9, 13 , 34 1 , 34 2 , 34 3 , 34 4 ... Bonding wire (WB)
10 ... land 11 ... emitter E (the source S)
22a ... Hard insulating layer 22b ... Soft insulating
29 ... Notch (protrusion)
30 1 , 30 2 , 30 3 , 30 4 ... IGBT
32 1 , 32 2 , 32 3 , 32 4 ...
124 ... drain
Claims (30)
前記第1金属板上に配置されて動作時に発熱する半導体デバイスと、
前記半導体デバイスの表面に形成された電極と前記第2金属板とを電気的に接続するボンディングワイヤと、
前記第1金属板と前記第2金属板との互いに対向する前記辺の間を前記ボンディングワイヤの接続方向と平行する方向に沿って接続し、前記ボンディングワイヤの前記接続方向の前記第1金属板および前記第2金属板の動きを制限する樹脂接続板と
を備え、
前記樹脂接続板は、前記第1金属板および前記第2金属板にそれぞれ対向して重なる面の前記第1金属板および前記第2金属板側に凸状の突起部を備え、
前記第1金属板および前記第2金属板は、前記樹脂接続板に対向して重なる面であって前記半導体デバイスが配置される面に前記突起部に嵌合する凹部または貫通孔をそれぞれに備え、
前記突起部は、前記樹脂接続板の両端部から所定の長さだけ内側にそれぞれ形成されることを特徴とするパワーモジュール。 A first metal plate and a second metal plate each having sides facing each other;
A semiconductor device disposed on the first metal plate and generating heat during operation;
A bonding wire for electrically connecting the electrode formed on the surface of the semiconductor device and the second metal plate;
The first metal plate in the connection direction of the bonding wire is connected between the opposing sides of the first metal plate and the second metal plate along a direction parallel to the connection direction of the bonding wire. And a resin connection plate that restricts the movement of the second metal plate ,
The resin connection plate includes convex protrusions on the first metal plate and the second metal plate side of the first metal plate and the second metal plate that face and overlap the first metal plate and the second metal plate, respectively.
Each of the first metal plate and the second metal plate includes a recess or a through-hole that fits into the protrusion on a surface that is opposed to and overlaps the resin connection plate and on which the semiconductor device is disposed. ,
The protrusions power module, wherein Rukoto formed respectively on the inside by a length from both ends given of the resin connecting plate.
を備え、
前記樹脂接続板は、前記モールド樹脂の成型温度以上の耐熱性を有することを特徴とする請求項1または2に記載のパワーモジュール。 A mold resin for molding the first metal plate and the second metal plate, the resin connection plate, the semiconductor device, and the bonding wire;
The power module according to claim 1, wherein the resin connection plate has heat resistance equal to or higher than a molding temperature of the mold resin.
前記絶縁層は、前記第1金属板および前記第2金属板側に配置される硬質絶縁層と、前記第1金属板および前記第2金属板とは反対の側に配置される軟質絶縁層とを有し、
前記軟質絶縁層は前記モールド樹脂から露出することを特徴とする請求項3に記載のパワーモジュール。 An insulating layer disposed on the back side of the first metal plate and the second metal plate;
The insulating layer includes a hard insulating layer disposed on the first metal plate and the second metal plate side, and a soft insulating layer disposed on a side opposite to the first metal plate and the second metal plate. Have
The power module according to claim 3 , wherein the soft insulating layer is exposed from the mold resin.
前記軟質絶縁層は、前記冷却体と密着するように配置されることを特徴とする請求項8に記載のパワーモジュール。 With a cooling body,
The power module according to claim 8, wherein the soft insulating layer is disposed in close contact with the cooling body.
前記第1金属板および第2金属板上にそれぞれ配置されてそれぞれ動作時に発熱する半導体デバイスと、
前記半導体デバイスの各表面に形成された電極と前記第2金属板または前記第3金属板とをそれぞれ電気的に接続する第1ボンディングワイヤおよび第2ボンディングワイヤと、
前記第1金属板と前記第2金属板との間および前記第2金属板と前記第3金属板との間の、前記第1ボンディングワイヤおよび第2ボンディングワイヤがそれぞれ横切る対向部分の前記対向面の位置をそれぞれ保持する複数の樹脂接続板と、
前記各半導体デバイスと、前記第1金属板および前記第2金属板および第3金属板の少なくとも一部と、前記第1および第2ボンディングワイヤと、前記各樹脂接続板とを覆うモールド樹脂と
を備え、
前記樹脂接続板は、前記第1金属板と前記第2金属板とを前記第1ボンディングワイヤの接続方向と平行する方向に沿って接続する第1樹脂接続板と、前記第2金属板と前記第3金属板とを前記第2ボンディングワイヤの接続方向に沿って接続する第2樹脂接続板とを備え、
前記第1樹脂接続板は、前記第1金属板および前記第2金属板のそれぞれの前記半導体デバイスが配置される面に設けられた第1凹部にそれぞれ挿入勘合する第1突起部を有し、
前記第1突起部は、前記第1樹脂接続板の両端部から所定の長さだけ内側にそれぞれ形成されることを特徴とするパワーモジュール。 A first metal plate, a second metal plate and a third metal plate which are divided from each other and have opposing surfaces;
A semiconductor device disposed on each of the first metal plate and the second metal plate and generating heat during operation;
A first bonding wire and a second bonding wire that electrically connect the electrode formed on each surface of the semiconductor device and the second metal plate or the third metal plate, respectively;
The facing surface of the facing portion between the first metal plate and the second metal plate and between the second metal plate and the third metal plate, which is crossed by the first bonding wire and the second bonding wire, respectively. A plurality of resin connection plates that respectively hold the positions of
Mold resin that covers each of the semiconductor devices, at least a part of the first metal plate, the second metal plate, and the third metal plate, the first and second bonding wires, and the resin connection plates. Prepared ,
The resin connection plate includes: a first resin connection plate that connects the first metal plate and the second metal plate along a direction parallel to a connection direction of the first bonding wire; the second metal plate; A second resin connection plate for connecting a third metal plate along the connection direction of the second bonding wire,
The first resin connection plate has first protrusions that are respectively inserted and fitted into first recesses provided on surfaces of the first metal plate and the second metal plate on which the semiconductor devices are disposed,
Said first protrusion, a power module, wherein Rukoto formed respectively inside from both ends by a predetermined length of said first resin connecting plate.
前記第2突起部は、前記第2樹脂接続板の両端部から所定の長さだけ内側にそれぞれ形成されることを特徴とする請求項18に記載のパワーモジュール。 The second resin connection plate has second protrusions that are respectively inserted and fitted into second recesses provided on surfaces of the second metal plate and the third metal plate on which the semiconductor devices are disposed,
The second protrusion, the power module of claim 18, wherein Rukoto formed respectively from both ends to the inside by a predetermined length of said second resin connecting plate.
前記第1金属板の表面上にはんだを介して、動作時に発熱する半導体デバイスを配置する工程と、
樹脂接続板を用いて、前記第1金属板と前記第2金属板とを接続する工程と、
前記半導体デバイスの表面に形成された電極と前記第2金属板とをボンディングワイヤを介して電気的に接続する工程と、
前記第1金属板および前記第2金属板、前記半導体デバイス、前記ボンディングワイヤ、前記樹脂接続板をモールド樹脂を用いてモールディングする工程と、
前記第1金属板および前記第2金属板の裏面上に、絶縁層を配置する工程と
を有し、
前記樹脂接続板は、前記第1金属板と前記第2金属板との互いに対向する前記辺の間を前記ボンディングワイヤの接続方向と平行する方向に沿って接続され、前記ボンディングワイヤの前記接続方向の前記第1金属板および前記第2金属板の動きを制限するように配置され、
前記樹脂接続板は、前記第1金属板および前記第2金属板にそれぞれ対向して重なる面の前記第1金属板および前記第2金属板側に凸状の突起部を備え、
前記第1金属板および前記第2金属板は、前記樹脂接続板に対向して重なる面であって前記半導体デバイスが配置される面に前記突起部に嵌合する凹部または貫通孔をそれぞれ備え、
前記突起部は、前記樹脂接続板の両端部から所定の長さだけ内側にそれぞれ形成され、
前記樹脂接続板を用いて前記第1金属板と前記第2金属板とを接続する工程は、前記突起部と前記凹部または貫通孔を嵌合する工程を有することを特徴とするパワーモジュールの製造方法。 Forming a first metal plate and a second metal plate having sides facing each other;
Disposing a semiconductor device that generates heat during operation on the surface of the first metal plate via solder;
Connecting the first metal plate and the second metal plate using a resin connection plate;
Electrically connecting the electrode formed on the surface of the semiconductor device and the second metal plate via a bonding wire;
Molding the first metal plate and the second metal plate, the semiconductor device, the bonding wire, and the resin connection plate using a mold resin;
And disposing an insulating layer on the back surfaces of the first metal plate and the second metal plate,
The resin connection plate is connected between the opposing sides of the first metal plate and the second metal plate along a direction parallel to a connection direction of the bonding wire, and the connection direction of the bonding wire. Arranged to limit the movement of the first metal plate and the second metal plate ,
The resin connection plate includes convex protrusions on the first metal plate and the second metal plate side of the first metal plate and the second metal plate that face and overlap the first metal plate and the second metal plate, respectively.
The first metal plate and the second metal plate each include a recess or a through hole that fits into the protrusion on a surface that is opposed to and overlaps the resin connection plate and on which the semiconductor device is disposed,
The protrusions are respectively formed on the inside by a predetermined length from both ends of the resin connection plate,
A step of connecting the second metal plate and the first metal plate using the resin connecting plate, a power module, characterized in Rukoto to have a step of fitting the recess or through-hole and the projecting portion Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210220A JP6401444B2 (en) | 2013-10-07 | 2013-10-07 | Power module and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210220A JP6401444B2 (en) | 2013-10-07 | 2013-10-07 | Power module and manufacturing method thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015076441A JP2015076441A (en) | 2015-04-20 |
JP2015076441A5 JP2015076441A5 (en) | 2016-10-20 |
JP6401444B2 true JP6401444B2 (en) | 2018-10-10 |
Family
ID=53001088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013210220A Active JP6401444B2 (en) | 2013-10-07 | 2013-10-07 | Power module and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6401444B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107507808A (en) * | 2017-08-23 | 2017-12-22 | 南京晟芯半导体有限公司 | A kind of New IGBT module encapsulation construction |
JP7019746B2 (en) * | 2020-05-21 | 2022-02-15 | 三菱電機株式会社 | Semiconductor module for electric power |
CN118872053A (en) * | 2022-03-11 | 2024-10-29 | 尼得科株式会社 | Semiconductor module, power conversion device, and method for manufacturing semiconductor module |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031338A (en) * | 1998-07-13 | 2000-01-28 | Hitachi Ltd | Semiconductor device and its manufacture |
JP2002076204A (en) * | 2000-09-04 | 2002-03-15 | Nitto Shinko Kk | Metal flat body with resin |
JP2008078445A (en) * | 2006-09-22 | 2008-04-03 | Yamaha Corp | Lead frame |
JP2008244365A (en) * | 2007-03-29 | 2008-10-09 | Toshiba Corp | Thermal connection structure and electronic appliance comprising the same |
JP5163069B2 (en) * | 2007-11-20 | 2013-03-13 | 株式会社デンソー | Semiconductor device |
TW200941684A (en) * | 2008-03-06 | 2009-10-01 | Mitsubishi Electric Corp | Leadframe board, semiconductor module, and method for making a leadframe board |
JP5099243B2 (en) * | 2010-04-14 | 2012-12-19 | 株式会社デンソー | Semiconductor module |
-
2013
- 2013-10-07 JP JP2013210220A patent/JP6401444B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015076441A (en) | 2015-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6765469B2 (en) | Power module semiconductor device | |
US10778113B2 (en) | Intelligent power module, electric vehicle, and hybrid car | |
JP6338937B2 (en) | Power module and manufacturing method thereof | |
US9390996B2 (en) | Double-sided cooling power module and method for manufacturing the same | |
JP5067267B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
US10366957B2 (en) | Semiconductor device | |
US8497572B2 (en) | Semiconductor module and method of manufacturing the same | |
WO2016079995A1 (en) | Semiconductor device and power module | |
US9088226B2 (en) | Power module for converting DC to AC | |
US10720383B2 (en) | Semiconductor device configuring upper and lower arms including auxiliary terminals | |
US9437508B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2020088122A (en) | Semiconductor module, power converter, and method for manufacturing semiconductor module | |
JP2015099846A (en) | Semiconductor device, and method of manufacturing the same | |
JP2013012525A (en) | Lead frame and power module | |
CN110858568A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP6401444B2 (en) | Power module and manufacturing method thereof | |
WO2018047485A1 (en) | Power module and inverter device | |
JP2015076441A5 (en) | ||
WO2022201426A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6697941B2 (en) | Power module and manufacturing method thereof | |
JP2012222000A (en) | Semiconductor module and manufacturing method of the same | |
US20240079383A1 (en) | Semiconductor device | |
WO2023004661A1 (en) | Semiconductor arrangement | |
WO2023100980A1 (en) | Semiconductor module, power conversion device, and method for producing power conversion device | |
JP6630762B2 (en) | Power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160906 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6401444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |