JP2012222000A - Semiconductor module and manufacturing method of the same - Google Patents

Semiconductor module and manufacturing method of the same Download PDF

Info

Publication number
JP2012222000A
JP2012222000A JP2011083002A JP2011083002A JP2012222000A JP 2012222000 A JP2012222000 A JP 2012222000A JP 2011083002 A JP2011083002 A JP 2011083002A JP 2011083002 A JP2011083002 A JP 2011083002A JP 2012222000 A JP2012222000 A JP 2012222000A
Authority
JP
Japan
Prior art keywords
metal block
insulating layer
semiconductor module
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011083002A
Other languages
Japanese (ja)
Inventor
Naoichi Harada
直一 原田
Makoto Imai
誠 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011083002A priority Critical patent/JP2012222000A/en
Publication of JP2012222000A publication Critical patent/JP2012222000A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor module in which cracks and voids are hard to occur in a resin mold part, and provide a manufacturing method of the same.SOLUTION: A semiconductor module 1 comprises: a metal block 30 including a first surface, a second surface that is an opposite surface to the first surface and a lateral surface connecting the first surface and the second surface; semiconductor elements 10, 11 provided on the first surface of the metal block; an insulation layer 40 including a first insulation layer covering the second surface of the metal block and a second insulation layer extending from the first insulation layer to cover at least a part of the lateral surface of the metal block; and a resin mold part 50 including an encapsulation part 51 encapsulating the semiconductor elements and at least the first surface of the metal block, and a sidewall part 52 vertically arranged from an outer edge of the encapsulation part toward the second surface side of the metal block so as not to contact the second insulation layer.

Description

本発明は、樹脂によるモールド部を備える半導体モジュール及びその製造方法等に関する。   The present invention relates to a semiconductor module including a resin mold part, a method for manufacturing the same, and the like.

従来より、金属ブロックの上面に導電層を介して半導体素子を設置し、半導体素子並びに金属ブロックの上面及び側面を被覆するように樹脂をモールドした半導体モジュールが知られている。   2. Description of the Related Art Conventionally, there has been known a semiconductor module in which a semiconductor element is installed on a top surface of a metal block via a conductive layer, and a resin is molded so as to cover the semiconductor element and the top and side surfaces of the metal block.

このような半導体モジュールは、例えば、金属ブロックの下面に設けられたＳｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板を介して冷却器上に搭載される。この際、高放熱絶縁板と金属ブロックや冷却器との間に空隙が形成されることを防ぐために、金属ブロックと高放熱絶縁板との間、及び冷却器と高放熱絶縁板との間に放熱グリスをそれぞれ塗布している。 Such a semiconductor module is mounted on the cooler via a high heat dissipation insulating plate made of, for example, Si 3 N 4 , AlN or the like provided on the lower surface of the metal block. At this time, in order to prevent a gap from being formed between the high heat dissipation insulating plate and the metal block or the cooler, between the metal block and the high heat dissipation insulating plate and between the cooler and the high heat dissipation insulating plate. Each heat dissipation grease is applied.

しかしながら、Ｓｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板は高価であると共に、熱抵抗が大きく耐熱性が十分でないため、半導体素子の発熱により生じる熱応力に起因して割れる問題があった。 However, a high heat dissipation insulating plate made of Si 3 N 4 , AlN, or the like is expensive and has a problem of cracking due to thermal stress caused by heat generation of the semiconductor element because of high thermal resistance and insufficient heat resistance.

そこで、Ｓｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板に代えてポリイミドを用いることが提案されている。ポリイミドは、Ｓｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板よりも低コストであると共に、十分な耐熱性を備えているため、Ｓｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板よりも熱応力に対して有利である（例えば、特許文献１参照）。 Therefore, it has been proposed to use polyimide instead of the high heat dissipation insulating plate made of Si 3 N 4 , AlN or the like. Polyimide is lower in cost than a high heat dissipation insulating plate made of Si 3 N 4 , AlN or the like, and has sufficient heat resistance, so it has a higher heat than a high heat dissipation insulating plate made of Si 3 N 4 , AlN or the like. It is advantageous with respect to stress (for example, refer patent document 1).

特開２００５−６５３７９号公報JP 2005-65379 A

しかしながら、上記半導体モジュールには、半導体素子の発熱により生じる熱応力に起因して、金属ブロックの側面と金属ブロックの側面を被覆するモールド部との界面にクラックやボイド等が発生する問題もあり、この問題は、Ｓｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板に代えてポリイミドを用いるだけでは解決できない。 However, the above-mentioned semiconductor module also has a problem that cracks and voids are generated at the interface between the side surface of the metal block and the mold part covering the side surface of the metal block due to the thermal stress generated by the heat generation of the semiconductor element. This problem cannot be solved only by using polyimide instead of the high heat dissipation insulating plate made of Si 3 N 4 , AlN or the like.

本発明は、上記の点に鑑みてなされたもので、樹脂モールド部にクラックやボイドが発生し難い半導体モジュール、及びその製造方法等を提供することを課題とする。   This invention is made | formed in view of said point, and makes it a subject to provide the semiconductor module with which a crack and a void are hard to generate | occur | produce in a resin mold part, its manufacturing method, etc.

本半導体モジュールは、第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックと、前記金属ブロックの前記第１の面に設置された半導体素子と、前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層と、前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、前記第２の絶縁層と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部と、を有することを要件とする。   The semiconductor module includes a first block, a second plane opposite to the first plane, and a side surface connecting the first plane and the second plane; , A semiconductor element installed on the first surface of the metal block, a first insulating layer covering the second surface of the metal block, and the metal block extending from the first insulating layer A second insulating layer that covers at least a part of the side surface of the semiconductor element, a sealing portion that seals at least the first surface of the semiconductor element and the metal block, and the second insulating layer. And a resin mold portion including a side wall portion standing on the second surface side of the metal block from an outer edge portion of the sealing portion so as not to contact the layer.

本半導体モジュールの製造方法の一形態は、第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックの前記第１の面に半導体素子を設置する半導体素子設置工程と、前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、前記側面と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部を形成するモールド工程と、前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層を、前記第２の絶縁層が前記側壁部と接しないように形成する絶縁層形成工程と、を有することを要件とする。   One form of the manufacturing method of the present semiconductor module includes a first surface, a second surface opposite to the first surface, a side surface connecting the first surface and the second surface, A semiconductor element installation step of installing a semiconductor element on the first surface of the metal block comprising: a sealing portion that seals at least the first surface of the semiconductor element and the metal block; and a contact with the side surface. A molding step of forming a resin mold portion including a side wall portion standing on the second surface side of the metal block from an outer edge portion of the sealing portion, and the second step of the metal block An insulating layer including: a first insulating layer covering a surface; and a second insulating layer extending from the first insulating layer and covering at least a part of the side surface of the metal block. An insulating layer forming step of forming an insulating layer so as not to contact the side wall; And requirements that it has.

本半導体モジュールの製造方法の他の形態は、第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックの前記第１の面に半導体素子を設置する半導体素子設置工程と、前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層を形成する絶縁層形成工程と、前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、前記第２の絶縁層と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部を形成するモールド工程と、を有することを要件とする。   Another embodiment of the method for manufacturing the semiconductor module includes a first surface, a second surface that is the opposite surface of the first surface, and a side surface that connects the first surface and the second surface. A semiconductor element installation step for installing a semiconductor element on the first surface of the metal block comprising: a first insulating layer covering the second surface of the metal block; and extending from the first insulating layer. An insulating layer forming step of forming an insulating layer including a second insulating layer that covers at least a part of the side surface of the metal block; and at least the first surface of the semiconductor element and the metal block. A resin mold comprising: a sealing portion to be sealed; and a side wall portion erected on the second surface side of the metal block from an outer edge portion of the sealing portion so as not to contact the second insulating layer And a molding process for forming the part.

本発明によれば、モールド部にクラックやボイドが発生し難い半導体モジュール、及びその製造方法等を提供できる。   According to the present invention, it is possible to provide a semiconductor module in which cracks and voids are unlikely to occur in the mold part, a manufacturing method thereof, and the like.

第１の実施の形態に係る半導体モジュールを例示する断面図（その１）である。1 is a cross-sectional view (part 1) illustrating a semiconductor module according to a first embodiment; 第１の実施の形態に係る半導体モジュールを例示する断面図（その２）である。6 is a cross-sectional view (part 2) illustrating the semiconductor module according to the first embodiment; FIG. 第１の実施の形態に係る半導体モジュールを例示する下面側斜視図である。1 is a bottom perspective view illustrating a semiconductor module according to a first embodiment; 第１の実施の形態に係る半導体モジュールの製造工程を例示する図（その１）である。FIG. 3 is a diagram (part 1) illustrating a manufacturing process of the semiconductor module according to the first embodiment; 第１の実施の形態に係る半導体モジュールの製造工程を例示する図（その２）である。FIG. 6 is a second diagram illustrating a manufacturing process of the semiconductor module according to the first embodiment; 第１の実施の形態に係る半導体モジュールの製造工程を例示する図（その３）である。FIG. 6 is a diagram (No. 3) for exemplifying the manufacturing process for the semiconductor module according to the first embodiment; 比較例に係る半導体モジュールを例示する断面図である。It is sectional drawing which illustrates the semiconductor module which concerns on a comparative example. 第１の実施の形態の変形例１に係る半導体モジュールを例示する下面側斜視図である。7 is a bottom perspective view illustrating a semiconductor module according to a first modification of the first embodiment; FIG. 第２の実施の形態に係る半導体モジュールとして実現されるＩＰＭ（Intelligent Power Module）を例示する回路図である。It is a circuit diagram which illustrates IPM (Intelligent Power Module) implement | achieved as a semiconductor module which concerns on 2nd Embodiment. 第２の実施の形態に係る半導体モジュールを例示する平面図である。It is a top view which illustrates the semiconductor module which concerns on 2nd Embodiment. 第２の実施の形態に係る半導体モジュールを例示する図１０のＡ−Ａ線に沿う断面図である。It is sectional drawing which follows the AA line of FIG. 10 which illustrates the semiconductor module which concerns on 2nd Embodiment. ＩＰＭ７０を含むハイブリッドシステム１００を例示する概要図である。1 is a schematic diagram illustrating a hybrid system 100 including an IPM 70. FIG.

以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。   Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings. In addition, in each drawing, the same code | symbol is attached | subjected to the same component and the overlapping description may be abbreviate | omitted.

〈第１の実施の形態〉
［第１の実施の形態に係る半導体モジュールの構造］
まず、第１の実施の形態に係る半導体モジュールの構造について説明する。図１及び図２は、第１の実施の形態に係る半導体モジュールを例示する断面図である。図３は、第１の実施の形態に係る半導体モジュールを例示する下面側斜視図である。なお、図１と図２とは、半導体モジュールの異なる断面を示している。又、図３において、図１及び図２に示す一部の部品の図示が省略されている。 <First Embodiment>
[Structure of Semiconductor Module According to First Embodiment]
First, the structure of the semiconductor module according to the first embodiment will be described. 1 and 2 are cross-sectional views illustrating the semiconductor module according to the first embodiment. FIG. 3 is a bottom perspective view illustrating the semiconductor module according to the first embodiment. 1 and 2 show different cross sections of the semiconductor module. In FIG. 3, illustration of some components shown in FIGS. 1 and 2 is omitted.

図１〜図３を参照するに、半導体モジュール１は、主なる構成要素として、半導体素子１０及び１１と、配線部材２０、２１、及び２２と、金属ブロック３０と、絶縁層４０と、樹脂モールド部５０とを有する。   1 to 3, a semiconductor module 1 includes semiconductor elements 10 and 11, wiring members 20, 21, and 22, a metal block 30, an insulating layer 40, and a resin mold as main components. Part 50.

半導体素子１０及び１１は、例えば、シリコン（Ｓｉ）や炭化珪素（ＳｉＣ）を含む半導体である。より具体的には、半導体素子１０は、例えば、ＩＧＢＴ（Insulated gate bipolar transistor）やＭＯＳＦＥＴ（Metal oxide semiconductor field‐effect transistor)のようなスイッチング素子である。半導体素子１１は、例えば、ＩＧＢＴのエミッタとコレクタとの間に接続される還流用のダイオードである。以降、半導体素子１０がＩＧＢＴであり、半導体素子１１がダイオードである場合を例に説明を行う。又、搭載状態に応じて上下方向が異なるが、便宜上、半導体モジュール１の金属ブロック３０側を下方とする（他の実施の形態についても同様）。   The semiconductor elements 10 and 11 are semiconductors containing, for example, silicon (Si) or silicon carbide (SiC). More specifically, the semiconductor element 10 is a switching element such as an IGBT (Insulated gate bipolar transistor) or a MOSFET (Metal oxide semiconductor field-effect transistor). The semiconductor element 11 is, for example, a reflux diode connected between the emitter and collector of the IGBT. Hereinafter, a case where the semiconductor element 10 is an IGBT and the semiconductor element 11 is a diode will be described as an example. Although the vertical direction differs depending on the mounting state, for convenience, the metal block 30 side of the semiconductor module 1 is set downward (the same applies to other embodiments).

半導体素子１０及び１１は、金属ブロック３０の上面に設置されている。より詳しくは、半導体素子１０のコレクタ（図示せず）は、接合部３８により金属ブロック３０に接合されている。半導体素子１０のエミッタ（図示せず）は、接合部３８により配線部材２０に接合されている。半導体素子１０のゲート（図示せず）は、ボンディングワイヤ３９により配線部材２１に接合されている。半導体素子１１のカソード（図示せず）は、接合部３８により金属ブロック３０に接合されている。半導体素子１１のアノード（図示せず）は、接合部３８により配線部材２０に接合されている。金属ブロック３０は、接合部３８により配線部材２２に接合されている。   The semiconductor elements 10 and 11 are installed on the upper surface of the metal block 30. More specifically, the collector (not shown) of the semiconductor element 10 is joined to the metal block 30 by the joining portion 38. An emitter (not shown) of the semiconductor element 10 is joined to the wiring member 20 by a joining portion 38. A gate (not shown) of the semiconductor element 10 is bonded to the wiring member 21 by a bonding wire 39. A cathode (not shown) of the semiconductor element 11 is joined to the metal block 30 by a joining portion 38. An anode (not shown) of the semiconductor element 11 is joined to the wiring member 20 by a joining portion 38. The metal block 30 is joined to the wiring member 22 by the joint portion 38.

言い換えれば、半導体素子１０のコレクタ（図示せず）、半導体素子１１のカソード（図示せず）、金属ブロック３０、及び配線部材２２は電気的に接続されている。又、半導体素子１０のエミッタ（図示せず）、半導体素子１１のアノード（図示せず）、及び配線部材２０は電気的に接続されている。半導体素子１０のゲート（図示せず）と配線部材２１とは電気的に接続されている。   In other words, the collector (not shown) of the semiconductor element 10, the cathode (not shown) of the semiconductor element 11, the metal block 30, and the wiring member 22 are electrically connected. The emitter (not shown) of the semiconductor element 10, the anode (not shown) of the semiconductor element 11, and the wiring member 20 are electrically connected. The gate (not shown) of the semiconductor element 10 and the wiring member 21 are electrically connected.

配線部材２０〜２２は、例えば、銅等からなる金属板（リードフレーム基材）をプレス加工等して形成したものである。配線部材２０〜２２の一部は、樹脂モールド部５０から露出している。図示の例では、配線部材２０は出力ライン用の配線部材（出力ライン用リード）である。又、配線部材２１は、ピン状の形態を有し、信号伝達用の配線部材（信号ライン用リード）である。又、配線部材２２は電源ライン用の配線部材（電源ライン用リード）である。接合部３８は、例えば、はんだや銀ペースト等の導電性材料である。ボンディングワイヤ３９は、例えば、金や銅等からなる導電性の細線である。   The wiring members 20 to 22 are formed by, for example, pressing a metal plate (lead frame base material) made of copper or the like. A part of the wiring members 20 to 22 is exposed from the resin mold part 50. In the illustrated example, the wiring member 20 is an output line wiring member (output line lead). The wiring member 21 has a pin shape and is a signal transmission wiring member (signal line lead). The wiring member 22 is a power line wiring member (power line lead). The joining portion 38 is, for example, a conductive material such as solder or silver paste. The bonding wire 39 is a conductive thin wire made of, for example, gold or copper.

金属ブロック３０は、熱（過渡熱等）を吸収し拡散するヒートシンク機能を備える。金属ブロック３０は、銅や銅合金、或いはアルミニウムのような熱拡散性の優れた金属から形成することが好ましい。金属ブロック３０は、主に、半導体素子１０及び１１の駆動時に生じる半導体素子１０及び１１からの熱を吸収し内部に拡散する。   The metal block 30 has a heat sink function for absorbing and diffusing heat (transient heat or the like). The metal block 30 is preferably formed from copper, a copper alloy, or a metal having excellent thermal diffusivity such as aluminum. The metal block 30 mainly absorbs and diffuses heat from the semiconductor elements 10 and 11 generated when the semiconductor elements 10 and 11 are driven.

絶縁層４０は、下面絶縁層４１と、下面絶縁層４１と一体的に形成された側面絶縁層４２とを有する。下面絶縁層４１は、金属ブロック３０の下面を覆うように形成されている。側面絶縁層４２は、下面絶縁層４１から延在して金属ブロック３０の側面の少なくとも一部を覆うように形成されている。絶縁層４０は、金属ブロック３０と金属ブロック３０が搭載される冷却器（図示せず）との間の電気的な絶縁性を確保しつつ、金属ブロック３０から冷却器（図示せず）への高い熱伝導を可能とする。   The insulating layer 40 includes a lower surface insulating layer 41 and a side surface insulating layer 42 formed integrally with the lower surface insulating layer 41. The lower surface insulating layer 41 is formed so as to cover the lower surface of the metal block 30. The side insulating layer 42 is formed to extend from the lower insulating layer 41 and cover at least a part of the side surface of the metal block 30. The insulating layer 40 secures electrical insulation between the metal block 30 and a cooler (not shown) on which the metal block 30 is mounted, and from the metal block 30 to the cooler (not shown). Enables high heat conduction.

絶縁層４０は、金属ブロック３０に電気的に形成することが好ましく、例えば、電着ポリイミド層とすることができる。又、金属ブロック３０がアルミニウムを主成分とする場合には、絶縁層４０をアルマイト層とすることができる。金属ブロック３０に絶縁層４０を電気的に形成することにより、金属ブロック３０にシート状の絶縁材を貼り付ける場合等と比べて、金属ブロック３０から冷却器（図示せず）へのより高い熱伝導を実現できる。絶縁層４０の厚さは、例えば、１０〜１００μｍ程度とすることができる。絶縁層４０が膜厚１０μｍのポリイミド層である場合、絶縁耐圧は１０００Ｖ程度となる。   The insulating layer 40 is preferably formed electrically on the metal block 30 and can be, for example, an electrodeposited polyimide layer. Moreover, when the metal block 30 has aluminum as a main component, the insulating layer 40 can be an alumite layer. By electrically forming the insulating layer 40 on the metal block 30, higher heat from the metal block 30 to the cooler (not shown) than when attaching a sheet-like insulating material to the metal block 30. Conduction can be realized. The thickness of the insulating layer 40 can be about 10 to 100 μm, for example. When the insulating layer 40 is a polyimide layer having a thickness of 10 μm, the withstand voltage is about 1000V.

なお、絶縁層４０の側面絶縁層４２は、樹脂モールド部５０から露出する金属ブロック３０の側面のなるべく多くの領域を覆うように形成することが好ましく、樹脂モールド部５０から露出する金属ブロック３０の側面の全ての領域を覆うように形成することが更に好ましい。樹脂モールド部５０から露出する金属ブロック３０の側面のなるべく多くの領域を側面絶縁層４２で覆うことにより、側面絶縁層４２が形成されていない金属ブロック３０の側面とそれに対向する樹脂モールド部５０の内壁面との間に放電が生じて金属ブロック３０と冷却器（図示せず）との沿面距離が短くなることを防止できる。   The side insulating layer 42 of the insulating layer 40 is preferably formed so as to cover as many regions as possible on the side surface of the metal block 30 exposed from the resin mold portion 50, and the metal block 30 exposed from the resin mold portion 50 is formed. More preferably, it is formed so as to cover the entire region of the side surface. By covering as many regions of the side surface of the metal block 30 exposed from the resin mold part 50 as possible with the side surface insulating layer 42, the side surface of the metal block 30 on which the side surface insulating layer 42 is not formed and the resin mold part 50 opposite to the side surface. It can be prevented that a discharge occurs between the inner wall surface and the creeping distance between the metal block 30 and the cooler (not shown) is shortened.

樹脂モールド部５０は、封止部５１と、封止部５１と一体的に形成された側壁部５２とを有する。封止部５１は、半導体素子１０及び１１、配線部材２０〜２２の一部、金属ブロック３０の少なくとも上面、接合部３８、及びボンディングワイヤ３９を封止している。側壁部５２は、側面絶縁層４２と接しないように封止部５１の外縁部から金属ブロック３０の下面側に立設されている。なお、本実施の形態では、平面視において、側壁部５２は、金属ブロック３０の周囲に側面絶縁層４２と接しないように環状（額縁状）に形成されている。側壁部５２の内壁面と側面絶縁層４２との距離（隙間）は、例えば、１〜３ｍｍ程度とすることができる。樹脂モールド部５０の材料としては、例えば、ガラス転移温度が２５０℃程度以上のエポキシ系樹脂やシリコーン系樹脂等を用いることが好ましい。半導体素子１０及び１１の動作時の温度が１７５〜２５０℃程度に達する虞があり、それに耐える必要があるためである。   The resin mold part 50 includes a sealing part 51 and a side wall part 52 formed integrally with the sealing part 51. The sealing portion 51 seals the semiconductor elements 10 and 11, a part of the wiring members 20 to 22, at least the upper surface of the metal block 30, the bonding portion 38, and the bonding wire 39. The side wall portion 52 is erected on the lower surface side of the metal block 30 from the outer edge portion of the sealing portion 51 so as not to contact the side surface insulating layer 42. In the present embodiment, the side wall 52 is formed in an annular shape (frame shape) so as not to contact the side insulating layer 42 around the metal block 30 in plan view. The distance (gap) between the inner wall surface of the side wall portion 52 and the side surface insulating layer 42 can be set to about 1 to 3 mm, for example. As a material of the resin mold part 50, for example, an epoxy resin or a silicone resin having a glass transition temperature of about 250 ° C. or higher is preferably used. This is because the operating temperature of the semiconductor elements 10 and 11 may reach about 175 to 250 ° C., and it is necessary to withstand it.

［第１の実施の形態に係る半導体モジュールの製造方法］
次に、第１の実施の形態に係る半導体モジュールの製造方法について説明する。図４〜図６は、第１の実施の形態に係る半導体モジュールの製造工程を例示する図である。なお、図４及び図５と図６とは、半導体モジュールの異なる断面を示している。 [Method of Manufacturing Semiconductor Module According to First Embodiment]
Next, a method for manufacturing the semiconductor module according to the first embodiment will be described. 4 to 6 are diagrams illustrating the manufacturing process of the semiconductor module according to the first embodiment. 4 and 5 and FIG. 6 show different cross sections of the semiconductor module.

まず、図４に示す工程では、配線部材２０を含む金属板（リードフレーム基材）に接合部３８を介して半導体素子１０及び１１を実装する。そして、半導体素子１０及び１１を実装した配線部材２０を接合部３８を介して金属ブロック３０の上面に設置する。又、半導体素子１０のゲート（図示せず）を、ボンディングワイヤ３９により配線部材２１に接合する。又、配線部材２２を接合部３８を介して金属ブロック３０の上面に設置する。   First, in the process illustrated in FIG. 4, the semiconductor elements 10 and 11 are mounted on the metal plate (lead frame base material) including the wiring member 20 via the joint portion 38. Then, the wiring member 20 on which the semiconductor elements 10 and 11 are mounted is installed on the upper surface of the metal block 30 via the joint portion 38. Further, the gate (not shown) of the semiconductor element 10 is bonded to the wiring member 21 by the bonding wire 39. Further, the wiring member 22 is installed on the upper surface of the metal block 30 through the joint portion 38.

次に、図５に示す工程では、例えば、ガラス転移温度が２５０℃程度以上のエポキシ系樹脂やシリコーン系樹脂等により、封止部５１及び封止部５１と一体的に形成された側壁部５２とを有する樹脂モールド部５０を成形する。樹脂モールド部５０は、例えば、対象物を上金型と下金型で挟持して樹脂を注入するトランスファーモールド法により成形できる。この際、下金型に所定形状の凸部を設けておくことにより、側壁部５２の内壁面と金属ブロック３０の側面との間に、例えば１〜３ｍｍ程度の隙間を形成することができる。   Next, in the step shown in FIG. 5, for example, the sealing portion 51 and the side wall portion 52 formed integrally with the sealing portion 51 with an epoxy resin or a silicone resin having a glass transition temperature of about 250 ° C. or more. The resin mold part 50 which has these is shape | molded. The resin mold part 50 can be molded by, for example, a transfer mold method in which an object is sandwiched between an upper mold and a lower mold and a resin is injected. At this time, by providing the lower mold with a convex portion having a predetermined shape, a gap of, for example, about 1 to 3 mm can be formed between the inner wall surface of the side wall portion 52 and the side surface of the metal block 30.

次に、図６に示す工程では、下面絶縁層４１と下面絶縁層４１と一体的に形成された側面絶縁層４２とを有する絶縁層４０を形成する。より詳しくは、下面絶縁層４１は金属ブロック３０の下面を覆うように形成し、側面絶縁層４２は下面絶縁層４１から延在して金属ブロック３０の側面の少なくとも一部を覆うように形成する。絶縁層４０は、金属ブロック３０に電気的に形成することが好ましく、例えば、電着ポリイミド層とすることができる。又、金属ブロック３０がアルミニウムを主成分とする場合には、絶縁層４０をアルマイト層とすることができる。   Next, in the step shown in FIG. 6, the insulating layer 40 having the lower surface insulating layer 41 and the side surface insulating layer 42 formed integrally with the lower surface insulating layer 41 is formed. More specifically, the lower surface insulating layer 41 is formed to cover the lower surface of the metal block 30, and the side surface insulating layer 42 is formed to extend from the lower surface insulating layer 41 and cover at least a part of the side surface of the metal block 30. . The insulating layer 40 is preferably formed electrically on the metal block 30 and can be, for example, an electrodeposited polyimide layer. Moreover, when the metal block 30 has aluminum as a main component, the insulating layer 40 can be an alumite layer.

絶縁層４０として電着ポリイミド層を形成するには、例えば、容器９０内に貯留された溶液９１（ポリイミド電着液）中に金属ブロック３０の下面全面及び側面の少なくとも一部を浸漬し、配線部材２２を介して金属ブロック３０に通電する（所謂電着法）。これにより、金属ブロック３０の下面全面及び側面の少なくとも一部にポリイミドが析出し、電着ポリイミド層が形成される。なお、ポリイミド電着液としては、例えば、周知のカチオン電着塗装用組成やアニオン電着塗装用組成のポリイミド電着液を用いることができる。   In order to form an electrodeposited polyimide layer as the insulating layer 40, for example, the entire lower surface and at least a part of the side surface of the metal block 30 are immersed in a solution 91 (polyimide electrodeposition solution) stored in the container 90 to form a wiring. The metal block 30 is energized through the member 22 (so-called electrodeposition method). As a result, polyimide is deposited on the entire lower surface of the metal block 30 and at least a part of the side surface, thereby forming an electrodeposited polyimide layer. In addition, as a polyimide electrodeposition liquid, the polyimide electrodeposition liquid of the composition for well-known cationic electrodeposition coating and anion electrodeposition coating can be used, for example.

絶縁層４０としてアルマイト層を形成するには、例えば、容器９０内に貯留された溶液９１（好適には硫酸水溶液）中にアルミニウムを主成分とする金属ブロック３０の下面全面及び側面の少なくとも一部を浸漬し、配線部材２２を陽極とし、これに対向配置される白金（Ｐｄ）電極を陰極として金属ブロック３０に通電（パルス電圧を印加）する（陽極酸化法）。これにより、金属ブロック３０の下面全面及び側面の少なくとも一部が酸化され、アルマイト層が形成される。なお、アルマイト層は、微小径の孔（ポーラス）が規則正しく形成された酸化アルミニウムの層である。   In order to form the alumite layer as the insulating layer 40, for example, the entire lower surface and at least a part of the side surface of the metal block 30 mainly composed of aluminum in the solution 91 (preferably an aqueous sulfuric acid solution) stored in the container 90. Then, the metal block 30 is energized (applied with a pulse voltage) using the wiring member 22 as an anode and a platinum (Pd) electrode disposed opposite thereto as a cathode (anodic oxidation method). Thereby, at least a part of the entire lower surface and side surfaces of the metal block 30 is oxidized, and an alumite layer is formed. The anodized layer is an aluminum oxide layer in which fine pores (porous) are regularly formed.

以上の各工程により、図１〜図３に示す半導体モジュール１が製造される。なお、図５に示す工程と図６に示す工程とを入れ替えても構わない。   Through the above steps, the semiconductor module 1 shown in FIGS. 1 to 3 is manufactured. Note that the step shown in FIG. 5 and the step shown in FIG. 6 may be interchanged.

［比較例］
ここで、比較例を参照しながら、第１の実施の形態に係る半導体モジュール１が有する特有の効果について説明する。 [Comparative example]
Here, with reference to a comparative example, a specific effect of the semiconductor module 1 according to the first embodiment will be described.

図７は、比較例に係る半導体モジュールを例示する断面図である。図７を参照するに、半導体モジュール５は、絶縁層４０が絶縁層４５に置換され、樹脂モールド部５０が樹脂モールド部５５に置換された点が第１の実施の形態に係る半導体モジュール１と相違する。絶縁層４５は、金属ブロック３０の下面のみを覆うように形成されている。樹脂モールド部５５は、半導体素子１０及び１１、配線部材２０〜２２の一部、金属ブロック３０の上面及び側面、接合部３８、及びボンディングワイヤ３９を封止している。   FIG. 7 is a cross-sectional view illustrating a semiconductor module according to a comparative example. Referring to FIG. 7, the semiconductor module 5 is different from the semiconductor module 1 according to the first embodiment in that the insulating layer 40 is replaced with an insulating layer 45 and the resin mold part 50 is replaced with a resin mold part 55. Is different. The insulating layer 45 is formed so as to cover only the lower surface of the metal block 30. The resin mold portion 55 seals the semiconductor elements 10 and 11, a part of the wiring members 20 to 22, the upper and side surfaces of the metal block 30, the bonding portion 38, and the bonding wire 39.

つまり、半導体モジュール１では、金属ブロック３０の側面の大部分に側面絶縁層４２が形成され、樹脂モールド部５０の側壁部５２が側面絶縁層４２と接しないように隙間が設けられていた。これに対して、半導体モジュール５では、金属ブロック３０の側面には絶縁層４５が形成されていなく、樹脂モールド部５５と金属ブロック３０の側面との間には隙間が設けられていない。   That is, in the semiconductor module 1, the side surface insulating layer 42 is formed on most of the side surfaces of the metal block 30, and a gap is provided so that the side wall portion 52 of the resin mold portion 50 does not contact the side surface insulating layer 42. On the other hand, in the semiconductor module 5, the insulating layer 45 is not formed on the side surface of the metal block 30, and no gap is provided between the resin mold portion 55 and the side surface of the metal block 30.

比較例に係る半導体モジュール５の構造では、樹脂モールド部５５と金属ブロック３０の側面とが接しているため、その界面にクラックやボイドが発生する場合がある。クラックやボイドが発生すると、金属ブロック３０と冷却器（図示せず）との沿面距離が短くなる問題が生じる。樹脂モールド部５５と金属ブロック３０の界面にクラックやボイドが発生するのは、以下のような理由による。第１に、半導体モジュール５が冷却器に搭載される際に、絶縁層４５がフィラーを含有した放熱グリスを介して冷却器に圧接される場合があり、その場合、絶縁層４５がフィラーにより摩耗するからである。第２に、半導体素子１０や半導体素子１１が発熱すると、樹脂モールド部５５と金属ブロック３０との温度差が大きくなり、樹脂モールド部５５と金属ブロック３０との界面に熱応力が生じるからである。第３に、半導体モジュール５が車両に搭載された場合に、車両の振動により樹脂モールド部５５と金属ブロック３０との界面が剥離するからである。   In the structure of the semiconductor module 5 according to the comparative example, since the resin mold portion 55 and the side surface of the metal block 30 are in contact with each other, cracks and voids may occur at the interface. When cracks and voids occur, there arises a problem that the creepage distance between the metal block 30 and the cooler (not shown) is shortened. The reason why cracks and voids are generated at the interface between the resin mold portion 55 and the metal block 30 is as follows. First, when the semiconductor module 5 is mounted on the cooler, the insulating layer 45 may be pressed against the cooler via heat dissipation grease containing a filler. In this case, the insulating layer 45 is worn by the filler. Because it does. Second, when the semiconductor element 10 or the semiconductor element 11 generates heat, the temperature difference between the resin mold part 55 and the metal block 30 increases, and thermal stress is generated at the interface between the resin mold part 55 and the metal block 30. . Thirdly, when the semiconductor module 5 is mounted on a vehicle, the interface between the resin mold portion 55 and the metal block 30 is peeled off by the vibration of the vehicle.

これに対して、第１の実施の形態に係る半導体モジュール１の構造では、樹脂モールド部５０の側壁部５２が側面絶縁層４２と接しないように隙間が設けられているため、上記３つの問題が生じ難い。又、金属ブロック３０の側面の大部分には側面絶縁層４２が形成されており、金属ブロック３０の側面とそれに対向する樹脂モールド部５０の内壁面との間に放電が生じ難いため、金属ブロック３０と冷却器（図示せず）との沿面距離を確保できる。   On the other hand, in the structure of the semiconductor module 1 according to the first embodiment, since the gap is provided so that the side wall portion 52 of the resin mold portion 50 does not come into contact with the side surface insulating layer 42, the three problems described above. Is unlikely to occur. In addition, a side insulating layer 42 is formed on most of the side surfaces of the metal block 30, and it is difficult for discharge to occur between the side surfaces of the metal block 30 and the inner wall surface of the resin mold portion 50 facing the metal block 30. A creepage distance between 30 and a cooler (not shown) can be secured.

〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは形状の異なる樹脂モールド部を例示する。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。 <Variation 1 of the first embodiment>
In the first modification of the first embodiment, a resin mold portion having a shape different from that of the first embodiment is illustrated. In the first modification of the first embodiment, the description of the same components as those of the already described embodiment is omitted.

図８は、第１の実施の形態の変形例１に係る半導体モジュールを例示する下面側斜視図である。図８を参照するに、半導体パッケージ１Ａは、樹脂モールド部５０が樹脂モールド部５０Ａに置換された点が第１の実施の形態に係る半導体モジュール１と相違する。   FIG. 8 is a bottom-side perspective view illustrating a semiconductor module according to Modification 1 of the first embodiment. Referring to FIG. 8, the semiconductor package 1A is different from the semiconductor module 1 according to the first embodiment in that the resin mold part 50 is replaced with the resin mold part 50A.

樹脂モールド部５０Ａは、封止部５１と、封止部５１と一体的に形成された側壁部５２Ａとを有する。封止部５１は、半導体素子１０及び１１、配線部材２０〜２２の一部、金属ブロック３０の少なくとも上面、接合部３８、及びボンディングワイヤ３９を封止している。側壁部５２Ａは、側面絶縁層４２と接しないように封止部５１の外縁部の四隅から金属ブロック３０の下面側に立設されている。側壁部５２Ａの内壁面と側面絶縁層４２との距離（隙間）は、例えば、１〜３ｍｍ程度とすることができる。樹脂モールド部５０Ａの材料や製造方法については、樹脂モールド部５０と同様である。   The resin mold part 50 </ b> A includes a sealing part 51 and a side wall part 52 </ b> A formed integrally with the sealing part 51. The sealing portion 51 seals the semiconductor elements 10 and 11, a part of the wiring members 20 to 22, at least the upper surface of the metal block 30, the bonding portion 38, and the bonding wire 39. The side wall portions 52 </ b> A are erected on the lower surface side of the metal block 30 from the four corners of the outer edge portion of the sealing portion 51 so as not to contact the side surface insulating layer 42. The distance (gap) between the inner wall surface of the side wall 52A and the side surface insulating layer 42 can be set to, for example, about 1 to 3 mm. The material and manufacturing method of the resin mold part 50A are the same as those of the resin mold part 50.

樹脂モールド部５０や樹脂モールド部５０Ａの側壁部は、半導体モジュール１や半導体モジュール１Ａが冷却器に搭載される際に、その下面が接着剤等を介して冷却器上面と当接することにより、下面絶縁層４１が冷却器上面に対して必要以上に押圧されることを防止する。従って、側壁部は、図３に示す側壁部５２のような形状でもよいし、図８に示す側壁部５２Ａのような形状でもよい。又、上記目的を達成できれば、図３や図８以外の形状であっても構わない。   When the semiconductor module 1 or the semiconductor module 1A is mounted on the cooler, the lower surface of the side wall portion of the resin mold portion 50 or the resin mold portion 50A comes into contact with the upper surface of the cooler via an adhesive or the like. The insulating layer 41 is prevented from being pressed more than necessary against the upper surface of the cooler. Therefore, the side wall part may have a shape like the side wall part 52 shown in FIG. 3 or a shape like the side wall part 52A shown in FIG. Moreover, as long as the said objective can be achieved, shapes other than FIG.3 and FIG.8 may be sufficient.

なお、半導体パッケージ１Ａの製造方法は、半導体パッケージ１の製造方法と同様であるため、その説明は省略する。   Note that the manufacturing method of the semiconductor package 1A is the same as the manufacturing method of the semiconductor package 1, and a description thereof will be omitted.

〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態とは異なる半導体モジュール及びそれを含むシステムを例示する。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。 <Second Embodiment>
In the second embodiment, a semiconductor module different from the first embodiment and a system including the semiconductor module are illustrated. In the second embodiment, the description of the same components as those of the already described embodiments is omitted.

図９は、第２の実施の形態に係る半導体モジュールとして実現されるＩＰＭ（Intelligent Power Module）を例示する回路図である。図９を参照するにＩＰＭ７０は、ＩＧＢＴ７１〜７６と、ダイオード８１〜８６とを有する。ＩＰＭ７０は、例えば、ハイブリッド車や電気自動車で使用されるモータ駆動用のインバータを構成する。ＩＰＭ７０において、ＩＧＢＴ７１〜７６の各ゲートは、ＥＣＵ（図示せず）等に接続され、ＩＰＭ７０はＥＣＵ（図示せず）等からの駆動信号に基づいてスイッチング動作を行う。   FIG. 9 is a circuit diagram illustrating an IPM (Intelligent Power Module) realized as a semiconductor module according to the second embodiment. Referring to FIG. 9, the IPM 70 includes IGBTs 71 to 76 and diodes 81 to 86. The IPM 70 constitutes an inverter for driving a motor used in, for example, a hybrid vehicle or an electric vehicle. In the IPM 70, each gate of the IGBTs 71 to 76 is connected to an ECU (not shown) or the like, and the IPM 70 performs a switching operation based on a drive signal from the ECU (not shown) or the like.

ＩＧＢＴ７１とダイオード８１とは並列接続されて半導体素子１２Ａとしてパッケージ化されている。半導体素子１２Ａにおいて、ＩＧＢＴ７１のコレクタとダイオード８１のカソードとの接続部は端子Ｐ１として出力され、ＩＧＢＴ７１のエミッタとダイオード８１のアノードとの接続部は端子Ｕ１として出力されている。ＩＧＢＴ７３とダイオード８３とは並列接続されて半導体素子１２Ｂとしてパッケージ化されている。半導体素子１２Ｂにおいて、ＩＧＢＴ７３のコレクタとダイオード８３のカソードとの接続部は端子Ｐ２として出力され、ＩＧＢＴ７３のエミッタとダイオード８３のアノードとの接続部は端子Ｖ１として出力されている。ＩＧＢＴ７５とダイオード８５とは並列接続されて半導体素子１２Ｃとしてパッケージ化されている。半導体素子１２Ｃにおいて、ＩＧＢＴ７５のコレクタとダイオード８５のカソードとの接続部は端子Ｐ３として出力され、ＩＧＢＴ７５のエミッタとダイオード８５のアノードとの接続部は端子Ｗ１として出力されている。   The IGBT 71 and the diode 81 are connected in parallel and packaged as a semiconductor element 12A. In the semiconductor element 12A, a connection portion between the collector of the IGBT 71 and the cathode of the diode 81 is output as the terminal P1, and a connection portion between the emitter of the IGBT 71 and the anode of the diode 81 is output as the terminal U1. The IGBT 73 and the diode 83 are connected in parallel and packaged as a semiconductor element 12B. In the semiconductor element 12B, a connection portion between the collector of the IGBT 73 and the cathode of the diode 83 is output as the terminal P2, and a connection portion between the emitter of the IGBT 73 and the anode of the diode 83 is output as the terminal V1. The IGBT 75 and the diode 85 are connected in parallel and packaged as a semiconductor element 12C. In the semiconductor element 12C, the connection portion between the collector of the IGBT 75 and the cathode of the diode 85 is output as the terminal P3, and the connection portion between the emitter of the IGBT 75 and the anode of the diode 85 is output as the terminal W1.

ＩＧＢＴ７２とダイオード８２とは並列接続されて半導体素子１３Ａとしてパッケージ化されている。半導体素子１３Ａにおいて、ＩＧＢＴ７２のコレクタとダイオード８２のカソードとの接続部は端子Ｕ２として出力され、ＩＧＢＴ７２のエミッタとダイオード８２のアノードとの接続部は端子Ｎ１として出力されている。ＩＧＢＴ７４とダイオード８４とは並列接続されて半導体素子１３Ｂとしてパッケージ化されている。半導体素子１３Ｂにおいて、ＩＧＢＴ７４のコレクタとダイオード８４のカソードとの接続部は端子Ｖ２として出力され、ＩＧＢＴ７４のエミッタとダイオード８４のアノードとの接続部は端子Ｎ２として出力されている。ＩＧＢＴ７６とダイオード８６とは並列接続されて半導体素子１３Ｃとしてパッケージ化されている。半導体素子１３Ｃにおいて、ＩＧＢＴ７６のコレクタとダイオード８６のカソードとの接続部は端子Ｗ２として出力され、ＩＧＢＴ７６のエミッタとダイオード８６のアノードとの接続部は端子Ｎ３として出力されている。   The IGBT 72 and the diode 82 are connected in parallel and packaged as a semiconductor element 13A. In the semiconductor element 13A, the connection portion between the collector of the IGBT 72 and the cathode of the diode 82 is output as the terminal U2, and the connection portion between the emitter of the IGBT 72 and the anode of the diode 82 is output as the terminal N1. The IGBT 74 and the diode 84 are connected in parallel and packaged as a semiconductor element 13B. In the semiconductor element 13B, a connection portion between the collector of the IGBT 74 and the cathode of the diode 84 is output as the terminal V2, and a connection portion between the emitter of the IGBT 74 and the anode of the diode 84 is output as the terminal N2. The IGBT 76 and the diode 86 are connected in parallel and packaged as a semiconductor element 13C. In the semiconductor element 13C, the connection portion between the collector of the IGBT 76 and the cathode of the diode 86 is output as the terminal W2, and the connection portion between the emitter of the IGBT 76 and the anode of the diode 86 is output as the terminal N3.

端子Ｐ１、Ｐ２、及びＰ３は、ラインＰ（正極ライン）に接続されている。端子Ｎ１、Ｎ２、及びＮ３は、ラインＮ（負極ライン）に接続されている。なお、ラインＰ（正極ライン）及びラインＮ（負極ライン）は、電源供給用のラインである。端子Ｕ１及びＵ２は、ラインＵ（Ｕ相用出力ライン）に接続されている。端子Ｖ１及びＶ２は、ラインＶ（Ｖ相用出力ライン）に接続されている。端子Ｗ１及びＷ２は、ラインＷ（Ｗ相用出力ライン）に接続されている。ラインＵ（Ｕ相用出力ライン）、ラインＶ（Ｖ相用出力ライン）、及びラインＷ（Ｗ相用出力ライン）は、それぞれ駆動するモータジェネレータのＵ相、Ｖ相、Ｗ相の各コイルに接続されるラインである。   Terminals P1, P2, and P3 are connected to a line P (positive line). Terminals N1, N2, and N3 are connected to a line N (negative line). The line P (positive line) and the line N (negative line) are power supply lines. The terminals U1 and U2 are connected to a line U (U-phase output line). The terminals V1 and V2 are connected to a line V (V-phase output line). Terminals W1 and W2 are connected to a line W (W-phase output line). Line U (U-phase output line), line V (V-phase output line), and line W (W-phase output line) are respectively connected to the U-phase, V-phase, and W-phase coils of the motor generator to be driven. It is a line to be connected.

このように、ＩＰＭ７０は、Ｕ相の上アーム（ＩＧＢＴ７１）、Ｖ相の上アーム（ＩＧＢＴ７３）、Ｗ相の上アーム（ＩＧＢＴ７５）、Ｕ相の下アーム（ＩＧＢＴ７２）、Ｖ相の下アーム（ＩＧＢＴ７４）、及びＷ相の下アーム（ＩＧＢＴ７６）の計６アームで構成されている。   As described above, the IPM 70 includes the U-phase upper arm (IGBT 71), the V-phase upper arm (IGBT 73), the W-phase upper arm (IGBT 75), the U-phase lower arm (IGBT 72), and the V-phase lower arm (IGBT 74). ) And a lower arm (IGBT 76) of the W phase.

図１０は、第２の実施の形態に係る半導体モジュールを例示する平面図である。図１１は、第２の実施の形態に係る半導体モジュールを例示する図１０のＡ−Ａ線に沿う断面図である。なお、図１０において、図１１に示す一部の部品の図示が省略されている。   FIG. 10 is a plan view illustrating a semiconductor module according to the second embodiment. FIG. 11 is a cross-sectional view taken along line AA of FIG. 10 illustrating the semiconductor module according to the second embodiment. In FIG. 10, illustration of some components shown in FIG. 11 is omitted.

図９〜図１１を参照するに、半導体モジュール２は、主なる構成要素として、ＩＰＭ７０を構成する半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃと、配線部材２１、２５、及び２６と、金属ブロック３１及び３２Ａ〜３２Ｃと、絶縁層４０と、樹脂モールド部５０と、冷却器６０とを含む。   9 to 11, the semiconductor module 2 includes, as main components, semiconductor elements 12A to 12C and 13A to 13C constituting the IPM 70, wiring members 21, 25, and 26, a metal block 31, and 32A-32C, the insulating layer 40, the resin mold part 50, and the cooler 60 are included.

半導体素子１２Ａ〜１２Ｃは、金属ブロック３１の上面に設置されている。半導体素子１３Ａ〜１３Ｃは、それぞれ金属ブロック３２Ａ〜３２Ｃの上面に設置されている。より詳しくは、半導体素子１２Ａの端子Ｐ１、半導体素子１２Ｂの端子Ｐ２、及び半導体素子１２Ｃの端子Ｐ３は、接合部３８により金属ブロック３１に接合されている。金属ブロック３１は、図示しない配線部材によりラインＰとして半導体モジュール２の外部に出力されている。半導体素子１３Ａの端子Ｎ１、半導体素子１３Ｂの端子Ｎ２、及び半導体素子１３Ｃの端子Ｎ３は、それぞれ接合部３８により配線部材２６に接合され、ラインＮとして半導体モジュール２の外部に出力されている。   The semiconductor elements 12 </ b> A to 12 </ b> C are installed on the upper surface of the metal block 31. The semiconductor elements 13A to 13C are installed on the upper surfaces of the metal blocks 32A to 32C, respectively. More specifically, the terminal P1 of the semiconductor element 12A, the terminal P2 of the semiconductor element 12B, and the terminal P3 of the semiconductor element 12C are joined to the metal block 31 by the joining portion 38. The metal block 31 is output to the outside of the semiconductor module 2 as a line P by a wiring member (not shown). The terminal N1 of the semiconductor element 13A, the terminal N2 of the semiconductor element 13B, and the terminal N3 of the semiconductor element 13C are each joined to the wiring member 26 by the joining portion 38 and output as the line N to the outside of the semiconductor module 2.

半導体素子１２Ａの端子Ｕ１は、配線部材２５及び接合部３８により金属ブロック３２Ａに接合されている。半導体素子１３Ａの端子Ｕ２は、接合部３８により金属ブロック３２Ａに接合されている。金属ブロック３２Ａは、図示しない配線部材によりラインＵとして半導体モジュール２の外部に出力されている。半導体素子１２Ｂの端子Ｖ１は、図示しない配線部材及び接合部により金属ブロック３２Ｂに接合されている。半導体素子１３Ｂの端子Ｖ２は、図示しない接合部により金属ブロック３２Ｂに接合されている。金属ブロック３２Ｂは、図示しない配線部材によりラインＶとして半導体モジュール２の外部に出力されている。半導体素子１２Ｃの端子Ｗ１は、図示しない配線部材及び接合部により金属ブロック３２Ｃに接合されている。半導体素子１３Ｃの端子Ｗ２は、図示しない接合部により金属ブロック３２Ｃに接合されている。金属ブロック３２Ｃは、図示しない配線部材によりラインＷとして半導体モジュール２の外部に出力されている。   The terminal U1 of the semiconductor element 12A is joined to the metal block 32A by the wiring member 25 and the joining portion 38. The terminal U2 of the semiconductor element 13A is joined to the metal block 32A by the joining portion 38. The metal block 32A is output to the outside of the semiconductor module 2 as a line U by a wiring member (not shown). The terminal V1 of the semiconductor element 12B is joined to the metal block 32B by a wiring member and a joining portion (not shown). The terminal V2 of the semiconductor element 13B is joined to the metal block 32B by a joint portion (not shown). The metal block 32B is output to the outside of the semiconductor module 2 as a line V by a wiring member (not shown). The terminal W1 of the semiconductor element 12C is joined to the metal block 32C by a wiring member and a joining portion (not shown). The terminal W2 of the semiconductor element 13C is joined to the metal block 32C by a joint portion (not shown). The metal block 32C is output to the outside of the semiconductor module 2 as a line W by a wiring member (not shown).

半導体素子１２Ａのゲートは、ボンディングワイヤ３９により配線部材２１に接合され、半導体モジュール２の外部に出力されている。同様に、半導体素子１２Ｂ、１２Ｃ、及び１３Ａ〜１３Ｃの各ゲートは、それぞれ図示しないボンディングワイヤにより図示しない配線部材に接合され、半導体モジュール２の外部に出力されている。   The gate of the semiconductor element 12 </ b> A is bonded to the wiring member 21 by a bonding wire 39 and is output to the outside of the semiconductor module 2. Similarly, the gates of the semiconductor elements 12B, 12C, and 13A to 13C are joined to a wiring member (not shown) by bonding wires (not shown) and output to the outside of the semiconductor module 2.

金属ブロック３１及び３２Ａ〜３２Ｃは、金属ブロック３０と同等の機能を有し、金属ブロック３０と同等の熱拡散性の優れた金属から形成されている。金属ブロック３１及び３２Ａ〜３２Ｃの各下面は下面絶縁層４１に覆われ、各側面の少なくとも一部は下面絶縁層４１と一体的に形成された側面絶縁層４２に覆われている。   The metal blocks 31 and 32 </ b> A to 32 </ b> C have the same function as that of the metal block 30 and are formed of a metal having the same thermal diffusivity as that of the metal block 30. The lower surfaces of the metal blocks 31 and 32A to 32C are covered with a lower surface insulating layer 41, and at least a part of each side surface is covered with a side surface insulating layer 42 formed integrally with the lower surface insulating layer 41.

樹脂モールド部５０の封止部５１は、半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃ、配線部材２１、２５、及び２６等の一部と、金属ブロック３１及び３２Ａ〜３２Ｃの少なくとも上面、接合部３８、及びボンディングワイヤ３９を封止している。側壁部５２は、側面絶縁層４２と接しないように封止部５１の外縁部から金属ブロック３１等の下面側に立設されている。なお、本実施の形態では、平面視において、側壁部５２は、封止部５１の外縁部に側面絶縁層４２と接しないように環状（額縁状）に形成されているが、第１の実施の形態の変形例１（図８参照）のように封止部５１の外縁部の四隅のみに形成してもよい。又、側面絶縁層４２と接しなければ、封止部５１の外縁部以外の部分から金属ブロック３１等の下面側に立設させてもよい。   The sealing part 51 of the resin mold part 50 includes a part of the semiconductor elements 12A to 12C and 13A to 13C, the wiring members 21, 25, and 26, the at least upper surfaces of the metal blocks 31 and 32A to 32C, the joining part 38, In addition, the bonding wire 39 is sealed. The side wall portion 52 is erected on the lower surface side of the metal block 31 and the like from the outer edge portion of the sealing portion 51 so as not to contact the side surface insulating layer 42. In the present embodiment, the side wall portion 52 is formed in an annular shape (frame shape) so as not to contact the side insulating layer 42 at the outer edge portion of the sealing portion 51 in plan view. It may be formed only at the four corners of the outer edge portion of the sealing portion 51 as in Modification 1 (see FIG. 8). Further, as long as it does not contact the side insulating layer 42, it may be erected on the lower surface side of the metal block 31 or the like from a portion other than the outer edge portion of the sealing portion 51.

冷却器６０は、冷却器の天板のみを図示している。半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃの各下面絶縁層４１は、放熱グリス６５を介して、冷却器６０の上面（冷却器の天板の上面）に接合されている。これにより、反り等に起因して半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃの各下面絶縁層４１と冷却器６０の上面（冷却器の天板の上面）との間に隙間が広がった場合でも、放熱グリス６５を介して放熱することができる。但し、半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃの各下面絶縁層４１は、直接冷却器６０の上面（冷却器の天板の上面）に接合されてもよい。   The cooler 60 illustrates only the top plate of the cooler. The lower surface insulating layers 41 of the semiconductor elements 12 </ b> A to 12 </ b> C and 13 </ b> A to 13 </ b> C are joined to the upper surface of the cooler 60 (upper surface of the top plate of the cooler) via the heat radiation grease 65. Thereby, even when a gap widens between each lower surface insulating layer 41 of the semiconductor elements 12A to 12C and 13A to 13C and the upper surface of the cooler 60 (the upper surface of the top plate of the cooler) due to warpage or the like, Heat can be radiated through the heat radiating grease 65. However, the lower surface insulating layers 41 of the semiconductor elements 12A to 12C and 13A to 13C may be directly bonded to the upper surface of the cooler 60 (the upper surface of the top plate of the cooler).

樹脂モールド部５０の側壁部５２の下面は、接着剤６８を介して、冷却器６０の上面（冷却器の天板の上面）に接合されている。冷却器６０は、例えば、図示しない波板形状のフィンを有し内部に冷却水等の冷却媒体が流れる冷媒流通部、冷媒を冷媒流通部に導入するための導入パイプ、冷媒を導出するための導出パイプ等を有する。なお、フィンは、例えばストレートフィンやピンフィンの千鳥配置等で実現されてもよい。   The lower surface of the side wall portion 52 of the resin mold portion 50 is bonded to the upper surface of the cooler 60 (the upper surface of the top plate of the cooler) via an adhesive 68. The cooler 60 has, for example, a corrugated fin (not shown), a refrigerant circulation part through which a cooling medium such as cooling water flows, an introduction pipe for introducing the refrigerant into the refrigerant circulation part, and a refrigerant for deriving the refrigerant It has a lead-out pipe. The fins may be realized by, for example, a staggered arrangement of straight fins or pin fins.

冷却媒体の流量は、例えば、１０リットル／分（定常時）とされ、冷却媒体の温度は、例えば、６５℃とされている。冷却器６０は、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）等の熱伝導性の優れた金属から形成することができる。半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃの駆動時に生じる半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃからの熱は、金属ブロック３１及び３２Ａ〜３２Ｃ、絶縁層４０、及び放熱グリス６５を介して、冷却器６０の冷却媒体へと伝達され、半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃの冷却が実現される。   The flow rate of the cooling medium is, for example, 10 liters / minute (steady time), and the temperature of the cooling medium is, for example, 65 ° C. The cooler 60 can be formed of a metal having excellent thermal conductivity such as copper (Cu) or aluminum (Al). The heat from the semiconductor elements 12A to 12C and 13A to 13C generated when the semiconductor elements 12A to 12C and 13A to 13C are driven passes through the metal blocks 31 and 32A to 32C, the insulating layer 40, and the heat dissipation grease 65, and the cooler 60. Then, the semiconductor elements 12A to 12C and 13A to 13C are cooled.

なお、半導体パッケージ２の製造方法は、半導体パッケージ１の製造方法と同様であるため、その説明は省略する。   Note that the manufacturing method of the semiconductor package 2 is the same as the manufacturing method of the semiconductor package 1, and thus description thereof is omitted.

次に、ＩＰＭ７０を含むハイブリッドシステムを例示する。図１２は、ＩＰＭ７０を含むハイブリッドシステム１００を例示する概要図である。図１２を参照するに、ハイブリッドシステム１００は、電池１１０と、インバータ１２０と、モータジェネレータ１３０とを含む。なお、図示の例では、インバータ１２０内部にＤＣ／ＤＣ変換を行う昇降圧コンバータ１５０及びコンデンサ１６０が含まれている。   Next, a hybrid system including the IPM 70 is illustrated. FIG. 12 is a schematic diagram illustrating a hybrid system 100 including the IPM 70. Referring to FIG. 12, hybrid system 100 includes a battery 110, an inverter 120, and a motor generator 130. In the illustrated example, the inverter 120 includes a buck-boost converter 150 that performs DC / DC conversion and a capacitor 160.

ハイブリッドシステム１００において、電池１１０は、例えば、ニッケル水素やリチウムイオン等の二次電池や電気二重層キャパシタ等の蓄電装置である。モータジェネレータ１３０は、例えば、車両（ハイブリッド自動車、電気自動車、燃料電池車等の電気エネルギーによって車両駆動力を発生する自動車）の駆動輪を駆動するためのトルクを発生するための駆動用電動機であり、Ｕ相、Ｖ相、Ｗ相の３つのコイルの一端が中性点に共通接続されている。モータジェネレータ１３０は、電動機の機能と発電機の機能とを併せ持つように構成することができる。   In the hybrid system 100, the battery 110 is a power storage device such as a secondary battery such as nickel metal hydride or lithium ion, or an electric double layer capacitor. The motor generator 130 is, for example, a driving motor for generating torque for driving driving wheels of a vehicle (a vehicle that generates vehicle driving force by electric energy such as a hybrid vehicle, an electric vehicle, and a fuel cell vehicle). One end of each of the three coils of U phase, V phase, and W phase is commonly connected to the neutral point. The motor generator 130 can be configured to have both the function of an electric motor and the function of a generator.

ハイブリッドシステム１００は、以下のように動作する。すなわち、昇降圧コンバータ１５０は、ＥＣＵ１４０からのスイッチング制御信号に応答してスイッチング動作を行い、電池１１０の両端の電圧を所定電圧に昇圧し、コンデンサ１６０の両端に出力する。又、昇降圧コンバータ１５０は、ＥＣＵ１４０からのスイッチング制御信号に応答してスイッチング動作を行い、コンデンサ１６０の両端の電圧を所定電圧に降圧し、電池１１０の両端に出力し、電池１１０を充電する。   The hybrid system 100 operates as follows. That is, the step-up / down converter 150 performs a switching operation in response to the switching control signal from the ECU 140, boosts the voltage across the battery 110 to a predetermined voltage, and outputs the voltage across the capacitor 160. Further, the step-up / down converter 150 performs a switching operation in response to a switching control signal from the ECU 140, steps down the voltage across the capacitor 160 to a predetermined voltage, outputs the voltage across the battery 110, and charges the battery 110.

コンデンサ１６０は、昇降圧コンバータ１５０からの直流電圧を平滑化し、平滑化した直流電圧をＩＰＭ７０へ供給する。ＩＰＭ７０は、コンデンサ１６０から直流電圧が供給されると、ＥＣＵ１４０からのスイッチング制御信号に応答してスイッチング動作を行い、直流電圧（ＤＣ）を交流電圧（ＡＣ）に変換して、モータジェネレータ１３０を駆動する。又、ＩＰＭ７０は、車両の回生制動時には、ＥＣＵ１４０からのスイッチング制御信号に応答してスイッチング動作を行い、モータジェネレータ１３０が発電した交流電圧（ＡＣ）を直流電圧（ＤＣ）に変換し、変換した直流電圧（ＤＣ）をコンデンサ１６０を介して昇降圧コンバータ１５０へ供給する。ここで、回生制動とは、車両を運転するドライバーによるフットブレーキ操作があった場合の回生発電を伴う制動や、フットブレーキを操作しないものの、走行中にアクセルペダルをオフすることで回生発電をさせながら車両を減速（または加速の中止）させることを含む。   Capacitor 160 smoothes the DC voltage from buck-boost converter 150 and supplies the smoothed DC voltage to IPM 70. When DC voltage is supplied from capacitor 160, IPM 70 performs a switching operation in response to a switching control signal from ECU 140, converts DC voltage (DC) to AC voltage (AC), and drives motor generator 130. To do. The IPM 70 performs a switching operation in response to a switching control signal from the ECU 140 during regenerative braking of the vehicle, converts the AC voltage (AC) generated by the motor generator 130 into a DC voltage (DC), and converts the converted DC current. A voltage (DC) is supplied to the buck-boost converter 150 via the capacitor 160. Here, regenerative braking means braking with regenerative power generation when the driver driving the vehicle performs a regenerative power generation or regenerative power generation by turning off the accelerator pedal while driving, although the foot brake is not operated. While decelerating the vehicle (or stopping acceleration).

なお、本実施の形態では、半導体モジュール２として実現されるＩＰＭ７０は、Ｕ相、Ｖ相、Ｗ相の各上アーム及び各下アームの計６アームで構成されているが、アーム数は任意に決定できる。例えば、半導体モジュール２として実現されるＩＰＭ７０が、２つのモータジェネレータ（第１のモータジェネレータ及び第２のモータジェネレータ）を駆動する場合、第１のモータジェネレータ用のＵ相、Ｖ相、Ｗ相の各上アーム及び各下アーム、第２のモータジェネレータ用のＵ相、Ｖ相、Ｗ相の各上アーム及び各下アームで構成されてもよい。又、１アームについて、並列で複数のＩＧＢＴやダイオードが実装されてもよい。   In this embodiment, the IPM 70 realized as the semiconductor module 2 is composed of a total of 6 arms, each of U-phase, V-phase, and W-phase upper arms and lower arms, but the number of arms is arbitrary. Can be determined. For example, when the IPM 70 implemented as the semiconductor module 2 drives two motor generators (first motor generator and second motor generator), the U-phase, V-phase, and W-phase for the first motor generator Each upper arm and each lower arm, and each U-phase, V-phase, and W-phase upper arm and each lower arm for the second motor generator may be used. Further, a plurality of IGBTs and diodes may be mounted in parallel for one arm.

又、半導体モジュール２は、他の構成（例えば、昇降圧コンバータ１５０の素子の一部）を含んでよいし、他の素子（コンデンサやリアクトル等）を含んでよい。   The semiconductor module 2 may include other components (for example, a part of the elements of the buck-boost converter 150) or may include other elements (such as a capacitor and a reactor).

このように、第２の実施の形態によれば、半導体モジュール２によりＩＰＭ７０を実現でき、更にＩＰＭ７０を含むハイブリッドシステム１００を実現できる。この際、半導体モジュール２は、第１の実施の形態に係る半導体モジュール１と同様に、樹脂モールド部５０の側壁部５２が側面絶縁層４２と接しないように隙間が設けられているため、第１の実施の形態と同様の効果を奏する。すなわち、樹脂モールド部５０にクラックやボイドが発生することを防止可能であり、金属ブロック３１及び３２Ａ〜３２Ｃと冷却器６０との沿面距離を確保できる。   Thus, according to the second embodiment, the IPM 70 can be realized by the semiconductor module 2, and further, the hybrid system 100 including the IPM 70 can be realized. At this time, the semiconductor module 2 is provided with a gap so that the side wall portion 52 of the resin mold portion 50 is not in contact with the side surface insulating layer 42 as in the semiconductor module 1 according to the first embodiment. The same effects as those of the first embodiment are obtained. That is, it is possible to prevent cracks and voids from occurring in the resin mold portion 50, and a creeping distance between the metal blocks 31 and 32 </ b> A to 32 </ b> C and the cooler 60 can be secured.

以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。   The preferred embodiment and its modification have been described in detail above, but the present invention is not limited to the above-described embodiment and its modification, and the above-described implementation is performed without departing from the scope described in the claims. Various modifications and substitutions can be added to the embodiment and its modifications.

例えば、各実施の形態に係る半導体モジュールは、冷却構造が必要なモジュールであれば任意であり、インバータを構成する半導体モジュールに限定されることはない。又、各実施の形態に係る半導体モジュールは、車両用のインバータに限らず、他の用途（鉄道、エアコン、エレベータ、冷蔵庫等）で使用されるインバータとして実現されてもよい。   For example, the semiconductor module according to each embodiment is arbitrary as long as it is a module that requires a cooling structure, and is not limited to the semiconductor module constituting the inverter. Further, the semiconductor module according to each embodiment is not limited to an inverter for a vehicle, and may be realized as an inverter used for other purposes (railway, air conditioner, elevator, refrigerator, etc.).

１、１Ａ、２ 半導体モジュール
１０、１１、１２Ａ、１２Ｂ、１２Ｃ、１３Ａ、１３Ｂ、１３Ｃ 半導体素子
２０、２１、２２、２５、２６ 配線部材
３０、３１、３２Ａ、３２Ｂ、３２Ｃ 金属ブロック
３８ 接合部
３９ ボンディングワイヤ
４０ 絶縁層
４１ 下面絶縁層
４２ 側面絶縁層
５０、５０Ａ 樹脂モールド部
５１ 封止部
５２、５２Ａ 側壁部
６０ 冷却器
６５ 放熱グリス
６８ 接着剤
７０ ＩＰＭ
７１、７２、７３、７４、７５、７６ ＩＧＢＴ
８１、８２、８３、８４、８５、８６ ダイオード
９０ 容器
９１ 溶液
１００ ハイブリッドシステム
１１０ 電池
１２０ インバータ
１３０ モータジェネレータ
１４０ ＥＣＵ
１５０ 昇降圧コンバータ
１６０ コンデンサ
Ｐ１、Ｐ２、Ｐ３、Ｎ１、Ｎ２、Ｎ３、Ｕ１、Ｕ２、Ｖ１、Ｖ２、Ｗ１、Ｗ２ 端子
Ｐ ライン（正極ライン）
Ｎ ライン（負極ライン）
Ｕ ライン（Ｕ相用出力ライン）
Ｖ ライン（Ｖ相用出力ライン）
Ｗ ライン（Ｗ相用出力ライン） 1, 1A, 2 Semiconductor module 10, 11, 12A, 12B, 12C, 13A, 13B, 13C Semiconductor element 20, 21, 22, 25, 26 Wiring member 30, 31, 32A, 32B, 32C Metal block 38 Junction 39 Bonding wire 40 Insulating layer 41 Lower surface insulating layer 42 Side surface insulating layer 50, 50A Resin mold part 51 Sealing part 52, 52A Side wall part 60 Cooler 65 Heat radiation grease 68 Adhesive 70 IPM
71, 72, 73, 74, 75, 76 IGBT
81, 82, 83, 84, 85, 86 Diode 90 Container 91 Solution 100 Hybrid system 110 Battery 120 Inverter 130 Motor generator 140 ECU
150 Buck-Boost Converter 160 Capacitor P1, P2, P3, N1, N2, N3, U1, U2, V1, V2, W1, W2 Terminal P Line (Positive Line)
N line (negative electrode line)
U line (U-phase output line)
V line (V-phase output line)
W line (W-phase output line)

Claims (12)

第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックと、
前記金属ブロックの前記第１の面に設置された半導体素子と、
前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層と、
前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、前記第２の絶縁層と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部と、を有する半導体モジュール。 A metal block comprising: a first surface; a second surface that is opposite to the first surface; and a side surface that connects the first surface and the second surface;
A semiconductor element installed on the first surface of the metal block;
A first insulating layer covering the second surface of the metal block; and a second insulating layer extending from the first insulating layer and covering at least a part of the side surface of the metal block. An insulating layer;
A sealing portion that seals at least the first surface of the semiconductor element and the metal block, and the second portion of the metal block from an outer edge portion of the sealing portion so as not to contact the second insulating layer. A semiconductor module having a resin mold part including a side wall part erected on the surface side. 前記側壁部は、前記第２の絶縁層を囲むように環状に立設されている請求項１記載の半導体モジュール。   The semiconductor module according to claim 1, wherein the side wall portion is erected in an annular shape so as to surround the second insulating layer. 前記半導体素子及び前記金属ブロックと電気的に接続され、一部が前記樹脂モールド部から露出する配線部材を有する請求項１又は２記載の半導体モジュール。   The semiconductor module according to claim 1, further comprising a wiring member that is electrically connected to the semiconductor element and the metal block, and a part of the wiring member is exposed from the resin mold portion. 前記第１の絶縁層と直接、又は放熱グリスを介して接する冷却器を更に有する請求項１乃至３の何れか一項記載の半導体モジュール。   4. The semiconductor module according to claim 1, further comprising a cooler that is in direct contact with the first insulating layer or through heat radiation grease. 5. 前記絶縁層はポリイミドである請求項１乃至４の何れか一項記載の半導体モジュール。   The semiconductor module according to claim 1, wherein the insulating layer is polyimide. 前記金属ブロックはアルミニウムを主成分とし、
前記絶縁層はアルマイト層である請求項１乃至４の何れか一項記載の半導体モジュール。 The metal block is mainly composed of aluminum,
The semiconductor module according to claim 1, wherein the insulating layer is an alumite layer. 第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックの前記第１の面に半導体素子を設置する半導体素子設置工程と、
前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、
前記側面と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部を形成するモールド工程と、
前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層を、前記第２の絶縁層が前記側壁部と接しないように形成する絶縁層形成工程と、を有する半導体モジュールの製造方法。 The first surface of the metal block comprising: a first surface; a second surface that is the opposite surface of the first surface; and a side surface that connects the first surface and the second surface. A semiconductor element installation step of installing a semiconductor element in
A sealing portion for sealing at least the first surface of the semiconductor element and the metal block;
A molding step of forming a resin mold portion including a side wall portion standing on the second surface side of the metal block from an outer edge portion of the sealing portion so as not to contact the side surface;
A first insulating layer covering the second surface of the metal block; and a second insulating layer extending from the first insulating layer and covering at least a part of the side surface of the metal block. An insulating layer forming step of forming an insulating layer so that the second insulating layer is not in contact with the side wall portion. 第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックの前記第１の面に半導体素子を設置する半導体素子設置工程と、
前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層を形成する絶縁層形成工程と、
前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、前記第２の絶縁層と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部を形成するモールド工程と、を有する半導体モジュールの製造方法。 The first surface of the metal block comprising: a first surface; a second surface that is the opposite surface of the first surface; and a side surface that connects the first surface and the second surface. A semiconductor element installation step of installing a semiconductor element in
A first insulating layer covering the second surface of the metal block; and a second insulating layer extending from the first insulating layer and covering at least a part of the side surface of the metal block. An insulating layer forming step of forming an insulating layer;
A sealing portion that seals at least the first surface of the semiconductor element and the metal block, and the second portion of the metal block from an outer edge portion of the sealing portion so as not to contact the second insulating layer. And a molding step of forming a resin mold portion including a side wall portion erected on the surface side. 前記絶縁層形成工程では、溶液中に前記金属ブロックを浸漬し、前記金属ブロックに通電することにより前記絶縁層を形成する請求項７又は８記載の半導体モジュールの製造方法。   The method for manufacturing a semiconductor module according to claim 7 or 8, wherein, in the insulating layer forming step, the insulating layer is formed by immersing the metal block in a solution and energizing the metal block. 前記絶縁層は、電着法により形成されたポリイミドである請求項９記載の半導体モジュールの製造方法。   The method for manufacturing a semiconductor module according to claim 9, wherein the insulating layer is polyimide formed by an electrodeposition method. 前記金属ブロックはアルミニウムを主成分とし、
前記絶縁層は、陽極酸化法により形成されたアルマイト層である請求項９記載の半導体モジュールの製造方法。 The metal block is mainly composed of aluminum,
The method for manufacturing a semiconductor module according to claim 9, wherein the insulating layer is an alumite layer formed by an anodic oxidation method. 請求項１乃至６の何れか一項記載の半導体モジュールを含むハイブリッドシステム。   A hybrid system including the semiconductor module according to claim 1.
JP2011083002A 2011-04-04 2011-04-04 Semiconductor module and manufacturing method of the same Pending JP2012222000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011083002A JP2012222000A (en) 2011-04-04 2011-04-04 Semiconductor module and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011083002A JP2012222000A (en) 2011-04-04 2011-04-04 Semiconductor module and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2012222000A true JP2012222000A (en) 2012-11-12

Family

ID=47273225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011083002A Pending JP2012222000A (en) 2011-04-04 2011-04-04 Semiconductor module and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2012222000A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180060791A (en) * 2016-11-29 2018-06-07 현대오트론 주식회사 Method for manufacturing power module package and the power module package using the same
WO2021220357A1 (en) * 2020-04-27 2021-11-04 三菱電機株式会社 Semiconductor device
DE112020007445T5 (en) 2020-07-21 2023-05-25 Mitsubishi Electric Corporation semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227460A (en) * 1988-03-07 1989-09-11 Shinko Electric Ind Co Ltd Package for electronic component
JPH04299848A (en) * 1991-03-28 1992-10-23 Fujitsu Ltd Semiconductor device and its manufacture
WO2001067513A1 (en) * 2000-03-09 2001-09-13 Fujitsu Limited Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2011029589A (en) * 2009-06-30 2011-02-10 Denso Corp Semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227460A (en) * 1988-03-07 1989-09-11 Shinko Electric Ind Co Ltd Package for electronic component
JPH04299848A (en) * 1991-03-28 1992-10-23 Fujitsu Ltd Semiconductor device and its manufacture
WO2001067513A1 (en) * 2000-03-09 2001-09-13 Fujitsu Limited Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2011029589A (en) * 2009-06-30 2011-02-10 Denso Corp Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180060791A (en) * 2016-11-29 2018-06-07 현대오트론 주식회사 Method for manufacturing power module package and the power module package using the same
WO2021220357A1 (en) * 2020-04-27 2021-11-04 三菱電機株式会社 Semiconductor device
JPWO2021220357A1 (en) * 2020-04-27 2021-11-04
DE112020007445T5 (en) 2020-07-21 2023-05-25 Mitsubishi Electric Corporation semiconductor device

Similar Documents

Publication Publication Date Title
US9088226B2 (en) Power module for converting DC to AC
US11183457B2 (en) Semiconductor device, power converter, method for manufacturing semiconductor device, and method for manufacturing power converter
JP2013125893A (en) Power semiconductor module and power module
JP2012074648A (en) Power semiconductor module and method of manufacturing the same
JP7014012B2 (en) Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices
JPWO2020245996A1 (en) Semiconductor modules and power converters
CN111052325B (en) Semiconductor module and power conversion device
JP6575739B1 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion device
JP2012222000A (en) Semiconductor module and manufacturing method of the same
US11404340B2 (en) Semiconductor device and power conversion apparatus
JP6401444B2 (en) Power module and manufacturing method thereof
JP6279186B1 (en) Semiconductor device and power conversion device
WO2020148879A1 (en) Semiconductor device, production method for semiconductor device, and power conversion device
US11784105B2 (en) Semiconductor device and power converter
WO2022210616A1 (en) Semiconductor device and semiconductor system
WO2023100980A1 (en) Semiconductor module, power conversion device, and method for producing power conversion device
US20230307326A1 (en) Semiconductor device, method for producing semiconductor device, and power conversion apparatus
JP2022123611A (en) Semiconductor device
JP2023013642A (en) Semiconductor device
JP2023078915A (en) Semiconductor device and manufacturing method thereof
JP2022165251A (en) Power semiconductor device, method of manufacturing power semiconductor device, and power conversion device
JP2015185749A (en) semiconductor module
JP2012169454A (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150811