JP2015185749A - semiconductor module - Google Patents
semiconductor module Download PDFInfo
- Publication number
- JP2015185749A JP2015185749A JP2014061942A JP2014061942A JP2015185749A JP 2015185749 A JP2015185749 A JP 2015185749A JP 2014061942 A JP2014061942 A JP 2014061942A JP 2014061942 A JP2014061942 A JP 2014061942A JP 2015185749 A JP2015185749 A JP 2015185749A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- semiconductor module
- facing
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、半導体モジュールに関する。 The present invention relates to a semiconductor module.
スイッチング素子であるIGBT(Insulated Gate Bipolar Transistor)素子と、整流素子であるダイオード素子とを積層して接続した半導体モジュールが製造されている。 A semiconductor module in which an IGBT (Insulated Gate Bipolar Transistor) element that is a switching element and a diode element that is a rectifying element are stacked and connected is manufactured.
例えば、特許文献1には、互いに直列接続された上アーム素子と下アーム素子とを備えた半導体モジュールが開示されている。特許文献1の半導体モジュールでは、正側電極板と負側電極板との間に平板の出力電極板が配置されている。正側電極板と出力電極板との間に上アーム素子が配置されている。負側電極板と出力電極板との間に下アーム素子が配置されている。 For example, Patent Document 1 discloses a semiconductor module including an upper arm element and a lower arm element connected in series with each other. In the semiconductor module of Patent Document 1, a flat output electrode plate is disposed between a positive electrode plate and a negative electrode plate. An upper arm element is disposed between the positive electrode plate and the output electrode plate. A lower arm element is disposed between the negative electrode plate and the output electrode plate.
正側電極板と負側電極板との距離が短くなるほど、正側電極板及び負側電極板に電流が互いに反対方向に流れる際に、正側電極板及び負側電極板それぞれの電流の磁界が互いに相殺される効果が大きくなる。しかし、特許文献1の半導体モジュールは、正側電極板と負側電極板との間に、上アーム素子、出力電極板及び下アーム素子が配置されている。このため、特許文献1の半導体モジュールは、インダクタンスの低減が難しい。 As the distance between the positive electrode plate and the negative electrode plate becomes shorter, the current magnetic field of each of the positive electrode plate and the negative electrode plate when current flows in the opposite direction to the positive electrode plate and the negative electrode plate. The effects of canceling each other out are increased. However, in the semiconductor module of Patent Document 1, the upper arm element, the output electrode plate, and the lower arm element are disposed between the positive electrode plate and the negative electrode plate. For this reason, in the semiconductor module of Patent Document 1, it is difficult to reduce inductance.
本発明は、インダクタンスをさらに低減することができる半導体モジュールを提供する。 The present invention provides a semiconductor module that can further reduce inductance.
本発明の一態様に係る半導体モジュールは、第1面を有する第1電極と、第1面に対向する第2面及び第2面の反対側の第3面を有する第2電極と、第3面に対向する第4面を有する第3電極と、第5面及び第5面の反対側の第6面を有し、第5面が第1面に接続され、第6面が第2面に接続された第1半導体素子と、第7面及び第7面の反対側の第8面を有し、第7面が第3面に接続され、第8面が第4面に接続された第2半導体素子と、第1面と第2面との間及び第3面と第4面との間に設けられた絶縁性を有する樹脂部とを備え、第1面は、第5面に接続された第1接続領域及び第1接続領域と重複しない第1対向領域を含み、第2面は、第6面に接続された第2接続領域、及び第1対向領域に対向する第2対向領域を含み、第3面は、第2対向領域の反対側に位置すると共に第7面に接続された第3接続領域、及び第2接続領域の反対側の第3対向領域を含み、第4面は、第8面に接続された第4接続領域、及び第3対向領域に対向する第4対向領域を含み、第2電極は、第2接続領域及び第3対向領域を有する第1部と、第2対向領域及び第3接続領域を有する第2部と、第1電極よりも第3電極に近い側に位置する第1部と、第3電極よりも第1電極に近い側に位置する第2部とを接続する接続部とを有し、接続部は、段差をなすように第1部と第2部とを接続する半導体モジュールである。 A semiconductor module according to an aspect of the present invention includes a first electrode having a first surface, a second surface facing the first surface, a second electrode having a third surface opposite to the second surface, and a third electrode. A third electrode having a fourth surface facing the surface, a fifth surface and a sixth surface opposite to the fifth surface, the fifth surface being connected to the first surface, and the sixth surface being the second surface And a seventh surface and an eighth surface opposite to the seventh surface, the seventh surface is connected to the third surface, and the eighth surface is connected to the fourth surface. A second semiconductor element; and an insulating resin portion provided between the first surface and the second surface and between the third surface and the fourth surface, wherein the first surface is formed on the fifth surface. The first connection region that is connected and the first opposing region that does not overlap the first connection region, the second surface is the second connection region that is connected to the sixth surface, and the second opposing surface that faces the first opposing region Including the area, the third side A third connection region located on the opposite side of the second opposing region and connected to the seventh surface; and a third opposing region opposite to the second connection region, wherein the fourth surface is connected to the eighth surface. A fourth connection region and a fourth counter region opposite to the third counter region, wherein the second electrode includes a first part having the second connection region and the third counter region, and a second counter region and a third connection. A connecting portion that connects a second portion having a region, a first portion located closer to the third electrode than the first electrode, and a second portion located closer to the first electrode than the third electrode The connection part is a semiconductor module that connects the first part and the second part so as to form a step.
上記態様によれば、第2電極の第1部と第2部とが段差をなすように接続され、当該段差によって得られたスペースに第1半導体素子及び第2半導体素子が配置されるため、第1電極と第2電極との間の距離を短くすることができる。そのため、インダクタンスをさらに低減することができる。 According to the above aspect, the first part and the second part of the second electrode are connected to form a step, and the first semiconductor element and the second semiconductor element are arranged in the space obtained by the step, The distance between the first electrode and the second electrode can be shortened. Therefore, the inductance can be further reduced.
上記態様において、第1対向領域と第2対向領域とに接するように配置され、樹脂部よりも熱伝導性が高い絶縁部をさらに備え、第1電極は、第1面の反対側に樹脂部から露出した第9面を有してもよい。 In the above aspect, the semiconductor device further includes an insulating portion that is disposed in contact with the first opposing region and the second opposing region and has higher thermal conductivity than the resin portion, and the first electrode has a resin portion on the opposite side of the first surface. You may have the 9th surface exposed from.
上記態様によれば、第2半導体素子は、第2電極、絶縁部及び第1電極の第9面を介した放熱経路を有する。したがって、第2半導体素子の放熱性能を向上させることができる。 According to the above aspect, the second semiconductor element has the heat dissipation path via the second electrode, the insulating portion, and the ninth surface of the first electrode. Therefore, the heat dissipation performance of the second semiconductor element can be improved.
また、第1電極は、第1接続領域及び第1接続領域の反対側の第1接着領域とを有する第1接着部と、第1対向領域及び第1接着領域と対向する第2接着領域とを有する第2接着部と、第1接着領域と第2接着領域とを接着し、導電性を有する接着層とを有してもよい。 The first electrode includes a first bonding region having a first connection region and a first bonding region opposite to the first connection region, a first bonding region, and a second bonding region facing the first bonding region. The second adhesive portion may include a first adhesive region and the second adhesive region, and an adhesive layer having conductivity.
上記態様によれば、第1接着領域と第2接着領域とが接着層により接着されるため、接着層の厚さを調整することにより、第1接続領域と第1対向領域との距離を調整可能となる。 According to the above aspect, since the first adhesive region and the second adhesive region are adhered by the adhesive layer, the distance between the first connection region and the first opposing region is adjusted by adjusting the thickness of the adhesive layer. It becomes possible.
また、第1半導体素子は第1トランジスタを有し、第2半導体素子は第2トランジスタを有し、第1トランジスタのコレクタが第5面に接続され、第1トランジスタのエミッタが第6面に接続され、第2トランジスタのコレクタが第7面に接続され、第2トランジスタのエミッタが第8面に接続されてもよい。 The first semiconductor element has a first transistor, the second semiconductor element has a second transistor, the collector of the first transistor is connected to the fifth surface, and the emitter of the first transistor is connected to the sixth surface. The collector of the second transistor may be connected to the seventh surface, and the emitter of the second transistor may be connected to the eighth surface.
上記態様によれば、第1半導体素子及び第2半導体素子のコレクタ及びエミッタが同じ方向を向くように配置されるため、半導体モジュールの生産性を向上させることができる。 According to the said aspect, since the collector and emitter of a 1st semiconductor element and a 2nd semiconductor element are arrange | positioned so that it may face the same direction, productivity of a semiconductor module can be improved.
本発明の一態様の半導体モジュールによれば、インダクタンスをさらに低減することができる。 According to the semiconductor module of one embodiment of the present invention, inductance can be further reduced.
〈第1実施形態〉
以下、図面を参照して、本発明の実施形態に係る半導体モジュールについて詳細に説明する。本発明の第1実施形態の半導体モジュールは、例えば、車載のバッテリから供給される直流電力を三相交流に変換してモータ駆動用の電力変換を行う三相インバータに用いられる。本実施形態の半導体モジュールは、電気自動車又はハイブリッドカーの車輪を駆動するモータの電力変換を行う三相インバータに用いられる。図1に示すように、例えば、本実施形態の三相インバータでは、正側の母線であり第1電極である正側電極40aと、負側の母線であり第3電極である負側電極60aとに、直流電圧Bと、直流電圧Bから印加される直流電圧を平滑化するキャパシタCAPと、直流電圧Bを交流電圧に変換するためのインバータ回路である3つの半導体モジュール10aが並列に接続されている。
<First Embodiment>
Hereinafter, a semiconductor module according to an embodiment of the present invention will be described in detail with reference to the drawings. The semiconductor module of 1st Embodiment of this invention is used for the three-phase inverter which converts the direct-current power supplied from the vehicle-mounted battery into a three-phase alternating current, and performs the power conversion for a motor drive, for example. The semiconductor module of this embodiment is used for a three-phase inverter that performs power conversion of a motor that drives wheels of an electric vehicle or a hybrid car. As shown in FIG. 1, for example, in the three-phase inverter according to the present embodiment, a
半導体モジュール10aは、第1半導体素子である上アーム素子20及び第2半導体素子である下アーム素子30を備える。上アーム素子20は、スイッチング素子であるIGBT素子等の第1トランジスタTr1と整流素子である第1ダイオードD1とが積層されることにより接続されている。下アーム素子30は、スイッチング素子であるIGBT素子等の第2トランジスタTr2と整流素子である第2ダイオードD2とが積層されることにより接続されている。
The
上アーム素子20の第1トランジスタTr1のコレクタCは、後述する上アーム素子20の第5面21に接続されている。第1トランジスタTr1のコレクタCは、第5面21を介して正側電極40aに接続されている。下アーム素子30の第2トランジスタTr2のエミッタEは、後述する下アーム素子30の第8面32に接続されている。下アーム素子30のエミッタEは、第8面32を介して負側電極60aに接続されている。
The collector C of the first transistor Tr1 of the
上アーム素子20の第1トランジスタTr1のエミッタEは、後述する上アーム素子20の第6面22に接続されている。上アーム素子20の第1トランジスタTr1のエミッタEは、第6面22を介して第2電極である出力電極50に接続されている。下アーム素子30の第2トランジスタTr2のコレクタCは、後述する下アーム素子30の第7面31に接続されている。下アーム素子30の第2トランジスタTr2のコレクタCは、第7面31を介して出力電極50に接続されている。3つの半導体モジュール10aの出力電極50は、出力端子50U,50V及び50Wにそれぞれ接続されている。出力端子50U,50V及び50Wは、モータMのU相コイルU、V相コイルV及びW相コイルWにそれぞれ接続されている。
The emitter E of the first transistor Tr1 of the
以下、本実施形態の半導体モジュール10aの構成の詳細について説明する。図2に示すように、例えば、本実施形態の半導体モジュール10aは、上アーム素子20、下アーム素子30、正側電極40a、出力電極50、負側電極60a、モールド樹脂70、ハンダ80及び高熱伝導絶縁樹脂シート90を備えている。半導体モジュール10aでは、第1電極である正側電極40a、第2電極である出力電極50及び第3電極である負側電極60aが順次間隔を空けて配置されている。正側電極40aと出力電極50との間には、第1半導体素子である上アーム素子20が配置されている。出力電極50と負側電極60aとの間には、第2半導体素子である下アーム素子30が配置されている。
Hereinafter, details of the configuration of the
半導体モジュール10aでは、上アーム素子20、下アーム素子30及び出力電極50が、正側電極40a及び負側電極60aの間で絶縁性を有する樹脂部であるモールド樹脂70により封止されることにより一体となっている。モールド樹脂70は、エポキシ樹脂にSiO2等のフィラー材を含む熱硬化性樹脂である。図2及び図3に示すように、正側電極40a、負側電極60aは、図2の紙面に垂直な方向に伸びている。図3に示すように、出力電極50の出力端子50Uは、正側電極40a及び負側電極60aと同じ方向に伸びている。三相インバータの他の半導体モジュール10aの出力端子50V,50Wも出力端子50Uと同様である。
In the
第1電極である正側電極40aは、平板状の形状を有する金属板である。正側電極40aとして、Cu、Ni、Al等の金属板、あるいは、これらの金属板の表面にAg、Au等のめっき処理を施したものを用いることができる。正側電極40aは、第1接続領域43、第1対向領域44及び段差領域41sを含む第1面41を有している。正側電極40aは、第1面41の反対側に樹脂部であるモールド樹脂70から露出した第9面42を有している。第1面41は、第1接続領域43及び第1対向領域44の間に段差領域41sを含む。第1接続領域43及び第1対向領域44は互いに重複しない。段差領域41sにより、正側電極40aの第1面41及び後述する出力電極50の第2面53が互いに対向する対向方向Dにおいて、第1接続領域43と第9面42との距離は、第1対向領域44と第9面42との距離に比べて長い。
The
上述したように、第1半導体素子である上アーム素子20は、第1トランジスタTr1及び第1ダイオードD1を有する。上アーム素子20は、第5面21及び第5面21の反対側の第6面22を有する。第5面21は、第1トランジスタTr1のコレクタC及び第1ダイオードD1のカソードが接続されている。第6面22は、第1トランジスタTr1のエミッタE及び第1ダイオードD1のアノードが接続されている。上アーム素子20の第5面21は、ハンダ80を介して正側電極40aの第1接続領域43に接続されている。これにより、正側電極40aに、第1トランジスタTr1のコレクタC及び第1ダイオードD1のカソードが接続されている。
As described above, the
第2電極である出力電極50は、板状の形状をそれぞれ有する金属板である上アーム部51、下アーム部52及び接続部59を有する。出力電極50として、Cu、Ni、Al等の金属板、あるいは、これらの金属板の表面にAg、Au等のめっき処理を施したものを用いることができる。出力電極50は、上アーム部51及び下アーム部52は、接続部59の接続面59cで接続されることにより一体になっている。出力電極50は、正側電極40aの側の第2面53及び第2面53の反対側の第3面54を有する。正側電極40aの第1面41と出力電極50の第2面53との間には、絶縁性を有するモールド樹脂70が設けられている。第2面53は、上アーム素子20の第6面22に接続された第2接続領域55及び正側電極40aの第1対向領域44に対向する第2対向領域56を含む。第3面54は、第2対向領域56の反対側に位置すると共に下アーム素子30の第7面31に接続された第3接続領域57及び第2接続領域55の反対側の第3対向領域58を含む。
The
第1部である上アーム部51は、正側電極40aよりも負側電極60aに近い側に位置している。上アーム部51は、第2面53の側に第2接続領域55を含み、第3面54の側に第3対向領域58を含む。このため、第2接続領域55の反対側に第3対向領域58が位置する。第2部である下アーム部52は、負側電極60aよりも正側電極40aに近い側に位置している。下アーム部52は、第2面53の側に第2対向領域56を含み、第3面54の側に第3接続領域57を含む。このため、第2対向領域56の反対側に第3接続領域57が位置する。
The
接続部59は、負側電極60aの側に位置する上アーム部51と、正側電極40aの側に位置する下アーム部52とを接続する。接続部59は、第3面54の側に屈曲して負側電極60aの側の上アーム部51に至る屈曲部51bを含む、接続部59は、第2面の側に屈曲して正側電極40aの側の下アーム部52に至る屈曲部52bを含む。屈曲部51b及び屈曲部52bは接続面59cで溶接により接続されている。屈曲部51b及び屈曲部52bは接続面59cで接着により接続されていても良い。屈曲部51b及び屈曲部52bによって、接続部59は、段差をなすように上アーム部51と下アーム部52とを接続する。なお、本実施形態では、接続部59は、結果として、段差をなすように上アーム部51と下アーム部52とを接続するものであれば、初めから上アーム部51と下アーム部52と一体化された部材であってもよい。また、接続部59は、結果として、段差をなすように上アーム部51と下アーム部52とを接続するものであれば、どのような形状のものでもよい。
The
上アーム部51の第2接続領域55は、ハンダ80を介して上アーム素子20の第6面22に接続されている。これにより、出力電極50に、第1トランジスタTr1のエミッタE及び第1ダイオードD1のアノードが接続されている。下アーム部52の第2対向領域56は、正側電極40aの第1対向領域44と対向方向Dに沿って互いに対向する。絶縁部である高熱伝導絶縁樹脂シート90が、正側電極40aの第1対向領域44と出力電極50の下アーム部52の第2対向領域56とに接するように配置されている。高熱伝導絶縁樹脂シート90は、第1対向領域44と第2対向領域56との間を絶縁する。
The
高熱伝導絶縁樹脂シート90は、モールド樹脂70よりも熱伝導率が高い。高熱伝導絶縁樹脂シート90は、対向方向Dでの厚さが全面で均一である。なお、高熱伝導絶縁樹脂シート90の樹脂中に一般にモールド樹脂70に含まれるSiO2等のフィラー材よりも高熱伝導のAl2O3、BN又はAlN等の高放熱フィラー材を混在させておくことにより、さらに放熱性を高めることができる。高熱伝導絶縁樹脂シート90は、例えば、ポッティング等の技術により、配置することができる。
The high thermal conductive insulating
上述したように、第2半導体素子である下アーム素子30は、第2トランジスタTr2及び第2ダイオードD2を有する。下アーム素子30は、第7面31及び第7面31の反対側の第8面32を有する。第7面31は、第2トランジスタTr2のコレクタC及び第2ダイオードD2のカソードが接続されている。第8面32は、第2トランジスタTr2のエミッタE及び第2ダイオードD2のアノードが接続されている。下アーム素子30の第7面31は、ハンダ80を介して出力電極50の下アーム部52の第3接続領域57に接続されている。これにより、出力電極50に、第2トランジスタTr2のコレクタC及び第2ダイオードD2のカソードが接続されている。
As described above, the
第3電極である負側電極60aは、平板状の形状を有する金属板である。負側電極60aとして、Cu、Ni、Al等の金属板、あるいは、これらの金属板の表面にAg、Au等のめっき処理を施したものを用いることができる。負側電極60aは、第4接続領域63、第4対向領域64及び段差領域61sを含む第4面61を有している。出力電極50の第3面54と負側電極60aの第4面61との間には、絶縁性のモールド樹脂70が設けられている。負側電極60aは、第4面61の反対側にモールド樹脂70から露出した第10面62を有している。第4面61は、第4接続領域63及び第4対向領域64の間に段差領域61sを含む。段差領域61sにより、対向方向Dにおいて、第4接続領域63と第10面62との距離は、第4対向領域64と第10面62との距離に比べて長い。
The
負側電極60aの第4接続領域63は、ハンダ80を介して下アーム素子30の第8面32に接続されている。これにより、負側電極60aに、第2トランジスタTr2のエミッタE及び第2ダイオードD2のアノードが接続されている。したがって、上アーム素子20と下アーム素子30とは、それぞれのコレクタC及びエミッタEが同じ方向を向くように配置されている。
The
負側電極60aの第4対向領域64は、出力電極50の上アーム部51の第3対向領域58と対向方向Dに沿って互いに対向する。高熱伝導絶縁樹脂シート90が、負側電極60aの第4対向領域64と出力電極50の上アーム部51の第3対向領域58とに接するように配置されている。高熱伝導絶縁樹脂シート90は、第3対向領域58と第4対向領域64との間を絶縁する。
The fourth
上述したように、出力電極50の接続部59は、負側電極60aの側に位置する上アーム部51と、正側電極40aの側に位置する下アーム部52とを段差をなすように接続する。このため、正側電極40aの第1接続領域43と出力電極50の第3接続領域57とは、ほぼ同一平面上に位置する。したがって、正側電極40aの第1面41及び出力電極50の第2面53が互いに対向する対向方向Dにおいて、正側電極40aの第1接続領域43と出力電極50の第3接続領域57との距離d1は、正側電極40aの第1接続領域43と出力電極50の第3対向領域58との距離d2よりも短い。
As described above, the
同様に、負側電極60aの第4接続領域63と出力電極50の第2接続領域55とは、ほぼ同一平面上に位置する。したがって、対向方向Dにおいて、負側電極60aの第4接続領域63と出力電極50の第2接続領域55との距離は、負側電極60aの第4接続領域63と出力電極50の第2対向領域56との距離よりも短い。
Similarly, the
図2及び図3の対向方向Dに直交する方向において、正側電極40aの幅と負側電極60aの幅とは同一である。したがって、図2及び図3の紙面に水平な方向において、正側電極40aの第1面41の全範囲が、負側電極60aの第4面61の全範囲と対向している。
2 and 3, the width of the
本実施形態では、出力電極50の接続部59は、負側電極60aの側に位置する上アーム部51と、正側電極40aの側に位置する下アーム部52とを段差をなすように接続する。このため、正側電極40aと負側電極60aとの間に出力電極50が配置されているにも関わらず、当該段差によって得られたスペースに上アーム素子20及び下アーム素子30が配置されるため、正側電極40aと負側電極60aとの間の距離を短くすることができる。よって、正側電極40a及び負側電極60aに電流が互いに反対方向に流れる際に、正側電極40a及び負側電極60aそれぞれの電流の磁界が互いに相殺される効果がより多くなる。したがって、インダクタンスをさらに低減することができる。また、正側電極40aと負側電極60aとの間の距離を短くすることができるため、半導体モジュール10aをより小型化することができる。
In the present embodiment, the
他の素子を介した放熱経路を有する半導体モジュールは、放熱する素子が放熱面から遠くなり、熱抵抗が大きい。また、放熱する素子に互いに熱的干渉が生じ、放熱性が悪い。一方、本実施形態では、上アーム素子20のコレクタCの側は、正側電極40aを介した放熱経路を有する。上アーム素子20のエミッタEの側は、出力電極50、高熱伝導絶縁樹脂シート90及び負側電極60aを介した放熱経路を有する。同様に、下アーム素子30のエミッタEの側は、負側電極60aを介した放熱経路を有する。下アーム素子30のコレクタCの側は、出力電極50、高熱伝導絶縁樹脂シート90及び正側電極40aを介した放熱経路を有する。したがって、上アーム素子20及び下アーム素子30のいずれも、他の素子を介さない放熱経路を有する。また、モールド樹脂70から露出した正側電極40aの第9面42及び負側電極60aの第10面62の両面から効率良く放熱させることができる。このため、放熱性を向上させることができる。
In a semiconductor module having a heat dissipation path through another element, the heat dissipation element is far from the heat dissipation surface, and the thermal resistance is large. Further, thermal interference occurs between the elements that dissipate heat, resulting in poor heat dissipation. On the other hand, in the present embodiment, the collector C side of the
モールド樹脂の一つの外面から隣接する電極がそれぞれ露出している場合は、マイグレーションへの耐性が低くなり、モールド樹脂の外面を介しての沿面放電のリスクがある。このため、電極間の距離が必要となる。一方、本実施形態では、正側電極40aの第9面42及び負側電極60aの第10面62がそれぞれ一つずつモールド樹脂70から露出している。そのため、マイグレーションへの耐性を向上させることができる。また、モールド樹脂70の外面を介しての沿面放電のリスクを低減することができる。このため、電極間の距離が不要となる。半導体モジュール10aを小型にすることができる。
When adjacent electrodes are exposed from one outer surface of the mold resin, the resistance to migration is lowered, and there is a risk of creeping discharge through the outer surface of the mold resin. For this reason, the distance between electrodes is required. On the other hand, in the present embodiment, the
また、本実施形態では、互いに対向する正側電極40a及び負側電極60aの面積を拡大させることができる。このため、正側電極40a及び負側電極60aそれぞれの電流の磁界が互いに相殺される効果がより多くなる。したがって、インダクタンスをより低減することができる。そのため、例えば、本実施形態の半導体モジュール10aをハイブリッドカーに適用した場合には、燃費を向上させることができる。
Moreover, in this embodiment, the area of the
また、2つのIGBTのコレクタとエミッタとが互いに異なる方向に反転されて配置されていると、IGBTの接合箇所それぞれの位置が、コレクタの側とエミッタの側とで異なる。そのため、半導体モジュールの製造において、ハンダ接合の箇所のボイド検査をする場合は、ハンダ接合の箇所ごとに焦点を定めて検査を行わなければならない。そのため、検査時間が長くなり、生産性の低下をもたらす。一方、本実施形態では、上アーム素子20と下アーム素子30とは、それぞれのコレクタC及びエミッタEが同じ方向を向くように配置されている。したがって、検査時間を短縮でき、生産性を向上させることができる。
Further, if the collector and emitter of the two IGBTs are inverted and arranged in different directions, the positions of the IGBT junctions differ between the collector side and the emitter side. Therefore, in the manufacture of a semiconductor module, when a void inspection is performed at a solder joint location, the inspection must be performed with a focus on each solder joint location. As a result, the inspection time becomes longer and the productivity is lowered. On the other hand, in the present embodiment, the
〈第2実施形態〉
例えば、図4に示す本発明の第2実施形態の半導体モジュール10bの第1電極である正側電極40bは、第1接着部45、第2接着部46及び電極間ハンダ47を有する。第1接着部45は、上アーム素子20の第5面21が接続される第1接続領域43及び第1接続領域43の反対側の第1接着領域48を有する。第2接着部46は、出力電極50の第2対向領域56が対向する第1対向領域44及び第1接着部45の第1接着領域48と対向する第2接着領域49を有する。接着層である電極間ハンダ47は、第1接着部45の第1接着領域48と第2接着部46の第2接着領域49とを対向方向Dに接着する。また、電極間ハンダ47は導電性を有する。電極間ハンダ47は、対向方向Dに任意の厚さを有する。
Second Embodiment
For example, the
同様に、第3電極である負側電極60bは、第1接着部65、第2接着部66及び電極間ハンダ67を有する。第1接着部65は、下アーム素子30の第8面32が接続される第4接続領域63及び第4接続領域63の反対側の第1接着領域68を有する。第2接着部66は、出力電極50の第3対向領域58が対向する第4対向領域64及び第1接着部65の第1接着領域68と対向する第2接着領域69を有する。接着層である電極間ハンダ67は、第1接着部65の第1接着領域68と第2接着部66の第2接着領域69とを対向方向Dに接着する。また、電極間ハンダ67は導電性を有する。電極間ハンダ67は、対向方向Dに任意の厚さを有する。
Similarly, the
本実施形態では、第1接着領域48と第2接着領域49とが電極間ハンダ47により接続されるため、第1接続領域43と第1対向領域44との対向方向Dの距離を調整可能となる。また、第1接着領域68と第2接着領域69とが電極間ハンダ67により接続されるため、第4接続領域63と第4対向領域64との対向方向Dの距離を調整可能となる。したがって、容易に製造することができる。
In the present embodiment, since the
すなわち、本実施形態では、電極間ハンダ47及び電極間ハンダ67により、正側電極40b、上アーム素子20、出力電極50、下アーム素子30及び負側電極60bを接続するハンダ80の厚さのばらつきを吸収することができる。そのため、例えば、モータMが回転不能となったとき等に生じる発熱のばらつきを低減することができる。また、半導体モジュール10bの製造時に電極をリードフレームとして用いる場合は、一様の厚さのリードフレームを用いることができるため、製造が容易となる。また、半導体モジュール10bを構成する部品の厚みの自由度が増える。また、第2接着部46,66の厚さの自由度が増えるため、放熱板となる第2接着部46,66の厚さの最適化をより図ることができる。
That is, in the present embodiment, the thickness of the
〈第3実施形態〉
例えば、図5に示す本発明の第3実施形態の半導体モジュール10cでは、上記第1実施形態における高熱伝導絶縁樹脂シート90が、高い熱伝導性を有する液状の樹脂である高熱伝導液状樹脂110に替えられている。高熱伝導液状樹脂110は、ポッティング等により配置される高熱伝導絶縁樹脂シート90と同様に、SiO2のフィラー材以外に、Al2O3、BN又はAlN等の高放熱フィラー材を混在させた樹脂である。モールド樹脂70による封止がなされる前に、高熱伝導液状樹脂110が正側電極40aと出力電極50との間及び負側電極60aと出力電極50との間に塗布される。高熱伝導液状樹脂110の硬化条件は、モールド樹脂70が硬化させられるときに同時に硬化される条件に設定される。本実施形態では、正側電極40aと出力電極50との間及び負側電極60aと出力電極50との間が液状の高熱伝導液状樹脂110により絶縁されている。このため、半導体モジュール10cの製造時に、正側電極40a、上アーム素子20、出力電極50、下アーム素子30及び負側電極60aを接続するハンダ80の厚さのばらつきを吸収することができる。したがって、半導体モジュール10cをより製造し易くすることができる。
<Third Embodiment>
For example, in the
〈第4実施形態〉
例えば、図6に示す本発明の第4実施形態の半導体モジュール10dでは、上記第1実施形態における高熱伝導絶縁樹脂シート90が取り除かれ、正側電極40aと出力電極50との間及び負側電極60aと出力電極50との間は、モールド樹脂70により絶縁されている。本実施形態では、モールド樹脂70は、高熱伝導性を有する樹脂とすることができる。具体的には、モールド樹脂70として、一般にモールド樹脂70に含まれるSiO2等のフィラー材よりも高熱伝導のAl2O3、BN又はAlN等の高放熱フィラー材がエポキシ樹脂に混入されている熱硬化性樹脂を用いることができる。
<Fourth embodiment>
For example, in the
本実施形態では、正側電極40aと出力電極50との間及び負側電極60aと出力電極50との間は、高熱伝導絶縁樹脂シート90が無く、モールド樹脂70により絶縁されている。このため、部品数を少なくして、製造コストを低減することができる。また。正側電極40aと出力電極50との間及び負側電極60aと出力電極50との間はモールド樹脂70により絶縁されるため、半導体モジュール10dの製造時に、正側電極40a、上アーム素子20、出力電極50、下アーム素子30及び負側電極60aを接続するハンダ80の厚さのばらつきを吸収することができる。したがって、半導体モジュール10dをより製造し易くすることができる。
In the present embodiment, the high-side conductive insulating
尚、本発明の実施形態の半導体モジュールは、上記した実施の形態に限定されるものではなく、本発明の実施形態の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、以上の説明では、図1の一対の上アーム素子20及び下アーム素子30が1個の半導体モジュール10aの内に備えられている態様を中心に説明した。しかし、本発明の実施形態に示す半導体モジュール10a〜10dは、例えば、三対の上アーム素子20及び下アーム素子30が1個の半導体モジュールの内に備えられている態様とすることができる。
The semiconductor module according to the embodiment of the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the scope of the embodiment of the present invention. For example, in the above description, the description has focused on an aspect in which the pair of
また、上記実施形態では、正側電極40a,40b、上アーム部51、下アーム部52及び負側電極60a,60bが平板状の形状を有し、第1面41、第2面53、第3面54、第4面61、第5面21、第6面22、第7面31、第8面32、第9面42及び第10面62が平面である態様を中心に説明した。しかし、本実施形態では、正側電極40a,40b、上アーム部51、下アーム部52及び負側電極60a,60bが平板以外の形状を有し、第1面41、第2面53、第3面54、第4面61、第5面21、第6面22、第7面31、第8面32、第9面42及び第10面62が曲面であることもできる。
In the above embodiment, the
10a〜10d…半導体モジュール、20…上アーム素子、21…第5面、22…第6面、30…下アーム素子、31…第7面、32…第8面、40a,40b…正側電極、41…第1面、41s…段差領域、42…第9面、43…第1接続領域、44…第1対向領域、45…第1接着部、46…第2接着部、47…電極間ハンダ、48…第1接着領域、49…第2接着領域、50…出力電極、50U,50V,50W…出力端子、51…上アーム部、51b…屈曲部、52…下アーム部、52b…屈曲部、53…第2面、54…第3面、55…第2接続領域、56…第2対向領域、57…第3接続領域、58…第3対向領域、59…接続部、59c…接続面、60a,60b…負側電極、61…第4面、61s…段差領域、62…第10面、63…第4接続領域、64…第4対向領域、65…第1接着部、66…第2接着部、67…電極間ハンダ、68…第1接着領域、69…第2接着領域、70…モールド樹脂、80…ハンダ、90…高熱伝導絶縁樹脂シート、110…高熱伝導液状樹脂、Tr1…第1トランジスタ、Tr2…第2トランジスタ、D1…第1ダイオード、D2…第2ダイオード、E…エミッタ、C…コレクタ、B…直流電圧、CAP…キャパシタ、M…モータ、U…U相コイル、V…V相コイル、W…W相コイル、D…対向方向、d1,d2…距離。
DESCRIPTION OF
Claims (4)
前記第1面に対向する第2面及び前記第2面の反対側の第3面を有する第2電極と、
前記第3面に対向する第4面を有する第3電極と、
第5面及び前記第5面の反対側の第6面を有し、前記第5面が前記第1面に接続され、前記第6面が前記第2面に接続された第1半導体素子と、
第7面及び前記第7面の反対側の第8面を有し、前記第7面が前記第3面に接続され、前記第8面が前記第4面に接続された第2半導体素子と、
前記第1面と前記第2面との間及び前記第3面と前記第4面との間に設けられた絶縁性を有する樹脂部と、
を備え、
前記第1面は、前記第5面に接続された第1接続領域、及び前記第1接続領域と重複しない第1対向領域を含み、
前記第2面は、前記第6面に接続された第2接続領域、及び前記第1対向領域に対向する第2対向領域を含み、
前記第3面は、前記第2対向領域の反対側に位置すると共に前記第7面に接続された第3接続領域、及び前記第2接続領域の反対側の第3対向領域を含み、
前記第4面は、前記第8面に接続された第4接続領域、及び前記第3対向領域に対向する第4対向領域を含み、
前記第2電極は、
前記第2接続領域及び前記第3対向領域を有する第1部と、
前記第2対向領域及び前記第3接続領域を有する第2部と、
前記第1電極よりも前記第3電極に近い側に位置する前記第1部と、前記第3電極よりも前記第1電極に近い側に位置する前記第2部とを接続する接続部と、
を有し、
前記接続部は、段差をなすように前記第1部と前記第2部とを接続する、半導体モジュール。 A first electrode having a first surface;
A second electrode having a second surface facing the first surface and a third surface opposite to the second surface;
A third electrode having a fourth surface facing the third surface;
A first semiconductor element having a fifth surface and a sixth surface opposite to the fifth surface, wherein the fifth surface is connected to the first surface, and the sixth surface is connected to the second surface; ,
A second semiconductor element having a seventh surface and an eighth surface opposite to the seventh surface, wherein the seventh surface is connected to the third surface, and the eighth surface is connected to the fourth surface; ,
An insulating resin portion provided between the first surface and the second surface and between the third surface and the fourth surface;
With
The first surface includes a first connection region connected to the fifth surface, and a first opposing region that does not overlap the first connection region,
The second surface includes a second connection region connected to the sixth surface, and a second facing region facing the first facing region,
The third surface includes a third connection region located on the opposite side of the second opposing region and connected to the seventh surface, and a third opposing region on the opposite side of the second connection region,
The fourth surface includes a fourth connection region connected to the eighth surface, and a fourth facing region facing the third facing region,
The second electrode is
A first portion having the second connection region and the third opposing region;
A second part having the second opposing region and the third connection region;
A connecting portion connecting the first portion located closer to the third electrode than the first electrode and the second portion located closer to the first electrode than the third electrode;
Have
The said connection part is a semiconductor module which connects the said 1st part and the said 2nd part so that a level | step difference may be made.
前記第1電極は、前記第1面の反対側に前記樹脂部から露出した第9面を有する、請求項1に記載の半導体モジュール。 An insulating portion that is disposed so as to be in contact with the first opposing region and the second opposing region, and has higher thermal conductivity than the resin portion;
2. The semiconductor module according to claim 1, wherein the first electrode has a ninth surface exposed from the resin portion on a side opposite to the first surface.
前記第1接続領域及び前記第1接続領域の反対側の第1接着領域とを有する第1接着部と、
前記第1対向領域及び前記第1接着領域と対向する第2接着領域とを有する第2接着部と、
前記第1接着領域と前記第2接着領域とを接着し、導電性を有する接着層と、
を有する、請求項1又は2に記載の半導体モジュール。 The first electrode is
A first adhesive portion having the first connection region and a first adhesion region opposite to the first connection region;
A second adhesive portion having the first opposing region and a second adhesive region facing the first adhesive region;
Adhering the first adhesive region and the second adhesive region, and having a conductive adhesive layer;
The semiconductor module according to claim 1, comprising:
前記第2半導体素子は第2トランジスタを有し、
前記第1トランジスタのコレクタが前記第5面に接続され、
前記第1トランジスタのエミッタが前記第6面に接続され、
前記第2トランジスタのコレクタが前記第7面に接続され、
前記第2トランジスタのエミッタが前記第8面に接続されている、請求項1〜3のいずれか1項に記載の半導体モジュール。
The first semiconductor element includes a first transistor;
The second semiconductor element includes a second transistor;
A collector of the first transistor is connected to the fifth surface;
An emitter of the first transistor is connected to the sixth surface;
A collector of the second transistor is connected to the seventh surface;
The semiconductor module according to claim 1, wherein an emitter of the second transistor is connected to the eighth surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014061942A JP2015185749A (en) | 2014-03-25 | 2014-03-25 | semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014061942A JP2015185749A (en) | 2014-03-25 | 2014-03-25 | semiconductor module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015185749A true JP2015185749A (en) | 2015-10-22 |
Family
ID=54351947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014061942A Pending JP2015185749A (en) | 2014-03-25 | 2014-03-25 | semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015185749A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155536A (en) * | 2019-03-19 | 2020-09-24 | 株式会社デンソー | Semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197861A (en) * | 2001-12-06 | 2003-07-11 | Abb Res Ltd | Power semiconductor submodule and power semiconductor module |
WO2013099545A1 (en) * | 2011-12-26 | 2013-07-04 | 三菱電機株式会社 | Electric power semiconductor device and method for producing same |
JP2013239486A (en) * | 2012-05-11 | 2013-11-28 | Hitachi Ltd | Semiconductor device and manufacturing method of the same |
-
2014
- 2014-03-25 JP JP2014061942A patent/JP2015185749A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197861A (en) * | 2001-12-06 | 2003-07-11 | Abb Res Ltd | Power semiconductor submodule and power semiconductor module |
WO2013099545A1 (en) * | 2011-12-26 | 2013-07-04 | 三菱電機株式会社 | Electric power semiconductor device and method for producing same |
JP2013239486A (en) * | 2012-05-11 | 2013-11-28 | Hitachi Ltd | Semiconductor device and manufacturing method of the same |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155536A (en) * | 2019-03-19 | 2020-09-24 | 株式会社デンソー | Semiconductor device |
WO2020189065A1 (en) * | 2019-03-19 | 2020-09-24 | 株式会社デンソー | Semiconductor device |
CN113597671A (en) * | 2019-03-19 | 2021-11-02 | 株式会社电装 | Semiconductor device with a plurality of semiconductor chips |
JP7088094B2 (en) | 2019-03-19 | 2022-06-21 | 株式会社デンソー | Semiconductor equipment |
CN113597671B (en) * | 2019-03-19 | 2023-08-22 | 株式会社电装 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
US11990391B2 (en) | 2019-03-19 | 2024-05-21 | Denso Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5591396B2 (en) | Semiconductor module and method for manufacturing semiconductor module | |
JP5427745B2 (en) | Power semiconductor module and manufacturing method thereof | |
JP5407198B2 (en) | Power module for power converter | |
JP5789264B2 (en) | Circuit equipment | |
US20220028794A1 (en) | Semiconductor device, power converter, method for manufacturing semiconductor device, and method for manufacturing power converter | |
JP2019029457A (en) | Semiconductor module | |
JP5811072B2 (en) | Power module | |
WO2012039115A1 (en) | Circuit device | |
JP2011217546A (en) | Power module and power converter using the same | |
JP2015099846A (en) | Semiconductor device, and method of manufacturing the same | |
JP2018190930A (en) | Power semiconductor module, method for manufacturing the same, and power conversion device | |
WO2018159209A1 (en) | Power semiconductor device | |
JP6252219B2 (en) | Power conversion apparatus and manufacturing method thereof | |
JP5123162B2 (en) | Power semiconductor device and manufacturing method thereof | |
JP5948106B2 (en) | Power semiconductor module and power converter using the same | |
JP2016039206A (en) | Semiconductor device manufacturing method and semiconductor device | |
WO2020148879A1 (en) | Semiconductor device, production method for semiconductor device, and power conversion device | |
JP2015185749A (en) | semiconductor module | |
JP6447914B2 (en) | DC module wiring board for power module and manufacturing method thereof | |
JP2012222000A (en) | Semiconductor module and manufacturing method of the same | |
JP6201800B2 (en) | Semiconductor module | |
JP2012244040A (en) | Semiconductor device and method of manufacturing the same | |
JP2022098583A (en) | Electric circuit body and power conversion device | |
JP2014192512A (en) | Arrangement structure of semiconductor element substrate, and semiconductor device | |
JPWO2019171684A1 (en) | Semiconductor equipment and power conversion equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180227 |