JP2016036109A - 半導体集積回路 - Google Patents

Abstract

【課題】電圧降下及びノイズを抑制できる半導体集積回路を提供する。【解決手段】出力回路と、ノイズ抽出回路と、ノイズキャンセル信号生成回路と、遅延回路と、重畳回路とを備える。出力回路は、入力電圧に応じた所定の出力電圧を生成する。ノイズ抽出回路は、入力電圧に含まれるノイズ成分信号を抽出する。ノイズキャンセル信号生成回路は、ノイズ成分信号の電圧レベルを入力電圧の電圧レベルに応じて調整したノイズキャンセル信号を生成する。遅延回路は、ノイズキャンセル信号生成回路がノイズキャンセル信号を生成するタイミングを調整する。重畳回路は、出力電圧にノイズキャンセル信号を重畳する。【選択図】図１

Description

本発明の実施形態は、半導体集積回路に関する。

半導体集積回路の一例として、電源を分配するロードスイッチＩＣがある。ロードスイッチＩＣの基本構成は、スイッチ回路と、スイッチ回路を駆動するドライバである。このような基本構成を有するロードスイッチＩＣは、入力電圧からスイッチ回路のオン抵抗による電圧降下分を差し引いた電圧を、負荷に供給する。

しかしながら、ロードスイッチＩＣは、入力電圧に重畳されたノイズもそのまま出力するため、高品位の電源を要求する負荷への適用には不向きである。

一方、ロードスイッチＩＣと類似用途のＩＣとして、ＬＤＯ(Low Drop Out)レギュレータがある。ＬＤＯレギュレータは、ＰＳＲＲ(Power Supply Rejection Ratio)特性が良好であるものの、電圧降下が大きい。このため、この種のＩＣは、低電圧や大電流を取扱う電源には使用しにくい。

特開２０１１−２２９２２４号公報

本発明が解決しようとする課題は、電圧降下及びノイズを抑制できる半導体集積回路を提供することである。

本実施形態による半導体集積回路は、出力回路と、ノイズ抽出回路と、ノイズキャンセル信号生成回路と、遅延回路と、重畳回路とを備える。出力回路は、入力電圧に応じた所定の出力電圧を生成する。ノイズ抽出回路は、入力電圧に含まれるノイズ成分信号を抽出する。ノイズキャンセル信号生成回路は、ノイズ成分信号の電圧レベルを入力電圧の電圧レベルに応じて調整したノイズキャンセル信号を生成する。遅延回路は、ノイズキャンセル信号生成回路がノイズキャンセル信号を生成するタイミングを調整する。重畳回路は、出力電圧にノイズキャンセル信号を重畳する。

第１の実施形態を示す半導体集積回路１の回路図。 図１の半導体集積回路１の信号波形図。 第２の実施形態を示す半導体集積回路１の回路図。 第３の実施形態を示す半導体集積回路１の回路図。 第４の実施形態を示す半導体集積回路１の回路図。

以下、図面を参照して本発明に係る実施形態を説明する。以下の実施形態では、半導体集積回路の特徴的な構成および動作を中心に説明するが、半導体集積回路には以下の説明で省略した構成および動作が存在しうる。これらの省略した構成および動作も本実施形態の範囲に含まれるものである。

（第１の実施形態）
図１は、第１の実施形態による半導体集積回路１の回路図である。図１の半導体集積回路１は、入力電圧ＶＩＮを、ノイズ成分信号が低減された高品位の出力電圧ＶＯＵＴに変換して、半導体集積回路１の後段の図示しない負荷に供給するものである。このような本実施形態の半導体集積回路１は、例えば電源ラインの分配用に用いられるロードスイッチＩＣに適用することができるものである。

図１に示すように、半導体集積回路１は、出力回路１１と、ノイズ抽出回路１２と、ノイズキャンセル信号生成回路１３と、遅延回路１４と、重畳回路１５と、内部電源回路１６と、基準電圧生成器１７と、ノイズレベル検出回路１８とを備える。半導体集積回路１は、コントロール回路１９を更に備える。

（出力回路１１）
出力回路１１は、入力電圧ＶＩＮに応じた出力電圧を生成する回路である。図１に示すように、出力回路１１は、第１のＮＭＯＳトランジスタＱ１１と、チャージポンプ回路１１１と、バッファ１１２とを備える。

第１のＮＭＯＳトランジスタＱ１１のゲートは、バッファ１１２の出力端に接続されている。第１のＮＭＯＳトランジスタＱ１１のドレインは、入力電圧ＶＩＮの入力端子ＴＶＩＮに接続されている。第１のＮＭＯＳトランジスタＱ１１のソースは、出力電圧ＶＯＵＴの出力端子ＴＶＯＵＴに接続されている。チャージポンプ回路１１１の入力端は、入力端子ＴＶＩＮに接続されている。より具体的には、チャージポンプ回路１１１の入力端は、入力端子ＴＶＩＮと第１のＮＭＯＳトランジスタＱ１１のドレインとの間に接続されている。チャージポンプ回路１１１の出力端は、バッファ１１２の電源端子に接続されている。バッファ１１２の入力端は、コントロール回路１９の出力端に接続されている。

チャージポンプ回路１１１は、入力された入力電圧ＶＩＮを、バッファ１１２に求められる電源電圧になるように昇圧または降圧して、バッファ１１２の電源端子に入力する。バッファ１１２は、チャージポンプ回路１１１から供給された電源電圧によって動作する。バッファ１１２は、コントロール回路１９から入力された後述する第１の制御信号Ｓ１を増幅して、第１のＮＭＯＳトランジスタＱ１１のゲート電圧を生成し、生成したゲート電圧を第１のＮＭＯＳトランジスタＱ１１に供給する。第１のＮＭＯＳトランジスタＱ１１は、ゲート電圧がバッファ１１２閾値電圧Ｖｔｈ以上であればオンする。第１のＮＭＯＳトランジスタＱ１１は、オン状態のときに、入力電圧ＶＩＮに応じた出力電圧を生成する。なお、出力回路１１の内部構成は、図１に示したものに限定されない。

ここで、第１のＮＭＯＳトランジスタＱ１１の出力電圧は、チャージポンプ回路１１１とバッファ１１２の回路定数に依存したスルーレートを有する。スルーレートは、第１のＮＭＯＳトランジスタＱ１１の出力電圧を、その立ち上がり（正電圧の場合）または立下り（負電圧の場合）に要する時間で除した値で定義される。後述するように、出力電圧のノイズ成分信号を抑制するには、スルーレートを考慮してノイズキャンセル信号ＮＣの生成タイミングを制御する必要がある。具体的には、出力電圧ＶＯＵＴが立ち上がって電圧レベルが安定した期間内にノイズキャンセルを行う。

第１のＮＭＯＳトランジスタＱ１１として、大電流を流せるパワーＭＯＳＦＥＴを用いれば、出力端子ＴＶＯＵＴに接続される電流消費量の多い負荷を駆動することができ、半導体集積回路１を数アンペアレベルの大電流を流す目的に使用できる。

（ノイズ抽出回路１２）
ノイズ抽出回路１２は、入力電圧ＶＩＮに含まれるノイズ成分信号を抽出する回路である。図１に示すように、ノイズ抽出回路１２は、フィルタ回路１２１と、差分検出器ＣＭＰとを備える。フィルタ回路１２１は、入力電圧ＶＩＮに含まれるノイズ成分を除去する回路である。差分検出器ＣＭＰは、フィルタ回路１２１の出力信号と入力電圧ＶＩＮとの差分をノイズ成分信号として検出するコンパレータである。

フィルタ回路１２１は、第１のインダクタＬ１、第２のインダクタＬ２およびキャパシタＣａを備える。第１のインダクタＬ１の一端は、入力端子ＴＶＩＮに接続されている。第１のインダクタＬ１の他端は、第２のインダクタＬ２の一端に接続されている。第２のインダクタＬ２の他端は、差分検出器ＣＭＰの非反転入力端子に接続されている。キャパシタＣａの一端は、第１のインダクタＬ１の他端に接続されている。キャパシタＣａの他端は、接地電位に接続されている。差分検出器ＣＭＰの反転入力端子は、入力端子ＴＶＩＮに接続されている。差分検出器ＣＭＰの出力端は、ノイズキャンセル信号生成回路１３の入力端およびノイズレベル検出回路１８の入力端に接続されている。

このようなノイズ抽出回路１２において、フィルタ回路１２１および差分検出器ＣＭＰの反転入力端子には、入力電圧ＶＩＮが供給される。フィルタ回路１２１は、入力電圧ＶＩＮに対して、第１および第２のインダクタＬ１、Ｌ２による交流成分の除去と、キャパシタＣａによる平滑化とを行うことで、入力電圧ＶＩＮからノイズ成分を除去する。これにより、差分検出器ＣＭＰの非反転入力端子には、入力電圧ＶＩＮに含まれるノイズ成分を除去した電圧信号が入力され、反転入力端子には、ノイズ成分を含む入力電圧ＶＩＮが入力される。差分検出器ＣＭＰは、両入力端子の電圧信号の差分を取ることで、ノイズ成分信号を検出する。差分検出器ＣＭＰは、検出されたノイズ成分信号を、ノイズキャンセル信号生成回路１３およびノイズレベル検出回路１８に出力する。

このようなフィルタ回路１２１および差分検出器ＣＭＰを備えたノイズ抽出回路１２によれば、ノイズ成分信号を適切に抽出することができる。

（ノイズキャンセル信号生成回路１３）
ノイズキャンセル信号生成回路１３は、ノイズ成分信号の電圧レベルを入力電圧ＶＩＮの電圧レベルに応じて調整したノイズキャンセル信号ＮＣを生成する回路である。ノイズキャンセル信号ＮＣは、ノイズ成分信号と逆位相の信号である。図１に示すように、ノイズキャンセル信号生成回路１３は、複数段（図１においては６段）のバッファＢ０、Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５と制御回路１３１とを備える。なお、初段のバッファＢ０は、インバータである。

複数段のバッファＢ０〜Ｂ５は、縦続接続される段数を切換えることが可能である。複数段のバッファＢ０〜Ｂ５は、後段側のバッファほど出力電圧振幅を大きくしている。初段のバッファＢ０の入力端は、ノイズ抽出回路１２の出力端に接続されている。制御回路１３１は、ノイズ成分信号の電圧レベルに応じて、複数段のバッファＢ０〜Ｂ５の接続段数を制御する回路である。制御回路１３１の出力端は、スイッチＳＷに接続されている。スイッチＳＷは、ノイズ成分信号の電圧レベルに応じて、２段目以降のバッファＢ１〜Ｂ５の出力端Ｔ１〜Ｔ５のいずれか一つをノイズキャンセル信号ＮＣとして選択して、重畳回路１５に供給する。このように、制御回路１５は、ノイズ成分信号の電圧レベルに応じて複数段のバッファＢ０〜Ｂ５の接続段数を制御する。より具体的には、制御回路１５は、ノイズ成分信号の電圧レベルが大きければ、ノイズキャンセル信号ＮＣの電圧振幅を大きくし、ノイズ成分信号の電圧レベルが小さければ、ノイズキャンセル信号ＮＣの電圧振幅を小さくする。なお、バッファＢ０〜Ｂ５の最大接続段数は６段に限定されるものではない。

制御回路１３１は、遅延回路１４から供給される信号に同期して、ノイズキャンセル信号ＮＣを生成する。

このようなノイズキャンセル信号生成回路１３において、初段のバッファＢ０には、ノイズ抽出回路１２からノイズ成分信号が入力される。初段のバッファＢ０は、ノイズ成分信号の論理を反転したノイズ成分反転信号を生成し、生成されたノイズ成分反転信号を、２段目のバッファＢ１に出力する。制御回路１３１は、ノイズ成分信号の電圧レベルに応じてスイッチＳＷを制御し、スイッチＳＷで選択されたノイズキャンセル信号ＮＣを重畳回路１５に供給する。

このようなノイズキャンセル信号生成回路１３によれば、ノイズ成分信号の電圧レベルに応じてノイズキャンセル信号ＮＣの振幅を調整することができるので、高精度のノイズキャンセル信号ＮＣを生成することができる。

（内部電源回路１６）
内部電源回路１６は、入力電圧ＶＩＮに基づいて内部電源電圧を生成する回路である。図１に示すように、内部電源回路１６の入力端は、入力端子ＴＶＩＮに接続されている。内部電源回路１６で生成された内部電源電圧は、遅延回路１４、基準電圧生成器１７、ノイズレベル検出回路１８およびコントロール回路１９に供給される。

（基準電圧生成器１７）
基準電圧生成器１７は、内部電源回路１６に基づいて、電圧レベルがそれぞれ異なる複数の基準電圧を生成する回路である。図１に示すように、基準電圧生成器１７は、第１の抵抗Ｒ１、第２の抵抗Ｒ２および第３の抵抗Ｒ３を備える。第１の抵抗Ｒ１は、一端が内部電源回路１６の出力端に接続され、他端が第２の抵抗Ｒ２の一端および第３の抵抗Ｒ３の一端に接続されている。第２の抵抗Ｒ２の他端および第３の抵抗Ｒ３の他端は、接地電位に接続されている。

このような基準電圧生成器１７は、内部電源回路１６から供給された内部電源電圧に基づいて、第１〜第３の抵抗Ｒ１〜Ｒ３の抵抗値に応じた複数の基準電圧を生成する。基準電圧生成器１７は、生成された複数の基準電圧をノイズレベル検出回路１８に供給する。図１の例では、内部電源電圧を第１の基準電圧とし、内部電源電圧を第１および第２の抵抗Ｒ１，Ｒ２で分圧した電圧を第２の基準電圧とし、内部電源電圧を第１および第３の抵抗Ｒ１，Ｒ３で分圧した電圧を第３の基準電圧とする例を示している。抵抗Ｒ２を抵抗Ｒ３よりも大きくすることで、第２の基準電圧を第３の基準電圧よりも高くすることができる。以下では、第１の基準電圧＞第２の基準電圧＞第３の基準電圧とする。

（ノイズレベル検出回路１８）
ノイズレベル検出回路１８は、ノイズ成分信号と複数の基準電圧のそれぞれとを比較して、ノイズ成分信号の電圧レベルを検出する回路である。

図１に示すように、ノイズレベル検出回路１８は、第１のコンパレータＣＭＰ１、第２のコンパレータＣＭＰ２および第３のコンパレータＣＭＰ３を有する。

第１のコンパレータＣＭＰ１の反転入力端子は、内部電源回路１６の出力端に接続されている。第１のコンパレータＣＭＰ１の非反転入力端子は、ノイズ抽出回路１２の出力端に接続されている。第１のコンパレータＣＭＰ１の出力端子は、制御回路１３１に接続されている。第２のコンパレータＣＭＰ２の反転入力端子は、第１の抵抗Ｒ１の他端および第２の抵抗Ｒ２の一端に接続されている。第２のコンパレータＣＭＰ２の非反転入力端子は、ノイズ抽出回路１２の出力端に接続されている。第２のコンパレータＣＭＰ２の出力端子は、制御回路１３１に接続されている。第３のコンパレータＣＭＰ３の反転入力端子は、第１の抵抗Ｒ１の他端および第３の抵抗Ｒ３の一端に接続されている。第３のコンパレータＣＭＰ３の非反転入力端子は、ノイズ抽出回路１２の出力端に接続されている。第３のコンパレータＣＭＰ３の出力端子は、制御回路１３１に接続されている。

このようなノイズレベル検出回路１８において、第１のコンパレータＣＭＰ１は、非反転入力端子に入力されたノイズ成分信号を、反転入力端子に入力された第１の基準電圧と比較する。そして、第１のコンパレータＣＭＰ１は、ノイズ成分信号の第１の基準電圧との比較結果すなわち大小関係を示すハイレベル信号またはロウレベル信号を制御回路１３１に出力する。第２のコンパレータＣＭＰ２は、非反転入力端子に入力されたノイズ成分信号を、反転入力端子に入力された第２の基準電圧と比較する。第２の基準電圧は、第１の基準電圧より低い電圧である。そして、第２のコンパレータＣＭＰ２は、ノイズ成分信号の第２の基準電圧との比較結果を示すハイレベル信号またはロウレベル信号を制御回路１３１に出力する。第３のコンパレータＣＭＰ３は、非反転入力端子に入力されたノイズ成分信号を、反転入力端子に入力された第３の基準電圧と比較する。第３の基準電圧は、第２の基準電圧より低い電圧である。そして、第３のコンパレータＣＭＰ３は、ノイズ成分信号の第３の基準電圧との比較結果を示すハイレベル信号またはロウレベル信号を制御回路１３１に出力する。このように、ノイズレベル検出回路１８は、ノイズ成分信号を電圧レベルの異なる３種類の基準電圧（第１〜第３の基準電圧）と比較することで、ノイズ成分信号の電圧レベルを検出する。

制御回路１３１は、ノイズレベル検出回路１８で検出されたノイズ成分信号の電圧レベルに応じて、複数段のバッファＢ０〜Ｂ５の接続段数を制御する。

このような構成によれば、入力電圧ＶＩＮに基づいて生成された複数の基準電圧をノイズ成分信号の電圧レベルの検出に用いることができるので、ノイズレベルに応じたノイズキャンセル信号ＮＣの生成を効率的に行うことができる。

（コントロール回路１９）
コントロール回路１９は、出力回路１１および遅延回路１４を制御する回路である。コントロール回路１９の入力端は、内部電源回路１６の出力端および外部制御信号の入力端子ＴＣＮＴに接続されている。コントロール回路１９の出力端は、出力回路１１のバッファ１１２の入力端および遅延回路１４の入力端に接続されている。

このようなコントロール回路１９は、内部電源回路１６から内部電源電圧を受信することによって動作する。コントロール回路１９は、入力端子ＴＣＮＴに入力された外部制御信号ＣＮＴに基づいて、出力回路１１を制御する第１の制御信号Ｓ１と、遅延回路１４を制御する第２の制御信号Ｓ２とを生成する。第１の制御信号Ｓ１と第２の制御信号Ｓ２とは、同期した信号である。

（遅延回路１４）
遅延回路１４は、出力回路１１が出力電圧を生成するタイミングに合わせて、ノイズキャンセル信号生成回路１３がノイズキャンセル信号ＮＣを生成するタイミングを調整する回路である。より具体的には、遅延回路１４は、ノイズキャンセル信号生成回路１３のノイズキャンセル信号ＮＣの生成タイミングが、出力回路１１の出力電圧の立ち上がりまたは立下りのタイミングに合うように、ノイズキャンセル信号生成回路１３への内部電源電圧の供給タイミングを調整する。

以下、遅延回路１４からノイズキャンセル信号生成回路１３に供給される内部電源電圧のことを、Ｖｄｅｌａｙともいう。

図１に示すように、遅延回路１４は、第４の抵抗Ｒ４、第５の抵抗Ｒ５、第６の抵抗Ｒ６および第２のＮＭＯＳトランジスタＱ１３を備える。第４〜第６の抵抗Ｒ４〜Ｒ６は、いずれも固定抵抗である。

第４の抵抗Ｒ４の一端は、コントロール回路１９の出力端に接続されている。第４の抵抗Ｒ４の他端は、第５の抵抗Ｒ５の一端および第２のＮＭＯＳトランジスタＱ１３のゲートに接続されている。第５の抵抗Ｒ５の他端は、接地電位に接続されている。第６の抵抗Ｒ６の一端は、内部電源回路１６に接続されている。第６の抵抗Ｒ６の他端は、第２のＮＭＯＳトランジスタＱ１３のドレインに接続されている。第２のＮＭＯＳトランジスタＱ１３のソースは、ノイズキャンセル信号生成回路１３における制御回路１３１の入力端に接続されている。

第４〜第６の抵抗Ｒ４〜Ｒ６は、ノイズキャンセル信号生成回路１３へのＶｄｅｌａｙの供給タイミングを調整する抵抗値を有する。第４〜第６の抵抗Ｒ４〜Ｒ６の抵抗値は、ノイズキャンセル信号生成回路１３によるノイズキャンセル信号ＮＣの生成タイミングが、出力回路１１の出力電圧の立ち上がりまたは立下りのタイミングに合うように調整されている。

このような遅延回路１４は、コントロール回路１９から供給される第２の制御信号Ｓ２を用いて、内部電源電圧Ｖｄｅｌａｙを生成する。第２の制御信号Ｓ２のレベルに応じて、第２のＮＭＯＳトランジスタＱ１３には、閾値電圧Ｖｔｈ以上のゲート電圧が供給される。第２のＮＭＯＳトランジスタＱ１３は、閾値電圧Ｖｔｈ以上のゲート電圧によってオンする。第２のＮＭＯＳトランジスタＱ１３のソース電圧が内部電源電圧Ｖｄｅｌａｙとして制御回路１３１に供給される。第４〜第６の抵抗Ｒ４〜Ｒ６の抵抗値を調整することで、第２の制御信号Ｓ２の位相と内部電源電圧Ｖｄｅｌａｙの位相とのずれを調整できる。これにより、ノイズキャンセル信号生成回路１３に供給される内部電源電圧Ｖｄｅｌａｙのタイミングが調整され、ノイズキャンセル信号生成回路１３によるノイズキャンセル信号ＮＣの生成タイミングを、出力回路１１の出力電圧の立ち上がりまたは立下りのタイミングにほぼ一致させることが可能になる。これにより、出力回路１１の出力電圧のスルーレートを考慮に入れて、出力電圧に含まれるノイズ成分信号の低減が可能となる。なお、遅延回路の内部構成は、図１に示したものに限定されるものではなく、ＲＣ回路やクロックをカウントする回路などで構成してもよい。

（重畳回路１５）
重畳回路１５は、出力電圧にノイズキャンセル信号ＮＣを重畳する回路である。図１に示すように、重畳回路１５は、一端に出力回路１１で生成された出力電圧が印加され、他端にノイズキャンセル信号生成回路１３で生成されたノイズキャンセル信号ＮＣが印加されるキャパシタＣＡを有する。

このような重畳回路１５は、ノイズキャンセル信号生成回路１３によって生成されたノイズキャンセル信号ＮＣを、出力回路１１の出力電圧に重畳する。これにより、出力回路１１の出力電圧に含まれるノイズ成分信号が、ノイズ成分信号と逆位相のノイズキャンセル信号ＮＣと相殺されて低減される。この結果、ノイズ成分信号が少ない高品位の出力電圧ＶＯＵＴを得ることができる。また、重畳回路１５は、キャパシタＣＡによってノイズキャンセル信号ＮＣの抵抗成分を低減することができるので、抵抗成分が低減されたノイズキャンセル信号ＮＣによって、ノイズ成分信号を更に良好に低減することができる。

図２は、図１の半導体集積回路１の信号波形図である。波形Ａは、入力電圧ＶＩＮの信号波形図である。波形Ｂは、外部制御信号ＣＮＴの信号波形図である。波形Ｃは、Ｖｄｅｌａｙの信号波形図である。波形Ｄは、ノイズキャンセル信号ＮＣの信号波形図である。波形Ｅは、出力電圧ＶＯＵＴの信号波形図である。

以下、図２の信号波形図を用いて、図１の半導体集積回路１の動作の具体例を説明する。なお、初期状態において、出力回路１１の第１のＮＭＯＳトランジスタＱ１１、遅延回路１４の第２のＮＭＯＳトランジスタＱ１３およびノイズキャンセル信号生成回路１３のスイッチＳＷは、いずれもオフ状態であることとする。

そして、初期状態から、先ず、図２の時刻０において、入力端子ＴＶＩＮに外部電源等から入力電圧ＶＩＮが供給される。このとき、外部制御信号ＣＮＴは、ＯＦＦ信号である。コントロール回路１９は、外部制御信号ＣＮＴがＯＦＦ信号であることによって、第１の制御信号Ｓ１および第２の制御信号Ｓ２をいずれもロウレベルにする。出力回路１１における第１のＮＭＯＳトランジスタＱ１１のゲート電圧は、第１の制御信号Ｓ１がロウレベルであることによって閾値電圧Ｖｔｈ未満となる。このため、第１のＮＭＯＳトランジスタＱ１１は、オフ状態を維持する。出力回路１１の出力電圧は、第１のＮＭＯＳトランジスタＱ１１がオフ状態であることによって、ロウレベルとなる。これにともなって、出力端子ＴＶＯＵＴにおける出力電圧ＶＯＵＴも、ロウレベルとなる。また、遅延回路１４における第２のＮＭＯＳトランジスタＱ１３のゲート電圧は、第２制御信号Ｓ２がロウレベルであることによって、閾値電圧Ｖｔｈ未満となる。このため、第２のＮＭＯＳトランジスタＱ１３は、オフ状態を維持する。これにより、遅延回路１４は、ノイズキャンセル信号ＮＣへのＶｄｅｌａｙの供給を行わない。ノイズキャンセル信号生成回路１３は、Ｖｄｅｌａｙが供給されないので、ノイズキャンセル信号ＮＣを生成しない。

次いで、図２の時刻ｔ１において、外部制御信号ＣＮＴがハイレベルに切り替わる。コントロール回路１９は、外部制御信号ＣＮＴがハイレベルになると、第１の制御信号Ｓ１および第２の制御信号Ｓ２をいずれもハイレベルに切り替える。第１のＮＭＯＳトランジスタＱ１１のゲート電圧は、第１制御信号Ｓ１がハイレベルであることによって閾値電圧Ｖｔｈ以上となる。このため、第１のＮＭＯＳトランジスタＱ１１は、オンする。出力回路１１の出力電圧は、第１のＮＭＯＳトランジスタＱ１１がオンすることによって、徐々に電圧レベルが上昇していく。

一方、第２のＮＭＯＳトランジスタＱ１３のゲート電圧は、第２制御信号Ｓ２がハイレベルであるが、抵抗Ｒ４〜Ｒ６によって閾値電圧Ｖｔｈ以上の電圧への上昇が遅延される。このため、時刻ｔ１において、第２のＮＭＯＳトランジスタＱ１３は、オフ状態を維持する。これにより、遅延回路１４は、Ｖｄｅｌａｙを供給しない状態を維持し、これにともなって、ノイズキャンセル信号生成回路１３は、ノイズキャンセル信号ＮＣを生成しない状態を維持する。

次いで、時刻ｔ２において、第２のＮＭＯＳトランジスタＱ１３のゲート電圧は、閾値電圧Ｖｔｈ以上になる。これにより、遅延回路１４は、ノイズキャンセル信号生成回路１３にＶｄｅｌａｙを供給する。ノイズキャンセル信号生成回路１３は、Ｖｄｅｌａｙが入力されることによって動作する。具体的には、ノイズキャンセル信号生成回路１３の初段のバッファＢ０は、ノイズ抽出回路１２から入力されたノイズ成分信号の論理を反転して、ノイズ成分反転信号を生成する。ノイズキャンセル信号生成回路１３の制御回路１３１は、ノイズレベル検出回路１８から、ノイズ成分信号の電圧レベルの検出結果を受信する。この検出結果は、ノイズレベル検出回路１８が、ノイズ抽出回路１２によって抽出されたノイズ成分信号を、基準電圧生成器１７によって生成された複数の基準電圧と比較することによって得られたものである。制御回路１３１は、受信されたノイズレベル検出回路１８の検出結果に応じた段数のバッファを接続するように、スイッチＳＷを制御する。制御回路１３１によって接続されたバッファは、ノイズ成分反転信号をバッファの出力電圧振幅に応じて増幅させることによって、ノイズキャンセル信号ＮＣを生成する。最終段のバッファは、生成されたノイズキャンセル信号ＮＣを、重畳回路１５に出力する。重畳回路１５は、ノイズキャンセル信号ＮＣを出力回路１１の出力電圧に重畳することによって、ハイレベルの出力電圧ＶＯＵＴを生成する。

図２に示すように、出力電圧ＶＯＵＴの波形は、時刻ｔ２から外部制御信号がＯＦＦ信号に切り替わる時刻ｔ３までの期間において、ノイズ成分信号が除去された平坦な波形になる。なお、時刻ｔ３以降における出力電圧ＶＯＵＴの波形は、半導体集積回路１の後段の負荷の時定数に依存した速度で立ち下がる。

ここで、出力回路１１のスルーレートを考慮せずに、例えば、外部制御信号がＯＮ信号に切り替わった時点（時刻ｔ１）においてノイズキャンセル信号ＮＣを入力電圧ＶＩＮに重畳する場合、出力電圧ＶＯＵＴの波形は、時刻ｔ１〜ｔ２の期間において、ノイズキャンセル信号ＮＣによる逆位相のノイズを含む波形となり得る。これは、時刻ｔ１〜ｔ２では、出力電圧ＶＯＵＴの電圧レベルが徐々に上昇しており、この期間内に重畳回路１５にてノイズキャンセル信号ＮＣを出力回路１１の出力電圧に重畳すると、出力回路１１の出力電圧に含まれるノイズレベルよりも、ノイズキャンセル信号ＮＣの電圧レベルの方が大きいために、ノイズキャンセル信号ＮＣによる逆位相のノイズが出力電圧ＶＯＵＴに現れてしまうことによる。

これに対し、本実施形態の半導体集積回路１は、遅延回路１４により、時刻ｔ１から、出力回路１１の出力電圧が立ち上がる時刻ｔ２まで待って、ノイズキャンセル信号ＮＣを出力回路１１の出力電圧に重畳する。もともと、時刻ｔ１〜ｔ２の間は、出力電圧が完全には立ち上がっていない不安定な期間であるため、この期間内でノイズキャンセルを行う必要性はない。そこで、本実施形態では、出力電圧が完全に立ち上がった時刻ｔ２以降に重畳回路１５を動作させる。

上述したように、本実施形態の半導体集積回路１によれば、入力電圧に含まれるノイズ成分を抽出して、ノイズ成分信号の位相と振幅を調整した上で、入力電圧に応じた出力電圧と重畳するため、出力電圧に含まれるノイズ成分を効率よく抑制でき、高品位の電源電圧を生成できる。また、本実施形態の半導体集積回路１によれば、第１のＮＭＯＳトランジスタＱ１１だけで入力電圧ＶＩＮから出力電圧ＶＯＵＴを生成するため、ＬＤＯに比べて出力電圧ＶＯＵＴの電圧降下を抑制できる。したがって、本実施形態の半導体集積回路１によれば、電圧降下及びノイズを抑制できる。

また、本実施形態の半導体集積回路１は、電源を複数の電源ラインに分配する際に用いられるロードスイッチＩＣに有効に適用することができる。分岐電源ラインには、主電源ラインに生じたリターン電流などによってノイズ成分信号が生じる場合があるが、本実施形態の半導体集積回路１を配置することで、分岐電源ライン上の負荷に対してノイズ成分信号が低減された高品位の電源を分配することができる。

（第２の実施形態）
次に、第２の実施形態の半導体集積回路１について説明する。なお、以下の説明において、第１の実施形態の半導体集積回路１と同様の構成部分については同一の符号を用いて重複した説明は省略する。

図３は、第２の実施形態による半導体集積回路１の回路図である。本実施形態の半導体集積回路１は、第１実施形態に対して、ノイズ抽出回路１２の構成が異なる。具体的には、図３に示すように、ノイズ抽出回路１２は、入力電圧ＶＩＮに含まれるノイズ成分に応じた電荷を蓄積するキャパシタＣを有する。キャパシタＣには、直流信号は流れないため、キャパシタＣによって入力電圧ＶＩＮの直流成分をカットしてノイズ成分信号のみを抽出できる。これにより、本実施形態によれば、ノイズ抽出回路１２をキャパシタＣのみで構成でき、ノイズ抽出回路１２の回路構成を簡略化できる。

（第３の実施形態）
次に、第３の実施形態の半導体集積回路１について説明する。なお、以下の説明において、第１の実施形態の半導体集積回路１と同様の構成部分については同一の符号を用いて重複した説明は省略する。

図４は、第３の実施形態による半導体集積回路１の回路図である。本実施形態の半導体集積回路１は、第１の実施形態に対して、ノイズ抽出回路１２の構成が異なる。具体的には、図４に示すように、ノイズ抽出回路１２は、第１の実施形態に示されるフィルタ回路１２１に替わり、入力端子ＴＮＩＮと差分検出器ＣＭＰの非反転入力端子との間に接続された補助内部電源回路１２１１を備える。補助内部電源回路１２１１は、例えば、入力電圧ＶＩＮにノイズ成分が含まれていても、そのノイズ成分に影響されずに安定的な定電圧を出力するＬＤＯなどの電源回路によって具現化することができる。本実施形態によれば、フィルタ回路を設けずに、ノイズ成分信号を高精度に検出することができる。

なお、補助内部電源回路１２１１を設ける代わりに、内部電源回路１６に補助内部電源回路１２１１と同じ機能をもたせてもよい。この場合には、差分検出器ＣＭＰの非反転入力端子に内部電源回路１６の出力端を接続すればよい。

（第４の実施形態）
次に、第４の実施形態の半導体集積回路１について説明する。なお、以下の説明において、第１の実施形態の半導体集積回路１と同様の構成部分については同一の符号を用いて重複した説明は省略する。

図５は、第４の実施形態による半導体集積回路１の回路図である。本実施形態の半導体集積回路１は、第１の実施形態に対して、ノイズキャンセル信号生成回路１３および重畳回路１５の構成が異なる。具体的には、図５に示すように、ノイズキャンセル信号生成回路１３は、図１に示した初段のバッファＢ０すなわちインバータを有していない。ノイズ抽出回路１２の出力端は、バッファＢ１すなわち本実施形態における初段のバッファの入力端に接続されている。また、重畳回路１５は、互いに磁気結合された第１コイル１５１および第２コイル１５２を有する。第１コイル１５１の一端は、第１のＮＭＯＳトランジスタＱ１１のソースに接続されている。第１コイル１５１の他端は、出力端子ＴＶＯＵＴに接続されている。第２コイル１５２の一端は、ノイズキャンセル信号生成回路１３の出力端に接続されている。第２コイル１５２の他端は、例えば、接地電位に接続されていてもよいが、これに限定されない。

第１コイル１５１には、出力回路１１で生成された出力電圧に応じた電流が流れる。第２コイル１５２には、第１コイル１５１に流れる電流とは反対の向きに、ノイズキャンセル信号生成回路１３で生成されたノイズキャンセル信号に応じた電流が流れる。これにより、第２コイル１５２は、第２コイル１５２に流れる電流に応じた磁束を生成して、この磁束が鎖交する第１コイル１５１に逆起電力を生じさせる。

本実施形態の半導体集積回路１によれば、第２コイル１５２に流れる電流により第１コイル１５１に生じた逆起電力を用いて、出力電圧に含まれるノイズ成分を抑制することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１ 半導体集積回路、１１ 出力回路、１２ ノイズ抽出回路、１３ ノイズキャンセル信号生成回路、１４ 遅延回路、１５ 重畳回路

Claims (7)

1. 入力電圧に応じた所定の出力電圧を生成する出力回路と、
   前記入力電圧に含まれるノイズ成分信号を抽出するノイズ抽出回路と、
   前記ノイズ成分信号の電圧レベルを前記入力電圧の電圧レベルに応じて調整したノイズキャンセル信号を生成するノイズキャンセル信号生成回路と、
   前記ノイズキャンセル信号生成回路が前記ノイズキャンセル信号を生成するタイミングを調整する遅延回路と、
   前記出力電圧に前記ノイズキャンセル信号を重畳する重畳回路と、を備える半導体集積回路。
2. 前記ノイズキャンセル信号生成回路は、
   縦続接続される段数を切り替えることが可能な複数段のバッファと、
   前記ノイズ成分信号の電圧レベルに応じて、前記複数段のバッファの接続段数を制御する制御回路と、を有し、
   前記複数段のバッファは、後段側のバッファほど出力電圧振幅が大きくなっており、
   前記制御回路により接続段数が制御されたバッファのうち、初段のバッファには前記ノイズ成分信号が入力され、最終段のバッファから前記ノイズキャンセル信号が出力される請求項１に記載の半導体集積回路。
3. 前記入力電圧に基づいて内部電源電圧を生成する内部電源回路と、
   前記内部電源回路に基づいて、電圧レベルがそれぞれ異なる複数の基準電圧を生成する基準電圧生成器と、
   前記ノイズ成分信号と前記複数の基準電圧のそれぞれとを比較して、前記ノイズ成分信号の電圧レベルを検出するノイズレベル検出回路と、を備え、
   前記制御回路は、前記ノイズレベル検出回路で検出された前記ノイズ成分信号の電圧レベルに応じて、前記複数段のバッファの接続段数を制御する請求項２に記載の半導体集積回路。
4. 前記ノイズ抽出回路は、前記入力電圧に含まれるノイズ成分に応じた電荷を蓄積するキャパシタを有する請求項１乃至３のいずれかに記載の半導体集積回路。
5. 前記ノイズ抽出回路は、
   前記入力電圧に含まれるノイズ成分を除去するフィルタ回路と、
   前記フィルタ回路の出力信号と前記入力電圧との差分を前記ノイズ成分信号として検出する差分検出器と、を有する請求項１乃至３のいずれかに記載の半導体集積回路。
6. 前記重畳回路は、一端に前記出力回路で生成された前記出力電圧が印加され、他端に前記ノイズキャンセル信号生成回路で生成された前記ノイズキャンセル信号が印加されるキャパシタを有する請求項１乃至５のいずれかに記載の半導体集積回路。
7. 前記重畳回路は、互いに磁気結合された第１コイルおよび第２コイルを有し、
   前記第１コイルは、前記出力回路で生成された前記出力電圧に応じた電流を流し、
   前記第２コイルは、前記第１コイルに流れる電流とは反対の向きに、前記ノイズキャンセル信号生成回路で生成された前記ノイズキャンセル信号に応じた電流を流す請求項１乃至５のいずれかに記載の半導体集積回路。

Images