JP2016035957A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016035957A5 JP2016035957A5 JP2014157753A JP2014157753A JP2016035957A5 JP 2016035957 A5 JP2016035957 A5 JP 2016035957A5 JP 2014157753 A JP2014157753 A JP 2014157753A JP 2014157753 A JP2014157753 A JP 2014157753A JP 2016035957 A5 JP2016035957 A5 JP 2016035957A5
- Authority
- JP
- Japan
- Prior art keywords
- preferable
- threshold
- value
- determination
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
また、閾値THNは、マージンを考慮して判定の信頼性を高めるため、S0×[n−(N−1)]/nとS0×(n−N)/nとの中間値付近に設定することがより好ましい。つまり、FAIL信号を出力するDUT10の個数がゼロから1つずつ増加する場合の合成応答信号S0、S1、S2、・・・Snとしたとき、S0とS1との中間値付近、S1とS2との中間値付近、・・・Sn−1とSnとの中間値付近に、閾値THNを設定することが好ましい。例えば、
THN={{S0×[n−(N−1)]/n}+{S0×(n−N)/n}}×1/2
とすることが好ましい。
THN={{S0×[n−(N−1)]/n}+{S0×(n−N)/n}}×1/2
とすることが好ましい。
STEP1では、1回目の判定で用いる閾値TH1を設定する。この閾値TH1は、閾値設定部123によって設定される。上記式(1)より、n個のDUT10の全てが合格である場合の合成応答信号の出力レベルS0に対し、1回目の判定で設定される閾値TH1は、次の関係を満たすことが好ましい。
S0×n/n ≧ TH1 > S0×(n−1)/n
また、マージンを考慮して、
TH1=[S 0 ×n/n+S 0 ×(n−1)/n]×1/2
とすることがより好ましい。
S0×n/n ≧ TH1 > S0×(n−1)/n
また、マージンを考慮して、
TH1=[S 0 ×n/n+S 0 ×(n−1)/n]×1/2
とすることがより好ましい。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014157753A JP2016035957A (ja) | 2014-08-01 | 2014-08-01 | デバイスの検査方法、プローブカード、インターポーザ及び検査装置 |
US15/501,151 US20170256324A1 (en) | 2014-08-01 | 2015-06-10 | Device inspection method, probe card, interposer, and inspection apparatus |
PCT/JP2015/066660 WO2016017292A1 (ja) | 2014-08-01 | 2015-06-10 | デバイスの検査方法、プローブカード、インターポーザ及び検査装置 |
KR1020177005706A KR20170038050A (ko) | 2014-08-01 | 2015-06-10 | 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치 |
SG11201700713QA SG11201700713QA (en) | 2014-08-01 | 2015-06-10 | Device inspection method, probe card, interposer, and inspection apparatus |
CN201580040295.8A CN106662613A (zh) | 2014-08-01 | 2015-06-10 | 器件的检查方法、探针卡、中继板以及检查装置 |
TW104123874A TWI660183B (zh) | 2014-08-01 | 2015-07-23 | Component inspection method, probe card, interposer and inspection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014157753A JP2016035957A (ja) | 2014-08-01 | 2014-08-01 | デバイスの検査方法、プローブカード、インターポーザ及び検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016035957A JP2016035957A (ja) | 2016-03-17 |
JP2016035957A5 true JP2016035957A5 (ja) | 2017-07-27 |
Family
ID=55217197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014157753A Pending JP2016035957A (ja) | 2014-08-01 | 2014-08-01 | デバイスの検査方法、プローブカード、インターポーザ及び検査装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20170256324A1 (ja) |
JP (1) | JP2016035957A (ja) |
KR (1) | KR20170038050A (ja) |
CN (1) | CN106662613A (ja) |
SG (1) | SG11201700713QA (ja) |
TW (1) | TWI660183B (ja) |
WO (1) | WO2016017292A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6738236B2 (ja) * | 2016-08-12 | 2020-08-12 | 東京エレクトロン株式会社 | デバイス検査回路、デバイス検査装置及びプローブカード |
US10333260B2 (en) * | 2016-08-31 | 2019-06-25 | Semiconductor Components Industries, Llc | High contact resistance detection |
JP2018194356A (ja) * | 2017-05-15 | 2018-12-06 | 東京エレクトロン株式会社 | デバイスの検査方法 |
US10677815B2 (en) * | 2018-06-08 | 2020-06-09 | Teradyne, Inc. | Test system having distributed resources |
KR102577446B1 (ko) * | 2019-02-12 | 2023-09-11 | 삼성전자주식회사 | 테스트 보드 및 이의 제조 방법, 테스트 보드를 이용한 소자 검사 장비, 및 테스트 보드를 이용한 반도체 장치의 제조 방법 |
US11899550B2 (en) * | 2020-03-31 | 2024-02-13 | Advantest Corporation | Enhanced auxiliary memory mapped interface test systems and methods |
KR20210147319A (ko) | 2020-05-28 | 2021-12-07 | 삼성전자주식회사 | 번 인 보드 테스트 장치 및 시스템 |
US11486926B1 (en) * | 2020-12-04 | 2022-11-01 | Xilinx, Inc. | Wearout card use count |
FR3130066B1 (fr) * | 2021-12-07 | 2024-07-19 | Hprobe | Dispositif et procédé de test de mémoire |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0743426B2 (ja) * | 1989-12-20 | 1995-05-15 | 三菱電機株式会社 | 超音波障害物センサ |
CA2174784C (en) * | 1996-04-23 | 1999-07-13 | George Guozhen Zhong | Automatic multi-probe pwb tester |
JPH11311661A (ja) * | 1998-04-30 | 1999-11-09 | Nec Corp | 半導体装置試験システムおよび半導体装置試験方法 |
JP2000346910A (ja) * | 1999-06-07 | 2000-12-15 | Yamada Denon Kk | Icの多数並列同時テスト用測定装置 |
US6798225B2 (en) * | 2002-05-08 | 2004-09-28 | Formfactor, Inc. | Tester channel to multiple IC terminals |
DE10306620B4 (de) * | 2003-02-18 | 2007-04-19 | Infineon Technologies Ag | Integrierte Testschaltung in einer integrierten Schaltung |
JP3767829B1 (ja) * | 2005-06-09 | 2006-04-19 | エスティケイテクノロジー株式会社 | 半導体デバイスの検査装置 |
WO2008044391A1 (fr) * | 2006-10-05 | 2008-04-17 | Advantest Corporation | Dispositif de contrôle, procédé de contrôle et procédé de fabrication |
JP5193975B2 (ja) * | 2009-09-04 | 2013-05-08 | 富士通株式会社 | 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法 |
-
2014
- 2014-08-01 JP JP2014157753A patent/JP2016035957A/ja active Pending
-
2015
- 2015-06-10 KR KR1020177005706A patent/KR20170038050A/ko not_active Application Discontinuation
- 2015-06-10 SG SG11201700713QA patent/SG11201700713QA/en unknown
- 2015-06-10 US US15/501,151 patent/US20170256324A1/en not_active Abandoned
- 2015-06-10 CN CN201580040295.8A patent/CN106662613A/zh active Pending
- 2015-06-10 WO PCT/JP2015/066660 patent/WO2016017292A1/ja active Application Filing
- 2015-07-23 TW TW104123874A patent/TWI660183B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016035957A5 (ja) | ||
JP2017047613A5 (ja) | ||
FI3068486T3 (fi) | Magneettistimulaation tarkkaileminen ja havaitseminen | |
JP2018064407A5 (ja) | ||
RU2019112504A (ru) | Устройство кодирования и способ кодирования, устройство декодирования и способ декодирования, и программа | |
JP2018010488A5 (ja) | ||
WO2016168012A8 (en) | Delay compensation | |
MX2016016849A (es) | Determinacion de defectos de la tuberia de revestimiento usando informacion almacenada de respuesta a defectos. | |
WO2015080792A3 (en) | Deferring alert of notifications for a particular time | |
JP2014185884A5 (ja) | ||
JP2018509669A5 (ja) | ||
JP2015505555A5 (ja) | ||
WO2015147662A8 (en) | Training classifiers using selected cohort sample subsets | |
JP2015518492A5 (ja) | ||
TR201905236T4 (tr) | Düşük VOC ve buğulanma değerlerine sahip yapıştırıcılar. | |
JP2017538006A5 (ja) | ||
EA201990356A1 (ru) | Ограничение размывания активаций источника | |
JP2017028090A5 (ja) | ||
JP2015189872A5 (ja) | ||
JP2020108221A5 (ja) | ||
JP2017085424A5 (ja) | ||
IT201900004215A1 (it) | Trasduttore elettro-acustico. | |
RU2016120751A (ru) | Гетероциклические гидразоны, обладающие антигликирующей активностью | |
RU2014122707A (ru) | Способ адаптивной коррекции с компенсацией защитных интервалов | |
JP2016063784A5 (ja) |