JP2016030305A - 電子デバイスおよび製造方法 - Google Patents

Abstract

【課題】空洞部および空洞部上に形成されたＭＥＭＳ構造体を有する電子デバイスにおいて、特性のばらつきを抑制する。
【解決手段】電子デバイスは、第１面および第２面を有する基板１１と、基板１１において第１面から第２面まで貫通した空洞部１３を形成する壁面と、基板１１の第１面において空洞部１３を含む領域に形成されたエッチングストッパー層１４と、空洞部１３上のエッチングストッパー層１４の上に形成されたＭＥＭＳ構造体１２とを有し、空洞部１３が、エッチングストッパー層１４に近い第１領域１３１と、前記エッチングストッパー層から遠い第２領域１３２とを有し、壁面は、第１領域１３１および第２領域１３２の境界において段差を有し、エッチングストッパー層１４は、ＭＥＭＳ構造体１２のうちエッチングストッパー層１４と接する層よりもエッチング速度が遅い。
【選択図】図３

Description

本発明はＭＥＭＳ（Micro Electro Mechanical Systems）構造体を有する電子デバイスおよびその製造方法に関する。

いわゆるＭＥＭＳデバイスは、例えば、ロボット、ＦＡ（Factory Automation）、物流、医療、介護・福祉、またはセキュリティなど様々な分野において、人や物（例えば侵入者や障害物）を検知するシステムに用いられている。近年、ＭＥＭＳデバイスをアレイ化する技術が開発されている（例えば特許文献１および２）。

特開２００５−５１６９０号公報 特開２００９−１７２８７８号公報

特許文献１および２に記載の電子デバイスはいずれも、空洞部の上に形成されたＭＥＭＳ構造体を有する。空洞部のうちＭＥＭＳ構造体と接する部分の面積は、電子デバイスの特性に影響を与えるが、エッチングのばらつきによりこの面積のばらつきを制御することは困難であった。

これに対して本発明は、空洞部および空洞部上に形成されたＭＥＭＳ構造体を有する電子デバイスにおいて、特性のばらつきを抑制する技術を提供する。

本発明は、第１面および第２面を有する基板と、前記基板において前記第１面から前記第２面まで貫通した空洞部を形成する壁面と、前記基板の前記第１面において前記空洞部を含む領域に形成されたエッチングストッパー層と、前記空洞部上の前記エッチングストッパー層の上に形成されたＭＥＭＳ構造体とを有し、前記空洞部が、前記エッチングストッパー層に近い第１領域と、前記エッチングストッパー層から遠い第２領域とを有し、前記壁面は、前記第１領域および前記第２領域の境界において段差を有し、前記エッチングストッパー層は、前記ＭＥＭＳ構造体のうち当該エッチングストッパー層と接する層よりもエッチング速度が遅い材料で形成されている電子デバイスを提供する。

この電子デバイスによれば、特性のばらつきを抑制することができる。

前記空洞部は、テーパー形状を有し、前記第２領域におけるテーパー角度は、前記第１領域におけるテーパー角度よりも大きくてもよい。

この電子デバイスによれば、より簡単に製造することができる。

前記基板の前記第１面に垂直な断面における前記空洞部の幅は、前記第１領域よりも前記第２領域の方が広くてもよい。

この電子デバイスによれば、より簡単に製造することができる。

前記基板の前記第１面に垂直な断面における前記空洞部の幅は、前記第２領域よりも前記第１領域の方が広くてもよい。

この電子デバイスによれば、ＭＥＭＳ構造体をより高集積化することができる。

前記基板に、前記空洞部および前記ＭＥＭＳ構造体の組が複数形成されていてもよい。

この電子デバイスによれば、複数のＭＥＭＳ構造体における特性のばらつきを低減することができる。

また、本発明は、第１面および第２面を有する基板において、当該第１面から、当該第２面まで貫通しない第１空洞部を形成する工程と、前記第１空洞部に犠牲層を形成する工程と、前記犠牲層および前記基板の前記第１面を平坦化する工程と、前記基板の前記第１面において前記空洞部を含む領域に、前記基板よりもエッチング速度が遅いエッチングストッパー層を形成する工程と、前記空洞部上の前記エッチングストッパー層の上にＭＥＭＳ構造体を形成する工程と、前記基板の前記第２面から、前記第１空洞部まで貫通する第２空洞部を形成する工程と、前記第２空洞部を介して、前記犠牲層を除去する工程とを有する電子デバイスの製造方法を提供する。

この製造方法によれば、空洞部および空洞部上に形成されたＭＥＭＳ構造体を有する電子デバイスにおける特性のばらつきを抑制することができる。

関連技術に係る電子デバイス９の断面構造を例示する図。 共振周波数と幅Ａとの関係を例示する図。 一実施形態に係る電子デバイス１の構造を例示する図。 一実施形態に係る電子デバイス１の製造方法を例示する図。 ステップＳ１００の後の状態を例示する図。 ステップＳ１１０の後の状態を例示する図。 ステップＳ１２０の後の状態を例示する図。 ステップＳ１３０の後の状態を例示する図。 ステップＳ１４０の後の状態を例示する図。 ステップＳ１５０の後の状態を例示する図。 保護膜１６が形成された状態を例示する図。 ステップＳ１６０の後の状態を例示する図。 ステップＳ１７０の後の状態を例示する図。 ステップＳ１８０の後の状態を例示する図。 変形例１に係る電子デバイス１の構造を例示する図。 変形例１に係る電子デバイス１の構造を例示する図。

１．概要
図１は、関連技術に係る電子デバイス９の断面構造を例示する図である。電子デバイス９は、例えば超音波センサーとして用いられる。電子デバイス９は、基板９１と、ＭＥＭＳ構造体９２とを有する。図１（Ａ）は、基板９１の表面に垂直な断面における構造を示す模式図である。

基板９１は、ＭＥＭＳ構造体９２を形成するための基板である。基板９１としては、例えばＳｉ基板が用いられる。基板９１は、空洞部９１１を有する。空洞部９１１は基板９１の表面（図の上部）から裏面（図の下部）まで貫通している。

ＭＥＭＳ構造体９２は、Ｓｉ酸化膜９２１と、金属酸化膜９２２と、下部電極９２５と、圧電体９２６と、上部電極９２３と、保護膜９２４とを有する。Ｓｉ酸化膜９２１および金属酸化膜９２２は振動板として機能する。下部電極９２５、圧電体９２６、および上部電極９２３は、振動板を駆動する駆動部として機能する。上部電極９２３および下部電極９２５に印加する電圧を変化させると、印加電圧の変化に応じて圧電体９２６が膨張および収縮する。圧電体９２６の膨張および収縮に応じて、振動板が振動する。

振動の特性の一つに共振周波数がある。共振周波数は、圧電体９２６が最も変位する周波数である。センサーの高解像度化のためには、共振周波数をより高い周波数にすることが求められる。

デバイス構造との関係でいうと、共振周波数は、空洞部９１１において振動板（この例ではＳｉ酸化膜９２１）露出している部分の面積に依存している。この面積を表す指標として、空洞部９１１の上部において、振動板が露出している部分の幅Ａを用いる。

図２は、共振周波数と幅Ａとの関係を例示する図である。このように、幅Ａが狭くなるほど、共振周波数が高くなる傾向にある。また、共振周波数を高周波にするほど、すなわち幅Ａが狭くなるほど、幅Ａの変化に対する共振周波数の変化量は大きくなる。

再び図１を参照する。１枚の基板９１に、空洞部９１１およびＭＥＭＳ構造体９２の組を複数、形成した場合でも、空洞部９１１を形成するプロセス（例えばエッチング）のばらつきにより、幅Ａはばらつきを有する。空洞部９１１は基板９１の裏面からのエッチングにより形成される。エッチングはウェットエッチングおよびドライエッチングのどちらを用いてもよいが、それぞれ以下のような問題がある。

ウェットエッチングを用いた場合、Ｓｉ酸化膜９２１のエッチング速度が基板９１よりも早いため、エッチングがＳｉ酸化膜９２１まで進むと空洞部の幅が広がってしまう。図１（Ｂ）は、Ｓｉ酸化膜９２１がエッチングされ、空洞部の幅が広がった様子を示している。このとき、空洞部の幅が広がる量は、基板９１の厚さおよびエッチング速度の基板面内ばらつきに依存している。すなわち、裏面から空洞部９１１をエッチングしていったときに、Ｓｉ酸化膜９２１が露出するタイミングは基板１１の面内でそれぞれ異なる。したがってＳｉ酸化膜９２１がエッチングされる時間が面内でばらつき、特性のばらつきおよび歩留まりの低下を招く。

ドライエッチングを用いた場合、エッチングがＳｉ酸化膜９２１まで達すると、Ｓｉ酸化膜９２１の露出面に電荷が溜まる。エッチャントであるマイナスイオンは電荷の無い側壁に曲げられ、空洞部の幅が広がってしまう。また、ドライエッチングでは、空洞部の側壁の角度を制御することが困難である。この傾斜によっても、空洞部の幅が変化する。以上２つの現象により空洞部の幅にばらつきが生じ、特性のばらつきおよび歩留まりの低下を招く。

いずれのエッチング方法を用いるにしても、図２で説明したように、共振周波数を高くすると、幅Ａのわずかなばらつきで共振周波数が大きくばらついてしまう。

本実施形態は、プロセスのばらつきに起因する特性のばらつきを低減する技術を提供する。

２．構造
図３は、一実施形態に係る電子デバイス１の構造を例示する図である。電子デバイス１は、基板１１と、ＭＥＭＳ構造体１２とを有する。図３は、基板１１の表面に垂直な断面における構造を示す模式図である。

基板１１は、ＭＥＭＳ構造体１２を形成するための基板である。基板１１としては、例えばＳｉ基板が用いられる。基板１１は、空洞部１３を有する。空洞部１３は基板１１の一部をエッチングすることにより形成され、壁面によって規定される。基板１１の表面（第１面の一例。図の上部）から裏面（第２面の一例。図の下部）まで貫通している。

基板１１の第１面には、エッチングストッパー層１４が形成される。エッチングストッパー層１４の詳細は後述するが、空洞部１３を形成する際のエッチングを停止するための層であり、基板１１よりもエッチング速度の遅い材料で形成される。エッチングストッパー層は、空洞部１３の上を含め、基板１１の表面のほぼ全面に形成されている。

エッチングストッパー層１４の上には、ＭＥＭＳ構造体１２が形成されている。ＭＥＭＳ構造体１２は、Ｓｉ酸化膜１２１と、金属酸化膜１２２と、下部電極１２５と、圧電体１２６と、上部電極１２３と、保護膜１２４とを有する。Ｓｉ酸化膜１２１および金属酸化膜１２２は振動板として機能する。下部電極１２５、圧電体１２６、および上部電極１２３は、振動板を駆動する駆動部として機能する。上部電極１２３および下部電極１２５に印加する電圧を変化させると、印加電圧の変化に応じて圧電体１２６が膨張および収縮する。圧電体１２６の膨張および収縮に応じて、振動板が振動する。

空洞部１３は、詳細には、空洞部１３１（第１領域の一例）および空洞部１３２（第２領域の一例）の２つの領域を含む。空洞部１３１は断面においてよりエッチングストッパー層１４に近い領域であり、空洞部１３２はより遠い領域である。空洞部１３１および空洞部１３２は断面における幅が異なっており、その境界において、空洞部１３の壁面は段差を有する。ここで、「段差」とは、断面の幅方向（図の横方向）において長さに差があることをいう。

３．製造方法
図４は、一実施形態に係る電子デバイス１の製造方法を例示する図である。また、図５〜１３は、各工程における基板１１の状態を示す図である。

ステップＳ１００において、基板１１の表面に空洞部１３１が形成される（図５）。空洞部１３１の壁面（側壁）は、フォトリソグラフィーおよびドライエッチングにより形成される。

ステップＳ１１０において、基板１１の表面に犠牲層１５が形成される（図６）。犠牲層は、エッチングストッパー層１４よりもエッチング速度が速い材料、例えばＳｉ酸化膜で形成される。犠牲層１５は、例えばＣＶＤ（Chemical Vapor Deposition）により形成される。

ステップＳ１２０において、基板１１の表面が平坦化される（図７）。基板１１の表面は、犠牲層１５の表面と空洞部１３１以外の部分の表面の高さが均一になるまで平坦化される。基板１１の表面は、例えばＣＭＰ（Chemical Mechanical Polishing）により平坦化される。

ステップＳ１３０において、基板１１の表面にエッチングストッパー層１４が形成される（図８）。エッチングストッパー層１４は、例えばＣＶＤにより形成される。

ステップＳ１４０において、エッチングストッパー層１４の上に、振動板すなわちＳｉ酸化膜１２１および金属酸化膜１２２が形成される（図９）。Ｓｉ酸化膜１２１および金属酸化膜１２２は、ＣＶＤまたはスパッタリングにより形成される。

ステップＳ１５０において、振動板の上に、駆動部すなわち下部電極１２５、圧電体１２６、および上部電極１２３、並びに保護膜１２４が形成される（図１０）。各層の成膜には、ＣＶＤ、スパッタリング、またはゾルゲル法が用いられる。下部電極１２５、圧電体１２６、および上部電極１２３のパターニングには、フォトリソグラフィーおよびドライエッチングが用いられる。

次から基板１１の裏面を加工するが、その前に、ＭＥＭＳ構造体１２を保護するため、保護膜１６が形成される（図１１）。保護膜１６は、有機材料、例えばフォトレジストにより形成される。

ステップＳ１６０において、基板１１の裏面に、空洞部１３２を形成するためのパターニングが行われる（図１２）。まず、基板１１の裏面にフォトレジスト１７が塗布される。フォトレジスト１７は、フォトリソグラフィーによりパターニングされる。

ステップＳ１７０において、空洞部１３２が形成される（図１３）。空洞部１３２は、フォトレジスト１７の開口部を介したエッチングにより形成される。このエッチングは、ドライエッチングでもウェットエッチングでもよい。

ステップＳ１８０において、犠牲層１５が除去される（図１４）。犠牲層１５は、例えばウェットエッチングにより除去される。この例では犠牲層１５としてＳｉ酸化膜を用いているので、ＨＦ系のエッチング液が用いられる。

ここで、エッチングストッパー層１４は、ステップＳ１８０のエッチングにおけるエッチング速度が犠牲層１５よりも遅い材料（すなわち犠牲層１５のエッチャントに対するエッチング速度が、犠牲層１５よりも遅い材料）形成されている。エッチング速度の差は、例えば１００倍以上が好ましい。エッチング速度が遅いので、エッチングはエッチングストッパー層１４により停止する。なお、エッチングストッパー層１４は、その機能から明らかなように、ＭＥＭＳ構造体１２の最下層（この例ではＳｉ酸化膜１２１）よりも、ステップＳ１８０で用いられるエッチャントに対するエッチング速度が遅い材料で形成されている。

この後、保護膜１６およびフォトレジスト１７が除去される。保護膜１６およびフォトレジスト１７の除去には、例えば、酸素プラズマ処理および有機剥離液が用いられる。こうして、電子デバイス１が完成する。

この例によれば、空洞部１３１の上部において振動板が露出している部分の幅は、ステップＳ１００のフォトリソグラフィーおよびドライエッチングにより形成される。このドライエッチングは表面から行われるため、空洞部１３１の上部において振動板が露出している部分の幅は、基板の裏面からエッチングする場合と比較するとエッチングの影響をほとんど受けず、フォトリソグラフィーのパターニングと同程度の寸法精度を有する。すなわち、特性のばらつきがより低減された電子デバイスを得ることができる。

例えばセンサー（ＭＥＭＳ構造体１２）をアレイ化する場合、すなわち単一の基板１１に、ＭＥＭＳ構造体１２および空洞部１３の組を複数、形成する場合、本実施形態によれば、個々のセンサー間で特性（例えば共振周波数）のばらつきの少ないセンサーアレイを得ることができる。また、ディスクリートのセンサーを製造する場合であっても、個々の製品間の特性のばらつきを低減することができる。

また、図１で説明した電子デバイス９では、空洞部９１１は基板９１の裏面のパターニングを介したエッチングにより形成される。一方でＭＥＭＳ構造体９２は基板９１の表面のパターニングにより形成される。パターニングの面が異なるので、ＭＥＭＳ構造体９２および空洞部９１１の位置合わせ（アライメント）を異なる面で行うこととなり、ＭＥＭＳ構造体９２と空洞部９１１との位置合わせの精度を高くすることができない。しかし、本実施形態によれば、空洞部１３１は基板１１の表面のパターニングにより形成されるので、ＭＥＭＳ構造体１２と空洞部１３１とは、フォトリソグラフィーの寸法精度と同程度の高い精度で位置合わせをすることができる。

４．変形例
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。

図１５は、変形例１に係る電子デバイス１の構造を例示する図である。実施形態（図３）では、空洞部１３１の幅の方が空洞部１３２の幅よりも広い例を説明した。実施形態の例では、空洞部１３１を小さくできるので、例えばＭＥＭＳ構造体をアレイ化するときに、より集積度を高めることができる。一方で変形例１では、空洞部１３２の幅が広いので、犠牲層１５のエッチングを短時間で行うことができる。

図１６は、変形例２に係る電子デバイス１の構造を例示する図である。実施形態（図３）では、空洞部１３１の壁面がテーパー形状を有し、基板１１の表面に向けて幅が広がっているが、空洞部１３２はテーパー形状を有さない例を説明した。変形例２では、空洞部１３２の壁面もテーパー形状を有し、基板１１の裏面に向けて幅が広がっている。なおこの例で、空洞部１３２におけるテーパー角度は、空洞部１３１におけるテーパー角度よりも大きい。既に説明したように、デバイスの特性を決める、空洞部１３１の上部において振動板が露出している部分の幅は、空洞部１３１の形成により決定されている。したがって、空洞部１３２のエッチングは空洞部１３１のエッチングよりも寸法精度が低くてもよい。すなわち、異方性の低いエッチング方法によりエッチングされ広いテーパーが形成されても、電子デバイスの特性には影響を与えない。なお図１６では、テーパーが強調して描かれている。

ＭＥＭＳ構造体１２は、超音波センサーに用いられるものに限定されない。超音波センサー以外の用途に用いられるものであってもよい。

電子デバイス１を構成する各層の材料は実施形態で例示したものに限定されない。

本発明は、本発明の趣旨を逸脱しない範囲において広く適用が可能である。

９…電子デバイス、９１…基板、９１１…空洞部、９２…ＭＥＭＳ構造体、９２１…Ｓｉ酸化膜、９２２…金属酸化膜、９２３…上部電極、９２４…保護膜、９２５…下部電極、９２６…圧電体、１…電子デバイス、１１…基板、１２…ＭＥＭＳ構造体、１３…空洞部、１４…エッチングストッパー層、１２１…Ｓｉ酸化膜、１２２…金属酸化膜、１２３…上部電極、１２４…保護膜、１２５…下部電極、１２６…圧電体、１５…犠牲層、１６…保護膜、１７…フォトレジスト

Claims (6)

1. 第１面および第２面を有する基板と、
   前記基板において前記第１面から前記第２面まで貫通した空洞部を形成する壁面と、
   前記基板の前記第１面において前記空洞部を含む領域に形成されたエッチングストッパー層と、
   前記空洞部上の前記エッチングストッパー層の上に形成されたＭＥＭＳ構造体と
   を有し、
   前記空洞部が、
   前記エッチングストッパー層に近い第１領域と、
   前記エッチングストッパー層から遠い第２領域と
   を有し、
   前記壁面は、前記第１領域および前記第２領域の境界において段差を有し、
   前記エッチングストッパー層は、前記ＭＥＭＳ構造体のうち当該エッチングストッパー層と接する層よりもエッチング速度が遅い材料で形成されている
   電子デバイス。
2. 前記空洞部は、テーパー形状を有し、
   前記第２領域におけるテーパー角度は、前記第１領域におけるテーパー角度よりも大きい
   ことを特徴とする請求項１に記載の電子デバイス。
3. 前記基板の前記第１面に垂直な断面における前記空洞部の幅は、前記第１領域よりも前記第２領域の方が広い
   ことを特徴とする請求項１または２に記載の電子デバイス。
4. 前記基板の前記第１面に垂直な断面における前記空洞部の幅は、前記第２領域よりも前記第１領域の方が広い
   ことを特徴とする請求項１または２に記載の電子デバイス。
5. 前記基板に、前記空洞部および前記ＭＥＭＳ構造体の組が複数形成されている
   ことを特徴とする請求項１ないし４のいずれか一項に記載の電子デバイス。
6. 第１面および第２面を有する基板において、当該第１面から、当該第２面まで貫通しない第１空洞部を形成する工程と、
   前記第１空洞部に犠牲層を形成する工程と、
   前記犠牲層および前記基板の前記第１面を平坦化する工程と、
   前記基板の前記第１面において前記第１空洞部を含む領域に、前記犠牲層よりもエッチング速度が遅いエッチングストッパー層を形成する工程と、
   前記空洞部上の前記エッチングストッパー層の上にＭＥＭＳ構造体を形成する工程と、
   前記基板の前記第２面から、前記第１空洞部まで貫通する第２空洞部を形成する工程と、
   前記第２空洞部を介して、前記犠牲層を除去する工程と
   を有する電子デバイスの製造方法。

Images