JP2016025389A

JP2016025389A - 高周波発振器

Info

Publication number: JP2016025389A
Application number: JP2014146233A
Authority: JP
Inventors: 恭弥高野; Kyoya Takano
Original assignee: Hiroshima University NUC
Current assignee: Hiroshima University NUC
Priority date: 2014-07-16
Filing date: 2014-07-16
Publication date: 2016-02-08
Anticipated expiration: 2034-07-16
Also published as: JP6355999B2

Abstract

【課題】１００ＧＨｚ以上の高周波の多相信号を生成する高周波発振器を提供する。【解決手段】複数の増幅器（１０）がループ状に接続されてなる高周波発振器（１００）であって、増幅器（１０）は、ソースが接地され、ゲートに信号が入力され、ドレインから信号を出力するトランジスタ（１１）を有するものであり、二つの増幅器（１０）の段間に整合回路（２０）が設けられている。整合回路（２０）は、増幅器（１０）におけるトランジスタ（１１）が同時共役整合の条件を満たすときの該トランジスタのドレイン側およびゲート側から見た各インピーダンスを基準インピーダンスとして、一般化散乱行列を用いて記述されたものである。【選択図】図４

Description

本発明は、高周波発振器に関し、特に、１００ＧＨｚ以上の高周波の多相信号を生成する高周波発振器に関する。

地上デジタル放送や携帯電話通信などにおけるデジタル変調方式としてＱＰＳＫ（Quadrature Phase Shift Keying）が広く用いられている。ＱＰＳＫ変調では、位相がΠ／４ずつずれた４相の局部発振器からの信号によって伝送信号がデジタル変調される。

従来、ＱＰＳＫ変調に用いられる４相信号を生成する発振器として、ゲートとドレインがクロスカップルされたトランジスタ対を含むクロスカップル型発振器対において、各クロスカップル型発振器における各トランジスタに並列に別のトランジスタを接続し、これら別のトランジスタのゲートに他方のクロスカップル型発振器の出力をクロスカップルした４相発振器が知られている（例えば、特許文献１を参照）。

特開平７−４６２７９号公報

近年、無線通信の高速化・広帯域化の要請からＱＰＳＫ変調に用いられる４相信号について高周波化が求められる。上記の従来の４相発振器のトポロジでは、各クロスカップル型発振器における各トランジスタに注入同期用のトランジスタが並列接続されているため、その部分の寄生容量が増大して高い発振周波数を実現するのが困難である。

一方、リング発振器のトポロジだと注入同期用のトランジスタを用いる必要がないため高周波の多相発振器を実現することができる。しかし、リング発振器は、奇数段の増幅器で構成されるのが通常であり、増幅器が偶数段のリング発振器は安定状態になりやすい。このため、リング発振器は、ＱＰＳＫや８相ＰＳＫなどの偶数位相が必要な無線通信システムの局部発信器としては用いられない。

一般的な発振器の設計法では、まず始めにトポロジを決定し、次に発振周波数から共振器を決定し、共振器の抵抗からトランジスタのサイズを決定していた。また、ミリ波帯のような高い周波数ではトランジスタの寄生成分の影響が無視できないため、共振器とトランジスタのパラメータをスイープすることによって所望の性能を実現していた。しかし、このような方法ではトポロジが最適かどうか、各素子の値が最適かどうかがわからないという問題がある。

上記問題に鑑み、本発明は、理論的に最適な回路構成を導出する系統的な設計法を明らかにし、そのような設計法で設計した高周波発振器を提供することを課題とする。

本発明の一局面に従った高周波発振器は、複数の増幅器がループ状に接続されてなる高周波発振器であって、前記増幅器は、ソースが接地され、ゲートに信号が入力され、ドレインから信号を出力するトランジスタを有するものであり、前記増幅器の段間に整合回路が設けられており、前記整合回路が、前記増幅器における前記トランジスタが同時共役整合の条件を満たすときの該トランジスタのドレイン側およびゲート側から見た各インピーダンスを基準インピーダンスとして、次の一般化散乱行列Ｓ_ＭＮを用いて記述されたものである。

ただし、ｍは前記増幅器の段数、ｎは整数、θ_ｍ２１は前記トランジスタの位相変化量である。

これによると、増幅器におけるトランジスタの特性に合わせて理論的に最適の無損失の整合回路を実現することができ、デバイスの極限の性能を引き出した高周波発振器を実現することができる。

上記の高周波発振器において、前記整合回路をトランスで構成してもよい。

これによると、増幅器におけるトランジスタのゲートバイアスとドレインバイアスを個別に調節することができる。

上記の高周波発振器において、入力信号または出力信号が互いに逆位相の関係にある二つの前記増幅器を差動増幅対にしてもよい。

これによると、高周波発振器の出力位相の精度をより向上させることができる。

上記の高周波発振器において、前記整合回路がトランスを構成し、入力信号または出力信号が互いに逆位相の関係にある二つの前記増幅器を差動増幅対にし、前記トランスの一次巻き線および二次巻き線をいずれも一回巻きの空芯コイルで構成し、前記差動増幅対の一方のトランジスタのドレインを前記コイルの一端に接続し、他方のトランジスタのドレインを前記コイルの他端に接続してもよい。

これによると、整合回路の回路レイアウトが容易になる。また、空芯コイルのサイズや線幅を変更することで、整合回路の位相変化量を調節することができる。

さらに、上記の高周波発振器において、前記トランスの一次巻き線および二次巻き線の各センタータップに電源電圧を接続してもよい。

これによると、コモンモードリジェクションを向上させることができる。

本発明によると、高周波発信器の回路構成を理論的に最適なものにしてデバイスの極限の性能を引き出して１００ＧＨｚ以上の高周波の多相出力を実現することができる。また、増幅器の段数に応じて偶数の出力位相数はもちろん、任意の出力位相数を実現することができる。

発振器の一般形のトポロジを表す模式図である。発振器を無限段増幅器として表した模式図である。一例に係る整合回路のトポロジを表す模式図である。本発明の第１の実施形態に係る高周波発振器の回路構成図である。図４の高周波発振器の４相出力波形図である。図４の高周波発振器の出力信号のスペクトル図である。図４と同じトポロジの高周波発振器の回路構成図である。図７の高周波発振器においてトランスの各巻き線を一回巻きの空芯コイルで構成した例を示す図である。本発明の第２の実施形態に係る高周波発振器の回路構成図である。

以下、図面を参照しながら本発明を実施するための形態について説明する。

≪理論的に最適な回路構成を導出する系統的な設計法≫
まず、本発明の実施形態を説明する前に、理論的に最適な回路構成を導出する系統的な設計法について説明する。

例えば、クロスカップル型発振器は増幅器を２段、リング発振器は増幅器を奇数段用いて、それらがループを形成した構造をしている。したがって、発振器の一般形は、図１に示したように、複数の増幅器がループ状に接続され、増幅器の段間に整合回路（ＭＮ）が接続された構造をしている。整合回路のトポロジは任意である。

整合回路と増幅器１段を合わせた回路要素の伝達関数をＨとし、発振器の発振周波数をｆ_０とすると、発振条件は式（１）、（２）のように表される。

ただし、ｍは増幅器の段数、ｎは整数である。このとき、発振器は、式（１）、（２）を満たす周波数ｆ_０で発振する。

ここで、整合回路の損失が無視できる理想的な発振器について考える。このとき、発振器を構成する増幅器の利得が最大有能利得（ＭＡＧ）に等しくなるような整合回路が最適な整合回路であると考えられる。増幅器がソース接地のトランジスタ（具体的には、ＮＭＯＳＦＥＴ：N-channel Metal Oxide Semiconductor Field Effect Transistor）で構成されているとすると、発振器は増幅器がループした構造をしているので、図２に示したように、ＮＭＯＳＦＥＴと整合回路が無限に連なった構造であると考えることができる。

ソースが接地されたＮＭＯＳＦＥＴのＳパラメータ（scattering parameters：散乱パラメータ）を式（３）のように表すと、ＮＭＯＳＦＥＴのドレイン側の反射係数Γ_ｄ、およびゲート側の反射係数Γ_ｇは、ＮＭＯＳＦＥＴの同時共役整合の条件から式（４）、（５）のように表すことができる。

ただし、

また、ＮＭＯＳＦＥＴのドレイン側から見たインピーダンスＺ_ｄと、ゲート側から見たインピーダンスＺ_ｇは、式（４）、（５）から、式（１２）、（１３）のように表される。

ただし、Ｚ_０は基準インピーダンスである。

さらに、ＮＭＯＳＦＥＴのＳ行列（scattering matrix：散乱行列）をＳ_ＭＯＳとすると、Ｚ_ｇ ^＊、Ｚ_ｄ ^＊を基準インピーダンスとしたＳ_ＭＯＳは式（１４）のように表される。

また、無損失の整合回路のＳ行列をＳ_ＭＮとすると、上記のＺ_ｄ、Ｚ_ｇを基準インピーダンスとしたＳ_ＭＮは式（１５）、（１６）のように表される。

ただし、ｍは増幅器の段数、ｎは整数、θ_ＭＮおよびθ_ｍ２１はそれぞれＮＭＯＳＦＥＴが同時共役整合の条件を満たすときの整合回路およびＮＭＯＳＦＥＴの位相変化量である。

式（１４）、（１５）で表されるＳ_ＭＯＳ、Ｓ_ＭＮは、Ｋｕｒｏｋａｗａの一般化Ｓ行列である。そして、Ｓ_ＭＮが得られれば、Ｓ_ＭＮをＹパラメータやＺパラメータに変換することによって、図３（ａ）に示したようなΠ型の整合回路や、図３（ａ）に示したようなＴ型の整合回路を得ることができる。なお、図中の「Ｙ_１１」、「Ｚ_１１」などはＹパラメータやＺパラメータである。これら以外に、例えば、Ｌ型の整合回路も構成可能である。図３に示した整合回路中の各素子は、素子値の周波数特性によってトポロジが決定される。

上記の設計法によれば、発振器のトポロジをあらかじめ決定することなく、理論的に最適な回路構成を系統的に導出することができる。

以下、上記の設計法に基づいて設計した高周波発振器のいくつかの例を説明する。

≪第１の実施形態≫
図４は、本発明の第１の実施形態に係る高周波発振器の回路構成を示す。本実施形態に係る高周波発振器１００は、４個の増幅器１０がループ状に接続された４段リング発振器である。各増幅器１０は、ソースが接地され、ゲートに信号が入力され、ドレインから信号を出力するＮＭＯＳＦＥＴ１１で構成されている。４つのＮＭＯＳＦＥＴ１１のドレインから出力される信号Ｖ_Ｉ＋、Ｖ_Ｑ＋、Ｖ_Ｉ−、Ｖ_Ｑ−が高周波発振器１００の４相出力信号となる。なお、高周波発振器１００の発振周波数は、ＮＭＯＳＦＥＴ１１のバックゲートバイアスを変化させることなどで調節することができる。

なお、実際には、各ＮＭＯＳＦＥＴ１１のドレインにバッファ回路を接続して高周波発振器１００の出力信号を取り出すが、図４ではそのようなバッファ回路を割愛している。

各増幅器１０は、整合回路２０を介して互いに接続されている。整合回路２０は、トランスで構成されている。前段の増幅器１０におけるＮＭＯＳＦＥＴ１１のドレインはトランスの一次巻き線２１の一端に接続され、次段の増幅器１０におけるＮＭＯＳＦＥＴ１１のゲートはトランスの二次巻き線２２の一端に接続されている。トランスの一次巻き線２１の他端および二次巻き線２２の他端は電源電圧（バイアス電圧）に接続されている。

ここで、整合回路２０は、増幅器１０を構成するＮＭＯＳＦＥＴ１１が同時共役整合の条件を満たすときのＮＭＯＳＦＥＴ１１のドレイン側およびゲート側から見た各インピーダンスを基準インピーダンスとして、式（１５）、（１６）の一般化Ｓ行列を用いて記述されたものである。すなわち、整合回路２０を構成するトランスの一次巻き線２１および二次巻き線２２のインダクタンスや結合係数などは、式（１５）、（１６）の一般化Ｓ行列に基づいて決定される。

このように、整合回路２０をトランスで構成することで、ＮＭＯＳＦＥＴ１１のゲートバイアスとドレインバイアスを個別に調節することが可能となる。また、整合回路２０をトランスで構成することで、インダクタで構成する場合に比べてＱ値を高くすることができる。これにより、位相雑音を低くすることができる。

図５は、高周波発振器１００の４相出力波形を示す。図６は、高周波発振器１００の出力信号のスペクトルを示す。いずれも、６５ｎｍのＣＭＯＳプロセスを用いて高周波発振器１００を設計した場合のシミュレーション結果である。これら図からわかるように、高周波発振器１００は、１４０ＧＨｚ以上の非常に高い発振周波数でΠ／２ずつ位相がずれた４相信号を出力することができる。

以上のように、本実施形態によれば、４段リング発振器を用いて４相発振器を実現することができ、概ね１４０ＧＨｚ以上の非常に高い周波数の４相出力を実現することができる。

４相出力のうち信号Ｖ_Ｉ＋およびＶ_Ｉ−は互いに逆位相（位相差Π）の関係にあり、信号Ｖ_Ｑ＋およびＶ_Ｑ−も互いに逆位相の関係にある。そこで、図７に示すように、入力信号または出力信号が互いに逆位相の関係にある二つの増幅器１０を差動増幅対にしてもよい。この場合、差動増幅対の入力および出力に接続されるトランスの一次巻き線２１および二次巻き線２２の各センタータップに電源電圧を接続する。

図７のような回路構成によると、高周波発振器１００の出力位相の精度をより向上させることができる。

なお、各ＮＭＯＳＦＥＴ１１のソース側にテール電流源を挿入してもよい。これにより、コモンモードリジェクションを向上させることができる。

また、インダクタや抵抗素子などを介してトランスの各巻き線のセンタータップを電源電圧に接続するようにしてもよい。これにより、コモンモードリジェクションを向上させることができる。

さらに、図７に示したような差動増幅対を含む高周波発振器１００において、整合回路２０を構成するトランスの一次巻き線２１および二次巻き線２２をいずれも一回巻きの空芯コイルで構成してもよい。図８は、高周波発振器１００においてトランスの各巻き線を一回巻きの空芯コイルで構成した例を示す。各空芯コイルのセンタータップに電源電圧が接続されている。

図８のような回路構成によると、整合回路２０の回路レイアウトが容易になる。また、空芯コイルのサイズや線幅を変更することで、整合回路２０の位相変化量を調節することができる。

≪第２の実施形態≫
図９は、本発明の第２の実施形態に係る高周波発振器の回路構成を示す。本実施形態に係る高周波発振器１００Ａは、８個の増幅器１０がループ状に接続された８段リング発振器である。上記と同様に、各増幅器１０はＮＭＯＳＦＥＴ１１で構成されており、増幅器１０の段間の整合回路２０はトランスで構成されている。

高周波発振器１００Ａは、４５°（Π／４）ずつ位相がずれた８相信号を出力する。上記と同様に、入力信号または出力信号が互いに逆位相の関係にある二つの増幅器１０は差動増幅対をなしており、整合回路２０を構成するトランスの一次巻き線２１および二次巻き線２２はいずれも一回巻きの空芯コイルで構成されている。

以上のように、本実施形態によれば、８段リング発振器を用いて８相発振器を実現することができ、概ね１４０ＧＨｚ以上の非常に高い周波数で８相出力を実現することができる。

以上、本発明の実施形態について説明したが、本発明は上記の実施形態の構成に限られず種々の変形が可能である。例えば、増幅器１０をＰＭＯＳＦＥＴ（P-channel Metal Oxide Semiconductor Field Effect Transistor）で構成してもよい。あるいは、増幅器１０をエミッタ接地のバイポーラトランジスタで構成してもよい。

また、上記実施形態により示した構成は、本発明の一実施形態に過ぎず、本発明を当該構成に限定する趣旨ではない。

本発明に係る高周波発信器は、１００ＧＨｚ以上の高周波の任意の位相数の多相出力を実現することができるため、テラヘルツセンサや３００ＧＨｚ帯の無線通信システムなどの局部発信器として有用である。

１００高周波発振器
１００Ａ高周波発振器
１０増幅器
１１ＮＭＯＳＦＥＴ（トランジスタ）
２０整合回路（トランス）
２１一次巻き線
２２二次巻き線

Claims

複数の増幅器がループ状に接続されてなる高周波発振器であって、
前記増幅器は、ソースが接地され、ゲートに信号が入力され、ドレインから信号を出力するトランジスタを有するものであり、
前記増幅器の段間に整合回路が設けられており、
前記整合回路が、前記増幅器における前記トランジスタが同時共役整合の条件を満たすときの該トランジスタのドレイン側およびゲート側から見た各インピーダンスを基準インピーダンスとして、次の一般化散乱行列Ｓ_ＭＮを用いて記述されたものである

（ただし、ｍは前記増幅器の段数、ｎは整数、θ_ｍ２１は前記トランジスタの位相変化量である。）
ことを特徴とする高周波発振器。
前記整合回路がトランスで構成されている
ことを特徴とする請求項１に記載の高周波発振器。
入力信号または出力信号が互いに逆位相の関係にある二つの前記増幅器が差動増幅対をなしている
ことを特徴とする請求項１または請求項２に記載の高周波発振器。
前記整合回路がトランスで構成されており、
入力信号または出力信号が互いに逆位相の関係にある二つの前記増幅器が差動増幅対をなしており、
前記トランスの一次巻き線および二次巻き線がいずれも一回巻きの空芯コイルで構成されており、
前記差動増幅対の一方のトランジスタのドレインが前記コイルの一端に接続され、他方のトランジスタのドレインが前記コイルの他端に接続されている
ことを特徴とする請求項１に記載の高周波発振器。
前記トランスの一次巻き線および二次巻き線の各センタータップに電源電圧が接続される
ことを特徴とする請求項４に記載の高周波発振器。