JP2016022045A - 遊技機 - Google Patents

Abstract

【課題】主制御基板に搭載可能な構成を有し、機器構成を複雑化することなく違法遊技を確実に検出できる遊技機を提供する。
【解決手段】防犯センサからのセンサ信号を受けて、シリアル変換して出力可能な端末回路と、端末回路とシリアル回線で接続された中央回路とを設ける。端末回路にラッチ信号を供給する第１処理ＳＴ２１と、端末回路及び中央回路にクロック信号を供給する第２処理ＳＴ２２と、中央回路に取得信号を供給する第３処理ＳＴ２３と、中央回路から出力されたセンサ信号を取得する第４処理ＳＴ２４と、を設ける。
【選択図】図６

Description

本発明は、遊技動作に起因する抽選処理によって大当り状態を発生させる遊技機に関し、特に、機器構成を複雑化することなく違法遊技を確実に検出できる遊技機に関する。

パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、７−７−７などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な遊技状態を発生させている。そして、この遊技状態を発生させるか否かは、図柄始動口に遊技球が入賞したことを条件に実行される大当り抽選で決定されており、上記の図柄変動動作は、この抽選結果を踏まえたものとなっている。

このように、この種の遊技機では、図柄始動口に遊技球が入賞することを条件に、大当り抽選処理が実行されるので、例えば、遊技機に強い振動を与えるか、強力な磁石などを用いて、図柄始動口に遊技球を誘導する違法行為が懸念されるところである。また、強力な電磁波を図柄始動口に照射することで、遊技球の検出スイッチを電磁的にＯＮ動作させる違法も懸念される。

そこで、かかる違法行為を確実に検知するべく、遊技盤の適所に、磁気センサ、振動センサ、電磁センサなどの防犯センサを配置する対策が考えられる。そして、遊技制御動作を中心的に担当する主制御基板と、主制御基板から受ける制御コマンドに基づいて、個々的な制御動作を実行するサブ制御基板とに区分される遊技機では、防犯センサからの信号を主制御基板で受けて、異常事態の発生を直ちに遊技ホールの管理コンピュータに通知する構成を採っている。

特開２０１２−２５４１９２号公報 特開２０１２−０９５８３５号公報 特開２００８−１２５８１６号公報 特開２００８−１４２３７０号公報

ところで、この種の遊技機では、機種毎に遊技盤の構造が変わるので、これに対応して防犯センサの配置位置や配置個数を変えたいところ、特許文献１の図４に記載のような構成では、センサ数に対応して配線数が増加し、しかも、センサの個数が増えるたびに主制御基板の構成を大きく変更する必要が生じ、問題となる可能性がある。なお、特許文献２〜３の図４に記載の構成を採ることもできるが、これらの構成では、異常発生の箇所を特定することができない可能性がある。一方、特許文献４の図４に記載の構成では、アナログ信号の伝送が必要となり正確性に欠ける上に、追加してＡＤコンバータが必要となる可能性がある。

また、主制御基板には、制御ＲＯＭが内蔵されたワンチップマイコンを搭載するのがセキュリティ上好適であるが、同じセキュリティ上の理由から、主制御基板には、メモリ空間の制限やＣＰＵの性能にも制限があるので、サブ制御基板のように自由な回路設計はできない。

本発明は、上記の問題点に鑑みてなされたものであって、主制御基板に搭載可能な構成を有し、機器構成を複雑化することなく違法遊技を確実に検出できる遊技機を提供することを目的とする。

上記の目的を達成するため、本発明は、所定のスイッチ信号に基づいて抽選処理を実行して遊技動作を統括的に制御する主制御手段と、主制御手段から受けた制御コマンドに基づいて、自らの制御動作を進行されるサブ制御手段と、を設けた遊技機であって、遊技機の適所に配置された各種のセンサからのセンサ信号を受けて、これをシリアル信号に変換して出力可能な端末回路と、端末回路とシリアル回線で接続された中央回路とを設け、端末回路が最新のセンサ信号を取得するよう機能する第１手段と、端末回路が最新のセンサ信号を取得した後、端末回路と中央回路との間でシリアル伝送処理を実行するよう機能する第２手段と、シリアル伝送処理が完了した後、シリアル伝送されたセンサ信号を、中央回路がパラレル出力するよう機能する第３手段と、パラレル出力されたセンサ信号を主制御手段が取得するよう機能する第４手段と、を有して主制御手段が構成されている。

ここで、第１手段は、プログラム処理に基づいて、端末回路に対して第１信号を供給することで実現され、第３手段は、プログラム処理に基づいて、中央回路に対して第３信号を供給することで実現されるのが好適である。また、第２手段は、プログラム処理に基づいて、端末回路及び中央回路に対して所定個数の第２信号を供給することで実現されるのが好適である。

シリアル伝送処理は、クロック同期方式で実現されるのが好適であり、前記端末回路は、抽選処理を実行するコンピュータ素子を搭載する回路基板とは別の回路基板に配置されると、機種変更に対処する上で極めて好適である。また、前記中央回路は、抽選処理を実行するコンピュータ素子を搭載する回路基板に配置されるのが好適である。ここで、前記コンピュータ素子には、調歩同期方式で機能するシリアルポートが内蔵されているのが一般的である。

一方、第１手段は、端末回路の内部回路の動作に基づいて実現され、第３手段は、中央回路の内部回路の動作に基づいて実現される構成を採ると、主制御手段の制御負担が極限的に軽減される。同様の意味において、第２手段は、端末回路及び中央回路の内部回路の動作に基づいて実現されるのが好適であり、シリアル伝送処理は、クロック信号線を用いることなく実現されるのが好適である。

上記した本発明によれば、機器構成を複雑化することなく違法遊技を確実に検出できる遊技機を実現することができる。

実施例に示すパチンコ機の斜視図である。 図１のパチンコ機の遊技盤を図示した正面図である。 図１のパチンコ機の全体構成を示すブロック図である。 遊技盤中継基板やワンチップマイコンの内部構成を説明する図面である。 遊技盤中継基板と主制御基板との間のシリアル伝送を実現する回路構成を説明する図面である。 主制御部の制御動作を説明するフローチャートである。 端末回路及び中央回路を構成する伝送ドライバの内部構成を示す回路図である。 別の伝送ドライバの内部構成を示す回路図である。 伝送ドライバを使用した端末回路及び中央回路の回路図である。

以下、実施例に基づいて本発明を詳細に説明する。図１は、本実施例のパチンコ機ＧＭを示す斜視図である。このパチンコ機ＧＭは、島構造体に着脱可能に装着される矩形枠状の木製外枠１と、外枠１に固着されたヒンジ２を介して開閉可能に枢着される前枠３とで構成されている。この前枠３には、遊技盤５が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉６と前面板７とが夫々開閉自在に枢着されている。

ガラス扉６の外周には、ＬＥＤランプなどによる電飾ランプが、略Ｃ字状に配置されている。一方、ガラス扉６の下側には、スピーカが配置されている。また、前面板７には、発射用の遊技球を貯留する上皿８が装着され、前枠３の下部には、上皿８から溢れ出し又は抜き取った遊技球を貯留する下皿９と、発射ハンドル１０とが設けられている。発射ハンドル１０は発射モータと連動しており、発射ハンドル１０の回動角度に応じて動作する打撃槌によって遊技球が発射される。

上皿８の外周面には、演出ボタン１１が設けられている。この演出ボタン１１は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル１０から右手を離すことなく演出ボタン１１を操作できる。この演出ボタン１１は、通常時には機能していないが、例えば、ゲーム状態がボタンチャンス状態となると演出ボタンの操作を受け付け可能となり、内蔵ランプを点灯させて操作可能であることが遊技者に報知される。

上皿８の右部には、カード式球貸し機に対する球貸し操作用の操作パネル１２が設けられ、カード残額を３桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。

図２に示すように、遊技盤５の表面には、金属製の外レールと内レールとからなるガイドレール１３が環状に設けられ、その略中央には、背面側に延びる中央開口ＨＯが設けられている。そして、中央開口ＨＯの奥底には、液晶カラーディスプレイで構成された表示装置ＤＳが配置されている。また、遊技領域の適所には、図柄始動口１５、大入賞口１６、普通入賞口１７、ゲート１８が配設されている。

これらの入賞口１５〜１８は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。そして、図柄始動口１５に遊技球が入賞したことが検出されると、保留上限値を超えない限り、大当り抽選処理が実行され、遊技者に有利な遊技状態に移行するか否かが抽選決定される。

表示装置ＤＳの上部には、待機状態の抽選処理数を特定するＬＥＤ表示部ＬＰが配置されている。ＬＥＤ表示部ＬＰは、実施例の保留上限値に対応して４個のＬＥＤランプで構成される。

表示装置ＤＳは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置ＤＳは、中央部の特別図柄表示部Ｄａ〜Ｄｃと、右上部の普通図柄表示部１９と、中央下部の保留数表示部ＮＵＭと、を有している。保留数表示部ＮＵＭは、ＬＥＤ表示部ＬＰに同期して同一の演出保留数を表示するが、可動演出体（不図示）が降下して実行される可動演出時には、表示内容が自動的に消滅するよう構成されている。

特別図柄表示部Ｄａ〜Ｄｃでは、大当り抽選によって大当り状態が招来することを期待させるリーチ演出が実行され、特別図柄表示部Ｄａ〜Ｄｃ及びその周りでは、大当り抽選の当否結果を不確定に報知する予告演出などが実行される。また、普通図柄表示部１９は普通図柄を表示するものであり、ゲート１８を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート１８の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。

図柄始動口１５は、左右一対の開閉爪を備えた電動式チューリップで開閉されるよう例えば構成され、普通図柄表示部１９の変動後の停止図柄が当り図柄を表示した場合には、開閉爪が所定時間だけ、若しくは、所定個数の遊技球を検出するまで開放されるようになっている。

図柄始動口１５に遊技球が入賞すると、そのタイミングが画像演出の実行中でないことを条件に、特別図柄表示部Ｄａ〜Ｄｃの表示図柄が所定時間だけ変動する画像演出が開始され、図柄始動口１５への遊技球の入賞タイミングに応じた大当り抽選結果に基づいて決定される停止図柄で停止する。一方、画像演出中に図柄始動口１５に遊技球が入賞すると、保留上限値（４個）に達しない限り、大当り抽選処理が保留状態となり、増加した演出保留数がＬＥＤ表示部ＬＰと、保留数表示部ＮＵＭに同期して表示される。なお、保留上限値を超えて図柄始動口１５に遊技球が入賞した場合には、賞球動作として遊技球が払出されるだけで、大当り抽選処理は実行されない。

大入賞口１６は、例えば前方に開放可能な開閉板１６ａで開閉制御されるが、特別図柄表示部Ｄａ〜Ｄｃの図柄変動後の停止図柄が「７７７」などの大当り図柄のとき、「大当りゲーム」と称する特別遊技が開始され、開閉板１６ａが開放されるようになっている。

大入賞口１６の開閉板１６ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞すると開閉板１６ａが閉じる。このような動作は、最大で例えば１５回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Ｄａ〜Ｄｃの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態となるという特典が付与される。

図３は、上記した各動作を実現するパチンコ機ＧＭの全体回路構成を示すブロック図である。図示の通り、このパチンコ機ＧＭは、ＡＣ２４Ｖを受けて各種の直流電圧や、電源異常信号ＡＢＮ１，ＡＢＮ２やシステムリセット信号（電源リセット信号）ＳＹＳなどを出力する電源基板２０と、遊技制御動作を中心統括的に担う主制御基板２１と、主制御基板２１から受けた制御コマンドＣＭＤに基づいてランプ演出及び音声演出を実行する演出制御基板２２と、演出制御基板２２から受けた制御コマンドＣＭＤ’に基づいて表示装置ＤＳを駆動する画像制御基板２３と、主制御基板２１から受けた制御コマンドＣＭＤ”に基づいて払出モータＭを制御して遊技球を払い出す払出制御基板２４と、遊技者の操作に応答して遊技球を発射させる発射制御基板２５と、を中心に構成されている。

但し、この実施例では、主制御基板２１が出力する制御コマンドＣＭＤは、コマンド中継基板２６と演出インタフェイス基板２７を経由して、演出制御基板２２に伝送される。また、演出制御基板２２が出力する制御コマンドＣＭＤ’は、演出インタフェイス基板２７と画像インタフェイス基板２８を経由して、画像制御基板２３に伝送され、主制御基板２１が出力する制御コマンドＣＭＤ”は、主基板中継基板３２を経由して、払出制御基板２４に伝送される。制御コマンドＣＭＤ，ＣＭＤ’，ＣＭＤ”は、何れも１６ビット長であるが、主制御基板２１や払出制御基板２４が関係する制御コマンドは、８ビット長毎に２回に分けてパラレル送信されている。一方、演出制御基板２２から画像制御基板２３に伝送される制御コマンドＣＭＤ’は、１６ビット長をまとめてパラレル伝送されている。そのため、可動予告演出を含む予告演出を、多様化して多数の制御コマンドを連続的に送受信するような場合でも、迅速にその処理を終えることができ、他の制御動作に支障を与えない。

ところで、本実施例では、演出インタフェイス基板２７と演出制御基板２２とは、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。同様に、画像インタフェイス基板２８と画像制御基板２３についても、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。そのため、各電子回路の回路構成を複雑高度化しても基板全体の収納空間を最小化できると共に、接続ラインを最短化することで耐ノイズ性を高めることができる。

これら主制御基板２１、演出制御基板２２、画像制御基板２３、及び払出制御基板２４には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板２１〜２４とインタフェイス基板２７〜２８に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部２１、演出制御部２２’、画像制御部２３’、及び払出制御部２４と言うことがある。すなわち、この実施例では、演出制御基板２２と演出インタフェイス基板２７とで演出制御部２２’を構成し、画像制御基板２３と画像インタフェイス基板２８とで画像制御部２３’を構成している。なお、演出制御部２２’、画像制御部２３’、及び払出制御部２４の全部又は一部がサブ制御部である。

また、このパチンコ機ＧＭは、図３の破線で囲む枠側部材ＧＭ１と、遊技盤５の背面に固定された盤側部材ＧＭ２とに大別されている。枠側部材ＧＭ１には、ガラス扉６や前面板７が枢着された前枠３と、その外側の木製外枠１とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。

一方、盤側部材ＧＭ２は、機種変更に対応して交換され、新たな盤側部材ＧＭ２が、元の盤側部材の代わりに枠側部材ＧＭ１に取り付けられる。なお、枠側部材ＧＭ１を除く全てが、盤側部材ＧＭ２である。

図３の破線枠に示す通り、枠側部材ＧＭ１には、電源基板２０と、払出制御基板２４と、発射制御基板２５と、枠中継基板３５と、ランプ駆動基板３６と、モータ駆動基板３７と、が含まれており、これらの回路基板が、前枠３の適所に各々固定されている。ここで、ランプ駆動基板３６は、演出制御部２２’から出力されるシリアル信号を受ける同一構成の複数個のランプドライバが直列接続されて構成されている。

また、モータ駆動基板３７は、演出モータＭＯｉを駆動すると共に、各演出モータＭＯｉの原点位置に配置された原点検出センサからの原点スイッチ信号や、演出ボタン１１の操作を示すボタン信号を受けるよう構成されている。

遊技盤５の背面には、主制御基板２１、演出制御基板２２、画像制御基板２３が、表示装置ＤＳやその他の回路基板と共に固定されている。そして、枠側部材ＧＭ１と盤側部材ＧＭ２とは、一箇所に集中配置された接続コネクタＣ１〜Ｃ４によって電気的に接続されている。

電源基板２０は、接続コネクタＣ２を通して、主基板中継基板３２に接続され、接続コネクタＣ３を通して、電源中継基板３３に接続されている。電源基板２０には、交流電源の投入と遮断とを監視する電源監視部ＭＮＴが設けられている。電源監視部ＭＮＴは、交流電源が投入されたことを検知すると、所定時間だけシステムリセット信号ＳＹＳをＬレベルに維持した後に、これをＨレベルに遷移させる。

また、電源監視部ＭＮＴは、交流電源の遮断を検知すると、電源異常信号ＡＢＮ１，ＡＢＮ２を、直ちにＬレベルに遷移させる。なお、電源異常信号ＡＢＮ１，ＡＢＮ２は、電源投入後に速やかにＨレベルとなる。

本実施例のシステムリセット信号は、交流電源に基づく直流電源によって生成されている。そのため、交流電源の投入（通常は電源スイッチのＯＮ）を検知してＨレベルに増加した後は、直流電源電圧が異常レベルまで低下しない限り、Ｈレベルを維持する。したがって、直流電源電圧が維持された状態で、交流電源が瞬停状態となっても、システムリセット信号ＳＹＳがＣＰＵをリセットすることはない。なお、電源異常信号ＡＢＮ１，ＡＢＮ２は、交流電源の瞬停状態でも出力される。

主基板中継基板３２は、電源基板２０から出力される電源異常信号ＡＢＮ１、バックアップ電源ＢＡＫ、及びＤＣ５Ｖ，ＤＣ１２Ｖ，ＤＣ３２Ｖを、そのまま主制御部２１に出力している。電源中継基板３３は、電源基板２０から受けたシステムリセット信号ＳＹＳや、交流及び直流の電源電圧を、そのまま演出インタフェイス基板２７に出力している。演出インタフェイス基板２７は、受けたシステムリセット信号ＳＹＳを、そのまま演出制御部２２’と画像制御部２３’に出力している。

一方、払出制御基板２４は、中継基板を介することなく、電源基板２０に直結されており、主制御部２１が受けると同様の電源異常信号ＡＢＮ２や、バックアップ電源ＢＡＫを、その他の電源電圧と共に直接的に受けている。

電源基板２０が出力するシステムリセット信号ＳＹＳは、電源基板２０に交流電源２４Ｖが投入されたことを示す電源リセット信号であり、この電源リセット信号によって演出制御部２２’と画像制御部２３’のワンチップマイコンは、その他のＩＣ素子と共に電源リセットされるようになっている。

但し、このシステムリセット信号ＳＹＳは、主制御部２１と払出制御部２４には、供給されておらず、各々の回路基板２１，２４のリセット回路ＲＳＴにおいて電源リセット信号（ＣＰＵリセット信号）が生成されている。そのため、例えば、接続コネクタＣ２がガタついたり、或いは、配線ケーブルにノイズが重畳しても、主制御部２１や払出制御部２４のＣＰＵが異常リセットされるおそれはない。

なお、演出制御部２２’と画像制御部２３’は、主制御部２１からの制御コマンドに基づいて、従属的に演出動作を実行することから、回路構成の複雑化を回避するために、電源基板２０から出力されるシステムリセット信号ＳＹＳを利用している。

ところで、主制御部２１や払出制御部２４に設けられたリセット回路ＲＳＴは、各々ウォッチドッグタイマを内蔵しており、各制御部２１，２４のＣＰＵから、定時的なクリアパルスを受けない限り、各ＣＰＵは強制的にリセットされる。

また、この実施例では、ＲＡＭクリア信号ＣＬＲは、主制御部２１で生成されて主制御部２１と払出制御部２４のワンチップマイコンに伝送されている。ここで、ＲＡＭクリア信号ＣＬＲは、各制御部２１，２４のワンチップマイコンの内蔵ＲＡＭの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチＳＷのＯＮ／ＯＦＦ状態に対応した値を有している。

主制御部２１及び払出制御部２４は、電源基板２０から電源異常信号ＡＢＮ１，ＡＢＮ２を受けることによって、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源ＢＡＫは、営業終了や停電により交流電源２４Ｖが遮断された後も、主制御部２１と払出制御部２４のワンチップマイコンの内蔵ＲＡＭのデータを保持するＤＣ５Ｖの直流電源である。したがって、主制御部２１と払出制御部２４は、電源遮断前の遊技動作を電源投入後に再開できることになる（電源バックアップ機能）。このパチンコ機では少なくとも数日は、各ワンチップマイコンのＲＡＭの記憶内容が保持されるよう設計されている。

図３に示す通り、主制御部２１は、主基板中継基板３２を経由して、払出制御部２４に制御コマンドＣＭＤ”を送信する一方、払出制御部２４からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号ＣＯＮや、動作開始信号ＢＧＮを受信している。ステイタス信号ＣＯＮには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。動作開始信号ＢＧＮは、電源投入後、払出制御部２４の初期動作が完了したことを主制御部２１に通知する信号である。

また、主制御部２１には、防犯センサＳＥ０〜ＳＥｎからのセンサ信号ＳＥｉをシリアルデータとして受ける中央回路ＣＮＴが配置されている。これに対応して、遊技盤中継基板３１には、遊技盤の適所に配置された磁気センサ、振動センサ、電磁センサなどの防犯センサＳＥ０〜ＳＥｎからのセンサ信号ＳＥｉを受ける端末回路ＴＥＲが配置されている。なお、中央回路ＣＮＴと端末回路ＴＥＲとの間は、差動伝送ライン又はシングルエンド伝送ラインが形成されている。

ここで、磁気センサは、遊技球の移動を誘導するべく違法使用される可能性のある永久磁石の静磁界を検出する監視センサあり、図柄始動口１５への遊技球の移動経路に対応して配置される。一方、電波センサは、各入賞口１５〜１８に内蔵された検出スイッチをＯＮ動作させるべく放射される誘導磁界（放射磁界）を検出する監視センサであり、振動センサは、異常レベルの振動を検出する監視センサである。

また、主制御部２１は、直接的に、或いは、遊技盤中継基板３１を経由して、遊技盤５の各遊技部品に接続されている。各入賞口１６〜１８に内蔵された検出スイッチのスイッチ信号は、パラレル信号として、主制御部２１の入力ポートＰｉ０に伝送される。また、主制御部２１は、その出力ポートＰｏを経由して、電動式チューリップなどのソレノイド類ＳＬを駆動している（図４参照）。検出スイッチ信号には、図柄始動口１５から主制御部２１に伝送される入賞スイッチ信号ＳＧも含まれている。

なお、ソレノイド類や検出スイッチは、主制御部２１から配電された電源電圧ＶＢ（１２Ｖ）で動作するよう構成されている。また、図柄始動口１５への入賞状態などを示す各スイッチ信号は、電源電圧ＶＢ（１２Ｖ）と電源電圧Ｖｃｃ（５Ｖ）とで動作するインタフェイスＩＣで、ＴＴＬレベル又はＣＭＯＳレベルのスイッチ信号に変換された上で、主制御部２１に伝送される。

先に説明した通り、演出制御基板２２と演出インタフェイス基板２７とはコネクタ連結によって一体化されており、演出制御部２２’は、電源中継基板３３を経由して、電源基板２０から各レベルの直流電圧（５Ｖ，１２Ｖ，３２Ｖ）と、システムリセット信号ＳＹＳを受けている（図３参照）。また、演出制御部２２’は、コマンド中継基板２６を経由して、主制御部２１から制御コマンドＣＭＤとストローブ信号ＳＴＢとを受けている。

演出制御部２２’が取得する制御コマンドＣＭＤには、（１）異常報知その他の報知用制御コマンドなどの他に、（２）図柄始動口への入賞に起因する各種演出動作の概要を特定する制御コマンド（変動パターンコマンド）や、図柄種別を指定する制御コマンド（図柄指定コマンド）が含まれている。変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当たり抽選における当否結果とが含まれている。

また、図柄指定コマンドには、大当たり抽選の結果に応じて、大当たりの場合には、大当たり種別に関する情報（１５Ｒ確変、２Ｒ確変、１５Ｒ通常、２Ｒ通常など）を特定する情報が含まれ、ハズレの場合には、ハズレを特定する情報が含まれている。変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当り抽選における当否結果とが含まれている。なお、これらに加えて、リーチ演出や予告演出の有無などを含めて変動パターンコマンドで特定しても良いが、この場合でも、演出内容の具体的な内容は特定されていない。

そのため、演出制御部２２’では、変動パターンコマンドを取得すると、これに続いて演出抽選を行い、取得した変動パターンコマンドに基づいて、画像演出、音声演出、ランプ演出、及びモータ演出などの具体的内容を決定し、画像演出を除く各種の演出動作を実行している。

一方、画像演出については、画像制御部が担当するので、演出制御部２２’は、画像制御部２３’に対して、制御コマンドＣＭＤ’及びストローブ信号ＳＴＢ’と、電源基板２０から受けたシステムリセット信号ＳＹＳと、２種類の直流電圧（１２Ｖ，５Ｖ）とを出力している。

そして、画像制御部２３’では、制御コマンドＣＭＤ’に基づいて表示装置ＤＳを駆動して各種の画像演出を実行している。表示装置ＤＳは、ＬＥＤバックライトによって発光しており、画像インタフェイス基板２８から５対のＬＶＤＳ（低電圧差動伝送Low voltage differential signaling）信号と、バックライト電源電圧（１２Ｖ）とを受けて駆動されている。

次に、図４は、遊技盤中継基板３１の内部構成を図示したものであり、主制御部２１のワンチップマイコン２１Ａの内部構成も含めて図示している。ワンチップマイコン２１Ａは、Ｚ８０ＣＰＵ（Ｚｉｌｏｇ社）相当のＣＰＵと、Ｚ８０ＣＴＣ（counter timer circuit ）相当のカウンタタイマ回路ＣＴＣと、ＲＯＭ及びＲＡＭのメモリ回路と、ウォッチドッグタイマＷＤＴと、大当り抽選用の乱数値を生成する乱数生成回路ＧＮＲと、パラレル入力ポートＰｉ（Ｐｉ０１やＰｉ１）と、パラレル出力ポートＰｏとを内蔵している。なお、調歩同期式でシリアル通信を実現するシリアルポートも存在するが、この実施例では使用しないので記載を省略している。

すなわち、このワンチップマイコン２１Ａには、クロック信号を出力可能なクロック同期式のシリアルポートが内蔵されていないので、本実施例では、パラレル出力ポートＰｏからクロック信号ＳＣＫを出力すると共に、ワンチップマイコン２１Ａの外部にシリアル通信用の中央回路ＣＮＴを設けている。

図示の通り、遊技盤中継基板３１には、各入賞口１６〜１８に内蔵された検出スイッチと、ソレノイド類ＳＬと、防犯センサＳＥ０〜ＳＥｎとが接続されている。この構成に対応して、遊技盤中継基板３１には、検出スイッチからのスイッチ信号を受けるバッファ回路ＢＵＦ，ＡＰや、ソレノイド類ＳＬを駆動するドライバＤＲや、防犯センサＳＥ０〜ＳＥｎからの信号を受ける端末回路ＴＥＲが配置されている。端末回路ＴＥＲは、差動伝送ライン又はシングルエンド伝送ラインを経由して、主制御部２１の中央回路ＣＮＴに接続されている。

普通入賞口１７、大入賞口１６、及びゲート１８などからの検出スイッチ信号は、遊技盤中継基板３１のバッファ回路ＢＵＦ，ＡＰを経由してパラレル入力ポートＰｉ０に供給される。なお、バッファ回路ＢＵＦは、検出スイッチ信号の電圧レベルを、ＴＴＬレベル又はＣＭＯＳレベルに降下させるための回路である。

一方、図柄始動口１５からの入賞スイッチ信号ＳＧは、主制御部２１のバッファ回路ＢＵＦに直接的に供給される。すなわち、図柄始動口１５からの入賞スイッチ信号ＳＧは、主制御部２１のバッファ回路ＢＵＦを経由して、ワンチップマイコン２１Ａの乱数生成回路ＧＮＲと、パラレル入力ポートＰｉ０に重複して供給されている。

ここで、乱数生成回路ＧＮＲは、図柄始動口１５の入賞スイッチ信号ＳＧがＯＮ状態になったことを検出して検出内容を保持するラッチレジスタと、計数クロックΦを受けて高速度で更新されるカウンタと、入賞スイッチ信号がＯＮ状態となった瞬間のカウンタ値を乱数値として保持する乱数値レジスタとを有している。そして、ＣＰＵは、パラレル入力ポートＰｉ０からの入力データに基づき、入賞スイッチ信号ＳＧがＯＮ状態となったことを把握すると、乱数生成回路ＧＮＲの乱数値レジスタから乱数値を取得し、これを当選値とを比較する抽選処理（図６の特別図柄処理ＳＴ１７）を実行するよう構成されている。

図５（ａ）は、遊技盤中継基板３１の端末回路ＴＥＲと、主制御部２１の中央回路ＣＮＴとを示す回路図である。また、図５（ｂ）は、端末回路ＴＥＲ及び中央回路ＣＮＴの動作内容を説明するタイムチャートである。図５（ａ）に示す通り、中央回路ＣＮＴ及び端末回路ＴＥＲは、ワンチップマイコン２１Ａのパラレル出力ポートＰｏに接続され、中央回路ＣＮＴは、ワンチップマイコン２１Ａのパラレル入力ポートＰｉ１に接続されている。ここで、パラレル出力ポートＰｏは、クロック信号ＳＣＫと、ラッチ信号ＬＴと、取得信号ＴＫとを出力する一方、パラレル入力ポートＰｉ１は、中央回路ＣＮＴの８ビット出力（ＱＡ〜ＱＨ）を取得可能に構成されている。

なお、図５では、防犯センサＳＥ０〜ＳＥｎが８個の場合を例示しているが、防犯センサの個数は適宜であり、８個より多くの防犯センサを設けたい場合には、図５（ａ）に示す端末回路ＴＥＲや中央回路ＣＮＴを複数個カスケード接続すれば良い。カスケード接続とは、複数個の端末回路ＴＥＲにおいて、上流側の端末回路ＴＥＲの出力ＱＨを、下流側の端末回路ＴＥＲの入力端子（SERIALINPUT ）に接続する縦続接続を意味する。複数個の中央回路ＴＥＲについても同様であり、上流側の中央回路ＴＥＲの出力端子ＯＵＴを、下流側の中央回路ＴＥＲの入力端子ＳＩに接続すれば多数個の防犯センサに対応可能となる。

このように、図５の端末回路ＴＥＲを複数Ｎ個カスケード接続して遊技盤中継基板３１を構成すると共に、図５の中央回路ＣＮＴを複数Ｎ個カスケード接続して主制御基板２１を構成すれば、回路変更を要することなく、８×Ｎ個以下の適宜個数の防犯センサＳＥｉに対処することができる。もっとも、通常は、防犯センサの個数が８個を超えないので、遊技機の機種変更に伴う遊技盤の構成の変更に拘わらず、図５に示す回路構成を維持することができ、遊技盤中継基板３１の構成を変える必要はない。

図５（ａ）に示す通り、実施例の端末回路ＴＥＲは、８個の防犯センサＳＥ０〜ＳＥ７から各々のセンサ信号ＳＥｉ（＝Ａ〜Ｈ）を受ける８ビット長のシフトレジスタ６０を中心に構成されている。各シフトレジスタ６０は、クロック端子ＣＫと、ＬＯＡＤ端子Ｓ／Ｌバーと、パラレル入力端子ＰＤと、シリアル入力端子Ｄと、シリアル出力端子Ｑとを有して構成されている。

そして、この実施例では、防犯センサの個数を８個又はそれ以下とするので、最上流のシフトレジスタ６０へのシリアル入力端子（SERIALINPUT ）には、常にＬレベルの信号が供給されるよう構成されている。また、全てのクロック端子ＣＫには、主制御部２１から伝送されるクロック信号ＳＣＫが、その論理レベルを維持して共通的に供給されるようになっている。一方、全てのロード端子Ｓ／Ｌバーには、主制御部２１が出力するラッチ信号ＬＴが、ＮＯＴゲートＧＴ１において論理反転された後、反転ラッチ信号ＬＴバーとして供給されるよう構成されている。

図示の通り、８個の防犯センサのセンサ信号ＳＥｉは、２つのＮＯＴゲートを経由して、パラレル入力端子ＰＤに供給されており、ロード端子Ｓ／Ｌバーの反転ラッチ信号ＬＴバーがＬレベルに遷移することに同期して、８ビット長のセンサ信号ＳＥｉ（＝Ａ〜Ｈ）が８個のシフトレジスタ６０に取得される。すなわち、主制御部２１の出力ポートから正論理のラッチ信号ＬＴが出力されることで、８ビットのセンサ信号（Ａ〜Ｈ）のデータラッチ動作が実行される。

このようにして各シフトレジスタ６０にラッチされたセンサ信号（Ａ〜Ｈ）は、クロック端子ＣＫに供給されるクロック信号ＳＣＫの立上りエッジに同期して、次段のシフトレジスタ６０に転送されるよう構成されている。したがって、８個のクロック信号ＳＣＫを受けると、端末回路ＴＥＲの出力端子ＱＨからは、センサ信号ＳＥｉがＨ→Ｇ→Ｆ→Ｅ→Ｄ→Ｃ→Ｂ→Ａの順番に出力されることになる。なお、端末回路ＴＥＲの出力端子ＱＨは、反転ラッチ信号ＬＴバーを受けたタイミングでセンサ信号Ｈを出力しており、１個目のクロック信号ＳＣＫに同期してセンサ信号Ｇを出力し、その後、７個目のクロック信号ＳＣＫに同期してセンサ信号Ａを出力し、８個目のクロック信号ＳＣＫに同期してＬレベルデータを出力する。

一方、実施例の中央回路ＣＮＴは、データ取得用の８ビット長のシフトレジスタ６１と、データ出力用の８ビット長の出力レジスタ６２と、出力レベルを３状態に管理可能な８ビット長の出力バッファ６３と、を中心に構成されている。この実施例では、制御端子ＧがＬレベルに固定されているので、出力バッファ（Three State バッファ）６３は、常に動作可能（アクティブ状態）となっている。図示の通り、出力バッファ６３の８ビット出力（ＱＡ〜ＱＨ）は、ワンチップマイコン２１Ａの入力ポートＰｉ１に供給されている。

中央回路ＣＮＴにおける各シフトレジスタ６１は、クロック端子ＳＣＫと、リセット端子Ｒと、シリアル入力端子Ｄと、シリアル出力端子Ｑとを有して構成されている。そして、全てのクロック端子ＳＣＫには、主制御基板２１から伝送されるクロック信号ＳＣＫが、ＮＯＴゲートＧＴ２において論理反転された後、反転クロック信号ＳＣＫバーとして共通的に供給されている。また、全てのリセット端子Ｒは、主制御基板２１が出力するラッチ信号ＬＴが、ＮＯＴゲートＧＴ１において論理レベルを反転して、反転ラッチ信号ＬＴバーとして供給されるよう構成されている。そのため、反転ラッチ信号ＬＴバーがＬレベルに遷移すると、８個のシフトレジスタ６１のシリアル出力Ｑは一斉にＬレベルとなる。

また、８個のシフトレジスタ６１は、クロック端子ＳＣＫに供給される反転クロック信号ＳＣＫバーの立上りエッジ、つまり、クロック信号ＳＣＫの立下りエッジに同期して、次段のシフトレジスタ６０に各々転送されるよう構成されている。したがって、シフトレジスタ６１が、８個の反転クロック信号ＳＣＫバーを受けると、全てのシフトレジスタ６１の出力端子Ｑの値が更新されることになる。

一方、出力レジスタ６２は、ラッチクロック端子ＲＣＫと、データ入力端子Ｄと、データ出力端子Ｑとを有して構成されている。図示の通り、ラッチクロック端子ＲＣＫには、主制御部２１が出力する取得信号ＴＫが供給されている。また、出力レジスタ６２のデータ入力端子Ｄは、各々、シフトレジスタ６１のシリアル出力端子Ｑに接続されている。そして、ラッチクロック端子ＲＣＫに取得信号ＴＫを受けると、シフトレジスタ６１の８ビットデータが、出力レジスタ６２に転送されるよう構成されている。先に説明した通り、この実施例では、出力バッファ６３は、常にアクティブ状態であるので、転送された８ビットデータは、そのまま出力バッファ６３から出力されることになる。

本実施例では、端末回路ＴＥＲと、中央回路ＣＮＴとが上記の通りに動作するので、主制御部２１のＣＰＵは、ラッチ信号ＬＴと、クロック信号ＳＣＫと、取得信号ＴＫを、適宜に出力制御することで、防犯センサＳＥ０〜ＳＥｎのセンサ信号ＳＥｉを取得することができ、プログラム負担が極めて軽微である。しかも、遊技機の機種毎に防犯センサの個数が相違しても、その個数が８個以下であれば、遊技盤中継基板３１や中央回路ＣＮＴの回路構成を変える必要が無く、単純なプログラム変更だけで足りるという利点もある。

図５（ｂ）は、プログラム処理によるＣＰＵの動作を図示したものであり、ＣＰＵは、パラレル出力ポートＰｏを経由して、正論理のラッチ信号ＬＴを出力して、シフトレジスタ６０に最新のセンサ信号ＳＥｉを取得させた後、クロック信号ＳＣＫを８個出力することで、シフトレジスタ６０からシフトレジスタ６１に８ビット長のセンサ信号ＳＥｉをＨ→Ｇ→Ｆ→Ｅ→Ｄ→Ｃ→Ｂ→Ａの順番で転送させれば足りる。

すると、クロック信号ＳＣＫの立上りエッジで、端末回路ＴＥＲのシフトレジスタ６０が１ビットのデータを出力し、出力されたこの１ビットデータが、同じクロック信号ＳＣＫの立下りエッジ（反転クロック信号の立上りエッジ）で、中央回路ＣＮＴのシフトレジスタ６１に取得される。そして、８個目のクロック信号ＳＣＫを受けた後、中央回路ＣＮＴのシフトレジスタ６１には、上流側から下流側に向けて、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｅ，Ｇ，Ｈのセンサ信号ＳＥｉが保持されることになる。

しかる後、ＣＰＵが、パラレル出力ポートＰｏを経由して、正論理の取得信号ＴＫを出力すれば、シフトレジスタ６１の８ビットデータが出力レジスタ６２に転送され、そのまま出力バッファ６３から出力される。したがって、ＣＰＵは、取得信号ＴＫを出力した後、入力ポートＰｉ１を経由して、中央回路ＣＮＴから８ビット長のセンサ信号ＳＥｉを取得することができる。

続いて、以上の動作も含み、主制御部２１のワンチップマイコン２１ＡのＣＰＵによって実現される遊技動作を説明する。図６（ａ）は、主制御部２１の制御プログラムを示すフローチャートであり、所定時間毎に実行されるタイマ割り込み処理を示している。タイマ割込みが生じると、ＣＰＵのレジスタを保存することなく、直ちに電源監視処理が実行される（ＳＴ１０）。これは、タイマ割込み処理が起動されるタイミングが、ステップＳＴ２０の直後に固定されているためである。

電源監視処理（ＳＴ１０）では、電源基板２０から供給されている電源異常信号ＡＢＮのレベルを判定し、電断時には必要データをＲＡＭに記憶して電源が遮断されるのを待つ。電源監視処理（ＳＴ１０）が終わると、ウォッチドッグタイマＷＤＴにクリアパルスを出力すると共に、普通図柄処理（ＳＴ１６）における抽選動作で使用される当り用カウンタＲＧの値を更新する（ＳＴ１１）。なお、特別図柄処理（ＳＴ１７）における抽選動作で使用される大当り判定用の乱数値ＲＮＤについては、図４の乱数生成回路ＧＮＲで生成されるので、ステップＳＴ１１の処理で更新されることはない。

当り乱数更新処理（ＳＴ１１）が終わると、各遊技動作の時間を管理しているタイマについて、タイマ減算処理が行なわれる（ＳＴ１２）。ここで減算されるタイマは、主として、電動チューリップや大入賞口の開放時間やその他の遊技演出時間を管理するために使用される。

続いて、図柄始動口１５や大入賞口１６の入賞検出スイッチを含む各種スイッチ類のＯＮ／ＯＦＦ信号が入力され、ワーク領域にＯＮ／ＯＦＦ信号レベルや、その立上り状態が記憶される（ＳＴ１３）。

次に、エラー管理処理が行われる（ＳＴ１４）。エラー管理処理は、遊技球の補給が停止したり、遊技球が詰まっていないかなど、機器内部に異常が生じていないかの判定を含んでいる。また、電波センサＳＥ０や磁気センサＳＥｉなどの監視センサが異常反応していないかの異常監視処理（ＳＴ１４）も含んでいる。

図６（ｂ）は、エラー管理処理の要部である異常監視処理（ＳＴ１４）を示すフローチャートである。先ず、ＣＰＵは、ワンチップマイコン２１Ａの出力ポートＰｏからラッチ信号（パルス）ＬＴを出力した後（ＳＴ２１）、出力ポートＰｏからクロック信号ＳＣＫを８個出力する（ＳＴ２２）。次に、出力ポートＰｏから取得信号（パルス）ＴＫを出力する（ＳＴ２３）。図５（ｂ）に関して説明した通り、以上の処理によって防犯センサＳＥ０〜ＳＥｎの最新データが、端末回路ＴＥＲから中央回路ＣＮＴにシリアル伝送され、更に、中央回路ＣＮＴからパラレル出力される。

そこで、ＣＰＵは、次に、ワンチップマイコン２１Ａの入力ポートＰｉ１をＲＥＡＤアクセスして、防犯センサＳＥ０〜ＳＥｎの最新データを取得する（ＳＴ２４）。そして、異常判定を行い（ＳＴ２５）、異常時には必要な処理を実行する（ＳＴ２６）。このように、本実施例では、防犯センサからのデータ取得時に、シリアル伝送のためのソフトウェア処理は不要であり、３つの制御信号ＬＴ，ＳＣＫ，ＴＨについての単純なパラレル出力処理を実行すれば足りるので、ＣＰＵの負担が極めて簡易である。しかも、防犯センサＳＥ０〜ＳＥｎの最新データを各々取得できるので、異常発生箇所を一意に特定することもできる。

上記のような、エラー管理処理が終われば、次に、払出制御部２４から受けた賞球計数信号に基づく管理処理を実行した後（ＳＴ１５）、普通図柄処理を行う（ＳＴ１６）。普通図柄処理とは、電動チューリップなど、普通電動役物を作動させるか否かの判定を意味する。具体的には、ステップＳＴ１３のスイッチ入力結果によって遊技球がゲートを通過していると判定された場合に、乱数更新処理（ＳＴ１１）で更新された当り用カウンタＲＧを、当り当選値と対比して行われる。そして、対比結果が当選状態であれば当り中の動作モードに変更する。また、当り中となれば、電動チューリップなど、普通電動役物の作動に向けた処理を行う。

続いて、特別図柄処理を行う（ＳＴ１７）。特別図柄処理とは、大入賞口１６など特別電動役物を作動させるか否かの判定である。具体的には、入賞スイッチ信号ＳＧが立上ったと判定される場合には、乱数生成回路ＧＮＲの乱数レジスタに格納されている乱数値ＲＮＤに使用して大当り抽選処理を実行する。そして、図示省略しているが、抽選結果が当選状態であれば大当り中の動作モードに変更する。また、大当り中となれば、大入賞口など特別電動役物の作動に向けた処理を行う。

このような特別図柄処理（ＳＴ１７）の後、主制御部２１で管理するＬＥＤについて点灯動作を進行させると共に（ＳＴ１８）、電動チューリップや大入賞口などの開閉動作を実現するソレノイド駆動処理を実行した後（ＳＴ１９）、ＣＰＵを割込み許可状態ＥＩに戻してタイマ割込みを終える（ＳＴ２０）。

以上、図４の回路構成を前提に説明したが、端末回路ＴＥＲや中央回路ＣＮＴの回路構成は特に限定されない。図７は、端末回路ＴＥＲ（シリアル送信部）としても、中央回路ＣＮＴ（シリアル受信部）としても使用可能な伝送ドライバ５０の内部構成を例示する回路図である。すなわち、図示の伝送ドライバ５０は、送信モード又は受信モードで機能することで、シリアル送信部ＴＥＲ又はシリアル受信部ＣＮＴとなって、図４に示す端末回路ＴＥＲ又は中央回路ＣＮＴの動作を実現する。

なお、この伝送ドライバ５０は、クロック信号ＳＣＫを使用することなく、シリアル伝送を実現しており、調歩同期式又はクロック埋め込み方式で機能している。したがって、この伝送ドライバ５０によれば、端末回路ＴＥＲと中央回路ＣＮＴとの配線を極限的に抑制することができる。また、一対の伝送ドライバ５０によって、低電圧の差動信号ＬＶＤＳのシリアル伝送路を実現することができるので、極めて耐ノイズ性に優れた回路構成となる。

図７に示す通り、伝送ドライバ５０は、外部回路と１バイトデータ又は２バイトデータのデータ授受を実現する入出力回路５１と、ＰＳ変換（parallel to serial）又はＳＰ変換（serial to parallel）の動作を実行する直並列信号変換部５２と、内部回路の動作タイミングを規定する内部クロックを発生する発振部５３と、シングルエンド信号を差動信号に変換する信号形式変換部５４と、差動信号をシングルエンド信号に逆変換する信号形式逆変換部５５と、を有して構成されている。

また、伝送ドライバ５０は、１バイト長の入出力信号Ｄ−Ｄ７に関する入出力端子Ｄ０−Ｄ７と、一対の差動入出力信号ＩＯＰ，ＩＯＮに関する入出力端子ＩＯＰ，ＩＯＮと、モード制御信号ＴＸＥＮ，ＲＸＥＮを受ける制御信号入力端子ＴＸＥＮ，ＲＸＥＮと、動作制御信号ＣＴＬ０，ＣＴＬ１を受ける制御信号入力端子ＣＴＬ０，ＣＴＬ１と、リセット信号ＲＳＴＮを受ける入力端子ＲＳＴＮなどを有して構成されている。

ここで、入出力端子Ｄ０−Ｄ７は、伝送ドライバ５０が送信モードで機能している場合には、１バイト長の信号入力端子として機能し、受信モードで機能している場合には、１バイト長の信号出力端子として機能する。また、入出力端子ＩＯＰ，ＩＯＮは、伝送ドライバ５０が送信モードで機能している場合には、信号出力端子として機能し、受信モードで機能している場合には、信号入力端子として機能する。

図７に示す入出力回路５１は、伝送ドライバ５０が送信モードで機能しているか、受信モードで機能しているかに応じて、ラッチ機能を発揮する入力回路、又はセレクタ機能を発揮する出力回路として機能する。そこで、以下の説明では、入出力回路５１について、入力回路５１Ｔ（ラッチ回路５１Ｔ）、又は出力回路５１Ｒ（セレクタ回路５１Ｒ）と称することがある。また、直並列信号変換部５２については、シリアライザ５２Ｔ、又はデシリアライザ５２Ｒと称することがある。

図示の伝送ドライバ５０は、一対のモード制御信号ＴＸＥＮ，ＲＸＥＮで内部回路の動作が制御されて、送信部ＴＥＲ又は受信部ＣＮＴとして機能する。具体的には、ソフト設定又はハード設定に基づいて、モード制御信号ＴＸＥＮ＝Ｈ、モード制御信号ＲＸＥＮ＝Ｌに設定すれば、内部回路が送信モードで動作して、この伝送ドライバ５０が送信部ＴＥＲとなる。この送信モードでは、入力回路５１Ｔ（具体的にはラッチ回路５１Ｔ）が機能すると共に、シリアライザ５２Ｔと信号形式変換部５４が機能して、一対の出力信号端子ＩＯＰ，ＩＯＮから差動信号が出力される（図９（ａ）の送信部ＴＥＲ参照）。

一方、モード制御信号ＴＸＥＮ＝Ｌ、モード制御信号ＲＸＥＮ＝Ｈに設定すれば、内部回路が受信モードで動作し、この伝送ドライバ５０が受信部ＣＮＴとなる。この受信モードでは、信号形式逆変換部５５が機能することで、受信した差動信号がシングルエンド信号に変換され、また、デシリアライザ５２Ｒが機能してパラレル信号が復元される。また、この受信モードでは、出力回路５１Ｒ（具体的にはセレクタ回路５１Ｒ）が機能する（図９（ａ）の受信部ＣＮＴ参照）。

また、送信モードに設定された伝送ドライバ５０は、動作制御信号ＣＴＬ０，ＣＴＬ１に基づいて、１バイト長のシリアルデータを送信する１バイト伝送モードか、２バイトのシリアルデータを送信する２バイト伝送モードかを選択できるようになっている。具体的には、送信モードに設定された伝送ドライバ５０において、動作制御信号ＣＴＬ０，ＣＴＬ１を共にＬレベルに固定設定すると（図９（ａ）の送信部ＴＥＲ参照）、１バイト伝送モードとなる。そして、ラッチ回路５１Ｔとして機能する入力回路５１Ｔが取得した下位１バイトデータが、伝送ドライバ５０の内部サンプリングクロックに同期して、繰り返しシリアル出力される。このシリアル出力処理は、外部回路（防犯センサなど）の動作と同期することなく実行され、この実施例では、２０μＳ程度の反復周期で、１バイトデータが繰り返しシリアル出力される。

伝送ドライバ５０（送信部ＴＥＲ）が、１バイト伝送モードか又は２バイト伝送モードかで動作することに対応して、受信モードに設定された伝送ドライバ５０（受信部ＣＮＴ）も、動作制御信号ＣＴＬ０，ＣＴＬ１に基づいて、１バイト伝送モードか２バイト伝送モードかで動作するようになっている。具体的には、受信モードに設定された伝送ドライバ５０において、動作制御信号ＣＴＬ０＝Ｌ、動作制御信号ＣＴＬ１＝Ｈに固定設定すると（図９（ａ）の受信部ＣＮＴ参照）、１バイト伝送モードとなり、送信部ＴＥＲから繰り返しシリアル出力されるシリアルデータ（下位１バイトデータ）が、デシリアライザ５２Ｒによってパラレル変換される。そして、パラレル変換された下位１バイトデータは、出力回路５１Ｒから繰り返し出力される。なお、この動作を、より正確に説明すると、デシリアライザ５２Ｒは、シリアル伝送された下位１バイトデータを含んだ２バイトデータをパラレル変換するが、無意味な上位１バイトは、出力回路５１Ｒから出力されることがないという意味である。何れにしても、出力回路５１Ｒの出力動作は、受信部ＣＮＴの内部クロックに基づき実行される。

以上の動作説明を整理すると以下の通りである。すなわち、図７に示す伝送ドライバ５０は、モード制御信号ＴＸＥＮ，ＲＸＥＮに基づき、送信部ＴＥＲ又は受信部ＣＮＴとなり、また、送信部ＴＥＲ又は受信部ＣＮＴに設定された伝送ドライバ５０は、動作制御信号ＣＴＬ０，ＣＴＬ１に基づいて、１バイト伝送モード又は２バイト伝送モードで動作する。

但し、２バイト伝送モードは、やや簡易性に欠けるので、１バイト伝送モードを使用するのが本発明の趣旨に合致する。すなわち、防犯センサの個数が８個を超える場合には、図７の伝送ドライバ５０の使用は必ずしも好適ではない。そこで、防犯センサの個数を大きく増加させるためには、図７とは別の内部構成を有する伝送ドライバを使用するのが好適である。

図８は、そのような伝送ドライバ５０’を図示したものであり、この伝送ドライバ５０’も、送信モード又は受信モードで機能する。内部構成も伝送ドライバ５０に類似しており、伝送ドライバ５０’は、外部回路と２バイトデータのデータ授受が可能な入出力回路５１と、ＰＳ変換（parallel to serial）又はＳＰ変換（serial to parallel）の動作を実行する直並列信号変換部５２と、内部回路の動作タイミングを規定する内部クロックを発生する発振部５３と、シングルエンド信号を差動信号に変換する信号形式変換部５４と、差動信号をシングルエンド信号に逆変換する信号形式逆変換部５５と、を有して構成されている。

また、伝送ドライバ５０’は、入出力端子Ｄ０−Ｄ１５と、一対の差動入出力信号ＩＯＰ，ＩＯＮに関する入出力端子ＩＯＰ，ＩＯＮと、データ幅信号ＷＩＤやモード切替信号ＢＩＤ，ＤＩＲなどを受ける信号入力端子ＷＩＤ，ＢＩＤ，ＤＩＲと、リセット信号ＲＳＴＮを受ける入力端子ＲＳＴＮなどを有して構成されている。但し、モード制御信号ＴＸＥＮ，ＲＸＥＮや、動作制御信号ＣＴＬ０，ＣＴＬ１は存在しない。

そのため、この伝送ドライバ５０’では、モード切替信号ＤＩＲによって、送信モード（ＤＩＲ＝Ｌ）か、受信モード（ＤＩＲ＝Ｈ）かを規定するよう構成されている。また、１バイト伝送モード（ＷＩＤ＝Ｌ）で動作する伝送ドライバ５０’は、送信部ＴＥＲ及び受信部ＣＮＴとも、入出力端子Ｄ０−Ｄ７以外の所定の入力端子Ｄｘ，Ｄｙに供給される動作制御信号ＬＥＮ＿Ｕ，ＬＥＮ＿Ｌ，ＯＥＮ＿Ｕ，ＯＥＮ＿Ｌによって、ＣＴＬ０，ＣＴＬ１と同様のラッチ動作（入力ラッチ／出力ラッチ）を規定している。

図９（ａ）は、伝送ドライバ５０又は伝送ドライバ５０’の使用例であり、送信部ＴＥＲと受信部ＣＮＴを、低電圧の差動信号ＬＶＤＳ（low Voltage Differential Signaling）のシリアル伝送路で接続し、１バイト又は２バイトのセンサ信号を、繰り返しシリアル伝送する回路構成を示している。モード制御信号ＴＸＥＮ＝Ｈ、モード制御信号ＲＸＥＮ＝Ｌに設定された送信部ＴＥＲは、動作制御信号ＣＴＬ０，ＣＴＬ１＝Ｌに設定されていることで、防犯センサからのセンサ信号ＳＥｉを自らのタイミングで取得し、２０μＳ程度の反復周期で、繰り返しシリアル送信している。

なお、図９（ａ）は、正確には、伝送ドライバ５０を使用する場合の回路構成であり、伝送ドライバ５０’を使用して送信部ＴＥＲを構成する場合には、モード切替信号ＤＩＲが送信モード（ＤＩＲ＝Ｌ）に設定される。すると、伝送ドライバ５０’で構成された送信部ＴＥＲは、最大１６個の防犯センサからのセンサ信号ＳＥｉを、自らのタイミングで取得し、２０μＳ程度の反復周期で、２バイトシリアルデータを繰り返しシリアル送信する。

一方、モード制御信号ＴＸＥＮ＝Ｌ、モード制御信号ＲＸＥＮ＝Ｈに設定された伝送ドライバ５０で構成された受信部ＣＮＴは、動作制御信号ＣＴＬ０＝Ｌ，ＣＴＬ１＝Ｈに設定されていることで、送信部ＴＥＲからシリアル受信したセンサ信号ＳＥｉを、自らのタイミングで繰り返しワンチップマイコンの１バイト長のパラレル入力ポートに向けてパラレル出力する。

なお、伝送ドライバ５０’を使用して１バイトデータを取得する場合には、モード制御信号ＴＸＥＮ，ＲＸＥＮや、動作制御信号ＣＴＬ０，ＣＴＬ１に対応する制御信号ＤＩＲ，ＯＥＮ＿Ｕ，ＯＥＮ＿Ｌが適宜に設定される。一方、伝送ドライバ５０’を使用して２バイトシリアルデータをシリアル受信する場合には、モード切替信号ＤＩＲを受信モード（ＤＩＲ＝Ｈ）に設定すると共に、ワンチップマイコンのパラレル入力ポートが２バイト構成とする。

何れにしても、ＣＰＵは、適宜なタイミングでパラレル入力ポートをＲＥＡＤアクセスすることで、１バイト又は２バイトのパラレルデータを取得することができる。なお、この実施例では、送信部ＴＥＲは、防犯センサからのセンサ信号などの変化タイミングとは無関係に動作するので、ＣＰＵが取得するデータの正当性が、常に担保されるわけではないが、同一のデータが複数回、連続して取得できる場合には、そのデータが正当であると判定することができる。

次に、図９（ｂ）の構成では、伝送ドライバ５０を使用して、Ｎ個の送信部ＴＥＲと、Ｎ個の受信部ＣＮＴを接続しており、ＣＰＵは、動作制御信号ＣＴＬ１＝Ｈの状態で、動作制御信号ＣＴＬ０ｉを変化させることで、特定の受信部ＣＮＴｉからパラレルデータを取得することができる。すなわち、動作制御信号ＣＴＬ０１〜ＣＴＬ０ｎのうち、Ｌレベルの動作制御信号ＣＴＬ０ｉを受けた受信部ＣＮＴｉだけがパラレルデータを出力するので、ＣＰＵは、その１バイトデータを取得することができる。

何れにしても、図７や図８の伝送ドライバ５０，５０’を使用すれば、ＣＰＵは、必要なタイミングでパラレル入力処理を実行するだけ良いので、制御負担が究極的に軽減される。

以上、実施例について詳細に説明したが、具体的な回路構成や制御手順は何ら本発明を限定するものではなく、適宜に変更可能である。なお、本発明は、弾球遊技機や回胴遊技機だけでなく、その他の遊技機にも好適に適用される。また、上記の実施例では、主制御基板２１について説明したが、同一、又は類似の構成を、他の制御基板２２，２３，２４設けるのも好適である。

ＧＭ 遊技機
ＳＥ０〜ＳＥｎ センサ
ＳＥｉ センサ信号
ＴＥＲ 端末回路
ＣＮＴ 中央回路
ＬＴ 第１信号
ＳＴ２１ 第１手段
ＳＣＫ 第２信号
ＳＴ２２ 第２手段
ＴＫ 第３信号
ＳＴ２３ 第３手段
ＳＴ２４ 第４手段

Claims (10)

1. 所定のスイッチ信号に基づいて抽選処理を実行して遊技動作を統括的に制御する主制御手段と、主制御手段から受けた制御コマンドに基づいて、自らの制御動作を進行されるサブ制御手段と、を設けた遊技機であって、
   遊技機の適所に配置された各種のセンサからのセンサ信号を受けて、これをシリアル信号に変換して出力可能な端末回路と、端末回路とシリアル回線で接続された中央回路とを設け、
   端末回路が最新のセンサ信号を取得するよう機能する第１手段と、
   端末回路が最新のセンサ信号を取得した後、端末回路と中央回路との間でシリアル伝送処理を実行するよう機能する第２手段と、
   シリアル伝送処理が完了した後、シリアル伝送されたセンサ信号を、中央回路がパラレル出力するよう機能する第３手段と、
   パラレル出力されたセンサ信号を主制御手段が取得するよう機能する第４手段と、を有して主制御手段が構成されていることを特徴とする遊技機。
2. 第１手段は、プログラム処理に基づいて、端末回路に対して第１信号を供給することで実現され、
   第３手段は、プログラム処理に基づいて、中央回路に対して第３信号を供給することで実現される請求項１に記載の遊技機。
3. 第２手段は、プログラム処理に基づいて、端末回路及び中央回路に対して所定個数の第２信号を供給することで実現される請求項１又は２に記載の遊技機。
4. シリアル伝送処理は、クロック同期方式で実現される請求項１〜３の何れかに記載の遊技機。
5. 前記端末回路は、抽選処理を実行するコンピュータ素子を搭載する回路基板とは別の回路基板に配置される請求項１〜４の何れかに記載の遊技機。
6. 前記中央回路は、抽選処理を実行するコンピュータ素子を搭載する回路基板に配置される請求項１〜５の何れかに記載の遊技機。
7. 前記コンピュータ素子には、調歩同期方式で機能するシリアルポートが内蔵されている請求項６に記載の遊技機。
8. 第１手段は、端末回路の内部回路の動作に基づいて実現され、
   第３手段は、中央回路の内部回路の動作に基づいて実現される請求項１に記載の遊技機。
9. 第２手段は、端末回路及び中央回路の内部回路の動作に基づいて実現される請求項１又は８に記載の遊技機。
10. 前記シリアル伝送処理は、クロック信号線を用いることなく実現される請求項１、８、９の何れかに記載の遊技機。

Images