JP2015531191A - 被試験デバイス（ｄｕｔ）によって送信された無線周波数（ｒｆ）データ信号、及び試験システムによって受信された無線周波数（ｒｆ）データ信号を比較することを容易にするためのシステム及び方法 - Google Patents

Abstract

被試験デバイス（ＤＵＴ）によって送信され、試験システムによって受信された無線周波数（ＲＦ）データ信号を比較することを容易にするためのシステム及び方法。ＤＵＴから受信されたＲＦデータ信号は、ＤＵＴ動作と１つ以上の適用可能な信号標準との適合性を示す分析データを提供するために分析される。ＲＦデータ信号はまた、信号試験サブシステムの状態に対応した状態機械データと共に記憶され得る関連する変換データに変換される。この状態機械データは次に、必要に応じて、新しい試験プログラム及び手順のデバッグ工程などのオフライン作業のために、分析データ及び変換データと共に処理されてもよい。

Description

本発明は、ワイヤレス無線周波数（ＲＦ）データ信号送信機を試験すること、特に、被試験デバイス（ＤＵＴ）によって送信され、試験システムによって受信されたＲＦデータ信号の比較を容易にすることに関する。

多くの通信デバイスは、接続及び通信の両方の目的のためにワイヤレス技術を使用する。ワイヤレスデバイスは、電磁波を送受信するころから、さらに２つ以上のワイヤレスデバイスは、信号周波数及びパワースペクトル密度によって、互いの動作に干渉する可能性があるころから、これらのデバイス及びワイヤレス技術は、様々なワイヤレス技術標準仕様に適合する（subscribe）。

このようなデバイスの設計において、技術者は、このようなデバイスが、それぞれに含まれるワイヤレス技術規定標準ベース仕様に確実に合致する又は上回るよう細心の注意を払う。更に、一度これらのデバイスが大量生産された場合、これらは、含まれるワイヤレス技術標準ベース仕様を順守するためにも、製造欠陥が動作ミスを引き起こさないことを確実にするように試験される。

このような製造試験の一部として、最新のワイヤレスデバイス試験システムは、被試験デバイス（ＤＵＴ）から受信された信号を分析するためのサブシステム（例えば、ＤＵＴから受信された信号を分析するベクトル信号分析器（ＶＳＡ）などのサブシステム、及びＤＵＴによって受信される信号を生成するためのベクトル信号発生器（ＶＳＧ）などのサブシステム）を採用している。ＶＳＡによって実行される分析、及びＶＳＧによって生成される信号は通常、それぞれが、異なる周波数範囲、帯域、及び変調特性を有する多様なワイヤレス技術標準を試験するために使用されることが可能になるようにプログラム可能である。

今日のワイヤレスデバイスは一般的に、数種のワイヤレス信号技術に従って動作するように設計された回路を含む（ＷｉＦｉ（例えば８０２．１１ｘ）、ブルートゥース、セルラー無線アクセス技術（例えば、ＬＴＥ）など）。加えて、このようなデバイス内にますます多くのワイヤレス信号技術が組み込まれるにつれて、試験時間及びコストが増加するのを抑えるために、今日のワイヤレス信号試験システムの一部は、２つ以上のワイヤレス信号技術標準によって規定された物理的特性を有する、より長い信号シーケンスを捕捉し、分析するように設計されている。

複数の技術特性のより長いシーケンスを試験することにおいて、試験システムを制御する試験プログラム（例えばＶＳＡ、ＶＳＧ及び他のサブシステムを制御することにより）は、より長く、かつより複雑になり、試験プログラムデバッグプロセスも同様に長くなり複雑になる。大抵の場合、デバッグプログラムは、新しいデバッグプロセスのプログラムの問題を理解し解決するために、様々な制御信号とパワー−時間表示を観察する多チャンネルオシロスコープなどの外付け機器を、試験システム及び関連する他の試験機器に取り付けることを必要とする。

本発明による、被試験デバイス（ＤＵＴ）によって送信され、試験システムによって受信される無線周波数（ＲＦ）データ信号の比較を容易に行うためのシステム及び方法が提供される。ＤＵＴから受信されたＲＦデータ信号が、ＤＵＴ動作と１つ以上の適用可能な信号標準との適合性を示す分析データを提供するために分析される。ＲＦデータ信号はまた、信号試験サブシステムの状態に対応した状態機械データと共に記憶され得る、関連する変換データに変換される。この状態機械データは次に、必要に応じて、新しい試験プログラム及び手順のデバッグ工程などのオフライン作業のために、分析データ及び変換データと共に処理されてもよい。

本発明の一実施形態に従って、被試験デバイス（ＤＵＴ）によって送信され、試験システムによって受信される無線周波数（ＲＦ）データ信号の比較を容易に行うための試験システムは、
ＤＵＴへの少なくとも１つのＲＦ送信データ信号、及びＤＵＴからの少なくとも１つのＲＦ受信データ信号を経路指定するための信号経路指定回路と、
前記信号経路指定回路に連結され、前記少なくとも１つのＲＦ送信データ信号及び複数のシステムデータの一部分を提供することにより、複数の制御信号及び複数の送信データの一部に応答する、データ信号源回路と、
前記信号経路指定回路に連結され、前記少なくとも１つのＲＦ送信データ信号を処理することにより、及び複数の信号分析データ及び複数のシステムデータの別の部分を提供することにより、前記複数の制御信号の別の部分に応答する、データ信号分析回路と、
前記信号経路指定回路に連結され、関連する複数の受信変換データを提供することにより、前記少なくとも１つのＲＦ受信データ信号に応答する、信号変換回路と、
前記データ信号源回路と前記データ信号分析回路とに連結され、かつ複数の状態機械データを提供することにより、複数のシステムデータに応答する、状態機械と、を含む。

本発明の別の実施形態に従って、被試験デバイス（ＤＵＴ）によって送信され、試験システムによって受信される無線周波数（ＲＦ）データ信号の比較を容易にするための方法は、
ＤＵＴへの少なくとも１つのＲＦ送信データ信号、及びＤＵＴからの少なくとも１つのＲＦ受信データ信号を経路指定するための工程と、
複数の制御信号及び複数の送信データの一部分を受信し、これらに応答して、前記少なくとも１つのＲＦ送信データ信号及び複数のシステムデータの一部分を提供する工程と、
前記複数の制御信号の別の部分を受信して、これに応答して、前記少なくとも１つのＲＦ受信データ信号を処理し、複数の信号分析データ及び複数のシステムデータの別の部分を提供する工程と、
関連する複数の受信変換データを提供するために、前記少なくとも１つのＲＦ受信データ信号を変換する工程と、
複数の状態機械データを提供するために、前記複数のシステムデータを状態機械によって処理する工程と、を含む。

図１は、ワイヤレス信号被試験デバイス（ＤＵＴ）を試験するための従来の試験環境のブロック図である。 図２は、図１の試験環境のＤＵＴからの意図された送信信号及び実際の送信信号を示す。 図３は、ＤＵＴから信号を直接捕捉するための追加の外付けの市販の試験設備を伴った、ワイヤレス信号ＤＵＴを試験するための従来の試験環境の機能ブロック図である。 図４は、ＤＵＴからの意図された送信信号及び実際の送信信号と、図３の試験環境におけるテスタ内の対応する捕捉制御信号を示す。 図５は、本発明の代表的な実施形態に従った試験システムを使用し、及び１つ以上の試験方法をサポートする、ワイヤレス信号試験環境の機能ブロック図である。 図６は、本発明の更なる代表的な実施形態に従った、１つ以上の試験方法をサポートする試験システムを備える、図５の試験環境の機能ブロック図である。 図７は、本発明の更なる代表的な実施形態に従った、試験システムを使用し、１つ以上の試験方法をサポートする、試験環境の機能ブロック図である。

以下は、添付図面を参照してなされた本発明の詳細な説明である。そのような説明は、例示的なものであって、本発明の範囲に関して限定するものではない。そのような実施形態は、主題となる発明を当業者が実施することを可能にするために、十分詳細に説明されるものであり、主題となる発明の思想又は範囲から逸脱することなく、何らかの変型を使用して、他の実施形態を実施することができる点が理解されるであろう。

本発明の開示を通じて、内容から反対であるという明確な指示がなければ、説明するような個々の回路要素は、数において単数の場合もあれば複数の場合もあることが理解されるであろう。例えば「回路（circuit）」及び「回路構成（circuitry）」という用語は、説明される機能を提供するために能動的及び／又は受動的であり、かつ互いに接続されるか又は他の方法で結合されている単一の構成要素又は複数の構成要素のいずれかを含み得る。更には、「信号」という用語は、１つ以上の電流、１つ以上の電圧、又はデータ信号を指す場合がある。図面内では、同様又は関連する要素は、同様又は関連する英字、数字、若しくは英数字の指示符号を有する。更には、本発明は、個別の電子回路機構（好ましくは、１つ以上の集積回路チップの形態）を使用する実装に関連して論じられているが、そのような回路機構のいかなる部分の機能も、処理される信号周波数又はデータ転送速度に応じて、適切にプログラムされた１つ以上のプロセッサを使用して、代替的に実装することができる。更に、図が様々な実施形態の機能ブロックの略図を例示する範囲において、機能ブロックはハードウェア回路間の境界を必ずしも示さない。したがって、例えば１つ以上の機能ブロック（例えばプロセッサ、メモリ等）は、単一片のハードウェア（例えば汎用の信号プロセッサ、ランダムアクセスメモリ、ハードディスクドライブ等）で実施され得る。同様に、記載される任意のプログラムはスタンドアローンプログラムであってもよく、オペレーティング・システムにサブルーチンとして組み込まれてもよく、インストールされたソフトウェアパッケージ等における機能であってもよい。

以下でより詳しく説明するように、試験システムの内部に、更なるサブシステムを追加し使用するためのシステム及び方法が導入され、これは実質的にいずれかの及び全ての試験プログラム（特に複数の技術の長い信号シーケンスを含むもの）もデバッグするプログラムをサポートする。したがって、高価な外付け試験付属物の必要性を排除することにより、かつ外付け試験付属物を使用する場合には達成不可能な精度をもたらしてプログラムのデバッグ時間を潜在的に短縮することにより、全体的な費用が削減される。更に、これにより、ＤＵＴ及び試験システムが別個に制御されることにより、高度に協調しているように見えるシーケンスの結合がより弱い、という意味においてＤＵＴと試験システムとの間で何が起きているのかを、可視化することができる。ＤＵＴ及びテスタ内で起きていることを展望することにより、より完全なデバッグ工程のイメージを提供する。また、これは、試験時間という不利益を被らずに達成できる。通常の動作中において、試験プログラムの継続的な実行と平行して、単純に記録を取るということである。エラーが発生した場合、何が起こったかを診断するために信号及び制御捕捉信号データが利用され得る。

図１に示されているように、従来の試験環境は、ワイヤレス信号ＤＵＴ １０を試験するための試験システム１００、すなわちテスタを含む。ＤＵＴ １０は、他のサブシステムのうち特に、ＲＦ送信機１２と、ファームウェアルーティン、ソフトウェアコマンド又はハードワイヤードの回路構造のうちの１つ以上によって開始される既定の信号シーケンスのセット１４と、を含む（これらの様々な形態は当業者に既知である）。ＤＵＴ １０は、テスタ１００によって受信されるように、信号通信媒体１４（典型的には試験目的のハードワイヤードの信号経路であるが、必要に応じてワイヤレスの信号接続の場合もある）を介して試験信号シーケンス１３ｔを送信する。

テスタ１００は、他のサブシステムのうち特に、信号経路指定回路１１２（下記により詳細に説明）、信号分析回路１１４（例えば、ＶＳＡ）、試験信号発生回路１１６（例えばＶＳＧ）、データ記憶回路１１８（例えば、テスタ１００の内部にローカルで存在する、又はネットワークを介して遠隔的に操作可能であるメモリ回路）及び制御回路１２０（例えば、マイクロプロセッサベース、又はマイクロコントローラベース）を含む。制御回路１２０は、データ１２１ａ、１２１ｇの制御信号をＶＳＡ １１４及びＶＳＧ １１６と交換し、必要に応じて制御信号１２１ｓを信号経路指定回路１１２に提供する。制御回路１２０はまた、制御信号及びデータ１２１ｃを、パソコン形態の外付けコントーラ（図示せず）などの外付け回路と、交換する。

信号経路指定回路１１２は、必要に応じて制御信号１２１ｓに従って、２つの基本機能を実行する：ＤＵＴ送信信号１３ｔをＶＳＡ １１４への入力信号１１５として経路指定すること、及びＶＳＧ出力信号１１７をＤＵＴ受信信号としてＤＵＴに経路指定すること。経路指定回路１１２は、信号経路１２２がテスタ１００の受信及び送信モード（並びにＤＵＴの送信及び受信モードそれぞれ）の間で切り替わる、単極１２４、双投１２６ａ、１２６ｇスイッチなどのスイッチであってもよい。あるいは、信号経路指定回路１１２は、他の既知の方法（例えば、ディプレクサー）で実装されてもよい。

図１に図示されるように、規定信号シーケンス１４に従って、ＤＵＴ送信機１２は、例えば、中間のシーケンスが著しく低減された信号レベルすなわち電力を有する、３つのサブシーケンスを有する信号１３ｔを送信する。ＶＳＡ １１４への入力信号１１５として経路指定された信号１３ｔは、捕捉信号１１９ａａとなり、メモリ１１８内に記憶するためのデジタル信号１１９ａとして、ＶＳＡ １１４でサンプリングされ、提供される。図１に図示されるように、捕捉信号１１９ａａは、著しく低減された信号電力を有する中間シーケンスを欠いている。

図２に示されているように、ここで、より良好に可視化されている。上段の信号波形図に図示されるように、意図されたＤＵＴ送信信号１３ｉは、増加した信号電力を有する中間シーケンスを含もうとするものであった。結果として、全ての３つの信号サブシーケンスＡ、Ｂ、Ｃは、ＶＳＡ １１４のトリガーレベルを超えるのに十分な信号電力を有するはずであり、これにより全ての信号サブシーケンスＡ、Ｂ、Ｃが確実に捕捉されるはずだった。

しかしながら、下段の信号図に図示されるように、実際のＤＵＴ送信信号１３ｔは、トリガーレベルを超えるのに不十分である、著しく低減された信号電力を有する中間シーケンスＢを間違って含んでいたので、これによりＶＳＡ １１４によって捕捉試験信号１１９ａａの一部分として捕捉されなかった。したがって、捕捉データ信号１１９ａａのその後の分析は、第２サブシーケンスが、実際は第３サブシーケンスＣに対応しているのに、意図された第２サブシーケンスＢに対応して捕捉されたと間違って結論付けられる。その結果、試験プログラムは、間違った分析になり、実際の受信信号１３ｔに関連する任意の他のデータ記述又は何らかの方法なしでは、間違った分析の検出及び／又は修正は困難になり、試験プロブラムのデバッグは、遥かに多くの時間を必要とすることになる。

図３に示されているように、実際のＤＵＴ信号１３ｔについての情報を捕捉するための試みに使用されてきた１つの取り組みには、実際のＤＵＴ信号１３ｔに対応する信号データ１３３をサンプリングして記憶するオシロスコープトリガなどの外付けトリガ機器１３２の使用が含まれる。高解像度データは必要ではなく、低解像度信号データ１３３で十分であり、少ないメモリ１３４を使用して記憶することができる。実際のＤＵＴ信号１３ｔに対応したパワー−時間（ＰＶＴ）データエンベロープ１３３は記憶され、後に、例えば、試験プログラムのトラブルシューティング及びデバッグの一部として、他の特性の中で特に、信号のピーク及び谷のタイミングに関して比較され得る。

図４に示されているように、前述と同じように、意図されたＤＵＴ信号１３ｉは、より高い信号電力を有する中間シーケンスを備えたサブシーケンスを含む。しかしながら、実際の信号１３ｔは、誤った、より低い信号電力を有する中間サブシーケンスのサブシーケンスを含む。結果として、意図されたＤＵＴ信号１３ｉと関連する捕捉制御信号の信号プロファイルは、ＤＵＴ信号１３ｔに関してＶＳＡ １１４内で生成された捕捉制御信号の信号プロファイルと異なる。捕捉制御信号パルス対時間における相違などの、捕捉制御信号プロファイルにおけるこのような相違は、考えられるプログラムエラーの原因に対する洞察をもたらす。しかしながら、ＶＳＡ １１４によって生成された捕捉制御信号は、外付け計測機器１３２にアクセス不可能であるしたがって、ＶＳＡ １１４及び外付け計測機器１３２によって生成された捕捉制御信号を収集し、比較し、及び／又は関連付けるために、１つ以上の追加の外付けサブシステムが必要になる。

本発明の代表的な実施形態に従った図５に示されているように、テスタ２００は、実際のＤＵＴ信号１３ｔに関連する信号データを捕捉するためのサブシステム２０２を更に含む。また、信号経路指定回路１１２ａは、実際のＤＵＴ信号１３ｔに対応する信号２０３を提供する追加の能力を有する。例えば、単極双投スイッチが実装される場合、極１２４ａは、ＶＳＡ入力信号１１５及び転送入力信号２０３の両方が、実際のＤＵＴ信号１３ｔに対応するように、電力分配器を含んでもよい。

サブシステム２０２は、実質的に図示されるように相互接続された、電力検波器２０４、アナログ−デジタル変換（ＡＤＣ）回路２０６、デジタルデータ記憶回路２０８（例えば、メモリ回路）及び状態機械２２０を含む。電力検波器２０４は、入力信号２０３の信号電力エンベロープを検波する。検波されたパワーエンベロープ信号２０５は、ＡＤＣ回路２０６によってデジタル信号２０７に変換される。デジタルデータ２０７は、状態機械２２０からの制御信号２２１ｓの１つ以上に従って、メモリ２０８内に記憶される。状態機械２２０はまた、ＶＳＡ及びＶＳＧ制御信号及びデータ１２１ａ、１２１ｇ、並びにＶＳＡ １１４及びＶＳＧ １１６のサブシステムの状態に関する情報を提供する制御信号及び／又はデータ信号２２１ａ、２２１ｇを受信する。このようなサブシステム制御情報及びデータはまた、状態機械制御信号２２１ｓに従って、メモリ２０８内に記憶されてもよい。結果として、例えば、入力ＤＵＴ信号２０３の信号電力エンベロープ２０９ａ及び捕捉制御信号２０９ｂを示す、１つ以上の状態機械データ信号２０９が提供され得る。

これは、有利なことに、信号サブシーケンスＡ、Ｂ、Ｃ（図２及び４）のＰＶＴ記録の捕捉及びその後のこれへのアクセスと、入力されるＤＵＴ信号２０３の捕捉と関連する状態機械データ（例えば、捕捉制御信号データ）を提供する。電力検波器２０４は、信号のパワーエンベロープを計測するので、より少ないデータビットを必要とし、及びより低いサンプリングレートを使用でき、これにより、必要とされる捕捉メモリ量を最小限にすることができる。システム状態機械２２０は、捕捉及びメモリ２０８内への記憶の制御における、内部タイミングを反映する。結果として、別の方法では外付け機器（図３）がアクセスできない内部タイミングが、内部タイミングマーカに対する捕捉されたＰＶＴデータの相互参照、比較、及び／又は相関付けをするために使用され得る。例えば、メモリ２０８内にデータ２０７を書き込む間の状態機械の状態２０９ｂは、ＰＶＴエンベロープデータ２０９ａと共にメモリ２０８内に記憶されてもよい。これにより、新しい又は修正された試験プログラムをデバッグする際に使用される、よりデータ量の多いトラブルシューティング情報のセットがもたらされる。

本発明の更なる代表的な実施形態に従った図６に示されているように、このようなテスタ２００はまた、ＤＵＴ １０の受信信号試験の実行中（すなわち、ＶＳＧ １１６が、ＤＵＴ １０へと経路指定される試験信号１１７をＤＵＴ １０の受信信号１３ｒとして試験信号パス１４を経由して提供するとき）、トラブルシューティング及びデバッグ試験プログラムに使用され得る。この試験の場合、電力検波器２０４及びＡＤＣ回路機構２０６は必要であっても、又は必要でなくてもよい。しかしながら、状態機械回路機構２２０は、メモリ２０８内に記憶するための状態データ２０９ａ、２０９ｂを提供し続けてもよい。データ２０９はその後、トラブルシューティング又は試験プログラムのデバッグのために必要であるときに、アクセスされてもよい。

更に、周波数分割双方向（ＦＤＤ）信号が使用されるＤＵＴの試験の場合、ＶＳＡ １１４及びＶＳＧ １１６両方がアクティブとなることができ、ＶＳＡ入力信号１１５はＶＳＡ １１４によって受信及び処理され、一方でＶＳＧ １１６は出力信号１１７を提供する。本発明の代表的な実施形態に従った試験システム及び方法により、ＶＳＡ １１４によって受信されたデータパケット検査が可能になる（例えば、間違った同期イベントの特定など）。

本発明の代表的な実施形態に従った図７に示されているように、試験システム３００は、複数のＤＵＴ １０ａ、１０ｂ、１０ｃ、１０ｄの試験をサポートするように実装されてもよい。（この図示例は、４つのＤＵＴに対する試験環境を含んでいるが、当業者に容易に理解されるように、この実装はより少ない又はより多い数のＤＵＴの試験をサポートするために、規模を縮小しても又は拡大してもよい。）この代表的な実施形態では、テスタ３００は、対応する数の経路指定回路１２ａａ、１２ａｂ、１２ａｃ、１２ａｄ、電力検波器２０４ａ、２０４ｂ、２０４ｃ、２０４ｄ、ＡＤＣ回路２０６ａ、２０６ｂ、２０６ｃ、２０６ｄ、メモリ要素２０８ａ、２０８ｂ、２０８ｃ、２０８ｄを含む（しかしながら容易に理解できるように、単一のメモリ要素もまた、変換されたデータ２０７ａ、２９７ｂ、２０７ｃ、２０７ｄを記憶する十分なメモリを提供するために使用されてもよい）。テスタ３００はまた、マルチプレクサ３０２及び信号スプリッタ３０４を含む。

ＤＵＴトランシーバ１２ａ、１２ｂ、１２ｃ、１２ｄからのＤＵＴ信号１３ｔａ、１３ｔｂ、１３ｔｃ、１３ｔｄは、信号経路指定回路１１２ａａ、１１２ａｂ、１１２ａｃ、１１２ａｄによって、マルチプレクサ３０２へと経路指定され、マルチプレクサ３０２は、コントローラ１２０からの１つ以上の制御信号１２１ｍに従って、例えば、連続的な時間間隔ｔ１、ｔ２、ｔ３、ｔ４の間に、その入力信号１１５ａ、１１５ｂ、１１５ｃ、１１５ｄのうちの１つ（ＶＳＡ １１４へと提供される符号１１５となる）を選択する。図示されるように、状態機械サブシステム２０２（図５）は、試験されるＤＵＴ １０の数に従って複製可能である。これにより、上述のように、逸らされたＤＵＴ信号２０３ａ、２０３ｂ、２０３ｃ、２０３ｄそれぞれのＰＶＴエンベロープデータをサンプリングし、記憶することが可能になる。

この例において、第３ ＤＵＴ １０ｃは間違った信号１３ｔｃを提供しており、これは、残りのＤＵＴ信号１３ｔａ、１３ｔｂ、１３ｔｄとは異なり、意図された著しく増大された信号振幅とは反対に、著しく低減された信号振幅の信号シーケンスを含む（例えば、図２及び４に示されたサブシーケンスＢに対応する）。信号１３ｔｃは、例えば、時間間隔ｔ３中に、マルチプレクサ３０２によってＶＳＡ １１４へと経路指定される。これは、上記と同様に、不完全な信号シーケンス１１９ａａ３の捕捉及び記憶を生じる。一方で、第３ ＤＵＴ １０ｃと関連する状態機械サブシステムは、試験プログラムの問題の判定における分析のために、メモリ２０８ｃから呼び出すことができるデータ２０９ｃとして利用可能となる、ＰＶＴデータ２０９ｃａと制御信号２０９ｃｂとを生成する。

あるいは、ＤＵＴ受信システム試験のために、ＶＳＧ出力信号１１７は、スプリッタ３０４及び経路指定回路１１２ａａ、１１２ａｂ、１１２ａｃ、１１２ａｄによって、ＤＵＴ １０ａ、１０ｂ、１０ｃ、１０ｄに分配される。上記のように、ＶＳＡ １２１ａ及びＶＳＧ １２１ｇ制御信号及び他のＶＳＡ及びＶＳＧ状態データ２２１ａ、２２１ｇは、ＶＳＧ １１６からの信号生成と内部システム制御状態とを関連付けるその後の使用のために、状態機械２２０で捕捉され、及びメモリ２０８ａ、２０８ｂ、２０８ｃ、２０８ｄ内に記憶される（２２１ｓ）。

この実現例３００により、１つのＤＵＴ信号は、所定の時間間隔の間、ＶＳＡ １１４によってモニターされることが更に理解される。しかしながら、有利なことに、全てのＤＵＴ信号は依然として、その後のプログラムデバッグにおける分析及び使用のために、それぞれのＰＶＴエンベロープを状態機械情報と共にサンプリング及び記憶させることにより、モニターリングすることができる。

本発明の範囲及び思想から逸脱することなく、本発明の動作の構造及び方法における様々な他の修正並びに代替が、当業者には明らかとなるであろう。本発明は、特定の好ましい実施形態に関連して説明されているが、特許請求の範囲に記載される本発明は、このような特定的な実施形態に不当に限定されるべきではないことを理解すべきである。以下の「特許請求の範囲」が本発明の範囲を規定し、かつこれらの請求項及びその均等物の範囲内の構造及び方法がそれによって包含されることを意図している。

Claims (20)

1. 被試験デバイス（ＤＵＴ）によって送信され、試験システムによって受信された無線周波数（ＲＦ）データ信号の比較を容易にするための前記試験システムを含む装置であって、
   ＤＵＴへの少なくとも１つのＲＦ送信データ信号、及びＤＵＴからの少なくとも１つのＲＦ受信データ信号を経路指定するための信号経路指定回路と、
   前記信号経路指定回路に連結され、前記少なくとも１つのＲＦ送信データ信号及び複数のシステムデータの一部分を提供することにより、複数の制御信号及び複数の送信データの一部に応答する、データ信号源回路と、
   前記信号経路指定回路に連結され、前記少なくとも１つのＲＦ送信データ信号を処理することにより、及び複数の信号分析データ及び前記複数のシステムデータの別の部分を提供することにより、前記複数の制御信号の別の部分に応答する、データ信号分析回路と、
   前記信号経路指定回路に連結され、関連する複数の受信変換データを提供することにより、少なくとも１つのＲＦ受信データ信号に応答する、信号変換回路と、
   前記データ信号源回路と前記データ信号分析回路とに連結され、複数の状態機械データを提供することにより、前記複数のシステムデータに応答する、状態機械と、を含む、装置。
2. 前記信号経路指定回路は、信号多重化回路、信号分割回路、スイッチング回路及び電力分配回路のうちの少なくとも１つを含む、請求項１に記載の装置。
3. 前記データ信号源回路は、ベクトル信号発生器（ＶＳＧ）を含む、請求項１に記載の装置。
4. 前記データ信号分析回路は、ベクトル信号分析器（ＶＳＡ）を含む、請求項１に記載の装置。
5. 前記信号変換回路が、
   検波された電力信号を提供することにより、前記少なくとも１つのＲＦ受信データ信号に応答する電力検波回路と、
   前記電力検波回路に連結され、前記複数の受信変換データを提供することにより、前記検波された電力信号に応答する、アナログ−デジタル変換（ＡＤＣ）回路と、を含む、請求項１に記載の装置。
6. 前記状態機械は、論理回路を含む、請求項１に記載の装置。
7. 前記複数の受信変換データ及び前記複数の状態機械データを記憶するための、前記信号変換回路及び前記状態機械に連結された、データ記憶回路を更に含む、請求項１に記載の装置。
8. 前記データ記憶回路は、ローカルメモリ回路を含む、請求項７に記載の装置。
9. 前記複数の制御信号を提供するために、前記データ信号源回路及び前記データ信号分析回路に連結された制御回路を更に含む、請求項１に記載の装置。
10. 前記信号変換回路は、関連する複数の送信変換データを提供することにより、前記少なくとも１つのＲＦ送信データ信号に更に応答する、請求項１に記載の装置。
11. 前記複数の受信変換データ、前記複数の送信変換データ、及び前記複数の状態機械データを記憶するための、前記信号変換回路及び前記状態機械に連結された、データ記憶回路を更に含む、請求項１０に記載の装置。
12. 被試験デバイス（ＤＵＴ）によって送信され、試験システムによって受信された無線周波数（ＲＦ）データ信号を比較することを容易にするための方法であって、
    ＤＵＴへの少なくとも１つのＲＦ送信データ信号、及びＤＵＴからの少なくとも１つのＲＦ受信データ信号を経路指定するための工程と、
    複数の制御信号及び複数の送信データの一部分を受信し、これらに応答して、前記少なくとも１つのＲＦ送信データ信号及び複数のシステムデータの一部分を提供する工程と、
    前記複数の制御信号の別の部分を受信して、これに応答して、前記少なくとも１つのＲＦ受信データ信号を処理し、複数の信号分析データ及び前記複数のシステムデータの別の部分を提供する工程と、
    関連する複数の受信変換データを提供するために、前記少なくとも１つのＲＦ受信データ信号を変換する工程と、
    複数の状態機械データを提供するために、前記複数のシステムデータを状態機械によって処理する工程と、を含む、方法。
13. 前記経路指定する工程は、信号を多重化する工程、信号を分割する工程、信号をスイッチングする工程、及び電力を分配する工程のうちの少なくとも１つを含む、請求項１２に記載の方法。
14. 前記変換する工程は、
    検波された電力信号を提供するために、前記ＲＦ受信データ信号の少なくとも１つの電力プロファイルを検波する工程と、
    前記複数の受信変換データを提供するために、前記検波された電力信号のアナログ−デジタル変換を実行する工程と、を含む、請求項１２に記載の方法。
15. 前記複数のシステムデータを状態機械によって処理する工程は、前記複数のシステムデータを論理回路で処理する工程を含む、請求項１２に記載の方法。
16. 前記複数の受信変換データ及び前記複数の状態機械データを記憶する工程を更に含む、請求項１２に記載の方法。
17. 前記記憶する工程は、前記複数の受信変換データ及び前記複数の状態機械データをローカルに記憶する工程を含む、請求項１６に記載の方法。
18. 前記複数の制御信号を提供する工程を更に含む、請求項１２に記載の方法。
19. 関連する複数の送信変換データを提供するために、前記少なくとも１つのＲＦ送信データ信号を変換する工程を更に含む、請求項１２に記載の方法。
20. 前記複数の受信変換データ、前記複数の送信変換データ及び前記複数の状態機械データを記憶する工程を更に含む、請求項１９に記載の方法。

Images