JP3017955B2 - 無線機試験装置及び方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は無線機試験装置及
び方法に係り、特に、複数種類の通信システムについて
の試験・計測に適した無線機試験装置及び方法に関する
ものである。

【０００２】

【従来の技術】近年、携帯電話といった移動体通信シス
テム等のデジタル通信システムの開発・運用が盛んにな
ってきている。

【０００３】そして、これらの通信システムには、ＰＤ
Ｃ，ＰＨＳ，ＧＳＭ，ＣＴ−２等種々の方式による規格
が用いられており、これらの各方式ではデジタルデータ
伝送が行われている。

【０００４】ところで、このようなデジタル通信システ
ムに使用される端末等の無線機の送受信特性を試験する
無線機試験装置として、従来のアナログ通信用テスタを
改造した無線機テスタが用いられている。

【０００５】しかるに、この無線機テスタを用いて無線
機の送受信特性の試験を実施するにあたり、上記するよ
うに通信システムのデジタル化が図られた場合、その変
調方式、ビットレート、データフォーマットが各方式に
より異なっているため、従来のアナログ通信用テスタを
多少改造する程度ではこれらの種々の通信方式に対応さ
せるのが困難である。

【０００６】したがって、従来、デジタル通信システム
における測定・検査等で無線機テスタを用いるために
は、一つの手法としてはＰＤＣ，ＰＨＳといった各通信
方式毎に専用のハードウェアを有する複数の無線機テス
タを準備しておくことが考えられる。

【０００７】また、他の手法としては、アナログ通信用
テスタにアダプタ形式やボード形式で各通信方式毎にデ
ジタル回路を付け換え、各種の通信システムに対応可能
としておくことが考えられる。

【０００８】また、デジタル通信用の無線機テスタは、
デジタル通信システムについての種々の測定を行う必要
があるため、複数の機能を有しており、したがって複数
のブロック（モジュール）を備えて構成することが考え
られる。

【０００９】通常、各モジュールは高速性を確保するた
めに独立して種々の処理を実行し、この処理動作のため
にプログラム・参照データ等のソフトウエアが組み込ま
れていることが必要となる。

【００１０】従来、この種のソフトウエアは、モジュー
ルが直ぐに動作できるよう，ＲＯＭにより供給されるよ
うにするのが一般的である。

【００１１】

【発明が解決しようとする課題】また、上述したよう
に、日本国内においてもＰＤＣ、ＰＨＳといった通信シ
ステムが混在し、また、海外まで含めるとかなり種類の
通信システムが現実に用いられている今日、一つのテス
タで複数種類のデジタル通信システムの測定を容易に実
施できる無線機テスタが求められている。

【００１２】しかしながら、従来では、通信システム毎
に一々対応するハードウェアを変更することが必要とな
るので、各種のデジタル通信システム毎にテスタシステ
ムの変更を、容易にかつ簡便に実施するのは困難であ
る。

【００１３】一方、無線機テスタを含む複数モジュール
からなる各種計測装置においては、各モジュールに対し
て高速かつ簡易なソフトウエア供給を行うため、多くの
場合ＲＯＭが使用される。

【００１４】しかし、これでは当該計測装置のシステム
変更容易性，拡張性を確保するのが困難である。

【００１５】本発明は、このような実情を考慮してなさ
れたもので、その第１の目的は、複数種類のデジタル通
信システムへ対応するためのシステム変更を容易かつ簡
便に実現することを可能とした無線機試験装置及び方法
を提供することにある。

【００１６】また、第２の目的は、複数モジュールに対
して高速かつ簡易なソフトウエア供給を実現し、かつ、
システム変更の容易性，拡張性を確保することを可能と
した無線機試験装置及び方法を提供することにある。

【００１７】

【課題を解決するための手段】上記課題を解決するため
に、本発明によると、複数種類あるデジタル通信システ
ムのいずれかに対応した被試験用無線機を該被試験用無
線機が対応するデジタル通信システムに応じて試験する
ことが可能な無線機試験装置であって、書き換え可能な
第１のメモリを有し、該第１のメモリに書き込まれたプ
ログラムを実行することにより、当該被試験用無線機に
送信する第１の試験信号の内容を示す変調データをデジ
タル変調信号に変換する変調手段と、書き換え可能な第
２のメモリを有し、該第２のメモリに書き込まれたプロ
グラムを実行することにより、当該被試験用無線機から
受信した第２の試験信号から復調データを生成する復調
手段と、書き換え可能な第３のメモリを有し、該第３の
メモリに書き込まれたプログラムを実行することによ
り、上記変調手段へ入力するデータを生成すると共に、
上記復調手段で復調された復調データを当該被試験用無
線機が採用しているデジタル通信システムのプロトコル
に基づいて処理する変復調処理手段と、記憶装置に記憶
されている各種デジタル通信システムに対応するプログ
ラムのデータを読みだして上記第１、第２及び第３のメ
モリに書き込む制御手段とを具備してなることを特徴と
する無線機試験装置が提供される。

【００１８】また、本発明によると、上記制御手段がメ
モリを有する主モジュールで構成されていると共に、上
記変調手段及び上記復調手段の少なくとも一方がメモリ
を有する副モジュールで構成されており、上記主モジュ
ールは、上記副モジュールのメモリを自メモリ空間の一
部として含み、上記副モジュールの設定時には、上記副
モジュールのメモリに上記プログラムを書き込み、上記
副モジュールは、上記被試験用無線機からの試験信号を
受けて解析するために上記試験信号を処理するデジタル
信号処理手段を有し、上記メモリに記憶された上記プロ
グラムにしたがって上記試験信号の処理を実行すること
を特徴とする無線機試験装置が提供される。

【００１９】また、本発明によると、上記副モジュール
のメモリを上記主モジュールの自メモリ空間の一部とす
るための第１のアドレスデコーダと、上記副モジュール
のメモリを上記副モジュールの自メモリ空間とするため
の第２のアドレスデコーダと、上記副モジュールの設定
時には、上記副モジュールのメモリのアドレスを上記第
１のアドレスデコーダに接続すると共に、上記副モジュ
ールの実行時には、上記副モジュールのメモリのアドレ
スを上記第２のアドレスデコーダに接続するための切換
手段とをさらに具備してなることを特徴とする無線機試
験装置が提供される。

【００２０】また、本発明によると、上記記憶装置は、
上記プログラムを外部からロードする手段を含むことを
特徴とする無線機試験装置が提供される。

【００２１】また、本発明によると、上記記憶装置は、
上記プログラムを内部からリードアウトする手段を含む
ことを特徴とする無線機試験装置が提供される。

【００２２】また、本発明によると、上記変調手段は、
第１のＲＡＭを有し、その第１のＲＡＭに記憶されたプ
ログラムを実行することにより、上記被試験用無線機へ
送信する試験信号の内容を示す変調データを、デジタル
変調信号に変換する手段を含むことを特徴とする無線機
試験装置が提供される。

【００２３】また、本発明によると、上記復調手段は、
第２のＲＡＭを有し、その第２のＲＡＭに記憶されたプ
ログラムを実行することにより、上記被試験用無線機か
ら受信した試験信号をＡ／Ｄ変換し、さらに、復調デー
タ生成もしくは解析処理を実行する復調／解析処理手段
を含むことを特徴とする無線機試験装置が提供される。

【００２４】また、本発明によると、上記変復調処理手
段は、第３のＲＡＭを有し、その第３のＲＡＭに記憶さ
れたプログラムを実行することにより、上記変調処理手
段で処理する変調データを生成し、また、上記復調／解
析処理手段で復調された復調データを上記被試験用無線
機が採用しているデジタル通信システムのプロトコルに
基づいて処理する手段を含むことを特徴とする無線機試
験装置が提供される。

【００２５】また、本発明によると、上記記憶装置は、
上記複数種類のデジタル通信システムに対応して上記第
１，第２及び第３のＲＡＭに記憶されるプログラムを内
部的または外部的に変更又は差換えるための手段を含む
ことを特徴とする無線機試験装置が提供される。

【００２６】また、本発明によると、上記制御手段は、
上記試験の開始前に上記記憶装置から所望のデジタル通
信システムに対応するプログラムを読み出して、前記第
１，第２及び第３のＲＡＭに記憶されるプログラムを変
更するための手段を含むことを特徴とする無線機試験装
置が提供される。

【００２７】また、本発明によると、複数種類あるデジ
タル通信システムのいずれかに対応した被試験用無線機
を該被試験用無線機が対応するデジタル通信システムに
応じて試験することが可能な無線機試験装置であって、
計測対象の信号を送出するために、又は計測対象の信号
を受けて解析するために信号を処理するデジタル信号処
理手段及び書き換え可能な記憶手段とを有し、上記書き
換え可能な記憶手段に設定された上記デジタル通信シス
テムのいずれかに対応するプログラムに従って所定の処
理を実行する少なくとも１つの副モジュールと、上記副
モジュールに設定する上記プログラムを少なくとも１種
類保存する記憶手段と、上記書き換え可能な記憶手段と
対応する副モジュールのメモリ空間を自メモリ空間の一
部として含み、かつ、副モジュール設定時には、上記記
憶手段から読み出した上記プログラムを自メモリ空間で
ある上記副モジュールのメモリ空間に書き込むことで、
該当する副モジュールを設定する主モジュールとを具備
し、 上記副モジュールは、その副モジュールの上記書
き換え可能な記憶手段に上記主モジュールにより上記記
憶手段より設定された上記プログラム情報を実行するこ
とにより上記信号を処理することを特徴とする無線機試
験装置が提供される。

【００２８】また、本発明によると、複数種類あるデジ
タル通信システムのいずれかに対応した被試験用無線機
を該被試験用無線機が対応するデジタル通信システムに
応じて試験する無線機試験方法であって、書き換え可能
な第１のメモリに書き込まれたプログラムを実行するこ
とにより、当該被試験用無線機に送信する第１の試験信
号の内容を示す変調データをデジタル変調信号に変換す
る第１のステップと、書き換え可能な第２のメモリに書
き込まれたプログラムを実行することにより、当該被試
験用無線機から受信した第２の試験信号から復調データ
を生成する第２のステップと、書き換え可能な第３のメ
モリに書き込まれたプログラムを実行することにより、
上記変調データを生成すると共に、上記復調データを当
該被試験用無線機が採用しているデジタル通信システム
のプロトコルに基づいて処理する第３のステップと、記
憶装置に記憶されている各種デジタル通信システムに対
応するプログラムのデータを読みだして上記書き換え可
能な第１、第２及び第３のメモリに書き込む第４のステ
ップとを具備することを特徴とする無線機試験方法が提
供される。

【００２９】また、本発明によると、複数種類あるデジ
タル通信システムのいずれかに対応した被試験用無線機
を該被試験用無線機が対応するデジタル通信システムに
応じて試験する無線機試験方法であって、少なくとも１
つの副モジュールにおいて、計測対象の信号を送出する
ために、又は計測対象の信号を受けて解析するために信
号を処理するデジタル信号処理手段として書き換え可能
な記憶手段に設定された上記デジタル通信システムのい
ずれかに対応するプログラムに従って所定の処理を実行
する第１のステップと、上記副モジュールに設定する上
記プログラムを少なくとも１種類を記憶手段に保存する
第２のステップと、主モジュールにおいて、上記書き換
え可能な記憶手段と対応する副モジュールのメモリ空間
を自メモリ空間の一部として含み、かつ、副モジュール
設定時には、上記記憶手段から読み出した上記プログラ
ムを自メモリ空間である上記副モジュールのメモリ空間
に書き込むことで、該当する副モジュールを設定する第
４のステップとを具備し、上記副モジュールは、その副
モジュールの上記書き換え可能な記憶手段に上記主モジ
ュールにより上記記憶手段より設定された上記プログラ
ム情報を実行することにより上記信号を処理することを
特徴とする無線機試験方法が提供される。

【００３０】（作用）したがって、まず、請求項１に対
応する発明の無線機試験装置においては、複数種類のデ
ジタル通信システム用の無線機に対して試験が行われ
る。

【００３１】まず、試験信号を送信する際には、第３の
ＲＡＭを有し、その第３のＲＡＭに記憶されたプログラ
ムを実行する変復調データ処理手段によって、変調デー
タが生成される。

【００３２】次に、第１のＲＡＭを有し、その第１のＲ
ＡＭに記憶されたプログラムを実行する変調処理手段に
より、送信する試験信号の内容を示す変調データがデジ
タル変調信号に変換される。

【００３３】これにより、テストする無線機に対して試
験信号が出力できる。

【００３４】次に、試験信号を受信した際には、第２の
ＲＡＭを有し、その第２のＲＡＭに記憶されたプログラ
ムを実行する復調／解析処理手段によって、受信した試
験信号に対する復調データ生成もしくは解析処理が実行
される。

【００３５】次に、試験信号がプロトコル試験を行う際
には、第３のＲＡＭを有し、その第３のＲＡＭに記憶さ
れたプログラムを実行する変復調データ処理手段によっ
て、復調データが当該被試験用無線機が採用しているデ
ジタル通信システムのプロトコルに基づいて処理され、
受信情報として取り出される。

【００３６】ところで、上記動作をする無線機試験装置
において、試験対象におけるデジタル通信システムの種
類もしくはデジタル信号処理種類を変更したい場合があ
る。

【００３７】そこで、記憶装置に複数種類のデジタル通
信システムに対応して第１，第２及び第３のＲＡＭに記
憶されるプログラムを変更又は差換えるためのプログラ
ム情報が記憶されている。

【００３８】そして、制御部によって、試験の開始前に
記憶装置から所望のデジタル通信システムに対応するプ
ログラム情報が読み出され、第１，第２及び第３のＲＡ
Ｍに記憶されるプログラムが変更される。

【００３９】したがって、デジタル通信システムの種類
に応じて無線機を試験することができる。

【００４０】また、請求項２または１１に対応する発明
の無線機試験装置においては、副モジュールによって独
自の処理が実行されるようになっている。

【００４１】ここで、副モジュールにおいては、書き換
え可能な記憶手段に設定されたプログラム情報に従い、
デジタル信号処理手段よって当該独自の処理が実行され
る。

【００４２】なお、デジタル信号処理手段は、試験対象
の信号を送出するために、又は試験対象の信号を受けて
解析するために信号を処理するものである。

【００４３】また、記憶手段に、上記副モジュールに設
定するプログラム情報を少なくとも１種類保存されてい
る。

【００４４】一方、書き換え可能な記憶手段と対応する
副モジュールのメモリ空間を自メモリ空間の一部として
含む主モジュールが設けられている。

【００４５】そして、主モジュールによって、副モジュ
ール設定時には、記憶手段から読み出したプログラム情
報が自メモリ空間である副モジュールのメモリ空間に書
き込まれ、該当する副モジュールが設定される。

【００４６】これにより、副モジュールがその副モジュ
ールの書き換え可能な記憶手段に主モジュールにより記
憶手段より設定されたプログラム情報を実行することに
より信号を処理する。

【００４７】したがって、複数モジュールに対して高速
かつ簡易なソフトウエア供給を実現し、かつ、システム
変更の容易性，拡張性を確保するができる。

【００４８】なお、この請求項２または１１に対応する
発明を適用すれば、上記請求項１に対応する発明はより
一層容易に実現することができる。

【００４９】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。

【００５０】（発明の第１の実施の形態）図１は本発明
の第１の実施の形態に係る無線機試験装置としての無線
機テスタの全体構成の一例を示すブロック図である。

【００５１】この無線機テスタは、表示／入力部１と、
記憶装置２と、制御部３と、変復調データ処理部４と、
変調部５と、復調／解析部６と、広帯域ＲＦ／ＩＦ部７
と、ＲＦ入・出力端子８とによって構成されている。

【００５２】表示／入力部１は、表示装置と入力装置か
らなり、制御部３からの出力情報を表示する共に、無線
機テスタの使用者が制御部３に対して指示入力を行うも
のである。

【００５３】記憶装置２は、各種情報及びプログラム
を、制御部３にリードアウト又はダウンロード可能に記
憶している。

【００５４】これら各種情報及びプログラムとしては、
変調部５で使用するデジタルフィルタ情報及び該変調部
５、上記変復調データ処理部４並びに復調／解析部６の
各構成部分が各種のデジタル通信システムに対応して信
号処理するためのプログラムとがあり、さらに、試験用
信号情報や試験結果等があり、これらが上記記憶装置２
に保存されている。

【００５５】制御部３は、試験信号送信もしくは受信時
に、変復調データ処理部４と変調部５と復調／解析部６
と広帯域ＲＦ／ＩＦ部７に対する制御を行うとともに、
テスタシステム設定時には、変調部５，復調／解析部６
及び変復調データ処理部４の各々が有する第１，第２及
び第３のＲＡＭ４ａ，５ａ，６ａへ上記記憶装置２から
リードアウトまたはロードアウトされたプログラムの転
送を行い、各部が対象とするデジタル通信システムに適
合した機能性能になるようにプログラムを変更（入換も
含む）して、デジタル通信システムに対応した無線機テ
スタとしてのシステム設定を行う。

【００５６】変復調データ処理部４は、制御部３から入
力された送信用信号をデジタルの変調データに変換して
変調部５に送出すると共に、復調／解析部６からの復調
データをベースバンド処理して制御部３に送出する。

【００５７】また、変復調データ処理部４は、無線機テ
スタとしてのシステム設定時には、制御部３からのプロ
グラムにより、変調データへの変換パターンが設定され
る。

【００５８】変調部５は、変復調データ処理部４からの
変調データをデジタルフィルタにより変調処理し、さら
にＤ／Ａ変換して広帯域ＲＦ／ＩＦ部７に送出する。

【００５９】また、変調部５は、無線機テスタとしての
システム設定時には、制御部３からのプログラムによ
り、変調処理の動作及びデジタルフィルタデータの生成
処理動作についてプログラムされる。

【００６０】さらに、変調部５は、デジタルフィルタ変
更時には、新たなデジタルフィルタ特性情報が制御部３
から入力され、デジタルフィルタデータの生成処理を実
行する。

【００６１】復調／解析部６は、受信信号をＡ／Ｄ変換
し、復調処理もしくは解析処理を実行する。

【００６２】また、復調／解析部６は、無線機テスタと
してのシステム設定時には、制御部３からのプログラム
により、復調処理もしくは解析処理の動作についてプロ
グラムされる。

【００６３】広帯域ＲＦ／ＩＦ部７は、ＲＦ入・出力端
子８で受信した試験信号を中間周波数に変換して復調／
解析部６に入力すると共に、変調部５から入力された試
験信号をＲＦ信号に変換してＲＦ入・出力端子８から出
力する。

【００６４】この広帯域ＲＦ／ＩＦ部７は、種々のデジ
タル通信システムに対応するため、３ＧＨｚ程度までの
広帯域に渡って高周波の取扱いが可能である。

【００６５】図２は、本発明の第１の実施の形態が適用
される無線機テスタのパネル配置と被試験用無線機との
接続関係を例示している。

【００６６】すなわち、この無線機テスタのパネル面に
は上記表示／入力部１としての表示部Ｄ及び各種の入力
操作キーＫ１，Ｋ２，Ｋ３，Ｋ４等が配置されていると
共に、上記記憶装置２がフロッピーディスク（ＦＤ）で
ある場合に該ＦＤがローディングされるＦＤドライバＦ
ＤＤ及び上記ＲＦ入・出力端子８が配置されている。

【００６７】このＲＦ入・出力端子８には、被試験用無
線機ＤＵＴがＲＦケーブルを介して接続される。

【００６８】ここで、上記入力操作キーＫ１は、表示部
Ｄの表示画面上の複数のファンクションキー（Ｆ１−Ｆ
１２等）に対応した所定のファンクションを選択すると
きに操作される。

【００６９】また、上記入力操作キーＫ２は、各種の測
定パラメータを入力するときに操作される。

【００７０】また、上記入力操作キーＫ３は、一回測
定、連続測定を選択するときに操作される。

【００７１】また、上記入力操作キーＫ４は、表示部Ｄ
の表示画面上のカーソルの移動と、表示部Ｄの表示画面
上のパラメータ設定ウィンドウの開閉を行うときに操作
される。

【００７２】図３は、本発明の第１の実施の形態が適用
される無線機テスタで測定対象とする各種のデジタル通
信システムを採用した被試験用無線機の規格仕様を例示
している。

【００７３】すなわち、この例では、各種のデジタル通
信システムが採用するプロトコルのうち、上述したよう
なＰＤＣ，ＰＨＳ及びＧＳＭについての規格仕様として
無線周波数帯、通信方式、時分割チャネル（ｃｈ）数／
波、変調形式、伝送速度及びフレーム周期を示してい
る。

【００７４】次に、上述した図１の各部についてのより
具体的な構成例を説明する。

【００７５】図４は本実施の形態の詳細構成の一例を示
すブロック図である。

【００７６】図４において、表示／入力部１は、表示装
置としての液晶（ＬＣＤ）表示器１０と入力装置として
のパネルキー１１とによって構成されている。

【００７７】記憶装置（記憶媒体）２は、外部から差し
替え交換を可能にする場合はメモリカードやフロッピー
ディスク等，内部から変更をもたらす場合はハードディ
スクやＲＯＭ等、その他の記憶装置（記憶媒体）により
構成されている。

【００７８】制御部３は、メインＣＰＵ部３０と、ＬＣ
Ｄ表示器１０を表示制御する表示器制御部３１と、パネ
ルキー１１に対する入出力を制御するパネル制御部３２
と、広帯域ＲＦ／ＩＦ部７からのパワーメータ出力や検
波出力等のアナログ信号をＡ／Ｄ変換するＡ／Ｄ変換部
３３と、広帯域ＲＦ／ＩＦ部７に対する制御を実行する
内部ハード制御部３４とによって構成されている。

【００７９】ここで、メインＣＰＵ部３０は、作業用の
メモリを具備し、またメインバス３５を介して変復調デ
ータ処理部４、変調部５及び復調／解析部６に接続され
ている。

【００８０】このメインＣＰＵ部３０は、無線機テスタ
としてのシステム設定時には変復調データ処理部４、変
調部５及び復調／解析部６に対し記憶装置２から読み出
したソフトウエアプログラムを転送し、またフィルタ情
報を転送し、さらに、試験計測時には各部を制御し、試
験データを転送する。

【００８１】変復調データ処理部４は、ＣＰＵ部４０
と、プログラムローディング用のＦＩＦＯメモリ４１
と、通信用のデュアルポートＲＡＭ４２と、パターン発
生器４３と、該パターン発生器４３にパターン発生タイ
ミングを与えるタイミング発生器４４とによって構成さ
れている。

【００８２】ここで、ＣＰＵ部４０は、作業用のメモリ
（上記第３のＲＡＭ４ａ）を有し、制御部３からのソフ
トウエア供給によるプログラムによって、復調時の被試
験用無線機が採用しているデジタル通信システムのプロ
トコルに基づいた処理動作が実行可能となる。

【００８３】これにより、復調／解析部６からの復調信
号は、所定のプロトコルに基づいて処理されて制御部３
に送出される。

【００８４】また、ＣＰＵ部４０は、制御部３から供給
されるソフトウエアにより、パターン発生器４３をプロ
グラムするとともに、変調時には制御部３からの送信デ
ータをパターン発生器４３に入力する。

【００８５】一方、パターン発生器４３は、ＦＰＧＡ等
のプログラム可能なゲートアレイによって構成されてお
り、そのプログラムに応じ、ＰＮパターンや固定パター
ン等の種々のパターンを変調データとして発生し、変調
部５に入力する。

【００８６】変調部５は、デジタル信号処理部５０と、
変復調データ処理部４からの変調データを変調処理する
デジタルフィルタ５１，５２と、変調処理された変調信
号をＤ／Ａ変換するＤ／Ａ変換器５３，５４と、Ｄ／Ａ
変換出力の高周波成分を除去するアナログフィルタ５
５，５６とによって構成されている。

【００８７】ここで、デジタルフィルタ５１、Ｄ／Ａ変
換器５３及びアナログフィルタ５５は同相成分を処理し
てＩ信号を出力するものであり、デジタルフィルタ５２
と、Ｄ／Ａ変換器５４及びアナログフィルタ５６は、直
交成分を処理してＱ信号を出力するものである。

【００８８】また、デジタル信号処理部５０は、ＤＳＰ
（デジタルシグナルプロセッサ）と作業用メモリ（上記
第１のＲＡＭ５ａ）とを備えており、無線機テスタとし
てのシステム設定時に、ＤＳＰの動作として試験するデ
ジタル通信システムに対応した変調処理手段及びテーブ
ルデータ生成手段とが制御部３によりプログラムされ
る。

【００８９】上記変調処理手段は、デジタルフィルタ５
１，５２を用いて変復調データ処理部４からの変調デー
タをデジタル信号に変換処理する手段である。

【００９０】一方、テーブルデータ生成手段は、制御部
３からのフィルタ特性指定に基づいて、デジタルフィル
タ５１，５２に保存するテーブルデータを生成する手段
である。

【００９１】デジタルフィルタ５１，５２は、ＲＡＭ等
の書き替え可能な記憶手段により構成されており、ＤＳ
Ｐ動作により生成されたベースバンドフィルタ情報をデ
ジタルフィルタ情報として保存する。

【００９２】なお、フィルタ特性は、試験の状況や必要
に応じて設定されるものである。

【００９３】アナログフィルタ５５は、その特性が可変
であり、伝送レートの変更等に対応できるようになって
いる。

【００９４】復調／解析部６は、中間周波数信号をＡ／
Ｄ変換するＡ／Ｄ変換器６０と、ＢＥＲ測定用信号線６
１と、直交復調部６２と、デジタルフィルタ６３と、解
析用信号線６４と、ＢＥＲ測定用信号線６１，デジタル
フィルタ６３及び解析用信号線６４からの何れかの信号
を選択する信号切り替え部６５と、ピーク検波を行いデ
ジタル信号処理部６８に入力するピーク検波器６６と、
波形情報をバッファリングする波形メモリ６７と、デジ
タル信号処理部６８と、復調用データのＦＩＦＯメモリ
６９及び解析情報記憶用のＦＩＦＯメモリ７０とによっ
て構成されている。

【００９５】ここで、デジタル信号処理部６８は、ＤＳ
Ｐ（デジタルシグナルプロセッサ）と作業用メモリ（上
記第２のＲＡＭ６ａ）とを備えており、無線機テスタと
してのシステム設定時に、ＤＳＰの動作として試験する
デジタル通信システムに対応した復調処理手段及び解析
手段とが制御部３によりプログラムされる。

【００９６】この復調処理手段は、表示／入力部１より
復調モードが選択されたときに動作する。

【００９７】この場合、信号切り替え部６５は、デジタ
ルフィルタ６３からの何れかの信号を選択し、ＤＳＰは
プログラムに従って波形信号を復調処理し、ＦＩＦＯメ
モリ６９を介して復調データを変復調データ処理部４に
入力する。

【００９８】一方、解析手段は、表示／入力部１より解
析モードが選択されたときに動作する。

【００９９】ここで、ＤＳＰは、複数種類の解析を実施
することが可能であり、そのプログラムを記憶装置２か
ら制御部３を介して変更することにより、その内容を追
加しまた変更することが可能である。

【０１００】このＤＳＰによる解析機能の種類として
は、例えばスペクトラムアナライザ機能、変調解析機
能、ＢＥＲ測定機能、ピーク検波機能、その他種々の解
析機能があり、ＤＳＰプログラムの設定により実行可能
である。

【０１０１】この場合、信号切り替え部６５は、解析に
応じた信号を選択し、また、解析手段は、ＦＩＦＯメモ
リ７０又はメインバスを介して解析結果を直接制御部３
に送出する。

【０１０２】広帯域ＲＦ／ＩＦ部７及びＲＦ入・出力端
子８は、種々のデジタル通信システムに対応できるよう
に広帯域な範囲で高周波ＲＦを送信し、また受信できる
ようになっている。

【０１０３】なお、特に、図示しないが広帯域ＲＦ／Ｉ
Ｆ部７及びＲＦ入・出力端子８は、π／４ＤＱＰＳＫ、
ＢＰＳＫやＦＭ等の種々の変調信号を取り扱うことがで
きるように構成されている。

【０１０４】次に、以上のように構成された本発明の第
１の実施の形態に係る無線機テスタの動作について説明
する。

【０１０５】まず、この無線機テスタが測定し、またテ
ストするデジタル通信システムに対応させて、無線機テ
スタとしてのシステムを設定する動作について、図５を
用いて説明する。

【０１０６】図５は、本実施の形態の無線機テスタにお
ける無線機テスタとしてのシステム設定動作を説明する
図である。

【０１０７】まず、操作者により、図３に示したような
ＰＨＳ、ＰＤＣ、ＧＳＭ等のデジタル通信システムの方
式が指定され、表示／入力部１より選択入力される（Ｓ
１）。

【０１０８】次に、制御部３により、選択入力された方
式に対応する記憶装置２からプログラムが読み出され
（Ｓ２）、変復調データ処理部４，変調部５及び復調／
解析部６に転送される（Ｓ３，Ｓ４及びＳ５）。

【０１０９】上記変復調データ処理部４，変調部５及び
復調／解析部６の各部では、それぞれのＤＳＰ，テーブ
ル，ＣＰＵもしくはＦＰＧＡ用のプログラムやテーブル
情報が保存され、指定された通信方式に対応してデジタ
ル信号処理が可能となるように設定される。

【０１１０】また、計測にあたり、必要に応じて変調部
５のデジタルテーブル特性の変更や解析種類の変更が行
われる（Ｓ１，Ｓ２，Ｓ６，Ｓ７） 次に、被試験用のデジタル通信システムに対し、この無
線機テスタがテスト用信号の送信を行う場合の送信動作
について図６を用いて説明する。

【０１１１】図６は、本実施の形態の無線機テスタによ
る送信動作を説明する図である。

【０１１２】まず、表示／入力部１から送信すべき試験
信号が指定される（Ｓ１１）。

【０１１３】次に、制御部３から前記の指定された試験
信号の情報すなわち送信データが変復調データ処理部４
に送出される（Ｓ１３）。

【０１１４】また、これに先立ち、変調部５内のデジタ
ルフィルタ特性を変更する必要がある場合には、上記し
たように当該フィルタ特性が変更される（Ｓ６）。

【０１１５】変復調データ処理部４において、送信デー
タは変調データとして処理され、それが変調部５に入力
される（Ｓ１４）。

【０１１６】この変調データは、変調部５でデジタルフ
ィルタ，ＤＳＰにより被試験用無線機が採用しているデ
ジタル形式に基づいて変調処理され、さらにＤ／Ａ変換
されたのち、その高周波成分が除去されて、高帯域ＲＦ
／ＩＦ部７に入力される（Ｓ１５）。

【０１１７】そして、この広帯域ＲＦ／ＩＦ部７によ
り、高周波信号ＲＦが試験すべき無線機に対してＲＦ入
・出力端子８より出力される（Ｓ１６）。

【０１１８】また、無線機テスタが無線信号を受信して
復調する場合の復調動作について図７を用いて説明す
る。

【０１１９】図７は本実施の形態の無線機テスタにおけ
る復調動作を説明する図である。

【０１２０】まず、試験すべき無線機から受信した高周
波信号ＲＦ（Ｓ２１）は、広帯域ＲＦ／ＩＦ部７により
中間周波信号に変換されて復調／解析部６に入力される
（Ｓ２２）。

【０１２１】復調／解析部６では、この信号がＡ／Ｄ変
換され、さらにＤＳＰの動作により復調されて復調デー
タとして変復調データ処理部４に入力される（Ｓ２
３）。

【０１２２】変復調データ処理部４においては、復調デ
ータを被試験用無線機が採用しているデジタル通信シス
テムのプロトコルに基づいて処理し、受信データとして
制御部３に入力する（Ｓ２４）。

【０１２３】なお、復調データを変復調データ処理部４
で処理するのは復調動作の高速性を確保するためであ
る。

【０１２４】そして、制御部３により、変復調データ処
理部４からの受信データが、表示／入力部１に表示され
る（Ｓ２６）。

【０１２５】さらに、本実施の形態の無線機テスタが無
線信号を受信し受信信号を解析する場合の解析動作につ
いて図８を用いて説明する。

【０１２６】図８は本実施の形態の無線機テスタにおけ
る解析動作を説明する図である。

【０１２７】まず、試験すべき無線機から受信した高周
波信号ＲＦ（Ｓ３１）は、広帯域ＲＦ／ＩＦ部７により
中間周波信号に変換されて復調／解析部６に入力される
（Ｓ３２）。

【０１２８】復調／解析部６では、この中間周波信号が
Ａ／Ｄ変換され、さらにプログラムされた解析動作がＤ
ＳＰにより実行され、周波数偏差，立ち上がり／立ち下
がり特性，空中線電力の偏差，タイムアライメント，キ
ャリアオフ時漏洩電力，変調精度，占有周波数帯域幅，
隣接チャネル漏洩電力等の解析が行われ、さらにその解
析結果が制御部３に入力される（Ｓ３３）。

【０１２９】そして、制御部３により、解析結果が、表
示／入力部１に表示出力される（Ｓ３５）。

【０１３０】上述したように、本発明の実施の形態に係
る無線機テスタは、変復調データ処理部４と、変調処理
部５と、変調／解析処理部６に書き換え可能なメモリ手
段を有するデジタル信号処理手段を設け、デジタル信号
システムやデジタル処理種類に応じてそのプログラムを
変更するようにしたので、複数種類のデジタル通信シス
テムへ対応するためのシステム変更を容易かつ簡便に実
現することができる。

【０１３１】また、本発明の実施の形態に係る無線機テ
スタは、デジタルフィルタの種類の変更や復調解析の切
替、解析種類の変更、さらに変調パターンの変更等を容
易に実施することができる。

【０１３２】したがって、本発明によれば、従来のよう
に通信システム毎に複数種類のテスタを使用したり、各
通信システム専用のハードウエア交換の必要をなくすこ
とができる。

【０１３３】また、本発明によれば、制御部３が記憶装
置２から上記プログラム等を読み出して各部に転送する
構成としたので、より一層汎用性を高くでき、簡便確実
に機能変更を実現することができる。

【０１３４】（発明の第２の実施の形態）本発明の第２
の実施の形態による無線機試験装置として、複数のモジ
ュールからなり、各モジュールに高速かつ簡易にソフト
ウエアプログラムを供給することが可能な無線機テスタ
について説明する。

【０１３５】このような第２の実施の形態による無線機
テスタは、第１の実施の形態に示す無線機テスタを実現
するための一手段を提供するものでもある。

【０１３６】図９は、本発明の第２の実施の形態に係る
無線機テスタの要部の構成を示すブロック図である。

【０１３７】図９に示すように、この無線機テスタは、
外部記憶装置９４と接続された主モジュール９０に、バ
ス９５を介して第１副モジュール９１，第２副モジュー
ル９２及び第３副モジュール９３が接続されてなってい
る。

【０１３８】なお、以下は３つの副モジュールを接続す
る場合で説明するが、本発明は接続可能な副モジュール
数は特に限定されない。

【０１３９】ここで、主モジュール９０は、独自の処理
機能を有する他、各副モジュール９１，９２，９３を統
括制御する役割を有する。

【０１４０】一方、各副モジュール９１，９２，９３
は、外部記憶装置９４から主モジュールによって供給さ
れたソフトウエアプログラムに従って、後述するような
所定の処理を実行する。

【０１４１】また、主モジュール９０及び副モジュール
９１，９２，９３のメモリ空間は図１０に示すようにな
っている。

【０１４２】図１０は、本実施の形態の無線機テスタに
おけるメモリ空間を示す図である。

【０１４３】図１０に示すように、主モジュール９０が
アクセス可能な全メモリ空間である主モジュールメモリ
空間ＭＡには、主モジュールプログラム空間Ａ９０と、
副モジュールプログラム空間Ａ９１，Ａ９２，Ａ９３と
が設けられている。

【０１４４】主モジュールプログラム空間Ａ９０は、当
該無線機テスタにおけるシステム設定動作終了後、主モ
ジュール独自の動作が実施される際に、主モジュール９
０が使用するメモリ領域である。

【０１４５】各副モジュールプログラム空間Ａ９１，Ａ
９２，Ａ９３は、主モジュール９０が自己のアクセス可
能なメモリ領域として認識すると共に、当該無線機テス
タにおけるシステム設定終了後に、各副モジュールが９
１，９２，９３が自己の処理を実行するのに使用するメ
モリ領域である。

【０１４６】このようなメモリ空間Ａ９０およびＡ９
１，Ａ９２，Ａ９３とを有する主モジュール９０および
副モジュール９１，９２，９３とを含む無線機テスタの
さらに具体的な構成を図１１を用いて説明する。

【０１４７】図１１は、本実施の形態の無線機テスタに
おける主モジュール及び副モジュールの構成を示すブロ
ック図である。

【０１４８】図１１に示すように主モジュール９０は、
内部バス１０１に、ＣＰＵ１０２と、アドレスデコーダ
１０３と、ＲＡＭ／ＲＯＭメモリ１０４と、リセット回
路１０５と、外部記憶装置インタフェース１０６と、バ
スバッファ１０７とが接続され、さらに、その他図示し
ない周辺要素が設けられて構成されている。

【０１４９】ＣＰＵ１０２は、ＲＡＭ／ＲＯＭメモリ１
０４内のプログラムに従って主モジュール９０における
動作を制御する。

【０１５０】アドレスデコーダ１０３は、ＲＡＭ／ＲＯ
Ｍメモリ１０４，リセット回路１０５，外部インタフェ
ース１０６，バスバッファ１０７とそれぞれ信号線ｌ１
０４，ｌ１０５，ｌ１０６，ｌ１０７により接続されて
いる。

【０１５１】このアドレスデコーダ１０３は、ＣＰＵ１
０２がアクセスしようとするアドレスを検知し、当該指
定アドレスに対応するデバイスにセレクト信号を出力し
オン状態とする。

【０１５２】ＲＡＭ／ＲＯＭメモリ１０４は、図１０で
示す主モジュールプログラム空間Ａ９０に対応したアド
レス空間を有するメモリ素子であり、主モジュール９０
自体のの動作において使用される。

【０１５３】リセット回路１０５は、ＣＰＵ１０２から
の指示でアクティブにされることによってリセット信号
を出力すると共に、非アクティブにされることによって
リセット信号の出力を中止する。

【０１５４】外部記憶装置インタフェース１０６は、外
部記憶装置９４から指定された情報を読み出すためのも
のである。

【０１５５】バスバッファ１０７は、バス９５に接続さ
れており、当該バス９５を介して副モジュール９１，９
２，９３の何れかに対してデータを転送するときに使用
されるバス駆動用バッファである。

【０１５６】一方、各副モジュール９１，９２，９３に
は、内部バス１１１に、ＤＳＰ１１２及び内部アドレス
デコーダ１１３が接続され、さらに、スイッチ１１４を
介してＲＡＭメモリ１１５が接続されている。

【０１５７】また、各副モジュール９１，９２，９３で
は、バス９５から外部アドレスデコーダ１１６が接続さ
れると共に、このバス９５がスイッチ１１４を介してＲ
ＡＭメモリ１１５に接続されている。

【０１５８】さらに、内部アドレスデコーダ１１３及び
外部アドレスデコーダ１１６からのセレクト信号が送出
される信号線ｌ１１３及びｌ１１６は、スイッチ１１７
に接続され、その何れかがスイッチ１１７においてＲＡ
Ｍメモリ１１５に入力する信号線ｌ１１５と接続され
る。

【０１５９】ＤＳＰ１１２は、副モジュールのデジタル
信号処理を司るものであり、ＲＡＭメモリ１１５内のプ
ログラムに従いまたデータを用いて動作する。

【０１６０】また、当該ＤＳＰは、信号線ｌ１０５を介
して主モジュールのリセット回路１０５と接続されてお
り、リセット信号を受けるとリセット状態となる。

【０１６１】内部アドレスデコーダ１１３は、ＤＳＰ１
１２がアクセスしようとするアドレスを検知し、当該指
定アドレスに対応するデバイスにセレクト信号を出力し
オン状態とする。

【０１６２】なお、ここで、ＤＳＰ１１２が指定するア
ドレスは、例えば第１副モジュール９１の場合であれ
ば、図１０に示す第１副モジュールプログラム空間域の
アドレスである。

【０１６３】スイッチ１１４及びスイッチ１１７は、信
号線ｌ１０５を介して主モジュールのリセット回路１０
５と接続されており、リセット信号を受けると、ＲＡＭ
メモリ１１５をバス９５及び外部アドレスデコーダ側信
号線ｌ１１６に接続する。

【０１６４】また、スイッチ１１４及びスイッチ１１７
は、リセット信号が解除されているときは、ＲＡＭメモ
リ１１５を内部バス１１１及び内部アドレスデコーダ側
信号線ｌ１１３に接続する。

【０１６５】ＲＡＭメモリ１１５は、ＤＳＰ１１２を動
作させるためのプログラム及び処理に用いるデータを保
存し、またＤＳＰ動作用の作業領域としても使用され
る。

【０１６６】なお、プログラム等はバス９５を介して主
モジュール９０から転送される。

【０１６７】例えば、第１副モジュール９１の場合、Ｒ
ＡＭメモリ１１５は、図８で示す第１副モジュールプロ
グラム空間Ａ９１に対応したアドレス空間を有するメモ
リ素子である。

【０１６８】外部アドレスデコーダ１１６は、バス９５
を介して主モジュール９０のＣＰＵ１０２がアクセスし
ようとするアドレスを検知し、当該指定アドレスに対応
するデバイスにセレクト信号を出力しオン状態とする。

【０１６９】なお、主モジュール９０のリセット回路１
０５からリセット信号が出力されているときには、外部
アドレスデコーダ１１６が有効であり、当該リセットが
解除されているときには、内部アドレスデコーダ１１３
が有効となる。

【０１７０】また、ＲＡＭメモリ１１５のアドレス空間
は、第２又は第３副モジュール９２，９３においては、
図１２に示す第２又は第３副モジュールプログラム空間
Ａ９２，Ａ９３と対応する。

【０１７１】次に、以上のように構成された本実施の形
態に係る無線機テスタにおいて、その副モジュールに使
用するソフトウエアプログラムを転送し、無線機テスタ
としてのシステム設定動作について図１２を用いて説明
する。

【０１７２】図１２は、本実施の形態における副モジュ
ールのシステム設定動作を説明する流れ図である。

【０１７３】まず、指定されたデータを対応する副モジ
ュールに転送するにあたり、主モジュール９０のＣＰＵ
１０２により、リセット回路１０５がアクティブにさ
れ、リセット信号が出力される（Ｓ４１）。

【０１７４】リセット信号により、各副モジュール９
１，９２，９３においては、ＤＳＰ１１２がリセットさ
れるとともに、スイッチ１１４及び１１７により、ＲＡ
Ｍメモリ１１５がバス９５に接続され、外部アドレスデ
コーダ１１６のセレクト信号を受け付けるようになる
（Ｓ４２）。

【０１７５】次に、主モジュール９０のＣＰＵ１０２に
より、外部記憶装置９４から転送すべきデータが読み出
される（Ｓ４３）。

【０１７６】さらに、ＣＰＵ１０２により、自メモリ空
間ＭＡとして把握される副モジュールプログラム空間Ａ
９１，Ａ９２，Ａ９３の何れかに対し、外部記憶装置９
４から読み出したデータの転送が開始される（Ｓ４
４）。

【０１７７】ここでは、第１副モジュール９１に対して
データが転送される場合について説明する。

【０１７８】ここで、ＣＰＵ１０２により指定されるア
ドレスは、第１副モジュールプログラム空間Ａ９１上の
ものであるから、アドレスデコーダ１０３により、バス
バッファ１０７がセレクトされ、バス９５を介してアド
レス情報、転送データ等が第１副モジュール９１に送出
される。

【０１７９】一方、第１副モジュール９１においては、
バス９５を介するアドレス指定によって、外部アドレス
デコーダ１１６からＲＡＭメモリ１１５に対してセレク
ト信号が出力される（Ｓ４５）。

【０１８０】そして、セレクトされたＲＡＭメモリ１１
５に対して外部記憶装置９４から読み出されたデータが
転送され書き込まれる（Ｓ４６）。

【０１８１】また、第１副モジュール９１に対するデー
タ転送が終了すると、ＣＰＵ１０２により、リセット回
路１０５が非アクティブにされ、リセット信号が出力さ
れなくなる（Ｓ４７）。

【０１８２】これにより、スイッチ１１４及び１１７に
よって、ＲＡＭメモリ１１５が内部バス１１１に接続さ
れ、内部アドレスデコーダ１１３のセレクト信号を受け
付けるように切り換えられる。

【０１８３】そして、ＤＳＰ１１２の動作が再開され、
ＲＡＭメモリ１１５はＤＳＰ１１２のみからアクセスさ
れることとなるので、第１副モジュール９１は主モジュ
ールから独立する。

【０１８４】このようにしてＲＡＭメモリ１１５に転送
され保存されたプログラムに基づいて、そのデジタル信
号処理が行われることになる（Ｓ４８）。

【０１８５】上述したように、本実施の形態に係る無線
機テスタは、副モジュール９１，９２，９３にＤＳＰ１
１２とＲＡＭメモリ１１５を設け、主モジュールのメモ
リ空間は、副モジュールのメモリ空間をも含むようにし
て副モジュールの設定情報を直接ＲＡＭメモリ１１５に
書き込むようにしたので、複数モジュールに対する高速
かつ簡易なソフトウエアプログラム供給を実現し、か
つ、システム変更の容易性，拡張性を確保することがで
きる。

【０１８６】これにより、本実施の形態によれば、従来
のように組み込みソフトを変更するときでも、機器内の
プログラムＲＯＭをその都度変更する必要をなくし、外
部記憶媒体を交換するだけで、パーソナルコンピュータ
のように複数のアプリケーションを選択して実行するこ
とができる。

【０１８７】また、本実施の形態によれば、主モジュー
ル９０は、副モジュールの設定をするときでも、自メモ
リ空間に直接書き込みを行うだけであるので、データ転
送を高速に実行することができる。

【０１８８】また、アクセスタイムの短い外部記憶装置
を使用すれば、ソフトウエアのロード時間を極めて短く
することが可能となる。

【０１８９】また、本発明によれば、リセット回路１０
５、スイッチ１１４，１１７、内部アドレスデコーダ１
１３、外部アドレスデコーダ１１６を設け、主モジュー
ルからのデータ転送時には、内部バスからＲＡＭメモリ
１１５を切り離し、副モジュール動作時にはバス９５か
らＲＡＭメモリを切り離すようにしたので、副モジュー
ルへの確実なデータ転送、副モジュールの確実・正確な
動作を確保することができる。

【０１９０】（発明の第３の実施の形態）本実施の形態
においては、第２の実施の形態で説明した無線機テスタ
の要部の構成を用いて第１の実施の形態の無線機テスタ
を実現させる場合に、主モジュール９０を制御部３と
し、副モジュール９１を変調部５としたときの一構成例
を説明する。

【０１９１】図１３は、本発明の第３の実施の形態に係
る無線機試験装置としての無線機テスタにおいて、変調
部として使用した副モジュールの一例を示す構成図であ
る。

【０１９２】なお、図１３において、図１，図４及び図
１１と同一部分には同一符号を付して説明を省略し、こ
こでは異なる部分についてのみ述べる。

【０１９３】この図１３において、副モジュールからな
る変調部５は、内部バス１１１に外部インタフェース１
１８とＤ／Ａ変換器１１９が接続され、Ｄ／Ａ変換器１
１９にからアナログ変調信号から高周波成分を除去する
可変アナログフィルタ１２０が設けられる他、第２の実
施の形態の図１１で説明した副モジュール９１，９２，
９３と同様な副モジュールの１つとして構成されてい
る。

【０１９４】また、図１３に示す変調部５は、第２の実
施形態で示したプログラム及びその他のデータが制御部
３から転送され、リセット回路１０５が非アクティブに
されている。

【０１９５】したがって、ＲＡＭメモリ１１５（図１の
第１のＲＡＭ５ａに相当）がすでに内部バス１１１，内
部アドレスデコーダ１１３に接続されている。

【０１９６】また、内部アドレスデコーダ１１３は、信
号線ｌ１１８及びｌ１１９を介してそれぞれ外部インタ
フェース１１８及びＤ／Ａ変換器１１９に接続され、こ
れらに対してセレクト信号を出力する。

【０１９７】さらに、ＲＡＭメモリ１１５内には変調処
理手段を実現するための変調処理プログラム１２１と、
テーブルデータ生成手段を実現するためのテーブルデー
タ生成プログラム１２２とが転送されている。

【０１９８】ＤＳＰ１１２は、これらのプログラムに従
って変調処理及びテーブルデータ生成を実施する。

【０１９９】なお、テーブルデータ生成プログラム１２
２は、周波数特性生成部と補正値生成部と逆フーリエ変
換部と畳み込み処理部とを有する。

【０２００】次に、以上のように構成された本実施の形
態に係る無線機テスタにおける動作を説明する。

【０２０１】まず、制御部３からプログラム及びフィル
タ特性情報がバス９５を介してＲＡＭメモリ１１５に保
存される。

【０２０２】このときの動作は第２の実施の形態と同様
である。

【０２０３】また、制御部３から、フィルタ特性の一部
として可変アナログフィルタ１２０に対するアナログフ
ィルタ切替信号が入力され、アナログフィルタ特性が設
定される。

【０２０４】ＤＳＰ１１２により、転送されたテーブル
データ生成プログラムに従ってフィルタ特性情報が処理
され、ベースバンドフィルタ処理を実行するデジタルフ
ィルタとしてのフィルタテーブル１２３が生成され、Ｒ
ＡＭメモリ１１５に保存される。

【０２０５】次に、制御部３は試験信号用の送信データ
を変復調データ処理部４に送出し、変復調データ処理部
４にて生成された変調データが外部インタフェース１１
８を介して変調部５内に入力される。

【０２０６】入力された変調データは、変調処理プログ
ラム１２１に従うＤＳＰ１１２の動作により、そしてデ
ジタルフィルタとしてのフィルタテーブル１２３が用い
られてデジタルの変調信号に変換されてＤ／Ａ変換器１
１９に入力される。

【０２０７】そして、デジタル変調信号はＤ／Ａ変換器
１１９にてＤ／Ａ変換され、さらに可変アナログフィル
タ１２０により高周波成分が除去されて、アナログ変調
信号として出力され、高帯域ＲＦ／ＩＦ部７に入力され
る。

【０２０８】上述したように、本発明の実施の形態に係
る無線機テスタによれば、ＤＳＰ１１２、ＲＡＭメモリ
１１５を有する副モジュールに変調処理プログラム１２
１及びテーブルデータ生成プログラム１２２を転送し変
調部５として動作できるようにしたので、上述した各実
施の形態における効果と同様な効果を奏することができ
る。

【０２０９】また、図１３に示す変調部５と同様にして
図１，図４の変復調データ処理部４、復調／解析部６を
構成させることにより、処理内容変更可能な拡張性・汎
用性の高い無線機テスタを実現することができる。

【０２１０】図１４は、本発明の第４の実施の形態に係
る無線機試験装置としての無線機テスタにおいて、復調
／解析部６として使用した副モジュールの一例を示す構
成図である。

【０２１１】なお、図１４において、図１，図４及び図
１１と同一部分には同一符号を付して説明を省略し、こ
こでは異なる部分についてのみ述べる。

【０２１２】この図１４において、副モジュールからな
る復調／解析部６は、内部バス１２１に直交復調器６２
とＤＤＦデジタルフィルタ６３と波形メモリ６７と出力
インタフェース１３３とが接続され、被測定無線機から
のＢＥＲ用ＤＡＴＡ，ＣＬＯＣＫ入力とＤＤＦデジタル
フィルタ６３からの出力信号を切り替えて選択する切り
替えスイッチ６５が設けられる他、第２の実施の形態の
図１１で説明した副モジュール９１，９２，９３と同様
な副モジュールの１つとして構成されている。

【０２１３】また、図１４に示す復調／解析部６は、第
２の実施形態で示したプログラム及びその他のデータが
制御部３から転送され、リセット回路１０５が非アクテ
ィブにされている。

【０２１４】したがつて、ＲＡＭメモリ１３４（図１の
第２のＲＡＭ６ａに相当）がすでに内部バス１２１，内
部アドレスデコーダ１２３に接続されている。

【０２１５】また、内部アドレスデコーダ１２３は、信
号線ｌ１２３とｌ１２４とｌ１２５とｌ１２６とを介し
てそれぞれ直交復調器１２９とＤＤＦデジタルフィルタ
６３と波形メモリ６７と出力インタフェース１３３に接
続され、これらに対してセレクト信号を出力する。

【０２１６】さらに、ＲＡＭメモリ１３４内には直交復
調器６２とＤＤＦデジタルフィルタ６３の動作設定を実
現するためのハードウエア設定プログラム１３５と、被
試験用無線機が採用しているデジタル変調形式に基づい
た復調を実現するための復調プログラム１３６と、被試
験用無線機が採用しているデジタル変調形式に基づいた
変調解析を実現するための変調解析プログラム１３７
と、被試験用無線機からのＢＥＲ用ＤＡＴＡ，ＣＬＯＣ
Ｋ信号を受け、被試験用無線機のＢＥＲ測定を実現する
ＢＥＲ測定プログラム１３８が転送されている。

【０２１７】また、処理モード指定データ１３９は制御
部３によって復調処理、変調解析処理、ＢＥＲ測定処理
のいずれかーつに対応した値が書き込まれている。

【０２１８】ＤＳＰ６８は、ハードウエア設定プログラ
ム１３５実行後、処理モード指定データ１３９の値に対
応したプログラムを実行することにより復調処理、また
は変調解析処理、またはＢＥＲ測定を実施する。

【０２１９】次に、以上のように構成された本実施の形
態に係る無線機テスタにおける動作を説明する。

【０２２０】まず、制御部３からプログラムがバス９５
を介してＲＡＭメモリ１３４に保存される。

【０２２１】このときの動作は第２の実施形熊と同様で
ある。

【０２２２】次に、制御部３は処理モード指定データ１
３９に復調処理、変調解析処理、ＢＥＲ測定処理のいず
れか一つに対応した値を書き込む。

【０２２３】リセット信号の制御線ｌ１０５が制御部３
により非アクティブにされると、ＤＳＰ６８によりハー
ドウエア設定プログラム１３５が実行される。

【０２２４】処理モード指定データ１３９の値が復調処
理、変調解析処理に対応する場合は直交復調器６２とＤ
ＤＦデジタルフィルタ６３には被試験無線機からのデジ
タル変調データをＩ，Ｑベースバンドデータに変換する
のに必要なパラメータが設定される。

【０２２５】このとき切り替えスイッチ６５は波形メモ
リ６７に対しＤＤＦデジタルフィルタ６３からの出力信
号が入力されるよう設定される。

【０２２６】処理モード指定データ１３９の値がＢＥＲ
測定処理に対応する場合は、切り替えスイッチ６５は波
形メモリ６７に対し被試験無線機からののＢＥＲ用ＤＡ
ＴＡ，ＣＬＯＣＫが入力されるよう設定される。

【０２２７】ハードウエア設定プログラム１３５実行
後、処理モード指定データ１３９の値が復調処理に対応
する場合は、ＤＳＰ６８により復調プログラム１３６が
実行される。

【０２２８】これにより、波形メモリ６７内のＩ，Ｑベ
ースバンドデータは被試験用無線機が採用しているデジ
タル変調形式に基づき１，０の論理レベルを有するデジ
タルデータに復調される。

【０２２９】復調されたデータは出力インタフェース１
３３を介して変復調データ処理部４内に入力される。

【０２３０】ハードウエア設定プログラム１３５実行
後、処理モード指定データ１３９の値が変調解析処理に
対応する場合は、ＤＳＰ６８により変調解析プログラム
１３７が実行される。

【０２３１】これにより、波形メモリ６７内のＩ，Ｑベ
ースバンドデータは被試験無線機が採用しているデジタ
ル変調形式に基づき解析される。

【０２３２】解析結果は出力インタフェース１３３を介
して制御部３に入力され、ＬＣＤ表示器１０に表示され
る。

【０２３３】ハードウエア設定プログラム１３５実行
後、処理モード指定データ１３９の値がＢＥＲ測定処理
に対応する場合には、ＢＥＲ測定プログラム１３８が実
行される。

【０２３４】これにより、波形メモリ６７内のＢＥＲ用
ＤＡＴＡは、前記波形メモリ６７内のＢＥＲ用ＣＬＯＣ
Ｋの変化点にてサンプルされデータ列に変換される。

【０２３５】サンプルされたデータ列は被試験用無線機
に送信されたＢＥＲ測定用データ列と照合され、ＢＥＲ
が算出される。

【０２３６】算出されたＢＥＲ測定結果は、出力インタ
フェース１３３を介して制御部３に入力され、ＬＣＤ表
示器１０に表示される。

【０２３７】なお、以上のような各実施の形態による無
線機テスタにおいて、記憶装置（記憶媒体）２からリー
ドアウトまたはロードされて制御部３から転送される各
デジタル通信システム（ＰＤＣ，ＰＨＳ，ＧＳＭ）に対
応したプログラムによって所定の設定・処理が例えば前
述したような各モジュールにて構成される変復調データ
処理部４、変調部５及び復調／解析部６にて実施され
る。

【０２３８】以下に、変復調データ処理部４、変調部５
及び復調／解析部６が、各デジタル通信システム（例え
ば、ＰＤＣ，ＰＨＳ，ＧＳＭ）に対応したプログラムに
応じて実行する主な機能動作例（あるいは設定処理の
例）について、ＰＤＣ，ＰＨＳ，ＧＳＭの順に箇条書き
形式にして説明する。

【０２３９】ＰＤＣ 変復調データ処理部４ ・変調データ処理 パターン発生器４３に伝送速度４２．０ｋｂｐｓ、フレ
ーム周期２０ｍｓでもってＰＤＣ規格に基づいたデータ
パターンを発生するような設定が実施される。

【０２４０】・復調データ処理 復調／解析部６からの復調データをＰＤＣの通信プロト
コルに基づいて処理し制御部３に送出する。（複数のス
ロットに分解された復調／解析部６からのデータをＰＤ
Ｃのプロトコルに基づいて合成する） 変調部５ ・ベースバンドフィルタ用テーブルデータ作成 テーブルデータ作成プログラム１２２によりＰＤＣで使
用する変調用ペースバンドフィルタの特性（ＰＤＣでは
α＝０．５のルートナイキストフィルタ特性）が計算さ
れデジタルフィルタ５１，５２に設定される。

【０２４１】・変調処理 変調処理部５０内のＤＳＰにて変調処理プログラム１２
２が実施され、変復調データ処理部４からの変調データ
に対し、ＰＤＣで採用されているπ／４ＤＱＰＳＫ変調
処理を行いデジタルフィルタ５１，５２に送出する。

【０２４２】・可変アナログフィルタ遮断周波数設定 本無線機テスタが変調部５にてＰＤＣに使用しているサ
ンプリング周波数のノイズを遮断するような特性が制御
部３より可変アナログフィルタ５５、５６に設定され
る。

【０２４３】復調／解析部６ ・復調／解析部内ハードウエア設定 ハードウエア設定プログラム１３５により４２．０ｋｂ
ｐｓの伝送速度のπ／４ＤＱＰＳＫ変調波をＩ，Ｑベー
スバンド信号に変換するための設定が直交復調器６２と
ＤＤＦデジタルフィルタ６３に対して実施される。

【０２４４】・復調処理 復調プログラム１３６により、ＰＤＣのスロット構成を
有するπ／４ＤＱＰＳＫのＩ，Ｑ信号が１，０のデジタ
ル信号に復調され、変復調データ処理部４に送出され
る。

【０２４５】・解析処理 変調解析プログラム１３７により、ＰＤＣのスロット構
成を有するπ／４ＤＱＰＳＫのＩ，Ｑ信号の変調解析が
行われ、結果が制御部３に送出される。

【０２４６】・ＢＥＲ測定処理 ＢＥＲ測定プログラム１３８により、被試験無線機から
の伝送速度４２．０ｋｂｐｓのＢＥＲ用ＤＡＴＡデータ
の誤り率が算出され、結果が制御部３に送出される。

【０２４７】ＰＨＳ 変復調データ処理部４ ・変調データ処理 パターン発生器４３に伝送速度３８４．０ｋｂｐｓ、フ
レーム周期５ｍｓでもってＰＨＳ規格に基づいたデータ
パターンを発生するような設定が実施される。 ・復調データ処理 復調／解析部６からの復調データをＰＨＳの通信プロト
コルに基づいて処理し制御部３に送出する（複数のスロ
ットに分解された復調／解析部６からのデータをＰＨＳ
のプロトコルに基づいて合成する）。

【０２４８】変調部５ ・ベースバンドフィルタ用テーブルデータ作成 テーブルデータ作成プログラム１２２によりＰＨＳで使
用する変調用ベースバンドフィルタの特性（ＰＤＣでは
α＝０．５のルートナイキストフィルタ特性）が計算さ
れデジタルフィルタ５１，５２に設定される。

【０２４９】・変調処理 変調処理部５０内のＤＳＰにて変調処理プログラム１２
２が実施され、変復調データ処理部４からの変調データ
に対し、ＰＨＳで採用されているπ／４ ＤＱＰＳＫ変
調処理を行いデジタルフィルタ５１，５２に送出する。

【０２５０】・可変アナログフィルタ遮断周波数設定 本無線機テスタが変調部５にてＰＨＳに使用しているサ
ンプリング周波数のノイズを遮断するような特性が制御
部３より可変アナログフィルタ５５、５６に設定され
る。

【０２５１】復調／解析部６ ・復調／解析部内ハードウエア設定 ハードウエア設定プログラム１３５により３８４．０ｋ
ｂｐｓの伝送速度のπ／４ＤＱＰＳＫ変調波をＩ，Ｑベ
ースバンド信号に変換するための設定が直交復調器６２
とＤＤＦディジタルフィルタ６３に対して実施される。

【０２５２】・復調処理 復調プログラム１３６により、ＰＨＳのスロット構成を
有するπ／４ＤＱＰＳＫのＩ，Ｑ信号が１，０のデジタ
ル信号に復調され、変復調データ処理部４に送出され
る。

【０２５３】・解析処理 変調解析プログラム１３７により、ＰＨＳのスロット構
成を有するπ／４ＤＱＰＳＫのＩ，Ｑ信号の変調解析が
行われ、結果が制御部３に送出される。

【０２５４】・ＢＥＲ測定処理 ＢＥＲ測定プログラム１３８により、被試験無線機から
の伝送速度３８４．０ｋｂｐｓのＢＥＲ用ＤＡＴＡデー
タの誤り率が算出され、結果が制御部３に送出される。

【０２５５】ＧＳＭ 変復調データ処理部４ ・変調データ処理 パターン発生器４３に伝送速度２７０．８３３ｋｂｐ
ｓ、フレーム周期４．６１５ｍｓでもってＧＳＭ規格に
基づいたデータパターンを発生するような設定が実施さ
れる。

【０２５６】・復調データ処理 復調／解析部６からの復調データをＧＳＭの通信プロト
コルに基づいて処理し制御部３に送出する（複数のスロ
ットに分解された復調／解析部６からのデータをＧＳＭ
のプロトコルに基づいて合成する）。

【０２５７】変調部５ ベースバンドフィルタ用テーブルデータ作成 テーブルデータ作成プログラム１２２によりＧＳＭで使
用する変調用ベースバンドフィルタの特性（ＧＳＭでは
ＢｂＴ＝０．３のガウスフィルタ特性）が計算されデジ
タルフィルタ５１，５２に設定される。

【０２５８】・変調処理 変調処理部５０内のＤＳＰにて変調処理プログラム１２
２が実施され、変復調データ処理部４からの変調データ
に対し、ＧＳＭで採用されているＧＭＳＫ変調処理を行
いデジタルフィルタ５１，５２に送出する。

【０２５９】・可変アナログフィルタ遮断周波数設定 本無線機テスタが変調部５にてＧＳＭに使用しているサ
ンプリング周波数のノイズを遮断するような特性が制御
部３より可変アナログフィルタ５５、５６に設定され
る。

【０２６０】復調／解析部６ ・復調／解析部内ハードウエア設定 ハードウエア設定プログラム１３５により２７３．８４
４ｋｂｐｓの伝送速度のＧＭＳＫ変調波をＩ，Ｑベース
バンド信号に変換するための設定が直交復調器６２とＤ
ＤＦデジタルフィルタ６３に対して実施される。

【０２６１】・復調処理 復調プログラム１３６により、ＧＳＭのスロット構成を
有するＧＭＳＫ Ｉ，Ｑ信号が１，０のデジタル信号に
復調され、変復調データ処理部に送出される。

【０２６２】・解析処理 変調解析プログラム１３７により、ＧＳＭのスロット構
成を有するＧＭＳＫのＩ，Ｑ信号の変調解析が行われ、
結果が制御部３に送出される。

【０２６３】・ＢＥＲ測定処理 ＧＳＭの場合はＰＤＣ、ＰＨＳとは異なり被試験無線機
からのＲＦ信号を復調した後、更にスロットに分割され
たデータを合成し、合成されたデータから誤り率を算出
する（図１４の切り替えスイッチ６５はＤＤＦデジタル
フィルタの出力を選択）。

【０２６４】ＧＳＭのＢＥＲ測定プログラム１３８はＰ
ＤＣ、ＰＨＳの復調プログラム１３６とＢＥＲ測定プロ
グラム１３８にスロット合成手順を加えた形式となって
いる。

【０２６５】誤り率測定結果はＰＤＣ，ＰＨＳ同様に制
御部３に送出される。

【０２６６】

【発明の効果】以上詳述したように、本発明の第１乃至
第４の実施形態によれば、複数種類のデジタル通信シス
テムへ対応するためのシステム変更を容易かつ簡便に実
現することができる無線機試験装置及び方法を提供する
ことができる。

【０２６７】また、本発明の第２乃至第４の実施形態に
よれば、複数モジュールに対して高速かつ簡易なソフト
ウエアプログラムの供給を実現し、かつ、システム変更
の容易性，拡張性を確保することができる無線機試験装
置及び方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る無線機試験装
置としての無線機テスタの全体構成の一例を示すブロッ
ク図。

【図２】本発明の第１の実施の形態が適用される無線機
テスタのパネル配置と被試験用無線機との接続関係を例
示する図。

【図３】本発明の第１の実施の形態が適用される無線機
テスタで測定対象とする各種のデジタル通信システムを
採用した被試験用無線機の規格仕様を例示する図。

【図４】同実施の形態の詳細構成の一例を示すブロック
図。

【図５】同実施の形態の無線機テスタにおけるテスタシ
ステム設定動作を説明する図。

【図６】同実施の形態の無線機テスタにおける送信動作
を説明する図。

【図７】同実施の形態の無線機テスタにおける復調動作
を説明する図。

【図８】同実施の形態の無線機テスタにおける解析動作
を説明する図。

【図９】本発明の第２の実施の形態に係る無線機試験装
置としての無線機テスタを含む計測装置の全体構成の一
例を示すブロック図。

【図１０】同実施の形態の計測装置におけるメモリ空間
を示す図。

【図１１】同実施の形態の計測装置における主モジュー
ル及び副モジュールの構成を示すブロック図。

【図１２】同実施の形態における副モジュールのシステ
ム設定動作を説明する流れ図。

【図１３】本発明の第３の実施の形態に係る計測装置に
おいて、変調部として使用した副モジュールの一例を示
す構成図。

【図１４】本発明の第４の実施の形態に係る無線機試験
装置としての無線機テスタにおいて、復調／解析部とし
て使用した副モジュールの一例を示す構成図。

【符号の説明】

１…表示／入力部 ２…記憶装置 ３…制御部 ４…変復調データ処理部 ５…変調部 ６…復調／解析部 ７…広帯域ＲＦ／ＩＦ部 １０…ＬＣＤ表示器 １１…パネルキー ３０…メインＣＰＵ部 ４０…ＣＰＵ部 ４３…パターン発生器 ５０…デジタル信号処理部 ５１，５２…デジタルフィルタ ５３，５４…Ｄ／Ａ変換器 ５５，５６…アナログフィルタ ６７…波形メモリ ６８…デジタル信号処理部 ９０…主モジュール ９１，９２，９３…副モジュール ９４…外部記憶装置 ９５…バス １０３…アドレスデコーダ １０５…リセット回路 １１１…内部バス１１１ １１２…ＤＳＰ １１３…内部アドレスデコーダ１１３ １１４，１１７…スイッチ １１５…ＲＡＭメモリ Ａ９０…主モジュールプログラム空間 Ａ９１，Ａ９２，Ａ９３…副モジュールプログラム空間 ＭＡ…主モジュールメモリ空間

───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤田 守 東京都港区南麻布五丁目10番27号 アン リツ株式会社内 (56)参考文献 特開 平９−307485（ＪＰ，Ａ) 特開 平９−46394（ＪＰ，Ａ) 特開 平８−167869（ＪＰ，Ａ) 実開 平４−96150（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04B 17/00 - 17/02 H04B 3/46 - 3/48 H04Q 7/00 - 7/38 H04B 7/24 - 7/26

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 複数種類あるデジタル通信システムのい
   ずれかに対応した被試験用無線機を該被試験用無線機が
   対応するデジタル通信システムに応じて試験することが
   可能な無線機試験装置であって、 書き換え可能な第１のメモリを有し、該第１のメモリに
   書き込まれたプログラムを実行することにより、当該被
   試験用無線機に送信する第１の試験信号の内容を示す変
   調データをデジタル変調信号に変換する変調手段（５）
   と、 書き換え可能な第２のメモリを有し、該第２のメモリに
   書き込まれたプログラムを実行することにより、当該被
   試験用無線機から受信した第２の試験信号から復調デー
   タを生成する復調手段（６）と、 書き換え可能な第３のメモリを有し、該第３のメモリに
   書き込まれたプログラムを実行することにより、上記変
   調手段へ入力するデータを生成すると共に、上記復調手
   段で復調された復調データを当該被試験用無線機が採用
   しているデジタル通信システムのプロトコルに基づいて
   処理する変復調処理手段（４）と、 記憶装置に記憶されている各種デジタル通信システムに
   対応するプログラムのデータを読みだして上記第１、第
   ２及び第３のメモリに書き込む制御手段（３）とを具備
   してなることを特徴とする無線機試験装置。
2. 【請求項２】 上記制御手段がメモリを有する主モジュ
   ール（９０）で構成されていると共に、上記変調手段及
   び上記復調手段の少なくとも一方がメモリを有する副モ
   ジュール（９１，９２，９３）で構成されており、 上記主モジュールは、上記副モジュールのメモリを自メ
   モリ空間の一部として含み、上記副モジュールの設定時
   には、上記副モジュールのメモリに上記プログラムを書
   き込み、 上記副モジュールは、上記被試験用無線機からの試験信
   号を受けて解析するために上記試験信号を処理するデジ
   タル信号処理手段（１１５）を有し、上記メモリに記憶
   された上記プログラムにしたがって上記試験信号の処理
   を実行することを特徴とする請求項１に記載の無線機試
   験装置。
3. 【請求項３】 上記副モジュールのメモリを上記主モジ
   ュールの自メモリ空間の一部とするための第１のアドレ
   スデコーダ（１１６）と、 上記副モジュールのメモリを上記副モジュールの自メモ
   リ空間とするための第２のアドレスデコーダ（１１３）
   と、 上記副モジュールの設定時には、上記副モジュールのメ
   モリのアドレスを上記第１のアドレスデコーダに接続す
   ると共に、上記副モジュールの実行時には、上記副モジ
   ュールのメモリのアドレスを上記第２のアドレスデコー
   ダに接続するための切換手段とをさらに具備してなるこ
   とを特徴とする請求項２に記載の無線機試験装置。
4. 【請求項４】 上記記憶装置は、上記プログラムを外部
   からロードする手段を含むことを特徴とする請求項１に
   記載の無線機試験装置。
5. 【請求項５】 上記記憶装置は、上記プログラムを内部
   からリードアウトする手段を含むことを特徴とする請求
   項１に記載の無線機試験装置。
6. 【請求項６】 上記変調手段は、上記書き換え可能な第
   １のメモリとしての第１のＲＡＭ（５ａ）を有し、その
   第１のＲＡＭに記憶されたプログラムを実行することに
   より、上記被試験用無線機へ送信する試験信号の内容を
   示す変調データを、デジタル変調信号に変換する手段を
   含むことを特徴とする請求項１に記載の無線機試験装
   置。
7. 【請求項７】 上記復調手段は、上記書き換え可能な第
   ２のメモリとしての第２のＲＡＭ（６ａ）を有し、その
   第２のＲＡＭに記憶されたプログラムを実行することに
   より、上記被試験用無線機から受信した試験信号をＡ／
   Ｄ変換し、さらに、復調データ生成もしくは解析処理を
   実行する復調／解析処理手段を含むことを特徴とする請
   求項６に記載の無線機試験装置。
8. 【請求項８】 上記変復調処理手段は、上記書き換え可
   能な第３のメモリとしての第３のＲＡＭ（４ａ）を有
   し、その第３のＲＡＭに記憶されたプログラムを実行す
   ることにより、上記変調処理手段で処理する変調データ
   を生成し、また、上記復調／解析処理手段で復調された
   復調データを上記被試験用無線機が採用しているデジタ
   ル通信システムのプロトコルに基づいて処理する手段を
   含むことを特徴とする請求項７に記載の無線機試験装
   置。
9. 【請求項９】 上記記憶装置は、上記複数種類のデジタ
   ル通信システムに対応して上記書き換え可能な第１、第
   ２及び第３のメモリとしての上記第１、第２及び第３の
   ＲＡＭに記憶されるプログラムを内部的または外部的に
   変更又は差換えるための手段を含むことを特徴とする請
   求項８に記載の無線機試験装置。
10. 【請求項１０】 上記制御手段は、上記試験の開始前に
    上記記憶装置から所望のデジタル通信システムに対応す
    るプログラムを読み出して、上記書き換え可能な第１、
    第２及び第３のメモリとしての上記第１、第２及び第３
    のＲＡＭに記憶されるプログラムを変更するための手段
    を含むことを特徴とする請求項８に記載の無線機試験装
    置。
11. 【請求項１１】 複数種類あるデジタル通信システムの
    いずれかに対応した被試験用無線機を該被試験用無線機
    が対応するデジタル通信システムに応じて試験すること
    が可能な無線機試験装置であって、 計測対象の信号を送出するために、又は計測対象の信号
    を受けて解析するために信号を処理するデジタル信号処
    理手段及び書き換え可能な記憶手段とを有し、上記書き
    換え可能な記憶手段に設定された上記デジタル通信シス
    テムのいずれかに対応するプログラムに従って所定の処
    理を実行する少なくとも１つの副モジュール（９１，９
    ２，９３）と、 上記副モジュールに設定する上記プログラムを少なくと
    も１種類保存する記憶手段と、上記書き換え可能な記憶
    手段と対応する副モジュールのメモリ空間を自メモリ空
    間の一部として含み、かつ、副モジュール設定時には、
    上記記憶手段から読み出した上記プログラムを自メモリ
    空間である上記副モジュールのメモリ空間に書き込むこ
    とで、該当する副モジュールを設定する主モジュール
    （９０）とを具備し、 上記副モジュールは、その副モジュールの上記書き換え
    可能な記憶手段に上記主モジュールにより上記記憶手段
    より設定された上記プログラム情報を実行することによ
    り上記信号を処理することを特徴とする無線機試験装
    置。
12. 【請求項１２】 複数種類あるデジタル通信システムの
    いずれかに対応した被試験用無線機を該被試験用無線機
    が対応するデジタル通信システムに応じて試験する無線
    機試験方法であって、 書き換え可能な第１のメモリに書き込まれたプログラム
    を実行することにより、当該被試験用無線機に送信する
    第１の試験信号の内容を示す変調データをデジタル変調
    信号に変換する第１のステップと、 書き換え可能な第２のメモリに書き込まれたプログラム
    を実行することにより、当該被試験用無線機から受信し
    た第２の試験信号から復調データを生成する第２のステ
    ップと、 書き換え可能な第３のメモリに書き込まれたプログラム
    を実行することにより、上記変調データを生成すると共
    に、上記復調データを当該被試験用無線機が採用してい
    るデジタル通信システムのプロトコルに基づいて処理す
    る第３のステップと、 記憶装置に記憶されている各種デジタル通信システムに
    対応するプログラムのデータを読みだして上記書き換え
    可能な第１、第２及び第３のメモリに書き込む第４のス
    テップとを具備することを特徴とする無線機試験方法。
13. 【請求項１３】 複数種類あるデジタル通信システムの
    いずれかに対応した被試験用無線機を該被試験用無線機
    が対応するデジタル通信システムに応じて試験する無線
    機試験方法であって、 少なくとも１つの副モジュールにおいて、計測対象の信
    号を送出するために、又は計測対象の信号を受けて解析
    するために信号を処理するデジタル信号処理手段として
    書き換え可能な記憶手段に設定された上記デジタル通信
    システムのいずれかに対応するプログラムに従って所定
    の処理を実行する第１のステップと、 上記副モジュールに設定する上記プログラムを少なくと
    も１種類を記憶手段に保存する第２のステップと、 主モジュールにおいて、上記書き換え可能な記憶手段と
    対応する副モジュールのメモリ空間を自メモリ空間の一
    部として含み、かつ、副モジュール設定時には、上記記
    憶手段から読み出した上記プログラムを自メモリ空間で
    ある上記副モジュールのメモリ空間に書き込むことで、
    該当する副モジュールを設定する第４のステップとを具
    備し、 上記副モジュールは、その副モジュールの上記書き換え
    可能な記憶手段に上記主モジュールにより上記記憶手段
    より設定された上記プログラム情報を実行することによ
    り上記信号を処理することを特徴とする無線機試験方
    法。