JP2015228361A - 有機発光ディスプレイ装置及び有機発光ディスプレイ装置のリペアシステム - Google Patents

Abstract

【課題】ダミーピクセルを利用して発光するピクセル領域の中で最外郭に形成された（最後の水平ラインに形成された）ピクセルの輝点又は暗点不良をリペアする有機発光ディスプレイ装置及び有機発光ディスプレイ装置のリペアシステムを提供する。
【解決手段】発光領域ＥＡとピクセル回路領域ＤＡを含み、発光する複数のピクセル領域と、非発光領域とピクセル回路領域を含むように複数のピクセル領域に隣接されるように形成された複数のダミーピクセル領域と、複数のダミーピクセル領域に形成されたアノード電極、及び複数のピクセル領域にアノード電極の一部から形成されたブリッジライン１８０を含む有機発光ディスプレイ装置。
【選択図】図６

Description

本発明は、有機発光ディスプレイ装置に関するものであって、特に、ダミーピクセルを利用して発光するピクセル領域の中で最外郭に形成された（最後の水平ラインに形成された）ピクセルの輝点又は暗点不良をリペアする有機発光ディスプレイ装置及び有機発光ディスプレイ装置のリペアシステムに関するものである。

有機発光ダイオード（ＯＬＥＤ）を発光させて画像を表示する有機発光ディスプレイ装置は、駆動方式によって受動マトリックス（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ）方式と能動マトリックス（Ａｃｔｉｖｅ Ｍａｔｒｉｘ）方式に分けられる。

受動マトリックス方式は、別途の薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、以下‘ＴＦＴ’という）を具備せずにマトリックス形態でピクセルが配列された構成を含み、消費電力が高く、解像度の面でも限界がある。

一方、能動マトリックス方式は、マトリックス形態で配列されたピクセル各々にＴＦＴが 形成された構成を含み、ＴＦＴのスイッチング駆動とストレージキャパシタ(Ｃｓｔ)の電圧充電によって各々のピクセルを駆動する。

従って、能動マトリックス方式は、消費電力が低く、解像度の面でも受動マトリックス方式と対比して利点がある。そのため、高解像度及び大面積を要求する表示素子には、能動マトリックス方式の有機発光素子が適合する。参考に、以下の本明細書においては、‘能動マトリックス方式の有機発光ディスプレイ装置’を簡潔に‘有機発光ディスプレイ装置’と称する。

図１は、一般的な有機発光ディスプレイ装置のピクセルの構造を説明するための回路図である。図１では、ディスプレイパネルに形成された外部補償方式のピクセルの中で一つのピクセルの等価回路を表示している。

ディスプレイパネルの各ピクセルは、入力されるデータ電流（Ｉｏｌｅｄ）によって発光する有機発光ダイオード（ＯＬＥＤ）と、前記有機発光ダイオード（ＯＬＥＤ）を駆動させるためのピクセル回路（ＰＣ）を含む。又、ディスプレイパネルには、前記有機発光ダイオード（ＯＬＥＤ）とピクセル回路（ＰＣ）に駆動電源及び信号を供給するための複数のラインが形成されている。

ここで、ピクセル回路（ＰＣ）は、第１スイッチングＴＦＴ（ＳＴ１）、第２スイッチングＴＦＴ（ＳＴ２）、ドライビングＴＦＴ（ＤＴ）及びキャパシタ(Ｃｓｔ)を含む。そして、複数のラインは、データライン（ＤＬ）、ゲートライン（ＧＬ）、駆動電源ライン（ＰＬ）、センス信号ライン（ＳＬ）、基準電源ライン（ＲＬ）を含む。

第１スイッチングＴＦＴ（ＳＴ１）は、ゲートライン（ＧＬ）に供給されるスキャン信号（ゲート駆動信号）によってスイッチングされる。第１スイッチングＴＦＴ（ＳＴ１）がターンオンされてデータライン(ＤＬ)に供給されるデータ電圧（Ｖｄａｔａ）が、ドライビングＴＦＴ（ＤＴ）に供給される。

ドライビングＴＦＴ（ＤＴ）は、第１スイッチングＴＦＴ（ＳＴ１）から供給されるデータ電圧（Ｖｄａｔａ）によってスイッチングされる。ドライビングＴＦＴ（ＤＴ）のスイッチングによって有機発光ダイオード（ＯＬＥＤ）に流れるデータ電流（Ｉｏｌｅｄ）を制御する。

ゲートライン（ＧＬ）を通じてスキャン信号が印加されると、第１スイッチングＴＦＴ（ＳＴ１）がターンオンされる。この時、第１スイッチングＴＦＴ（ＳＴ１）からの信号が、ドライビングＴＦＴ（ＤＴ）のゲート電極に入力されてドライビングＴＦＴ（ＤＴ）がターンオンされる。ドライビングＴＦＴ（ＤＴ）がターンオンされると、駆動電源ライン（ＰＬ）を通じて印加された駆動電流が有機発光ダイオード（ＯＬＥＤ）に入力され、有機発光ダイオード（ＯＬＥＤ）が発光することになる。

外部補償のために、ゲートライン（ＧＬ）と同一方向に形成されたセンス信号ライン（ＳＬ）が形成されている。センス信号ライン（ＳＬ）に印加されるセンス信号（ｓｅｎｓｅ）によってスイッチングされる第２スイッチングＴＦＴ（ＳＴ２）が形成されている。第２スイッチングＴＦＴ（ＳＴ２）のスイッチングによって有機発光ダイオード（ＯＬＥＤ）に供給されるデータ電流（Ｉｏｌｅｄ）をデータドライブＩＣのＡＤＣ（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）を利用してセンシングする。ＡＤＣでセンシングされた各ピクセルのセンシング値によって各ピクセルに供給されるデータ電圧を補償してドライビングＴＦＴ（ＤＴ）のしきい値電圧（Ｖｔｈ）及びモビリティ（ｍｏｂｉｌｉｔｙ）特性の変化を補償する。

図２は、一般的な有機電界発光素子の表示領域一部に関する平面図であり、全体ピクセルの中で、最後の水平ラインに配置された一つの単位ピクセルを示す図面である。

図２においては、各ピクセル領域内からピクセル回路が形成された領域をピクセル回路領域（ＤＡ）と定義した。ピクセル回路は、ドライビングＴＦＴ２０、スキャンＴＦＴ３０及びセンスＴＦＴ４０を含む。そして、有機発光ダイオード（ＯＬＥＤ）が形成された領域を発光領域（ＥＡ）と定義した。

図２を参照すると、駆動電源ライン（ＶＤＤ ｌｉｎｅ）とデータライン（ｄａｔａ ｌｉｎｅ）は垂直方向に形成されており、ゲートライン（ｇａｔｅ ｌｉｎｅ）及びセンス信号ライン（ｓｅｎｓｅ ｌｉｎｅ）は水平方向に形成されている。

データライン（ｄａｔａ ｌｉｎｅ）とゲートライン（ｇａｔｅ ｌｉｎｅ）が交差されて発光領域（ＥＡ）が定義される。発光領域には複数のピクセルが形成されていて、レッドピクセル、グリーンピクセル、ブルーピクセル及びホワイトピクセルが集まって一つの単位ピクセル１０を構成する。ゲートライン（ｇａｔｅ ｌｉｎｅ）とセンス信号ライン（ｓｅｎｓｅ ｌｉｎｅ）の間にピクセル回路領域（ＤＡ）が定義される。

ドライビングＴＦＴ２０のソース電極は、駆動電源ライン（ＶＤＤ ｌｉｎｅ）と連結され、ドレイン電極は、有機発光ダイオード（ＯＬＥＤ）のアノード電極と連結される。そして、ドライビングＴＦＴ２０のゲート電極は、スキャンＴＦＴ３０のドレイン電極と連結される。スキャンＴＦＴ３０のゲート電極はゲートライン（ｇａｔｅ ｌｉｎｅ）と連結され、ソース電極はデータライン（ｄａｔａ ｌｉｎｅ）と連結される。センスＴＦＴ４０のゲート電極はセンス信号ラインに連結され、ドレイン電極はドライビングＴＦＴ２０のドレイン電極に連結され、ソース電極は基準電源ライン（Ｒｅｆ ｌｉｎｅ）に連結される。

図３は、輝点不良が発生したピクセルをリペアして暗点化させたものを示す図面である。

図３を参照すると、ピクセルの有機発光ダイオード（ＯＬＥＤ）及びピクセル回路を製造する過程において、各ＴＦＴの特性が低下する。又、ライン及びメタルレイヤー間のショート発生によって各ピクセルが正常に駆動しない不良が発生し得る。

一つのピクセル領域に形成されたドライビングＴＦＴ２０、スキャンＴＦＴ３０又はセンスＴＦＴ４０が正常に駆動しない場合、有機発光ダイオードに電流が印加されず、暗点化不良が発生し得る。又、ドライビングＴＦＴ２０のソース電極とドレイン電極がショートされる場合、ドライビングＴＦＴ２０が正常に駆動せず、ソース電極に印加された電圧が、直ぐドレイン電極に直接印加され得る。この場合、ドライビングＴＦＴ２０がオフ（ｏｆｆ）されずに持続的にオン（ｏｎ）状態が維持されて有機発光ダイオード（ＯＬＥＤ）が持続的に点灯する輝点不良が発生する。

このように特定ピクセルに暗点化または輝点化不良が発生する場合、暗点化されたピクセル領域はリペア不可であるため、暗点化された状態でそのまま放置される。

そして、輝点化されたピクセル領域は、輝点化されたピクセルを駆動させるピクセル回路のドライビングＴＦＴ２０と有機発光ダイオード（ＯＬＥＤ）のアノード電極が連結される‘Ａ’地点（図３に図示）をレーザーカッティングを通じて切断する。即ち、ストレージキャパシタと有機発光ダイオード（ＯＬＥＤ）のアノード電極間の開口領域においてレーザーカッティングを行い、ドライビングＴＦＴ２０と有機発光ダイオード（ＯＬＥＤ）のアノード電極の連結を切断する。

また、センスＴＦＴ４０のドレイン電極とドライビングＴＦＴ２０が連結される‘Ｂ’地点（図３に図示）をレーザーカッティングを通じて切断する。又、輝点化不良が発生したピクセルの発光領域（ＥＡ）に形成された有機発光ダイオード（ＯＬＥＤ）にウェルディング（ｗｅｌｄｉｎｇ）を行ってアノード電極とカソード電極を導通させて有機発光ダイオード（ＯＬＥＤ）を暗点化させる。

暗点化不良は、視認性が低いためユーザーが暗点化不良を認知できない。一方、輝点化不良は、視認性が高いためユーザーが輝点化不良を直ぐ認知することができる。そのため、輝点化されたピクセル領域は暗点化される。

ディスプレイパネル全体領域において輝点化不良が一つだけ発生しても不良として認知され得るので、最終製品化させることができない問題がある。一方、暗点化不良は、ディスプレイパネル全体領域において１０〜２０個のピクセルに発生してもディスプレイ装置として製品化されることができるので、輝点化不良が発生したピクセル領域は暗点化にリペアされる。

上述したように、輝点化不良は、リペアを通じて暗点化させることができるが、暗点化不良は、リペアが制限的なので製品の歩留まりを高めるのに限界がある。有機発光ディスプレイ装置には、数百万〜数千万個のピクセル領域が存在するため、全体ピクセル領域を不良なく製造することには困難がある。また、全体ピクセル領域に不良のないパネルは、生産歩留まりが下がって製造コストが上昇する問題がある。

特に、ディスプレイパネルに形成されたＮ個の水平ラインの中で、最初の水平ラインからＮ−１番目の水平ラインに配置されたピクセル領域は、暗点化不良が発生した時、下側に形成されたピクセル領域と連結されるようにリペアを進めて、下部に形成されたピクセル領域から信号の印加を受けて暗点化不良をリペアすることができる。

しかし、ディスプレイパネル内においてＮ番目の水平ライン、即ち、発光するピクセル領域の中で最外郭に配置されたピクセル領域（最後の水平ラインに形成されたピクセル領域）は、暗点化不良（ｄａｒｋ ｈｏｔ）が発生した時、前記ディスプレイパネルの最外郭に配置されたピクセルに信号を供給できるピクセルが無い。即ち、最外郭に配置されたピクセルは、リペアすることができない問題がある。

本発明は、上述した問題を解決するためのものであって、最後の水平ラインに配置されたピクセルの輝点または暗点不良をリペアすることができる有機発光ディスプレイ装置及び有機発光ディスプレイ装置のリペアシステムを提供することを技術的課題とする。

上述した本発明の技術的課題以外にも、本発明の他の特徴及び利点が、以下において記述されたり、そのような記述及び説明から本発明の属する技術分野における通常の知識を有する者に明確に理解されることができるものである。

本発明の第１の態様に係る有機発光ディスプレイ装置は、発光領域及びピクセル回路領域を含み、発光する複数のピクセル領域と、非発光領域及びピクセル回路領域を含み、前記複数のピクセル領域に隣接されるように形成された複数のダミーピクセル領域と、前記複数のダミーピクセル領域に形成されたアノード電極と、前記複数のピクセル領域に前記アノード電極の一部から形成されたブリッジラインと、を含む。

本発明の第２の態様に係る有機発光ディスプレイ装置のリペアシステムは、有機発光ディスプレイ装置に形成され、発光領域及びピクセル回路領域を含み、発光する複数のピクセル領域と、前記有機発光ディスプレイ装置において前記複数のピクセル領域に隣接されるように形成され、非発光領域及びピクセル回路領域を含む複数のダミーピクセル領域と、前記複数のダミーピクセル領域に形成されたアノード電極と、前記複数のピクセル領域に前記アノード電極の一部から形成されたブリッジラインと、を含む。

本発明の実施形態に係る有機発光ディスプレイ装置及び有機発光ディスプレイ装置のリペアシステムは、発光されるピクセル領域の中で最後の水平ラインに配置されたピクセル領域の輝点または暗点不良を、ダミーピクセルを利用してリペアすることができる。これを通じて、有機発光ディスプレイ装置の製造歩留まりを高め、製造コストを低減させることができる。

上述した本発明の特徴及び効果以外にも、本発明の実施形態を通じて本発明の他の特徴及び効果が新たに把握されることも可能である。

一般的な有機発光ディスプレイ装置のピクセルの構造を説明するための回路図である。 一般的な有機電界発光素子の表示領域一部に関する平面図であり、全体ピクセルの中で最後の水平ラインに配置された一つの単位ピクセルを示す図面である。 輝点不良が発生したピクセルをリペアして暗点化させたものを示す図面である。 本発明の実施形態による有機発光ディスプレイ装置を概略的に示す図面である。 アクティブ領域の発光するピクセル領域の中で最外郭に形成されたピクセル（最後の水平ラインに形成されたピクセル）の輝点または暗点不良をリペアする方法を示す図面である。 本発明の実施形態による有機発光ディスプレイ装置のピクセル構造を示す平面図であり、リペアが行われたピクセルのウェルディング部及びカッティング部を示す図面である。 図６に図示されたＡ１−Ａ２線に沿った断面図であり、不良が発生していないピクセル領域及びダミーピクセル領域の断面構造を図示している。 図６に図示されたＡ１−Ａ２線に沿った断面図であり、不良が発生したピクセル領域にリペア構造が適用された第１実施例のピクセル領域及びダミーピクセル領域の断面構造を図示している。 図６に図示されたＡ１−Ａ２線に沿った断面図であり、不良が発生したピクセル領域にリペア構造が適用された第２実施例のピクセル領域及びダミーピクセル領域の断面構造を図示している。

本明細書における各図面の構成要素に参照番号を付加するにおいて、同一の構成要素に限っては、たとえ異なる図面上に表示されてもできるだけ同一の番号を有するようにしていることに留意すべきである。

一方、本明細書において記述される用語の意味は、次の通り理解されるべきである。

単数の表現は、文脈上明らかに他の意味として定義しない限り、複数の表現を含むものと理解しなければならず、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素と区別するためのもので、これらの用語によって権利範囲が限定されてはならない。

「含む」または「有する」などの用語は、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものの存在または付加可能性をあらかじめ排除しないものとして理解されなければならない。

本発明の実施形態を説明するにおいて、ある構造物が他の構造物「上に、上部に」及び「下に、下部に」形成されると記載された場合、このような記載は、この構造物が互いに接続されている場合だけでなく、これらの構造物の間に第３の構造物が介在される場合まで含むものと理解されなければならない。

以下では、添付した図面を参照して有機発光ディスプレイ装置及び有機発光ディスプレイ装置のリペアシステムに関して説明する。

図４は、本発明の実施形態による有機発光ディスプレイ装置を概略的に示す図面である。

本発明の実施形態による有機発光ディスプレイ装置は、ディスプレイパネル１００及び駆動回路部を含んで構成される。

駆動回路部は、データドライバー、ゲートドライバー、タイミングコントローラー、メモリー及び電源供給部を含み、複数の駆動集積回路（Ｄｒｉｖｅ ＩＣ）が実装された印刷回路基板及びＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）に形成される。ＦＯＧ（Ｆｉｌｍ ｏｎ Ｇｌａｓｓ）を利用してディスプレイパネル１００に電源及び駆動信号を供給する。

タイミングコントローラーは、映像データをフレーム単位で整列してデータドライバーに供給する。又、タイミングコントローラーは、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル（ＤＥ）、クロック（ＤＣＬＫ）のようなタイミング同期信号（ＴＳＳ）に基づいてデータドライバーとゲートドライバーをドライビングモードで動作させて入力された映像を表示する。又、タイミングコントローラーは、データドライバーとゲートドライバーをセンシングモードで動作させて各サブピクセルに形成されたドライビングＴＦＴ（ＤＴ）の特性（しきい値電圧/モビリティ）のセンシングが行われるようにする。

ゲートドライバーは、タイミングコントローラーのモード制御によって前記ドライビングモードと前記センシングモードで動作する。ゲートドライバーは、ドライビングモード時に、タイミングコントローラーから供給されるゲート制御信号（ＧＣＳ）によって１水平期間ごとにゲートオン電圧レベルのスキャン信号（ｓｃａｎ）を生成する。そして、ゲートドライバーは、生成されたスキャン信号（ｓｃａｎ）を複数のゲートライン（ＧＬ）に順次的に供給する。一方、ゲートドライバーは、センシングモード時に、ゲートオン電圧レベルのセンス信号（ｓｅｎｓｅ）を生成する。そして、ゲートドライバーは、センス信号（ｓｅｎｓｅ）を複数のセンス信号ライン（ＳＬ）に順次的に供給する。

このようなゲートドライバーは、複数のゲートライン（ＧＬ１−ＧＬｍ）、複数のセンス信号ライン（ＳＬ１−ＳＬｍ）及び電源ライン（ＰＬ１−ＰＬｎ、ＶＤＤライン）と連結されている。ゲートドライバーは、集積回路（ＩＣ）形態に形成されて軟性ケーブルを通じてディスプレイパネル１００に連結されることができる。他の例として、パネルに各ピクセル（Ｐ）のトランジスタを形成する時、同一の製造工程を通じてディスプレイパネル１００のアレイ基板の非表示領域にゲートドライバーを直接形成することもできる。

データドライバーは、複数のデータライン（ＤＬ１〜ＤＬｎ）に連結され、タイミングコントローラーのモード制御によってディスプレイモードとセンシングモードで動作する。データドライバーは、タイミングコントローラーから供給される補正された映像データをデータ電圧（Ｖｄａｔａ）に変換してデータライン（ＤＬ）に供給する。

メモリーには、全体ピクセル（Ｐ）のドライビングＴＦＴ（ＤＴ）のしきい値電圧（Ｖｔｈ）のシフトを補償するための初期補償値が格納されている。又、ディスプレイパネル１００の駆動による各ピクセル（Ｐ）のドライビングＴＦＴ（ＤＴ）のしきい値電圧（Ｖｔｈ）のシフトを補償するための経時補償データがメモリーに格納される。そして、メモリーに格納された経時補償データをローディングして経時補償を行うことができる。タイミングコントローラーは、メモリーからドライビングＴＦＴ（ＤＴ）のしきい値電圧（Ｖｔｈ）のシフトを補償するための初期補償値をローディングし、ローディングされた補償値を補正された映像データに反映する。

ディスプレイパネル１００は、複数の有機発光ダイオード（ＯＬＥＤ）と前記複数の有機発光ダイオード（ＯＬＥＤ）を発光させるためのピクセル回路が形成されたアレイ基板と、前記複数の有機発光ダイオード（ＯＬＥＤ）を封止する封止基板を含む。

ディスプレイパネル１００は、複数のピクセルがマトリックス形態に配列されて画像が表示されるアクティブ領域（ａｃｔｉｖｅ ａｒｅａ）と、複数のリンクライン及びログラインが形成された非表示領域（ｎｏｎ−ｄｉｓｐｌａｙ ａｒｅａ）を含む。

アレイ基板のアクティブ領域には、複数のゲートライン（ＧＬ１−ＧＬｍ）、複数のセンス信号ライン（ＳＬ１−ＳＬｍ）、複数のデータライン（ＤＬ１−ＤＬｎ）、複数の電源ライン（ＰＬ１−ＰＬｎ、ＶＤＤライン）及び複数の基準電圧ライン（ＲＬ１−ＲＬｎ）が形成されており、このようなラインによって複数のピクセル（Ｐ）が定義される。レッド、グリーン、ブルー及びホワイトピクセルが集まって一つの単位ピクセルを構成する。

複数のピクセル（Ｐ）各々には、有機発光ダイオード（ＯＬＥＤ）及び前記有機発光ダイオード（ＯＬＥＤ）を発光させるためのピクセル回路が形成されている。ピクセル回路は、ドライビングＴＦＴ、スキャンＴＦＴ及びセンスＴＦＴを含む。

ゲートライン（ＧＬ）には、ゲートドライバーからスキャン信号（ｓｃａｎ、ゲート駆動信号）が印加される。そして、センス信号ライン（ＳＬ）には、ゲートドライバーからセンス信号（ｓｅｎｓｅ）が印加される。

複数のデータライン（ＤＬ）には、データドライバーからデータ電圧が印加される。データ電圧（Ｖｄａｔａ）は、ピクセル（Ｐ）のドライビングＴＦＴ（ＤＴ）のしきい値電圧（Ｖｔｈ）のシフトを補償するための補償電圧が含んでよい。

基準電圧ライン（ＲＬ）には、データドライバーからディスプレイ基準電圧またはセンシングプリチャージング電圧が選択的に供給されることができる。ディスプレイ基準電圧は、各ピクセル（Ｐ）のデータ充電期間の間、各基準電圧ライン（ＲＬ）に供給される。センシングプリチャージング電圧は、各ピクセル（Ｐ）のドライビングＴＦＴ（ＤＴ）のしきい値電圧/モビリティをセンシングするセンシング期間に基準電圧ライン（ＲＬ）に供給されることができる。

図５は、アクティブ領域の最外郭に形成されたピクセル（即ち、最後の水平ラインに形成されたピクセル）の輝点または暗点不良をリペアする方法を示す図面である。

図５を参照すると、本発明の有機発光ディスプレイ装置においては、アクティブ領域で発光するピクセル領域が形成されている。そして、発光するピクセル領域の下部には、実際には発光しないダミーピクセルが形成されている。

アクティブ領域に形成されたＮ個の水平ラインの中で、Ｎ番目の水平ラインに配置されたピクセル領域（最外郭に形成されたピクセル領域）に不良が発生すると、上下方向（垂直方向）に沿って互いに隣接した二つのピクセルのアノード電極に印加される信号を共有するようにリペアが行われる。即ち、発光するピクセル領域の中で最後の列に配置されたピクセル領域に不良が発生すると、不良が発生したピクセル領域の下側に形成されたダミーピクセルを利用してリペアが行われる。

一例として、実際に発光するピクセル領域の中で最外郭（最後の列）に形成された第１ピクセル領域のピクセル回路が正常に形成されないため、第１ピクセル領域に輝点化または暗点化不良が発生する場合について説明する。この場合、第１ピクセル領域のピクセル回路のドライビングＴＦＴと有機発光ダイオード（ＯＬＥＤ）のアノード電極の連結を切断する。また、センスＴＦＴのドレイン電極とドライビングＴＦＴの連結を切断する。

そして、発光するピクセル領域の下部に形成されたダミーピクセル領域の中で、不良が発生した前記第１ピクセル領域の下側に形成された第１ダミーピクセル領域のアノード電極に印加される信号が、前記第１ピクセルに印加されるようにする。このために、ウェルディング（ｗｅｌｄｉｎｇ）工程を行うことによって、不良が発生した第１ピクセル領域をリペアする。

ここで、実際に発光するピクセル領域の中で最外郭（最後の列）に形成された第１ピクセル領域のピクセル回路は、カッティングされて動作をしない。従って、第１ピクセル領域のピクセル回路に印加されるべきである駆動信号は、前記第１ピクセル領域の下側に形成された第１ダミーピクセル領域のピクセル回路に印加される。

一方、アクティブ領域の形成されたＮ個の水平ラインの中で、１番目の水平ラインからＮ−１番目の水平ラインまでに配置されたピクセル領域に不良が発生し得る。この場合、上下方向に沿って互いに隣接した二つのピクセルのアノード電極に印加される信号を共有するように、不良が発生したピクセル領域のリペアが行われる。

一例として、アクティブ領域の第２列に形成された第２ピクセル領域のピクセル回路が正常に形成されないため、第２ピクセル領域に輝点化または暗点化不良が発生する場合について説明する。この場合、前記第２ピクセル領域のピクセル回路のドライビングＴＦＴと有機発光ダイオード（ＯＬＥＤ）のアノード電極の連結を切断する。また、センスＴＦＴのドレイン電極とドライビングＴＦＴの連結を切断する。

そして、前記第２ピクセルの下側に形成された第３列の第３ピクセル領域のアノード電極に印加される信号が、前記第２ピクセルに共通に印加されるようにウェルディング（ｗｅｌｄｉｎｇ）工程を行う。これを通じて、不良が発生した第２ピクセル領域をリペアする。

図６は、本発明の実施形態による有機発光ディスプレイ装置のピクセル構造を示す平面図であり、リペアが行われたピクセルのウェルディング部及びカッティング部を示す図面である。

図６に示す平面レイアウトは、暗点化または輝点化不良が発生した後に正常に発光するようにリペアされたピクセル領域を含む。

図６を参照すると、本発明において各ピクセル領域内のピクセル回路が形成された領域をピクセル回路領域（ＤＡ）と定義した。ピクセル回路は、ドライビングＴＦＴ（１２０、２２０）、スキャンＴＦＴ（１３０、２３０）及びセンスＴＦＴ（１４０、２４０）を含む。そして、有機発光ダイオード（１１０、２１０）が形成された領域を発光領域（ＥＡ）と定義した。

ここで、ドライビングＴＦＴ（１２０、２２０）、スキャンＴＦＴ（１３０、２３０）及びセンスＴＦＴ（１４０、２４０）は、非晶質シリコン（ａ−Ｓｉ）、低温多結晶シリコン（ＬＴＰＳＬ：Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）または酸化物（Ｏｘｉｄｅ）をアクティブ（ａｃｔｉｖｅ）の材料として利用してＮタイプ（Ｎ−ｔｙｐｅ）またはＰタイプ（Ｐ−ｔｙｐｅ）で製造されてよい。

図６においては、発光するピクセル領域の中で最外郭（最後の列）に形成された４個のピクセル領域（レッド、グリーン、ブルー及びホワイトピクセル領域）を示している。又、発光するピクセル領域の下部に形成されたダミーピクセル領域の中で、４個のダミーピクセル領域（レッド、グリーン、ブルー及びホワイトダミーピクセル領域）を示している。

データライン（ｄａｔａ ｌｉｎｅ）とゲートライン（ｇａｔｅ ｌｉｎｅ）が交差されて発光領域（ＥＡ）が定義される。発光領域には複数のピクセルが形成されており、レッドピクセル、グリーンピクセル、ブルーピクセル及びホワイトピクセルが集まって一つの単位ピクセルを構成する。ゲートライン（ｇａｔｅ ｌｉｎｅ）とセンス信号ライン（ｓｅｎｓｅ ｌｉｎｅ）の間にピクセル回路領域（ＤＡ）が定義される。

発光するピクセル領域の中で最外郭（最後の列）に形成された４個のピクセル領域の発光領域（ＥＡ）には有機発光ダイオード１１０が形成されている。そして、ピクセル回路領域（ＤＡ）には、ドライビングＴＦＴ１２０、スキャンＴＦＴ１３０、センスＴＦＴ１４０が形成されている。

又、発光するピクセル領域の下部に形成された４個のダミーピクセル領域の発光領域（ＥＡ）には、ダミー有機発光ダイオード２１０が形成されている。ここで、ダミー有機発光ダイオード２１０には、有機発光層（ＥＭＬ）が形成されていないので信号が供給されても実際には発光しない。

ピクセル回路領域（ＤＡ）には、ダミードライビングＴＦＴ２２０、ダミースキャンＴＦＴ２３０、ダミーセンスＴＦＴ２４０が形成されている。

データライン（ｄａｔａ ｌｉｎｅ）と駆動電源ライン（ＶＤＤ ｌｉｎｅ）は垂直方向に形成されている。垂直に形成された駆動電源ライン（ＶＤＤ ｌｉｎｅ）が水平方向に分岐されてドライビングＴＦＴ１２０、ダミードライビングＴＦＴ２２０と接続され、発光するピクセル領域のピクセル回路に構成されたドライビングＴＦＴ１２０及びダミーピクセル回路に構成されたダミードライビングＴＦＴ２２０に駆動電源（ＶＤＤ）が供給される。

ゲートライン（ｇａｔｅ ｌｉｎｅ）及びセンス信号ライン（ｓｅｎｓｅ ｌｉｎｅ）は水平方向に形成されている。ゲートライン（ｇａｔｅ ｌｉｎｅ）はスキャンＴＦＴ１３０のゲート電極、ダミースキャンＴＦＴ２３０のゲート電極と接続される。ゲートライン（ｇａｔｅ ｌｉｎｅ）を通じてスキャン信号が、スキャンＴＦＴ１３０及びダミースキャンＴＦＴ２３０に印加される。

センス信号ライン（ｓｅｎｓｅ ｌｉｎｅ）は、センスＴＦＴ１４０のゲート電極、ダミーセンスＴＦＴ２４０のゲート電極と接続される。センス信号ライン（ｓｅｎｓｅ ｌｉｎｅ）を通じてセンス信号がセンスＴＦＴ１４０及びダミーセンスＴＦＴ２４０に印加される。

ドライビングＴＦＴ１２０、ダミードライビングＴＦＴ２２０のソース電極は駆動電源ライン（ＶＤＤ ｌｉｎｅ）と連結され、ドレイン電極は有機発光ダイオード１１０のアノード電極１１２と連結される。そして、ドライビングＴＦＴ１２０のゲート電極は、スキャンＴＦＴ１３０のドレイン電極と連結される。そして、ダミードライビングＴＦＴ２２０のゲート電極は、ダミースキャンＴＦＴ２３０のドレイン電極と連結される。スキャンＴＦＴ１３０のゲート電極及びダミースキャンＴＦＴ２３０のゲート電極各々はゲートライン（ｇａｔｅ ｌｉｎｅ）と連結され、ソース電極はデータライン（ｄａｔａ ｌｉｎｅ）と連結される。センスＴＦＴ１４０、ダミーセンスＴＦＴ２４０のゲート電極はセンス信号ライン（ｓｅｎｓｅ ｌｉｎｅ）に連結される。

センスＴＦＴ１４０のドレイン電極はドライビングＴＦＴ１２０のドレイン電極に連結され、ダミーセンスＴＦＴ２４０のゲート電極はダミードライビングＴＦＴ２２０のドレイン電極に連結される。センスＴＦＴ１４０のソース電極、ダミーセンスＴＦＴ２４０のソース電極は基準電源ライン（Ｒｅｆ ｌｉｎｅ）に連結される。

発光するピクセル領域の最外郭（最後のライン）に形成されたピクセル領域のドライビングＴＦＴ１２０、スキャンＴＦＴ１３０又はセンスＴＦＴ１４０が正常に駆動されないことがある。この場合、有機発光ダイオード１１０に電流が印加されず、暗点化不良が発生し得る。又、ドライビングＴＦＴ１２０のソース電極とドレイン電極がショートされ得る。この場合、ドライビングＴＦＴ１２０が正常に駆動されず、ソース電極に印加された電圧が直ぐドレイン電極に直接印加される。これにより、ドライビングＴＦＴ１２０がオフ（ｏｆｆ）されずに持続的にオン（ｏｎ）状態が維持されて有機発光ダイオード（ＯＬＥＤ）が持続的に点灯する輝点不良が発生し得る。

本発明の有機発光ディスプレイ装置とピクセルのリペア方法を通じて、発光するピクセル領域の最外郭（最後のライン）に形成されたピクセル領域の暗点化不良及び輝点化不良を全てリペアすることができる。

先ず、不良が発生したピクセル領域のピクセル回路のドライビングＴＦＴ１２０の入力端である‘Ｃ’地点をレーザーでカッティングする。又、スキャンＴＦＴ１３０の出力端である‘Ｄ’地点をレーザーでカッティングする。又、センスＴＦＴ１４０とドライビングＴＦＴ１２０が連結される‘Ｅ’地点をカッティングする。このように、Ｃ、Ｄ、Ｅ地点をカッティングして不良が発生したピクセル領域の画素回路が動作しないようにする。

そして、ブリッジライン１８０を形成して発光させるピクセル領域のアノード電極１１２と連結されたメタル層とダミーピクセル領域のアノード電極２１２を連結させる。この時、レーザーでブリッジライン１８０とピクセル領域のアノード電極１１２が連結されるようにウェルディング部（ｗｅｌｄｉｎｇ ｕｎｉｔ）を形成する。

このように、不良が発生したピクセル領域のアノード電極１１２とダミーピクセル領域のアノード電極２１２を連結させ、ダミーピクセル領域のピクセル回路から出力される信号を不良が発生したピクセル領域に印加させることができるようにする。

以後、不良が発生したピクセル領域と対応されるダミーピクセル領域のピクセル回路が正常に動作するように信号を印加する。そして、ダミーピクセルの有機発光ダイオード２１０のアノード電極２１２に供給される信号を不良が発生したピクセル領域の有機発光ダイオード１１０のアノード電極１１２に供給する。

（第１実施例によるピクセル領域のリペア構造）
図７は、図６に図示されたＡ１−Ａ２線に沿った断面図であり、不良が発生していないピクセル領域（ｐｉｘｅｌ ａｒｅａ）及びダミーピクセル領域（ｄｕｍｍｙ ｐｉｘｅｌ ａｒｅａ）の断面構造を図示している。図７においては、ＥＳＬ（Ｅｔｃｈ Ｓｔｏｐ Ｌａｙｅｒ）タイプのドライビングＴＦＴを図示している。

図７を参照すると、基板１０１上のピクセル領域及びダミーピクセル領域に下部ゲート電極１５１が形成されている。この時、下部ゲート電極は、ストレージキャパシタ(Ｃｓｔ)の第１電極としても機能する。

ここで、下部ゲート電極１５１は、モリブデン（Ｍｏ）、チタン（Ｔｉ）または銅（Ｃｕ）を材料に使用して単一層（ｓｉｎｇｌｅ ｌａｙｅｒ）構造に形成されてよい。他の例として、下部ゲート電極１５１は複層（ｍｕｌｔｉ ｌａｙｅｒ）構造に形成されてもよい。このように、一つの下部ゲート電極１５１としてドライビングＴＦＴ（Ｄ−ＴＦＴ）の下部ゲート及びストレージキャパシタ(Ｃｓｔ)の第１電極（下部電極）を形成する。この時、下部ゲート電極１５１は、スキャンライン（ｓｃａｎ）及びセンス信号ライン（ｓｅｎｓｅ ｌｉｎｅ）と同一メタルで共に形成される。

下部ゲート電極１５１を覆うようにゲート絶縁膜（１５２、ＧＩ）が形成されている。ゲート絶縁膜（１５２、ＧＩ）は、酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）の単一膜で形成されてよく、酸化シリコン（ＳｉＯ２）で形成された第１膜と窒化シリコン（ＳｉＮｘ）で形成された第２膜で形成されてもよい。

ゲート絶縁膜（１５２、ＧＩ）の上部のうち、ドライビングＴＦＴ（Ｄ−ＴＦＴ）領域にアクティブレイヤー（不図示）が形成されている。アクティブレイヤーは、ＩＧＯ（ｉｎｄｉｕｍ−ｇａｌｌｉｕｍ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ−ｚｉｎｃ ｏｘｉｄｅ）またはＩＧＺＯ（ａｍｏｒｐｈｏｕｓ ｉｎｄｉｕｍ−ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）のような酸化物で形成される。図７では、アクティブレイヤーが形成されていない部分の断面を図示している。

ゲート絶縁膜（１５２、ＧＩ）の上部及びアクティブレイヤーの上部にエッチング防止層（１５３、ＥＳＬ：ｅｔｃｈ ｓｔｏｐ ｌａｙｅｒ）が形成されている。エッチング防止層１５３は、酸化シリコン（ＳｉＯ２）で形成される。

エッチング防止層１５３上にソース/ドレインメタル層１５４が形成されている。ソース/ドレインメタル層１５４として、ドライビングＴＦＴ（Ｄ−ＴＦＴ）領域にソース（Ｓ）及びドレイン（Ｄ）が形成される。

エッチング防止層１５３の上部のうち、アクティブレイヤーと重畳される領域のエッチング防止層１５３を貫通してドライビングＴＦＴ（Ｄ−ＴＦＴ）のソース（Ｓ）とドレイン（Ｄ）が形成される。ドライビングＴＦＴ（Ｄ−ＴＦＴ）領域に形成されたソース/ドレインメタル層１５４は、アクティブレイヤー上でパターニングされ、一側はドレイン（Ｄ）になり、他側はソース（Ｓ）になる。

ソース/ドレインメタル層１５４は、モリブデン（Ｍｏ）、チタン（Ｔｉ）または銅（Ｃｕ）を材料に使用して単一層（ｓｉｎｇｌｅ ｌａｙｅｒ）構造に形成されてよい。他の例として、ソース/ドレインメタル層１５４は複層（ｍｕｌｔｉ ｌａｙｅｒ）構造に形成されてもよい。該複層構造のうち、第１層はモリブデン-チタン（ＭｏＴｉ）の合金を材料に使用して形成され、第２層は銅（Ｃｕ）を材料に使用して形成されてよい。この時、ソース/ドレインメタル層１５４は、データライン（ｄａｔａ ｌｉｎｅ）と同一メタルを材料とした同一マスク工程で共に形成される。ここで、ドライビングＴＦＴ（Ｄ−ＴＦＴ）のドレイン（Ｄ）とＶＤＤライン（ＶＤＤ ｌｉｎｅ）が連結されている。

ドライビングＴＦＴ（Ｄ−ＴＦＴ）のソース電極/ドレイン電極を覆うように保護膜（１５５、ＰＡＳ）が形成されている。保護膜（１５５、ＰＡＳ）は、酸化シリコン（ＳｉＯ２）物質で形成される

保護膜（１５５、ＰＡＳ）上に上部ゲート電極（１５６、ＳＤ２）が形成されている。上部ゲート電極（１５６、ＳＤ２）は、ドライビングＴＦＴ（Ｄ−ＴＦＴ）の上部ゲート及びストレージキャパシタ(Ｃｓｔ)の第２電極（上部電極）として機能する。

上部ゲート電極（１５６、ＳＤ２）は、複層（ｍｕｌｔｉ ｌａｙｅｒ）構造に形成されてよい。該複層構造のうち、第１層はモリブデン-チタン（ＭｏＴｉ）の合金を材料に使用して形成され、第２層はＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）を材料に使用して形成されてよい。このように、一つの上部ゲート電極（１５６、ＳＤ２）としてドライビングＴＦＴ（Ｄ−ＴＦＴ）の上部ゲート及びストレージキャパシタ(Ｃｓｔ)の第２電極（上部電極）を形成する。

ピクセル領域の開口部にはカラーフィルター（１５７、Ｃ/Ｆ）が形成され、カラーフィルター１５７及びＴＦＴを覆うように平坦化層１５８が形成される。各ピクセル領域を区分させるためにピクセル領域の非発光部分にバンク１５９が形成される。

開口部の平坦化層上に有機発光ダイオードのアノード電極１１２が形成され、図面に図示していないがアノード電極上に発光層（ＥＭＬ）が形成される。そして、基板全面に共通にカソード電極が形成される。

図７に図示された発光されるピクセル領域とダミーピクセル領域の構造において、ダミーピクセル領域のアノード電極２１２が発光されるピクセル領域の上部ゲート電極１５６と重畳される（即ち、上下方向に沿って互いに重なる）ように形成されている。即ち、ダミーピクセル領域のアノード電極２１２の長さが延長されてブリッジライン１８０になる。

図７は、本発明の第１実施例による図６のＡ１-Ａ２ラインの断面図であり、エラーが発生していないピクセル領域とダミーピクセル領域の断面構造を示す。前記アノード電極２１２がダミーピクセル領域に形成され、発光するピクセル領域内で延長される。発光するピクセル領域内のアノード電極２１２の一部は、前記ピクセル領域内の上部ゲート電極１５６と重畳されるように形成される。即ち、ダミーピクセル領域のアノード電極２１２の長さがピクセル領域内部に延長されて前記ブリッジライン１８０になる。

（第２実施例によるピクセル領域のリペア構造）
図８は、図６に図示されたＡ１−Ａ２線に沿った断面図であり、不良が発生したピクセル領域にリペア構造が適用された第１実施例のピクセル領域及びダミーピクセル領域の断面構造を図示している。

図６及び図８を結び付けて説明すると、ダミーピクセル領域に形成されたアノード電極２１２の長さが延長され形成されたブリッジライン１８０は、上側に位置するピクセル領域のピクセル回路と重畳される。ブリッジライン１８０とピクセル領域のピクセル回路が連結されるように、レーザーでウェルディング部１６０を形成する。

具体的には、ダミーピクセル領域のアノード電極２１２においてその長さが延長されて形成されたブリッジライン１８０が、発光されるピクセル領域のドライビングＴＦＴ１２０の最上位メタル層、即ち、上部ゲート電極１５６と重畳される。

そして、発光させるピクセル領域のアノード電極１１２と連結されたメタル層とダミーピクセル領域のアノード電極２１２が連結されるように、ブリッジライン１８０と上部ゲート電極１５６が重畳された領域にウェルディング部（１６０、ｗｅｌｄｉｎｇ ｕｎｉｔ）を形成する。この時、ウェルディング部１６０はパネルの前面でレーザーを利用して形成される。

このように、発光されるピクセル領域の中で最後の水平ラインに配置されたピクセル領域の輝点または暗点不良を、ダミーピクセルを利用してリペアすることができる。これを通じて、有機発光ディスプレイ装置の製造歩留まりを高め、製造コストを低減させることができる。

（第３実施例によるピクセル領域のリペア構造）
図９は、図６に図示されたＡ１−Ａ２線に沿った断面図であり、不良が発生したピクセル領域にリペア構造が適用された第２実施例のピクセル領域及びダミーピクセル領域の断面構造を図示している。

図６及び図９を結び付けて説明すると、ダミーピクセル領域に形成されたアノード電極２１２の長さが延長されて形成されたブリッジライン１８０が、上側に位置するピクセル領域のピクセル回路と重畳される。レーザーでブリッジライン１８０とピクセル領域のピクセル回路が連結されるようにウェルディング部１７０を形成する。

具体的には、ダミーピクセル領域のアノード電極２１２においてその長さが延長され形成されたブリッジライン１８０が、発光されるピクセル領域のドライビングＴＦＴ１２０の最上位メタル層、即ち、上部ゲート電極１５６と重畳される。

そして、発光させるピクセル領域のアノード電極１１２と連結されたメタル層とダミーピクセル領域のアノード電極２１２が連結されるように、ブリッジライン１８０と上部ゲート電極１５６及び下部ゲート電極１５１が重畳された領域にウェルディング部１７０を形成する。この時、ウェルディング部１７０はパネルの背面でレーザーを利用して形成される。

このように、発光されるピクセル領域の中で最後の水平ラインに配置されたピクセル領域の輝点または暗点不良を、ダミーピクセルを利用してリペアすることができる。これを通じて、有機発光ディスプレイ装置の製造歩留まりを高め、製造コストを低減させることができる。

図７〜図９では、ＥＳＬ（Ｅｔｃｈ Ｓｔｏｐ Ｌａｙｅｒ）タイプのドライビングＴＦＴの構造を図示して説明した。しかし、これに限らず、ＥＳＬタイプだけでなくＢＣＥ（Ｂａｃｋ Ｃｈａｎｎｅｌ Ｅｔｃｈｉｎｇ）タイプのドライビングＴＦＴにも図６〜図９を参照して説明したピクセルのリペア構造を適用してもよい。

また、図７〜図９では、ドライビングＴＦＴに対してのみ構造を図示して説明したが、スキャンＴＦＴ及びセンスＴＦＴもドライビングＴＦＴと同一の構造を有するように形成されてもよい。

本発明の有機発光ディスプレイ装置とピクセルのリペア方法は、最外郭に形成されたピクセル領域に不良が発生すると、ダミーピクセルの出力信号を不良が発生した最外郭ピクセル領域に印加する。これを通じて、最外郭ピクセル領域の暗点化及び輝点化不良をリペアすることができる。

本発明の実施形態による有機発光ディスプレイ装置において、前記第１ピクセル領域のピクセル回路はドライビング薄膜トランジスタ、スキャン薄膜トランジスタ及びセンス薄膜トランジスタを含み、前記第１ピクセル領域のピクセル回路のドライビング薄膜トランジスタの入力端がカッティングされ、前記スキャン薄膜トランジスタの出力端がカッティングされ、前記センス薄膜トランジスタと前記ドライビングトランジスタが連結される部分がカッティングされて短絡（ｓｈｏｒｔ ｃｉｒｃｕｉｔ）されている。

本発明の実施形態による有機発光ディスプレイ装置は、前記第１ダミーピクセル領域のピクセル回路の出力信号を前記ブリッジラインを通じて第１ピクセル領域のアノード電極に供給する。

本発明の実施形態による有機発光ディスプレイ装置は、前記不良が発生した第１ピクセル領域が、前記発光する複数のピクセル領域の中で最外郭に配置されている。

本発明の実施形態による有機発光ディスプレイ装置は、前記ブリッジラインと第１ピクセル領域のピクセル回路が重畳された領域に形成され、前記ブリッジラインと第１ピクセル領域のピクセル回路を連結させるウェルディング部を含む。

本発明の実施形態による有機発光ディスプレイ装置は、前記ブリッジラインが前記第１ピクセル領域のドライビング薄膜トランジスタの上部ゲート電極と重畳され、前記ウェルディング部により前記ブリッジラインと前記上部ゲート電極が連結されている。

本発明の実施形態による有機発光ディスプレイ装置は、前記ブリッジラインが前記第１ピクセル領域のドライビング薄膜トランジスタの上部ゲート電極及び下部ゲート電極と重畳され、前記ウェルディング部により前記ブリッジラインと前記上部ゲート電極が連結されている。

本発明の実施形態による有機発光ディスプレイ装置は、前記ブリッジライン及び第１ピクセル領域のピクセル回路のメタル層を通じて前記第１ピクセル領域のアノード電極と前記第１ダミーピクセル領域のアノード電極が連結されている。

本発明の属する技術分野の当業者は上述した本発明がその技術的思想や必須的特徴を変更せず、他の具体的な形態で実施可能であるということを理解することができる。したがって、以上で記述した実施形態は全ての面で例示されたものであり、限定的でないものと理解すべきである。

本発明の範囲は、上記の詳細な説明よりは後述する特許請求の範囲によって示され、特許請求の範囲の意味及び範囲、そしてその等価概念から導かれる全ての変更又は変形された形態が本発明の範囲に属するものと解釈しなければならない。

１００ ディスプレイパネル
１０１ 基板
１１０ 有機発光ダイオード
１１２ アノード電極
１２０ ドライビングＴＦＴ
１３０ スキャンＴＦＴ
１４０ センスＴＦＴ
１５１ 下部ゲート電極
１５２ ゲート絶縁膜
１５３ エッチング防止層
１５４ ソース/ドレインメタル層
１５５ 保護層
１５６ 上部ゲート電極
１５７ カラーフィルター
１５８ 平坦化層
１５９ バンク
１６０、１７０ ウェルディング部
１８０ ブリッジライン
２１０ ダミー有機発光ダイオード
２１２ アノード電極
２２０ ダミードライビングＴＦＴ
２３０ ダミースキャンＴＦＴ
２４０ ダミーセンスＴＦＴ

Claims (20)

1. 発光領域及びピクセル回路領域を含み、発光する複数のピクセル領域と、
   非発光領域及びピクセル回路領域を含み、前記複数のピクセル領域に隣接されるように形成された複数のダミーピクセル領域と、
   前記複数のダミーピクセル領域に形成されたアノード電極と、
   前記複数のピクセル領域に前記アノード電極の一部から形成されたブリッジラインと、を含む有機発光ディスプレイ装置。
2. 前記ブリッジラインは、該当ダミーピクセル領域各々において前記アノード電極の長さを延長させ、発光する該当ピクセル領域各々に含まれる駆動薄膜トランジスタの上部ゲート電極と重畳するように構成され、
   発光する前記該当ピクセル領域各々において、前記ブリッジラインと前記上部ゲート電極とを連結させるウェルディング部をさらに含む請求項１に記載の有機発光ディスプレイ装置。
3. 前記ディスプレイ装置のアクティブ領域の最外郭部に形成された前記ピクセル領域にエラーが発生する場合に、前記エラーをリペアするために、垂直方向に互いに隣接した二つのピクセルのアノード電極に印加される信号を共有する請求項１に記載の有機発光ディスプレイ装置。
4. 発光する前記ピクセル領域の各々において、保護膜より上部であって、前記ブリッジラインより下部に形成されるカラーフィルターをさらに含む請求項１に記載の有機発光ディスプレイ装置。
5. 前記ダミーピクセル領域に含まれる第１ダミーピクセル領域内の前記ピクセル回路の出力信号は、前記ブリッジラインを通じて前記ピクセル領域に含まれる第１ピクセル領域内のアノード電極に供給される請求項１に記載の有機発光ディスプレイ装置。
6. 前記ピクセル領域に含まれる第１ピクセル領域のアノード電極は、前記ブリッジライン及び前記第１ピクセル領域内の前記ピクセル回路のメタル層を通じて、前記ダミーピクセル領域に含まれる第１ダミーピクセル領域のアノード電極に連結される請求項１に記載の有機発光ディスプレイ装置。
7. 前記複数のピクセル領域及び前記複数のダミーピクセル領域は各々、
   第１ピクセルと、
   基板上に形成された下部ゲート電極と、
   前記下部ゲート電極を覆うように形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されたアクティブレイヤーと、
   前記アクティブレイヤー上に形成されたエッチング防止層と、
   前記エッチング防止層上に形成されたソース/ドレインメタル層と、
   前記ソース/ドレインメタル層を覆うように形成された保護層と、
   前記保護層上に形成された上部ゲート電極と、
   ピクセルの開口部に形成されたカラーフィルターと、
   前記上部ゲート電極及び前記カラーフィルターを覆うように形成された平坦化層と、
   前記平坦化層上に形成されたアノード電極と、を含む請求項１に記載の有機発光ディスプレイ装置。
8. 前記ピクセル領域各々に形成され、前記ブリッジラインと前記ピクセル領域に含まれる第１ピクセル領域の前記ピクセル回路のメタル層とを連結させるウェルディング部と、
   前記ダミーピクセル領域に含まれる第１ダミーピクセル領域のアノード電極に連結される前記第１ピクセル領域のアノード電極と、をさらに含む請求項１に記載の有機発光ディスプレイ装置。
9. 前記ピクセル領域に含まれる第１ピクセル領域内の前記ピクセル回路は、駆動薄膜トランジスタ、スキャン薄膜トランジスタ、及びセンス薄膜トランジスタを含み、
   前記駆動薄膜トランジスタの入力端子はカッティングされ、
   前記スキャン薄膜トランジスタの出力端子はカッティングされ、
   前記センス薄膜トランジスタと前記駆動薄膜トランジスタとが連結された部分はカッティングされ、
   前記センス薄膜トランジスタは前記駆動薄膜トランジスタと短絡される請求項１に記載の有機発光ディスプレイ装置。
10. 前記ダミーピクセル領域に含まれる第１ダミーピクセル領域内の前記ピクセル回路の出力信号は、前記ブリッジラインを通じて、前記ピクセル領域に含まれる第１ピクセル領域内のアノード電極に供給される請求項１に記載の有機発光ディスプレイ装置。
11. 有機発光ディスプレイ装置に形成され、発光領域及びピクセル回路領域を含み、発光する複数のピクセル領域と、
    前記有機発光ディスプレイ装置において前記複数のピクセル領域に隣接されるように形成され、非発光領域及びピクセル回路領域を含む複数のダミーピクセル領域と、
    前記複数のダミーピクセル領域に形成されたアノード電極と、
    前記複数のピクセル領域に前記アノード電極の一部から形成されたブリッジラインと、を含む有機発光ディスプレイ装置のリペアシステム。
12. 前記ブリッジラインは、該当ダミーピクセル領域各々において前記アノード電極の長さを延長させ、発光する該当ピクセル領域各々において駆動薄膜トランジスタの上部ゲート電極と重畳するように構成され、
    発光する前記該当ピクセル領域各々において、前記ブリッジラインと前記上部ゲート電極とを連結させるウェルディング部をさらに含む請求項１１に記載の有機発光ディスプレイ装置のリペアシステム。
13. 前記ディスプレイ装置のアクティブ領域の最外郭部に形成された前記ピクセル領域にエラーが発生する場合に、前記エラーをリペアするために、垂直方向に互いに隣接した二つのピクセルのアノード電極に印加される信号が共有される請求項１１に記載の有機発光ディスプレイ装置のリペアシステム。
14. 発光する前記ピクセル領域の各々において、保護膜より上部であって、前記ブリッジラインより下部に形成されるカラーフィルターをさらに含む請求項１１に記載の有機発光ディスプレイ装置のリペアシステム。
15. 前記ダミーピクセル領域に含まれる第１ダミーピクセル領域内の前記ピクセル回路の出力信号は、前記ブリッジラインを通じて前記ピクセル領域に含まれる第１ピクセル領域内のアノード電極に供給される請求項１１に記載の有機発光ディスプレイ装置のリペアシステム。
16. 前記ピクセル領域に含まれる第１ピクセル領域のアノード電極は、前記ブリッジライン及び前記第１ピクセル領域内の前記ピクセル回路のメタル層を通じて、前記ダミーピクセル領域に含まれる第１ダミーピクセル領域のアノード電極に連結される請求項１１に記載の有機発光ディスプレイ装置のリペアシステム。
17. 前記複数のピクセル領域及び前記複数のダミーピクセル領域は各々、
    第１ピクセルと、
    基板上に形成された下部ゲート電極と、
    前記下部ゲート電極を覆うように形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたアクティブレイヤーと、
    前記アクティブレイヤー上に形成されたエッチング防止層と、
    前記エッチング防止層上に形成されたソース/ドレインメタル層と、
    前記ソース/ドレインメタル層を覆うように形成された保護層と、
    前記保護層上に形成された上部ゲート電極と、
    ピクセルの開口部に形成されたカラーフィルターと、
    前記上部ゲート電極及び前記カラーフィルターを覆うように形成された平坦化層と、
    前記平坦化層上に形成されたアノード電極と、を含む請求項１１に記載の有機発光ディスプレイ装置のリペアシステム。
18. 前記ピクセル領域各々に形成され、前記ブリッジラインと前記ピクセル領域に含まれる第１ピクセル領域の前記ピクセル回路のメタル層とを連結させるウェルディング部と、
    前記ダミーピクセル領域に含まれる第１ダミーピクセル領域のアノード電極に連結される前記第１ピクセル領域のアノード電極と、をさらに含む請求項１１に記載の有機発光ディスプレイ装置のリペアシステム。
19. 前記ピクセル領域に含まれる第１ピクセル領域内の前記ピクセル回路は、駆動薄膜トランジスタ、スキャン薄膜トランジスタ、及びセンス薄膜トランジスタを含み、
    前記駆動薄膜トランジスタの入力端子はカッティングされ、
    前記スキャン薄膜トランジスタの出力端子はカッティングされ、
    前記センス薄膜トランジスタと前記駆動薄膜トランジスタとが連結された部分はカッティングされ、
    前記センス薄膜トランジスタは前記駆動薄膜トランジスタと短絡される請求項１１に記載の有機発光ディスプレイ装置のリペアシステム。
20. 前記ダミーピクセル領域に含まれる第１ダミーピクセル領域内の前記ピクセル回路の出力信号は、前記ブリッジラインを通じて、前記ピクセル領域に含まれる第１ピクセル領域内のアノード電極に供給される請求項１１に記載の有機発光ディスプレイ装置のリペアシステム。

Images