KR20230030104A

KR20230030104A - 리페어 픽셀 및 이를 포함하는 표시 장치

Info

Publication number: KR20230030104A
Application number: KR1020210111566A
Authority: KR
Inventors: 인해정; 손성민; 송재진
Original assignee: 삼성디스플레이 주식회사
Priority date: 2021-08-24
Filing date: 2021-08-24
Publication date: 2023-03-06
Also published as: CN115719579A; US11908377B2; US20230061839A1

Abstract

리페어 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 트랜지스터, 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터, 레퍼런스 게이트 신호가 인가되는 제어 전극, 레퍼런스 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터, 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 입력되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 트랜지스터 및 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 리페어 라인에 연결되는 출력 전극을 포함하는 제6 트랜지스터를 포함한다.

Description

리페어 픽셀 및 이를 포함하는 표시 장치 {REPAIR PIXEL AND DISPLAY APPARATUS HAVING THE SAME}

본 발명은 리페어 픽셀 및 이를 포함하는 표시 장치에 관한 것으로, 불량 픽셀을 리페어하여 표시 패널의 수율을 향상시키는 리페어 픽셀 및 이를 포함하는 표시 장치에 관한 것이다.

일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 복수의 에미션 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 상기 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부 및 상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함한다.

상기 픽셀들 중 일부 회로부에 불량이 발생할 때에 전체 표시 패널을 교체하게 되면, 표시 패널의 수율이 감소하게 되는 문제가 있다.

본 발명의 목적은 표시 패널의 수율을 향상시키는 리페어 픽셀을 제공하는 것이다.

본 발명의 다른 목적은 상기 리페어 픽셀을 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 리페어 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 트랜지스터, 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터, 레퍼런스 게이트 신호가 인가되는 제어 전극, 레퍼런스 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터, 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 입력되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 트랜지스터 및 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 리페어 라인에 연결되는 출력 전극을 포함하는 제6 트랜지스터를 포함한다.

본 발명의 일 실시예에 있어서, 상기 리페어 픽셀은 상기 제1 노드에 연결되는 제1 전극 및 상기 제3 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 리페어 픽셀은 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제3 노드에 연결되는 제2 전극을 포함하는 홀드 캐패시터를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 제1 구간에서 상기 에미션 신호는 비활성 레벨을 갖고, 상기 레퍼런스 게이트 신호는 활성 레벨을 가지며, 상기 초기화 게이트 신호는 활성 레벨을 갖고, 상기 기입 게이트 신호는 비활성 레벨을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 구간 이후의 제2 구간에서 상기 에미션 신호는 활성 레벨을 갖고, 상기 레퍼런스 게이트 신호는 상기 활성 레벨을 가지며, 상기 초기화 게이트 신호는 비활성 레벨을 갖고, 상기 기입 게이트 신호는 상기 비활성 레벨을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 구간 이후의 제3 구간에서 상기 에미션 신호는 상기 비활성 레벨을 갖고, 상기 레퍼런스 게이트 신호는 비활성 레벨을 가지며, 상기 초기화 게이트 신호는 상기 비활성 레벨을 갖고, 상기 기입 게이트 신호는 활성 레벨을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제3 노드에 연결되는 제1 전극 및 상기 초기화 전압이 인가되는 제2 전극을 포함하는 초기화 캐패시터를 더 포함할 수 있다. 상기 레퍼런스 전압이 VREF, 상기 제1 트랜지스터의 쓰레스홀드 전압이 VTH, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD, 상기 초기화 캐패시터의 캐패시턴스가 CINT이고, 상기 제3 구간에서 상기 제3 노드의 전압이 VS일 때,

를 만족할 수 있다.

본 발명의 일 실시예에 있어서, 상기 레퍼런스 전압이 VREF, 상기 제1 트랜지스터의 쓰레스홀드 전압이 VTH, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD이고, 상기 제3 구간에서 상기 제3 노드의 전압이 VS일 때,

를 만족할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제3 구간 이후의 제4 구간에서 상기 에미션 신호는 상기 비활성 레벨을 갖고, 상기 레퍼런스 게이트 신호는 상기 비활성 레벨을 가지며, 상기 초기화 게이트 신호는 상기 활성 레벨을 갖고, 상기 기입 게이트 신호는 상기 비활성 레벨을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제3 구간 이후의 제5 구간에서 상기 에미션 신호는 상기 활성 레벨을 갖고, 상기 레퍼런스 게이트 신호는 상기 비활성 레벨을 가지며, 상기 초기화 게이트 신호는 상기 비활성 레벨을 갖고, 상기 기입 게이트 신호는 상기 비활성 레벨을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제3 노드에 연결되는 제1 전극 및 상기 초기화 전압이 인가되는 제2 전극을 포함하는 초기화 캐패시터를 더 포함할 수 있다. 상기 레퍼런스 전압이 VREF, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD, 상기 초기화 캐패시터의 캐패시턴스가 CINT, 상기 제1 트랜지스터의 이동도가 u, 상기 제1 트랜지스터의 단위 면적당 정전 용량이 Cox, 상기 제1 트랜지스터의 폭과 길이의 비가 W/L이고, 상기 제5 구간에서 상기 제1 트랜지스터의 소스-드레인 전류가 IDS일 때,

를 만족할 수 있다.

본 발명의 일 실시예에 있어서, 상기 레퍼런스 전압이 VREF, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD, 상기 제1 트랜지스터의 이동도가 u, 상기 제1 트랜지스터의 단위 면적당 정전 용량이 Cox, 상기 제1 트랜지스터의 폭과 길이의 비가 W/L이고, 상기 제5 구간에서 상기 제1 트랜지스터의 소스-드레인 전류가 IDS일 때,

를 만족할 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 에미션 구동부를 포함한다. 상기 표시 패널은 노멀 픽셀 및 리페어 픽셀을 포함한다. 상기 게이트 구동부는 상기 노멀 픽셀 및 상기 리페어 픽셀에 게이트 신호를 인가한다. 상기 데이터 구동부는 상기 노멀 픽셀 및 상기 리페어 픽셀에 데이터 전압을 인가한다. 상기 에미션 구동부는 상기 노멀 픽셀 및 상기 리페어 픽셀에 에미션 신호를 인가한다. 상기 리페어 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 트랜지스터, 기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터, 레퍼런스 게이트 신호가 인가되는 제어 전극, 레퍼런스 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터, 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 입력되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터, 상기 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 트랜지스터 및 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 리페어 라인에 연결되는 출력 전극을 포함하는 제6 트랜지스터를 포함한다.

본 발명의 일 실시예에 있어서, 상기 리페어 픽셀은 상기 제3 노드에 연결되는 제1 전극 및 상기 초기화 전압이 인가되는 제2 전극을 포함하는 초기화 캐패시터를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 노멀 픽셀은 제1 노멀 노드에 연결되는 제어 전극, 제2 노멀 노드에 연결되는 입력 전극 및 제3 노멀 노드에 연결되는 출력 전극을 포함하는 제1 노멀 트랜지스터, 상기 기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 입력 전극 및 상기 제1 노멀 노드에 연결되는 출력 전극을 포함하는 제2 노멀 트랜지스터, 상기 레퍼런스 게이트 신호가 인가되는 제어 전극, 상기 레퍼런스 전압이 인가되는 입력 전극 및 상기 제1 노멀 노드에 연결되는 출력 전극을 포함하는 제3 노멀 트랜지스터, 상기 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압이 입력되는 입력 전극 및 상기 제3 노멀 노드에 연결되는 출력 전극을 포함하는 제4 노멀 트랜지스터, 상기 에미션 신호가 인가되는 제어 전극, 상기 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노멀 노드에 연결되는 출력 전극을 포함하는 제5 노멀 트랜지스터 및 상기 제3 노멀 노드에 연결되는 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 발광 소자를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 노멀 픽셀은 상기 제1 노멀 노드에 연결되는 제1 전극 및 상기 제3 노멀 노드에 연결되는 제2 전극을 포함하는 노멀 스토리지 캐패시터 및 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제3 노멀 노드에 연결되는 제2 전극을 포함하는 노멀 홀드 캐패시터를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 제1 픽셀 행에 배치되는 제1 노멀 픽셀들 및 상기 제1 픽셀 행에 배치되고 상기 제1 노멀 픽셀들에 연결되어 상기 제1 노멀 픽셀들의 불량을 리페어하는 제1 리페어 픽셀을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 제1 픽셀 행의 좌측 영역에 배치되는 제1 좌측 노멀 픽셀들, 상기 제1 픽셀 행에 배치되고 상기 제1 좌측 노멀 픽셀들에 연결되어 상기 제1 좌측 노멀 픽셀들의 불량을 리페어하는 제1 리페어 픽셀, 상기 제1 픽셀 행의 우측 영역에 배치되는 제1 우측 노멀 픽셀들, 상기 제1 픽셀 행에 배치되고 상기 제1 우측 노멀 픽셀들에 연결되어 상기 제1 우측 노멀 픽셀들의 불량을 리페어하는 제2 리페어 픽셀을 포함할 수 있다.

이와 같은 리페어 픽셀 및 이를 포함하는 표시 장치에 따르면, 하나의 픽셀 행에 대응하는 하나의 리페어 픽셀 또는 하나의 픽셀 행에 대응하는 복수의 리페어 픽셀을 포함하여, 해당 픽셀 행에 불량 픽셀이 발생하는 경우 상기 리페어 픽셀로 리페어를 수행할 수 있다. 상기 리페어 픽셀을 이용하여 상기 불량 픽셀을 리페어하므로 표시 패널의 수율을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 리페어 픽셀 및 노멀 픽셀의 일 예를 나타내는 평면도이다.
도 3은 도 1의 표시 패널의 리페어 픽셀 및 노멀 픽셀의 일 예를 나타내는 평면도이다.
도 4는 불량 픽셀이 발생하지 않은 경우의 도 1의 표시 패널의 리페어 픽셀 및 노멀 픽셀을 나타내는 개념도이다.
도 5는 불량 픽셀이 발생한 경우의 도 1의 표시 패널의 리페어 픽셀 및 노멀 픽셀을 나타내는 개념도이다.
도 6은 도 1의 표시 패널의 노멀 픽셀을 나타내는 회로도이다.
도 7은 도 1의 표시 패널의 리페어 픽셀을 나타내는 회로도이다.
도 8은 도 6의 노멀 픽셀 및 도 7의 리페어 픽셀에 인가되는 게이트 신호 및 에미션 신호를 나타내는 타이밍도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 노멀 픽셀 및 리페어 픽셀에 인가되는 게이트 신호 및 에미션 신호를 나타내는 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 리페어 픽셀을 나타내는 회로도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GWL, GRL, GIL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EL) 및 상기 게이트 라인들(GWL, GRL, GIL), 상기 데이터 라인들(DL) 및 상기 에미션 라인들(EL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GWL, GRL, GIL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며, 상기 에미션 라인들(EL)은 상기 제1 방향(D1)으로 연장된다.

상기 구동 제어부(200)는 외부의 장치로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 에미션 구동부(600)의 동작을 제어하기 위한 상기 제4 제어 신호(CONT4)를 생성하여 상기 에미션 구동부(600)에 출력한다.

상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GWL, GRL, GIL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GWL, GRL, GIL)에 출력할 수 있다. 예를 들어, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 주변부에 실장될 수 있다. 예를 들어, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 주변부에 집적될 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 에미션 구동부(600)는 상기 구동 제어부(200)로부터 입력 받은 상기 제4 제어 신호(CONT4)에 응답하여 상기 에미션 라인들(EL)을 구동하기 위한 에미션 신호들을 생성한다. 상기 에미션 구동부(600)는 상기 에미션 신호들을 상기 에미션 라인들(EL)에 출력할 수 있다. 예를 들어, 상기 에미션 구동부(600)는 상기 표시 패널(100)의 주변부에 실장될 수 있다. 예를 들어, 상기 에미션 구동부(600)는 상기 표시 패널(100)의 주변부에 집적될 수 있다.

도 1에서는 설명의 편의 상, 상기 게이트 구동부(300)가 상기 표시 패널(100)의 제1 측에 배치되고 상기 에미션 구동부(600)가 상기 표시 패널(100)의 제2 측에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 모두 상기 표시 패널(100)의 제1 측에 배치될 수 있다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 일체로 형성될 수도 있다.

도 2는 도 1의 표시 패널(100)의 리페어 픽셀 및 노멀 픽셀의 일 예를 나타내는 평면도이다.

도 1 및 도 2를 참조하면, 본 실시예에서, 상기 리페어 픽셀은 하나의 픽셀 행에 대응하여 1개가 배치될 수 있다.

예를 들어, 상기 표시 패널(100)은 제1 픽셀 행에 배치되는 제1 노멀 픽셀들(P11, P12, P13, …) 및 상기 제1 픽셀 행에 배치되고 상기 제1 노멀 픽셀들(P11, P12, P13, …)에 연결되어 상기 제1 노멀 픽셀들(P11, P12, P13, …)의 불량을 리페어하는 제1 리페어 픽셀(RP1)을 포함할 수 있다.

상기 제1 노멀 픽셀들(P11, P12, P13, …) 및 상기 제1 리페어 픽셀(RP1)은 제1 리페어 라인(RL1)을 통해 연결될 수 있다. 상기 제1 리페어 라인(RL1)은 상기 제1 방향(D1)으로 연장될 수 있다.

예를 들어, 상기 표시 패널(100)은 상기 제2 픽셀 행에 배치되는 제2 노멀 픽셀들(P21, P22, P23, …) 및 상기 제2 픽셀 행에 배치되고 상기 제2 노멀 픽셀들(P21, P22, P23, …)에 연결되어 상기 제2 노멀 픽셀들(P21, P22, P23, …)의 불량을 리페어하는 제2 리페어 픽셀(RP2)을 포함할 수 있다.

상기 제2 노멀 픽셀들(P21, P22, P23, …) 및 상기 제2 리페어 픽셀(RP2)은 제2 리페어 라인(RL2)을 통해 연결될 수 있다. 상기 제2 리페어 라인(RL2)은 상기 제1 방향(D1)으로 연장될 수 있다.

상기 노멀 픽셀들(P11, P12, P13, P21, P22, P23, …) 은 상기 표시 패널(100)의 상기 표시부(AA)에 배치될 수 있다. 상기 제1 리페어 픽셀(RP1) 및 상기 제2 리페어 픽셀(RP2)은 상기 표시 패널(100)의 상기 주변부(PA)에 배치될 수 있다.

도 3은 도 1의 표시 패널(100)의 리페어 픽셀 및 노멀 픽셀의 일 예를 나타내는 평면도이다.

도 1 및 도 3을 참조하면, 본 실시예에서, 상기 리페어 픽셀은 하나의 픽셀 행에 대응하여 복수개가 배치될 수 있다. 예를 들어, 상기 리페어 픽셀은 하나의 픽셀 행에 대응하여 2개가 배치될 수 있다.

예를 들어, 상기 표시 패널(100)은 제1 픽셀 행의 좌측 영역에 배치되는 제1 좌측 노멀 픽셀들(PL11, PL12, PL13, …), 상기 제1 픽셀 행에 배치되고 상기 제1 좌측 노멀 픽셀들(PL11, PL12, PL13, …)에 연결되어 상기 제1 좌측 노멀 픽셀들(PL11, PL12, PL13, …)의 불량을 리페어하는 제1 리페어 픽셀(RPL1), 상기 제1 픽셀 행의 우측 영역에 배치되는 제1 우측 노멀 픽셀들(PR11, PR12, PR13, …) 및 상기 제1 픽셀 행에 배치되고 상기 제1 우측 노멀 픽셀들(PR11, PR12, PR13, …)에 연결되어 상기 제1 우측 노멀 픽셀들(PR11, PR12, PR13, …)의 불량을 리페어하는 제2 리페어 픽셀(RPR1)을 포함할 수 있다.

상기 제1 좌측 노멀 픽셀들(PL11, PL12, PL13, …) 및 상기 제1 리페어 픽셀(RPL1)은 제1 리페어 라인(RLL1)을 통해 연결될 수 있다. 상기 제1 리페어 라인(RLL1)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제1 우측 노멀 픽셀들(PR11, PR12, PR13, …) 및 상기 제2 리페어 픽셀(RPR1)은 제2 리페어 라인(RLR1)을 통해 연결될 수 있다. 상기 제2 리페어 라인(RLR1)은 상기 제1 방향(D1)으로 연장될 수 있다.

예를 들어, 상기 표시 패널(100)은 제2 픽셀 행의 좌측 영역에 배치되는 제2 좌측 노멀 픽셀들(PL21, PL22, PL23, …), 상기 제2 픽셀 행에 배치되고 상기 제2 좌측 노멀 픽셀들(PL21, PL22, PL23, …)에 연결되어 상기 제2 좌측 노멀 픽셀들(PL21, PL22, PL23, …)의 불량을 리페어하는 제3 리페어 픽셀(RPL2), 상기 제2 픽셀 행의 우측 영역에 배치되는 제2 우측 노멀 픽셀들(PR21, PR22, PR23, …) 및 상기 제2 픽셀 행에 배치되고 상기 제2 우측 노멀 픽셀들(PR21, PR22, PR23, …)에 연결되어 상기 제2 우측 노멀 픽셀들(PR21, PR22, PR23, …)의 불량을 리페어하는 제4 리페어 픽셀(RPR2)을 포함할 수 있다.

상기 제2 좌측 노멀 픽셀들(PL21, PL22, PL23, …) 및 상기 제3 리페어 픽셀(RPL2)은 제3 리페어 라인(RLL2)을 통해 연결될 수 있다. 상기 제3 리페어 라인(RLL2)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제2 우측 노멀 픽셀들(PR21, PR22, PR23, …) 및 상기 제4 리페어 픽셀(RPR2)은 제4 리페어 라인(RLR2)을 통해 연결될 수 있다. 상기 제4 리페어 라인(RLR2)은 상기 제1 방향(D1)으로 연장될 수 있다.

도 4는 불량 픽셀이 발생하지 않은 경우의 도 1의 표시 패널의 리페어 픽셀 및 노멀 픽셀을 나타내는 개념도이다. 도 5는 불량 픽셀이 발생한 경우의 도 1의 표시 패널의 리페어 픽셀 및 노멀 픽셀을 나타내는 개념도이다.

도 4를 보면, 리페어 라인(RL)은 리페어 픽셀(RP)로부터 상기 제1 방향(D1)으로 연장되며, 각 노멀 픽셀(P1, P2, P3)의 픽셀 회로부(PC1, PC2, PC3) 및 발광 소자(EE1, EE2, EE3) 사이를 지나간다. 상기 발광 소자(EE1, EE2, EE3)의 제1 전극은 각각 상기 픽셀 회로부(PC1, PC2, PC3)에 연결되고, 상기 발광 소자(EE1, EE2, EE3)의 제2 전극은 각각 제2 전원 전압(ELVSS)의 인가 단자에 연결될 수 있다.

도 5는 상기 제2 픽셀(P2)의 픽셀 회로부(PC2)에 불량이 발생한 경우를 나타낸다. 상기 제2 픽셀(P2)의 픽셀 회로부(PC2)에 불량이 발생하면, 상기 픽셀 회로부(PC2)와 상기 제2 픽셀(P2)의 발광 소자(EE2)를 연결하는 연결부를 레이저 커팅(CUT)하고, 상기 픽셀 회로부(PC2)와 상기 제2 픽셀(P2)의 발광 소자(EE2) 사이를 지나가는 상기 리페어 라인(RL)을 레이저로 쇼트(SHORT)한다. 그로 인해, 상기 리페어 회로(RP)가 상기 제2 발광 소자(EE2)를 동작시킬 수 있으며, 상기 제2 픽셀(P2)의 픽셀 회로부(PC2)에 불량이 발생하더라도 상기 표시 패널(100)이 정상적으로 동작할 수 있다.

도 6은 도 1의 표시 패널의 노멀 픽셀을 나타내는 회로도이다.

도 1 내지 도 6을 참조하면, 상기 노멀 픽셀은 제1 노멀 노드(N1)에 연결되는 제어 전극, 제2 노멀 노드(N2)에 연결되는 입력 전극 및 제3 노멀 노드(N3)에 연결되는 출력 전극을 포함하는 제1 노멀 트랜지스터(T1), 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제1 노멀 노드(N1)에 연결되는 출력 전극을 포함하는 제2 노멀 트랜지스터(T2), 레퍼런스 게이트 신호(GR)가 인가되는 제어 전극, 상기 레퍼런스 전압(VREF)이 인가되는 입력 전극 및 상기 제1 노멀 노드(N1)에 연결되는 출력 전극을 포함하는 제3 노멀 트랜지스터(T3), 초기화 게이트 신호(GI)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 입력되는 입력 전극 및 상기 제3 노멀 노드(N3)에 연결되는 출력 전극을 포함하는 제4 노멀 트랜지스터(T4), 상기 에미션 신호(EM)가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노멀 노드(N2)에 연결되는 출력 전극을 포함하는 제5 노멀 트랜지스터(T5) 및 상기 제3 노멀 노드(N3)에 연결되는 제1 전극 및 상기 제2 전원 전압(ELVSS)이 인가되는 제2 전극을 포함하는 발광 소자(EE)를 포함할 수 있다.

여기서, 상기 제1 노멀 트랜지스터(T1) 내지 상기 제5 노멀 트랜지스터(T5)는 N형 트랜지스터일 수 있다. 여기서, 상기 제1 노멀 트랜지스터(T1) 내지 상기 제5 노멀 트랜지스터(T5)는 산화물 트랜지스터일 수 있다.

상기 노멀 픽셀은 상기 제1 노멀 노드(N1)에 연결되는 제1 전극 및 상기 제3 노멀 노드(N3)에 연결되는 제2 전극을 포함하는 노멀 스토리지 캐패시터(CST) 및 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제3 노멀 노드(N3)에 연결되는 제2 전극을 포함하는 노멀 홀드 캐패시터(CHOLD)를 더 포함할 수 있다.

도 7은 도 1의 표시 패널의 리페어 픽셀을 나타내는 회로도이다.

도 1 내지 도 7을 참조하면, 상기 리페어 픽셀은 상기 노멀 픽셀과 유사한 구조를 가질 수 있다. 상기 리페어 픽셀은 발광 소자를 포함하지 않는다. 반면 상기 리페어 픽셀은 상기 노멀 픽셀의 상기 발광 소자(EE)와 연결되는 제6 트랜지스터(T6)를 더 포함할 수 있다. 상기 제6 트랜지스터(T6)는 상기 리페어 라인(RL)을 통해 상기 노멀 픽셀의 상기 발광 소자(EE)와 연결될 수 있다.

상기 리페어 픽셀은 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제1 트랜지스터(T1), 기입 게이트 신호(GW)가 인가되는 제어 전극, 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함하는 제2 트랜지스터(T2), 레퍼런스 게이트 신호(GR)가 인가되는 제어 전극, 레퍼런스 전압(VREF)이 인가되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함하는 제3 트랜지스터(T3), 초기화 게이트 신호(GI)가 인가되는 제어 전극, 초기화 전압(VINT)이 입력되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제4 트랜지스터(T4), 에미션 신호(EM)가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제5 트랜지스터(T5) 및 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 리페어 라인에 연결되는 출력 전극을 포함하는 제6 트랜지스터(T6)를 포함한다.

상기 리페어 픽셀은 상기 제1 노드(N1)에 연결되는 제1 전극 및 상기 제3 노드(N3)에 연결되는 제2 전극을 포함하는 스토리지 캐패시터(CST)를 더 포함할 수 있다.

상기 리페어 픽셀은 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제3 노드(N3)에 연결되는 제2 전극을 포함하는 홀드 캐패시터(CHOLD)를 더 포함할 수 있다.

여기서, 상기 제1 트랜지스터(T1) 내지 상기 제6 트랜지스터(T6)는 N형 트랜지스터일 수 있다. 여기서, 상기 제1 트랜지스터(T1) 내지 상기 제6 트랜지스터(T6)는 산화물 트랜지스터일 수 있다.

본 실시예에서, 상기 리페어 픽셀은 상기 제3 노드(N3)에 연결되는 제1 전극 및 상기 초기화 전압(VINT)이 인가되는 제2 전극을 포함하는 초기화 캐패시터(CINT)를 더 포함할 수 있다.

도 8은 도 6의 노멀 픽셀 및 도 7의 리페어 픽셀에 인가되는 게이트 신호 및 에미션 신호를 나타내는 타이밍도이다.

도 1 내지 도 8을 참조하면, 제1 구간(DR1)에서 상기 에미션 신호(EM)는 비활성 레벨을 갖고, 상기 레퍼런스 게이트 신호(GR)는 활성 레벨을 가지며, 상기 초기화 게이트 신호(GI)는 활성 레벨을 갖고, 상기 기입 게이트 신호(GW)는 비활성 레벨을 가질 수 있다.

상기 제1 구간(DR1)은 초기화 구간이라고 부를 수 있다. 상기 제1 구간(DR1)에서 T2, T5, T6은 턴 오프되고, T3, T4는 턴 온되며, T1의 제어 전극(N1)에는 VREF 전압이 인가되고, T1의 소스 노드(N3)에는 VINT 전압이 인가될 수 있다.

상기 제1 구간(DR1) 이후의 제2 구간(DR2)에서 상기 에미션 신호(EM)는 활성 레벨을 갖고, 상기 레퍼런스 게이트 신호(GR)는 상기 활성 레벨을 가지며, 상기 초기화 게이트 신호(GI)는 비활성 레벨을 갖고, 상기 기입 게이트 신호(GW)는 상기 비활성 레벨을 가질 수 있다.

상기 제2 구간(DR2)은 쓰레스홀드 전압 보상 구간이라고 부를 수 있다. 상기 제2 구간(DR2)에서 T3, T5, T6이 턴 온되고, T4가 턴 오프되며, T1의 제어 전극(N1)에는 VREF 전압이 인가되고, T1의 소스 노드(N3)에는 VREF-VTH 전압이 인가될 수 있다. 이때 T1의 소스 팔로워 동작에 따라 상기 스토리지 캐패시터(CST)의 양단에는 T1의 쓰레스홀드 전압(VTH)이 저장되게 된다.

상기 제2 구간(DR2) 이후의 제3 구간(DR3)에서 상기 에미션 신호(EM)는 상기 비활성 레벨을 갖고, 상기 레퍼런스 게이트 신호(GR)는 비활성 레벨을 가지며, 상기 초기화 게이트 신호(GI)는 상기 비활성 레벨을 갖고, 상기 기입 게이트 신호(GW)는 활성 레벨을 가질 수 있다.

상기 제3 구간(DR3)은 데이터 기입 구간이라고 부를 수 있다. 상기 제3 구간(DR3)에는 T3, T4, T5, T6가 턴 오프되고, T2가 턴 온되며, 상기 T1의 제어 전극(N1)에는 VDATA 전압이 인가된다. 이때 T1의 소스 노드(N3)의 전압은 커플링이 발생한다. 상기 레퍼런스 전압이 VREF, 상기 제1 트랜지스터의 쓰레스홀드 전압이 VTH, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD, 상기 초기화 캐패시터의 캐패시턴스가 CINT이고, 상기 제3 구간(DR3)에서 상기 제3 노드(N3)의 전압이 VS일 때,

를 만족할 수 있다.

상기 제3 구간(DR3) 이후의 제4 구간(DR4)에서 상기 에미션 신호(EM)는 상기 비활성 레벨을 갖고, 상기 레퍼런스 게이트 신호(GR)는 상기 비활성 레벨을 가지며, 상기 초기화 게이트 신호(GI)는 상기 활성 레벨을 갖고, 상기 기입 게이트 신호(GW)는 상기 비활성 레벨을 가질 수 있다.

상기 제4 구간(DR4)은 포스트 초기화 구간이라고 부를 수 있다. 상기 제4 구간(DR4)에는 T2, T3, T5, T6가 턴 오프되고, T4가 턴 온되며, T1의 소스 노드(N3)가 VINT 전압으로 초기화 된다.

상기 제4 구간(DR4) 이후의 제5 구간(DR5)에서 상기 에미션 신호(EM)는 상기 활성 레벨을 갖고, 상기 레퍼런스 게이트 신호(GR)는 상기 비활성 레벨을 가지며, 상기 초기화 게이트 신호(GI)는 상기 비활성 레벨을 갖고, 상기 기입 게이트 신호(GW)는 상기 비활성 레벨을 가질 수 있다.

상기 제5 구간(DR5)은 발광 구간이라고 부를 수 있다. 상기 발광 구간(DR5) 동안 T2, T3, T4는 턴 오프되고, T5, T6가 턴 온될 수 있다. 상기 레퍼런스 전압이 VREF, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD, 상기 초기화 캐패시터의 캐패시턴스가 CINT, 상기 제1 트랜지스터(T1)의 이동도가 u, 상기 제1 트랜지스터의 단위 면적당 정전 용량이 Cox, 상기 제1 트랜지스터(T1)의 폭과 길이의 비가 W/L이고, 상기 제5 구간(DR5)에서 상기 제1 트랜지스터(T1)의 소스-드레인 전류가 IDS일 때,

를 만족할 수 있다.

상기 IDS는 상기 쓰레스홀드 전압(VTH)의 팩터를 갖지 않으므로 상기 발광 구간(DR5) 동안 상기 발광 소자(EE)에는 상기 쓰레스홀드 전압(VTH)이 보상된 전류가 흐르게 된다.

상기 제1 내지 제5 구간(DR1 내지 DR5)의 동작은 상기 노멀 픽셀 및 상기 리페어 픽셀에 공통적으로 적용될 수 있다.

본 실시예에 따르면, 하나의 픽셀 행에 대응하는 하나의 리페어 픽셀 또는 하나의 픽셀 행에 대응하는 복수의 리페어 픽셀을 포함하여, 해당 픽셀 행에 불량 픽셀이 발생하는 경우 상기 리페어 픽셀로 리페어를 수행할 수 있다. 상기 리페어 픽셀을 이용하여 상기 불량 픽셀을 리페어하므로 표시 패널의 수율을 향상시킬 수 있다.

도 9는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 노멀 픽셀 및 리페어 픽셀에 인가되는 게이트 신호 및 에미션 신호를 나타내는 타이밍도이다.

본 실시예에 따른 표시 장치는 픽셀에 인가되는 게이트 신호 및 에미션 신호의 타이밍을 제외하면, 도 1 내지 도 8의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1 내지 도 7 및 도 9를 참조하면, 본 타이밍도는 도 8의 포스트 초기화 구간(DR4)이 생략될 수 있다. 상기 포스트 초기화 구간(DR4)은 저주파 구동 및 주파수 가변 구동에서 효과가 있을 수 있으나, 저주파 구동 및 주파수 가변 구동을 지원하지 않는 표시 패널의 구동에서는 생략 가능하며, 상기 포스트 초기화 구간(DR4)이 생략될 경우 소비 전력을 상대적으로 감소시킬 수 있다.

제1 구간(DR1)에서 상기 에미션 신호(EM)는 비활성 레벨을 갖고, 상기 레퍼런스 게이트 신호(GR)는 활성 레벨을 가지며, 상기 초기화 게이트 신호(GI)는 활성 레벨을 갖고, 상기 기입 게이트 신호(GW)는 비활성 레벨을 가질 수 있다.

상기 제1 구간(DR1)은 초기화 구간이라고 부를 수 있다. 상기 제1 구간(DR1)에서 T2, T5, T6는 턴 오프되고, T3, T4는 턴 온되며, T1의 제어 전극(N1)에는 VREF 전압이 인가되고, T1의 소스 노드(N3)에는 VINT 전압이 인가될 수 있다.

를 만족할 수 있다.

상기 제3 구간(DR3) 이후의 제5 구간(DR5)에서 상기 에미션 신호(EM)는 상기 활성 레벨을 갖고, 상기 레퍼런스 게이트 신호(GR)는 상기 비활성 레벨을 가지며, 상기 초기화 게이트 신호(GI)는 상기 비활성 레벨을 갖고, 상기 기입 게이트 신호(GW)는 상기 비활성 레벨을 가질 수 있다.

를 만족할 수 있다.

도 10은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 리페어 픽셀을 나타내는 회로도이다.

본 실시예에 따른 표시 장치는 리페어 픽셀의 구성을 제외하면, 도 1 내지 도 8의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1 내지 도 6, 도 8 및 도 10을 참조하면, 본 실시예의 리페어 픽셀에서는 초기화 캐패시터(CINT)의 구성이 생략될 수 있다. 상기 초기화 캐패시터(CINT)는 상기 노멀 픽셀의 발광 소자의 소자 캐패시턴스에 대응하는 값으로 설정될 수 있다. 다만, 상기 표시 패널(100) 구조 및 특성에 따라서, 리페어 라인 자체의 딜레이 등을 고려할 때, 상기 초기화 캐패시터(CINT)의 구성을 생략한 구조가 필요할 수도 있다.

상기 제3 구간(DR3)은 데이터 기입 구간이라고 부를 수 있다. 상기 제3 구간(DR3)에는 T3, T4, T5, T6가 턴 오프되고, T2가 턴 온되며, 상기 T1의 제어 전극(N1)에는 VDATA 전압이 인가된다. 이때 T1의 소스 노드(N3)의 전압은 커플링이 발생한다. 상기 레퍼런스 전압이 VREF, 상기 제1 트랜지스터의 쓰레스홀드 전압이 VTH, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD, 상기 제3 구간(DR3)에서 상기 제3 노드(N3)의 전압이 VS일 때,

를 만족할 수 있다.

상기 제5 구간(DR5)은 발광 구간이라고 부를 수 있다. 상기 발광 구간(DR5) 동안 T2, T3, T4는 턴 오프되고, T5, T6가 턴 온될 수 있다. 상기 레퍼런스 전압이 VREF, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD, 상기 제1 트랜지스터(T1)의 이동도가 u, 상기 제1 트랜지스터의 단위 면적당 정전 용량이 Cox, 상기 제1 트랜지스터(T1)의 폭과 길이의 비가 W/L이고, 상기 제5 구간(DR5)에서 상기 제1 트랜지스터(T1)의 소스-드레인 전류가 IDS일 때,

를 만족할 수 있다.

이상에서 설명한 본 발명에 따른 리페어 픽셀 및 표시 장치에 따르면, 리페어 픽셀을 이용하여 불량 픽셀을 리페어하여 표시 패널의 수율을 향상시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 에미션 구동부

Claims

제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 트랜지스터;
기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터;
레퍼런스 게이트 신호가 인가되는 제어 전극, 레퍼런스 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터;
초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 입력되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터;
에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 트랜지스터; 및
상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 리페어 라인에 연결되는 출력 전극을 포함하는 제6 트랜지스터를 포함하는 리페어 픽셀.
제1항에 있어서, 상기 제1 노드에 연결되는 제1 전극 및 상기 제3 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터를 더 포함하는 것을 특징으로 하는 리페어 픽셀.
제2항에 있어서, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제3 노드에 연결되는 제2 전극을 포함하는 홀드 캐패시터를 더 포함하는 것을 특징으로 하는 리페어 픽셀.
제3항에 있어서, 제1 구간에서 상기 에미션 신호는 비활성 레벨을 갖고, 상기 레퍼런스 게이트 신호는 활성 레벨을 가지며, 상기 초기화 게이트 신호는 활성 레벨을 갖고, 상기 기입 게이트 신호는 비활성 레벨을 갖는 것을 특징으로 하는 리페어 픽셀.
제4항에 있어서, 상기 제1 구간 이후의 제2 구간에서 상기 에미션 신호는 활성 레벨을 갖고, 상기 레퍼런스 게이트 신호는 상기 활성 레벨을 가지며, 상기 초기화 게이트 신호는 비활성 레벨을 갖고, 상기 기입 게이트 신호는 상기 비활성 레벨을 갖는 것을 특징으로 하는 리페어 픽셀.
제5항에 있어서, 상기 제2 구간 이후의 제3 구간에서 상기 에미션 신호는 상기 비활성 레벨을 갖고, 상기 레퍼런스 게이트 신호는 비활성 레벨을 가지며, 상기 초기화 게이트 신호는 상기 비활성 레벨을 갖고, 상기 기입 게이트 신호는 활성 레벨을 갖는 것을 특징으로 하는 리페어 픽셀.
제6항에 있어서, 상기 제3 노드에 연결되는 제1 전극 및 상기 초기화 전압이 인가되는 제2 전극을 포함하는 초기화 캐패시터를 더 포함하고,
상기 레퍼런스 전압이 VREF, 상기 제1 트랜지스터의 쓰레스홀드 전압이 VTH, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD, 상기 초기화 캐패시터의 캐패시턴스가 CINT이고, 상기 제3 구간에서 상기 제3 노드의 전압이 VS일 때,
를 만족하는 것을 특징으로 하는 리페어 픽셀.
제6항에 있어서, 상기 레퍼런스 전압이 VREF, 상기 제1 트랜지스터의 쓰레스홀드 전압이 VTH, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD이고, 상기 제3 구간에서 상기 제3 노드의 전압이 VS일 때,
를 만족하는 것을 특징으로 하는 리페어 픽셀.
제6항에 있어서, 상기 제3 구간 이후의 제4 구간에서 상기 에미션 신호는 상기 비활성 레벨을 갖고, 상기 레퍼런스 게이트 신호는 상기 비활성 레벨을 가지며, 상기 초기화 게이트 신호는 상기 활성 레벨을 갖고, 상기 기입 게이트 신호는 상기 비활성 레벨을 갖는 것을 특징으로 하는 리페어 픽셀.
제6항에 있어서, 상기 제3 구간 이후의 제5 구간에서 상기 에미션 신호는 상기 활성 레벨을 갖고, 상기 레퍼런스 게이트 신호는 상기 비활성 레벨을 가지며, 상기 초기화 게이트 신호는 상기 비활성 레벨을 갖고, 상기 기입 게이트 신호는 상기 비활성 레벨을 갖는 것을 특징으로 하는 리페어 픽셀.
제10항에 있어서, 상기 제3 노드에 연결되는 제1 전극 및 상기 초기화 전압이 인가되는 제2 전극을 포함하는 초기화 캐패시터를 더 포함하고,
상기 레퍼런스 전압이 VREF, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD, 상기 초기화 캐패시터의 캐패시턴스가 CINT, 상기 제1 트랜지스터의 이동도가 u, 상기 제1 트랜지스터의 단위 면적당 정전 용량이 Cox, 상기 제1 트랜지스터의 폭과 길이의 비가 W/L이고, 상기 제5 구간에서 상기 제1 트랜지스터의 소스-드레인 전류가 IDS일 때,
를 만족하는 것을 특징으로 하는 리페어 픽셀.
제10항에 있어서, 상기 레퍼런스 전압이 VREF, 상기 데이터 전압이 VDATA, 상기 스토리지 캐패시터의 캐패시턴스가 CST, 상기 홀드 캐패시터의 캐패시턴스가 CHOLD, 상기 제1 트랜지스터의 이동도가 u, 상기 제1 트랜지스터의 단위 면적당 정전 용량이 Cox, 상기 제1 트랜지스터의 폭과 길이의 비가 W/L이고, 상기 제5 구간에서 상기 제1 트랜지스터의 소스-드레인 전류가 IDS일 때,
를 만족하는 것을 특징으로 하는 리페어 픽셀.
노멀 픽셀 및 리페어 픽셀을 포함하는 표시 패널;
상기 노멀 픽셀 및 상기 리페어 픽셀에 게이트 신호를 인가하는 게이트 구동부;
상기 노멀 픽셀 및 상기 리페어 픽셀에 데이터 전압을 인가하는 데이터 구동부; 및
상기 노멀 픽셀 및 상기 리페어 픽셀에 에미션 신호를 인가하는 에미션 구동부를 포함하고,
상기 리페어 픽셀은
제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 트랜지스터;
기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제2 트랜지스터;
레퍼런스 게이트 신호가 인가되는 제어 전극, 레퍼런스 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제3 트랜지스터;
초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 입력되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제4 트랜지스터;
상기 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 트랜지스터; 및
상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 리페어 라인에 연결되는 출력 전극을 포함하는 제6 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 리페어 픽셀은 상기 제1 노드에 연결되는 제1 전극 및 상기 제3 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터를 더 포함하는 것을 특징으로 하는 표시 장치.
제14항에 있어서, 상기 리페어 픽셀은 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제3 노드에 연결되는 제2 전극을 포함하는 홀드 캐패시터를 더 포함하는 것을 특징으로 하는 표시 장치.
제15항에 있어서, 상기 리페어 픽셀은 상기 제3 노드에 연결되는 제1 전극 및 상기 초기화 전압이 인가되는 제2 전극을 포함하는 초기화 캐패시터를 더 포함하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 노멀 픽셀은
제1 노멀 노드에 연결되는 제어 전극, 제2 노멀 노드에 연결되는 입력 전극 및 제3 노멀 노드에 연결되는 출력 전극을 포함하는 제1 노멀 트랜지스터;
상기 기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 입력 전극 및 상기 제1 노멀 노드에 연결되는 출력 전극을 포함하는 제2 노멀 트랜지스터;
상기 레퍼런스 게이트 신호가 인가되는 제어 전극, 상기 레퍼런스 전압이 인가되는 입력 전극 및 상기 제1 노멀 노드에 연결되는 출력 전극을 포함하는 제3 노멀 트랜지스터;
상기 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압이 입력되는 입력 전극 및 상기 제3 노멀 노드에 연결되는 출력 전극을 포함하는 제4 노멀 트랜지스터;
상기 에미션 신호가 인가되는 제어 전극, 상기 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노멀 노드에 연결되는 출력 전극을 포함하는 제5 노멀 트랜지스터; 및
상기 제3 노멀 노드에 연결되는 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
제17항에 있어서, 상기 노멀 픽셀은
상기 제1 노멀 노드에 연결되는 제1 전극 및 상기 제3 노멀 노드에 연결되는 제2 전극을 포함하는 노멀 스토리지 캐패시터; 및
상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제3 노멀 노드에 연결되는 제2 전극을 포함하는 노멀 홀드 캐패시터를 더 포함하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 표시 패널은
제1 픽셀 행에 배치되는 제1 노멀 픽셀들; 및
상기 제1 픽셀 행에 배치되고 상기 제1 노멀 픽셀들에 연결되어 상기 제1 노멀 픽셀들의 불량을 리페어하는 제1 리페어 픽셀을 포함하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 표시 패널은
제1 픽셀 행의 좌측 영역에 배치되는 제1 좌측 노멀 픽셀들;
상기 제1 픽셀 행에 배치되고 상기 제1 좌측 노멀 픽셀들에 연결되어 상기 제1 좌측 노멀 픽셀들의 불량을 리페어하는 제1 리페어 픽셀;
상기 제1 픽셀 행의 우측 영역에 배치되는 제1 우측 노멀 픽셀들; 및
상기 제1 픽셀 행에 배치되고 상기 제1 우측 노멀 픽셀들에 연결되어 상기 제1 우측 노멀 픽셀들의 불량을 리페어하는 제2 리페어 픽셀을 포함하는 것을 특징으로 하는 표시 장치.