KR102295172B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102295172B1
KR102295172B1 KR1020140194767A KR20140194767A KR102295172B1 KR 102295172 B1 KR102295172 B1 KR 102295172B1 KR 1020140194767 A KR1020140194767 A KR 1020140194767A KR 20140194767 A KR20140194767 A KR 20140194767A KR 102295172 B1 KR102295172 B1 KR 102295172B1
Authority
KR
South Korea
Prior art keywords
transistor
pixel
repair
signal
circuit
Prior art date
Application number
KR1020140194767A
Other languages
English (en)
Other versions
KR20160081241A (ko
Inventor
나지수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140194767A priority Critical patent/KR102295172B1/ko
Priority to US14/733,416 priority patent/US9824628B2/en
Publication of KR20160081241A publication Critical patent/KR20160081241A/ko
Application granted granted Critical
Publication of KR102295172B1 publication Critical patent/KR102295172B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 표시 소자, 상기 표시 소자에 구동 신호를 제공하는 화소 회로, 상기 화소 회로와 상기 표시 소자의 연결을 제어하는 제1 트랜지스터 및 상기 표시 소자와 리페어 라인의 연결을 제어하는 제2 트랜지스터를 포함하는 제1 화소, 상기 리페어 라인에 구동 신호를 제공하는 리페어 회로를 포함하는 제2 화소, 상기 제1 트랜지스터의 게이트 전극과 연결된 제1 제어 라인 및 상기 제2 트랜지스터의 게이트 전극과 연결된 제2 제어 라인과 각각 연결되고, 제어부에서 제공되는 리페어 제어 신호에 따라 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 제어하는 리페어 제어 소자를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 더욱 자세하게는 리페어 가능한 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전기 영동 표시 장치(Electrophoretic Displayl), 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 있을 수 있다.
이러한 표시 장치는 매트릭스 배열된 복수의 화소를 포함하고, 이를 구동하는 방식에 따라 수동 매트릭스(passive matrix)방식과 능동 매트릭스(active matrix)방식으로 나뉘어진다. 상기 능동 매트릭스 방식의 표시 장치는 상기 수동 매트릭스 방식에 비해 전력소모가 적어 대면적 구현에 적합하며 고해상도를 갖는 장점이 있다. 상기 능동 매트릭스 방식의 표시 장치는 액정 소자 또는 유기 발광 소자에 접속되는 화소 구동 회로를 포함한다.
상기 화소 구동 회로는 적어도 하나의 박막 트랜지스터와 커패시터를 구비한다. 화소 구동 회로를 작동함에 있어 박막 트랜지스터와 커패시터에 결함이 발생할 수 있다. 특히, 표시 장치에 가요성을 가지는 플렉서블 표시 장치인 경우에 상술한 결함은 보다 빈번하게 발생할 수 있다. 이 경우, 상기 결함을 가진 화소 구동 회로에 연결된 유기 발광 소자 또는 액정 소자는 암점 또는 명점 불량을 야기할 수 있다.
이에, 본 발명이 해결하고자 하는 과제는 결함이 발생된 화소를 정상 구동될 수 있도록 수리할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 표시 소자, 상기 표시 소자에 구동 신호를 제공하는 화소 회로, 상기 화소 회로와 상기 표시 소자의 연결을 제어하는 제1 트랜지스터 및 상기 표시 소자와 리페어 라인의 연결을 제어하는 제2 트랜지스터를 포함하는 제1 화소, 상기 리페어 라인에 구동 신호를 제공하는 리페어 회로를 포함하는 제2 화소, 상기 제1 트랜지스터의 게이트 전극과 연결된 제1 제어 라인 및 상기 제2 트랜지스터의 게이트 전극과 연결된 제2 제어 라인과 각각 연결되고, 제어부에서 제공되는 리페어 제어 신호에 따라 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 제어하는 리페어 제어 소자를 포함한다.
또한, 상기 리페어 제어 신호는 1 수평 시간(1H)를 주기로 로우 레벨 또는 하이 레벨로서 제공되고, 상기 리페어 제어 소자는 하이 레벨의 리페어 제어 신호에 대응하여 상기 제1 트랜지스터를 턴 오프시키고, 상기 하이 레벨의 리페어 제어 신호에 대응하여 상기 제2 트랜지스터를 턴 온시킬 수 있다.
상기 리페어 제어 소자는 상기 로우 레벨의 리페어 제어 신호에 대응하여 상기 제2 트랜지스터를 턴 오프시키고, 상기 로우 레벨의 리페어 제어 신호에 대응하여 상기 제1 트랜지스터를 턴 온시 킬 수 있다.
또한, 상기 표시 소자는 상기 제2 트랜지스터를 통해 상기 리페어 회로의 구동 신호를 제공받을 수 있다.
여기서, 화상을 표시하는 표시 영역과 상기 표시 영역의 외곽 영역인 비표시 영역이 정의된 표시 패널을 더 포함하고, 상기 제1 화소는 표시 영역에 위치하고, 상기 제2 화소는 상기 비표시 영역에 위치할 수 있다.
상기 리페어 제어 소자는 상기 비표시 영역에 위치할 수 있다.
상기 제1 화소의 구동 회로에 결함이 발생한 경우, 상기 제어부는 상기 제1 화소에 제공되는 스캔 신호와 동일한 타이밍에 상기 리페어 제어 신호를 하이 레벨로 제공할 수 있다.
상기 제1 화소에 제공되는 스캔 신호는 제i 스캔 신호라 할 때, 상기 리페어 제어 소자는, 일 전극이 상기 리페어 제어 신호가 전달되는 리페어 제어 라인과 연결되는 제3 내지 제5 트랜지스터, 타 전극이 상기 리페어 제어 라인에 연결되고 상기 제i 스캔 신호에 의해 턴 온되는 제6 트랜지스터, 상기 제6 트랜지스터의 일 전극과 게이트 전극이 연결되고 로우 레벨의 제1 제어 신호가 일 전극에 제공되고 타 전극이 상기 제1 제어 라인과 연결되는 제7 트랜지스터, 상기 제3 트랜지스터의 타 전극과 게이트 전극이 연결되고 타 전극에 로우 레벨의 제2 제어 신호가 제공되고 일 전극이 상기 제2 제어 라인과 연결되는 제8 트랜지스터, 상기 제3 트랜지스터의 타 전극과 상기 제4 트랜지스터의 타 전극 사이에 접속된 제1 커패시터 및 상기 제8 트랜지스터의 타 전극과 게이트 전극 사이에 접속된 제2 커패시터를 포함할 수 있다.
상기 제3 트랜지스터는 상기 제i 스캔 신호보다 선행하는 제i-1 스캔 신호에 의해 턴 온되고, 상기 제4 트랜지스터는 상기 제i 스캔 신호에 의해 턴 온되고, 상기 제5 트랜지스터는 상기 제i 스캔 신호보다 후행하는 제i+1 스캔 신호에 의해 턴 온될 수 있다.
상기 제1 화소의 구동 회로에 결함이 발생한 경우, 상기 제어부는 상기 제i-1 스캔 신호에 대응하여 로우 레벨의 리페어 제어 신호를, 상기 제i 스캔 신호에 대응하여 하이 레벨의 리페어 제어 신호를, 상기 제i+1 스캔 신호에 대응하여 로우 레벨의 리페어 제어 신호를 순차적으로 상기 리페어 제어 라인에 출력할 수 있다.
상기 제6 트랜지스터를 통해 제공되는 하이 레벨의 상기 리페어 제어 신호에 의해 상기 제7 트랜지스터는 턴 오프될 수 있다.
또한, 상기 구동 신호는 구동 전류이며, 상기 표시 소자는 유기 발광 다이오드일 수 있다.
또한, 상기 구동 신호는 구동 전압이며, 상기 표시 소자는 화소 전극, 상기 화소 전극과 전계를 형성하는 공통 전극 및 상기 전계에 따라 배열이 변화되는 액정층을 포함하는 액정 표시 소자일 수 있다.
상기 제1 트랜지스터 및 제2 트랜지스터는 p-채널 전계 효과 트랜지스터일 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 복수의 화소가 배치되고, 상기 각 화소는 표시 소자, 상기 표시 소자를 구동하는 화소 회로를 포함하는 표시 영역 및 상기 화소 회로가 동일한 구조의 리페어 회로를 포함하는 복수의 더미 화소가 배치된 더미 화소 영역을 포함하는 표시 패널, 상기 표시 패널에 스캔 신호를 제공하는 스캔 구동부, 1 수평 시간을 주기로 로우 레벨 또는 하이 레벨로 출력되는 리페어 제어 신호에 따라 결함이 발생한 화소의 화소 회로와 표시 소자의 연결을 차단하고, 상기 리페어 회로와 상기 결함이 발생한 화소의 표시 소자를 연결하는 리페어 제어부, 상기 스캔 구동부를 제어하고, 상기 리페어 제어 신호를 출력하는 제어부를 포함한다.
상기 복수의 화소 중 제1 화소의 구동 회로에 결함이 발생한 경우, 상기 제어부는 상기 제1 화소에 제공되는 스캔 신호와 동일한 타이밍에 상기 리페어 제어 신호를 하이 레벨로 제공할 수 있다.
상기 복수의 화소 중 제1 화소의 구동 회로에 결함이 발생한 경우, 상기 리페어 제어부는 상기 제1 화소가 포함된 화소 행 그룹의 각 화소의 화소 회로와 표시 소자의 연결을 차단하고, 상기 각 더미 화소의 리페어 회로와 상기 각 화소들의 표시 소자를 연결할 수 있다.
상기 더미 화소 영역은 상기 표시 영역의 외곽 영역인 비표시 영역에 위치할 수 있다.
상기 하이 레벨의 리페어 제어 신호에 대응하여 상기 화소 회로와 상기 표시 소자의 연결은 차단되고, 상기 리페어 회로와 상기 표시 소자는 연결될 수 있다.
상기 표시 패널은 상기 복수의 화소를 정의하는 복수의 스캔 라인 및 복수의 데이터 라인을 더 포함하고, 상기 리페어 제어부는 상기 리페어 제어 신호가 제공되는 리페어 제어 라인 및 상기 리페어 제어 라인에 각각 연결되는 복수의 리페어 제어 소자를 포함하고, 상기 각 리페어 제어 소자는 상기 각 스캔 라인과 대응되고, 상기 각 스캔 라인에 연결된 각 화소 행 그룹의 화소들을 제어할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 화소의 구동 회로에 결함이 발생하더라도 화소 불량이 야기되지 않을 수 있다. 결과적으로 화소 불량을 감소시켜 수율을 개선할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 더미 화소의 회로도이다.
도 4는 본 발명의 리페어 제어부의 개략적인 구성을 나타낸 블록도이다.
도 5는 리페어 제어 소자의 회로도이다.
도 6 내지 도 8은 제3 구동 제어 신호에 따른 리페어 제어 소자의 동작을 나타낸 회로도이다.
도 9는 스캔 신호와 제3 구동 제어 신호의 타이밍도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이며, 도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소의 회로도이고, 도 3은 본 발명의 일 실시예에 따른 표시 장치의 더미 화소의 회로도이다.
도 1 내지 도 3을 참조하면, 표시 장치(10)는 표시 패널(110), 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 리페어 제어부(150)를 포함한다.
표시 패널(110)는 화상이 표시되는 영역일 수 있다. 표시 패널(110)는 화상을 표시하는 패널로서, LCD 패널(Liquid Crystal Display Panel), 전기영동 표시 패널(Electrophoretic Display Panel), OLED 패널(Organic Light Emitting Diode Panel), LED 패널(Light Emitting Diode Panel), 무기 EL 패널(Electro Luminescent Display Panel), FED 패널(Field Emission Display Panel), SED 패널(Surface-conduction Electron-emitter Display Panel), PDP(Plasma Display Panel), CRT(Cathode Ray Tube) 표시 패널일 수 있다. 이하에서는, 본 발명의 일 실시예에 따른 표시 장치(10)로서, 유기 발광 표시 장치를 예로 하여 설명하며, 표시 패널(110) 또한 유기 발광 표시 패널로서 설명하지만, 본 발명의 표시 장치(10) 및 표시 패널(110)은 이에 제한되지 않으며, 다양한 방식의 표시 장치 및 표시 패널이 사용될 수 있다.
표시 패널(110)은 복수의 스캔 라인(SL1, SL2, ..., SLn), 복수의 스캔 라인(SL1, SL2, ..., SLn)과 교차하는 복수의 데이터 라인(DL1, DL2, ..., DLm) 및 복수의 스캔 라인(SL1, SL2, ..., SLn) 중 하나와 및 복수의 데이터 라인(DL1, DL2, ..., DLm) 중 하나와 각각 연결되는 복수의 화소(PX)들을 포함할 수 있다. 여기서, n과 m은 서로 다른 자연수이다. 복수의 데이터 라인(DL1, DL2, ..., DLm) 각각은 복수의 스캔 라인(SL1, SL2, ..., SLn)과 교차할 수 있다. 즉, 복수의 데이터 라인(DL1, DL2, ..., DLm)은 제1 방향(d1)을 따라 연장될 수 있으며, 복수의 스캔 라인(SL1, SL2, ..., SLn)들은 제1 방향(d1)과 교차하는 제2 방향(d2)을 따라 연장될 수 있다. 여기서, 제1 방향(d1)은 열 방향일 수 있으며, 제2 방향(d2)은 행 방향일 수 있다. 복수의 스캔 라인(SL1, SL2, ..., SLn)은 제1 방향(d1)을 따라 순서대로 배치된 제1 내지 제n 스캔 라인(SL1, SL2, ..., SLn)을 포함할 수 있다. 복수의 데이터 라인들 (DL1, DL2, ..., DLm)은 제2 방향(d2)을 따라 순서대로 배치된 제1 내지 제m 데이터 라인(DL1, DL2, ..., DLm)을 포함할 수 있다. 복수의 화소(PX)는 매트릭스 형상으로 배치될 수 있다. 복수의 화소(PX) 각각은 복수의 스캔 라인(SL1, SL2, ..., SLn) 중 하나 및 복수의 데이터 라인(DL1, DL2, ..., DLm) 중 하나와 연결될 수 있다. 복수의 화소(PX) 각각은 연결된 스캔 라인(SL1, SL2, ..., SLn)으로부터 제공되는 스캔 신호(S1, S2, ..., Sn)에 대응하여 연결된 데이터 라인(DL1, DL2, ..., DLm)에 인가되는 데이터 전압(D1, D2, ..., Dm)을 수신할 수 있다. 즉, 스캔 라인(SL1, SL2, ..., SLn)은 각 화소(PX)에 인가되는 스캔 신호(S1, S2, ..., Sn)가 제공될 수 있으며, 데이터 라인(DL1, DL2, ..., DLm)에는 데이터 전압(D1, D2, ..., Dm)이 제공될 수 있다. 각 화소(PX)는 인가된 데이터 전압에 대응하여 화상을 표시할 수 있다. 즉, 각 화소(PX)는 스캔 신호와 데이터 전압을 인가받는 화소 회로(PC)와 화소 회로(PC)에 의해 구동되는 표시 소자(EL)를 포함할 수 있다. 여기서, 표시 소자(EL)는 유기 발광 표시 소자일 수 있으나, 이에 한정되는 것은 아니다. 다른 실시예에서, 표시 소자(EL)는 일 화소 단위로 정의된 액정 표시 소자일 수도 있다. 즉, 표시 소자(EL)는 화소 전극, 상기 화소 전극과 전계를 형성하는 공통 전극 및 상기 전계에 따라 배열이 변화되는 액정층을 포함하는 액정 표시 소자일 수 있다. 여기서, 표시 패널(110)은 복수의 리페어 라인(RL1, RL2, ..., RLm)을 더 포함할 수 있다. 복수의 리페어 라인(RL1, RL2, ..., RLm)은 데이터 라인(DL1, DL2, ..., DLm)과 동일한 방향으로 연장될 수 있다. 각 리페어 라인은 대응되는 데이터 라인에 연결된 화소들을 연결할 수 있다. 예시적으로, 제1 리페어 라인(RL1)은 제1 데이터 라인(DL1)에 연결된 화소들을 연결할 수 있다.
표시 패널(110)은 표시 영역(110b)과 표시 영역(110b)의 외곽 영역인 비표시 영역이 정의될 수 있다. 여기서, 표시 영역(110b)은 복수의 화소(PX)가 배치된 영역일 수 있다. 그리고, 표시 패널(110)은 비표시 영역에 배치되는 복수의 더미 화소(DPX)를 포함할 수 있다. 즉, 복수의 더미 화소(DPX)가 형성되는 더미 화소 영역(110a)은 비표시 영역의 적어도 일 영역에 형성될 수 있다. 도 1에 도시된 바와 같이, 더미 화소 영역(110a)은 표시 패널(110)의 일변을 따라 형성될 수 있으나, 이에 한정되는 것은 아니며 표시 패널(110)의 일변과 마주보는 타변 또는 수직하는 타변을 따라 형성될 수도 있다. 또한, 더미 화소 영역(110a)은 특정 변을 따라 형성되는 것이 아니라 복수의 변을 따라 형성될 수도 있다. 더미 화소 영역(110a)은 적어도 하나의 스캔 라인에 연결된 더미 화소 행 그룹을 포함할 수 있다. 도 1에 도시된 바와 같이, 제0 스캔 라인(SL0)에 연결된 복수의 더미 화소(DPX)들은 더미 화소 영역(110a)에 배치될 수 있다. 각 더미 화소(DPX)는 리페어 회로(RC)를 포함할 수 있다. 각 더미 화소(DPX)의 리페어 회로(RC)에서 출력되는 신호는 연결된 리페어 라인으로 제공될 수 있으며, 상기 신호는 리페어 라인을 통해 선택적으로 각 화소(PX)에 제공될 수 있다. 표시 영역(110b)의 화소(PX)의 화소 회로(PC)에 결함이 발생하였을 때, 리페어 회로(RC)는 화소 회로(PC)를 대신하여 표시소자(EL)를 구동할 수 있다. 즉, 리페어 회로(RC)는 각 화소(PX)의 화소 회로(PC)와 동일한 회로 구조일 수 있다. 도 2 및 도 3은 각 화소(PX)의 회로 구조와 각 더미 화소(DPX)를 각각 도시하고 있다. 여기서, 도 2는 제i 스캔 라인(SLi)와 제j 데이터 라인(DLj)에 의해 정의되는 화소(PXij)의 구조를 예시적으로 나타낸 것이며, 도 3은 제j 데이터 라인(DLj)과 연결된 더미 화소(DPXj)의 회로 구조를 예시적으로 나타낸 것이다. 상기 화소(PXij)와 더미 화소(DPXj)는 모두 제j 리페어 라인(RLj)와 연결될 수 있다. 상기 구조는 다른 화소 및 더미 화소에도 동일하게 적용될 수 있다. 또한, 도 2 및 도 3의 회로 구조는 예시적인 것으로 이에 한정되는 것은 아니다.
화소(PXij)는 화소 회로(PC), 표시 소자(EL), 화소 회로(PC)와 표시 소자(EL)의 연결을 제어하는 제1 트랜지스터(T1) 및 표시 소자(EL)와 제j 리페어 라인(RLj)을 연결하는 제2 트랜지스터(T2)를 포함할 수 있다. 화소 회로(PC)는 제i 스캔 라인(SLi), 제j 데이터 라인(DLj) 및 구동 트랜지스터(Td)에 접속된 제어 트랜지스터(Ts), 제1 전원(ELVDD)와 표시 소자(EL) 사이에 접속된 구동 트랜지스터(Td), 구동 트랜지스터(Td)의 일 전극과 게이트 전극 사이에 접속된 커패시터(Cst)를 포함한다. 제어 트랜지스터(Ts)의 게이트 전극은 제i 스캔 라인 (SLi)에 접속되고, 일 전극은 제j 데이터 라인(DLj)에 접속된다. 그리고, 제어 트랜지스터(Ts)의 타 전극은 커패시터(Cst)의 일 단자에 접속된다. 여기서, 일 전극은 소스 전극 및 드레인 전극 중 어느 하나로 설정되고, 타 전극은 일 전극과 다른 전극으로 설정된다. 제어 트랜지스터(Ts)는 제i 스캔 라인 (SLi)으로부터 스캔 신호 공급될 때 턴-온되어 제j 데이터 라인(DLj)으로부터 공급되는 데이터 전압을 커패시터(Cst)로 공급한다. 그러면, 커패시터(Cst)에는 데이터 전압에 대응되는 전압이 충전될 수 있다. 구동 트랜지스터(Td)의 게이트 전극은 커패시터(Cst)의 일 단자에 접속되고, 일 전극은 커패시터(Cst)의 타 단자 및 제1 전원(ELVDD)에 접속된다. 그리고, 구동 트랜지스터(Td)의 타 전극은 표시 소자(EL)의 애노드 전극에 접속된다. 이와 같은 구동 트랜지스터(Td)는 커패시터(Cst)에 저장된 전압값에 대응하여 제1 전원(ELVDD)으로부터 표시 소자(EL)를 경유하여 제2 전원(ELVSS)으로 흐르는 구동 전류를 제어한다. 그러면, 표시 소자(EL)는 구동 트랜지스터(Td)로부터 공급되는 구동 전류에 대응되는 빛을 생성할 수 있다.
각 화소(PX)에서 표시 소자(EL)와 구동 트랜지스터(Td)는 제1 트랜지스터(T1)에 의해 연결이 제어될 수 있다. 즉, 제1 트랜지스터(T1)는 구동 트랜지스터(Td)와 표시 소자(EL) 사이에 접속될 수 있다. 화소(PX)의 화소 회로(PC)에 결함이 발생하게 되면, 제1 트랜지스터(T1)는 턴 오프되어 화소 회로(PC)와 표시 소자(EL)의 연결을 차단할 수 있다. 대신에, 상기 표시 소자(EL)는 결함이 발생된 화소 회로(PC)가 더미 화소(DPX)의 리페어 회로(RX)로부터 구동 신호를 제공받을 수 있다. 여기서, 표시 소자(EL)가 유기 발광 다이오드인 경우에 상기 구동 신호는 구동 전류일 수 있다. 다만, 이에 한정되는 것은 아니며, 표시 소자가 액정 표시 소자인 경우에는 상기 구동 신호는 구동 전압일 수 있다. 이하에서 표시 소자(EL)는 유기 발광 다이오드인 것을 가정하고 설명을 진행하며, 표시 소자(EL)가 액정 표시 소자인 경우에는 후술할 화소 회로(PC)의 구조는 달라질 수 있다.
더미 화소(DPX)의 리페어 회로(RX)는 각 화소(PX)의 화소 회로(PC)와 동일한 구성일 수 있다. 리페어 회로(RX)는 제어 트랜지스터(Ts), 구동 트랜지스터(Tr) 및 커패시터(Cst)로 구성될 수 있다. 더미 화소(DPX)는 표시 영역(110b)의 일 화소(PX)의 결함이 발생하였을 때에만, 선택적으로 구동될 수 있다. 더미 화소(DPX)의 리페어 회로(RX)는 결함이 발생된 화소 회로(PC) 대신에 표시 소자(EL)에 구동 전류를 제공할 수 있다. 결함이 발생된 화소 회(PC)에 제공되어야 할 스캔 신호와 데이터 전압은 더미 화소(DPX)에 제공될 수 있으며, 더미 화소(DPX)는 제공된 데이터 전압에 대응하는 구동 전류를 생성하여 리페어 라인(RL)으로 제공할 수 있다. 결함이 발생된 화소(PX)의 표시 소자(EL)는 리페어 라인(RL)에서 제공되는 구동 전류를 인가받아 이에 대응되는 빛을 생성할 수 있다. 여기서, 리페어 라인(RL)과 표시 소자(EL) 사이에 접속된 제2 트랜지스터(T2)는 턴 온될 수 있다. 즉, 표시 영역(110b)의 화소(PX)의 화소 회로(PC)에 결함이 발생되었을 때, 상기 화소(PX)의 화소 회로(PC)와 표시 소자(EL)의 연결은 차단되고, 표시 소자(EL)는 리페어 라인(RL)과 연결되어 더미 화소(DPX)에서 제공되는 구동 전류로써 정상적으로 발광할 수 있다. 이 때, 결함이 발생된 화소(PX)와 동일한 스캔 라인에 연결된 화소 행 그룹 전체가 제외될 수 있으며, 더미 화소 영역(110a)의 더미 화소 행 그룹이 상기 화소 행 그룹 전체를 대신하여 구동될 수 있다. 이러한 스위칭 동작에 대해서는 보다 상세히 후술하도록 한다.
제어부(120)는 외부 시스템으로부터 제어 신호(CS) 및 영상 신호(R, G, B)를 수신할 수 있다. 여기서, 영상 신호(R, G, B)는 복수의 화소(PX)의 휘도 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024, 256 또는 64개의 계조(gray)를 가질 수 있다. 제어 신호(CS)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE) 및 클럭 신호(CLK)을 포함할 수 있다. 제어부(120)는 영상 신호(R, G, B) 및 제어 신호(CS)에 따라 제1 내지 제2 구동 제어 신호(CONT1 내지 CONT2) 및 영상 데이터(DATA)를 생성할 수 있다. 제어부(120)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(R, G, B)를 구분하고, 수평 동기 신호(Hsync)에 따라 스캔 라인 단위로 영상 신호(R, G, B)를 구분하여 영상 데이터(DATA)를 생성할 수 있다. 제어부(120)는 영상 데이터(DATA)를 제1 구동 제어 신호(CONT1)와 함께 데이터 구동부(130)로 출력할 수 있다. 제어부(120)는 제2 구동 제어 신호(CONT2)를 스캔 구동부(140)로 전달할 수 있다. 또한, 제어부(120)는 외부로부터 리페어 개시 신호(미도시)를 인가받을 수 있으며, 이에 따라 제3 구동 제어 신호(CONT3)를 리페어 제어부(150)를 전달할 수 있다. 상기 리페어 개시 신호는 표시 영역(110b)의 화소(PX)의 비정상 동작이 인지되었을 때, 사용자 또는 시스템의 선택에 따라 제어부(120)로 제공될 수 있다. 제어부(120)는 비정상적으로 동작하는 화소(PX)의 위치를 인지하고 제3 구동 제어 신호(CONT3)를 생성하여 리페어 제어부(150)에 전달할 수 있다. 그리고, 제어부(120)의 더미 화소(DPX)의 동작을 반영하여 제2 구동 제어 신호(CONT2) 및 제3 구동 제어 신호(CONT3)를 수정하여 각 구동부에 제공할 수 있다.
스캔 구동부(140)는 표시 패널(110)의 복수의 스캔 라인에 연결되고, 제2 구동 제어 신호(CONT2)에 따라 복수의 스캔 신호(S1, S2, ..., Sn)을 생성할 수 있다. 스캔 구동부(140)는 복수의 스캔 라인에 게이트 온 전압의 복수의 스캔 신호(S1, S2, ..., Sn)을 순차적으로 인가할 수 있다. 여기서, 복수의 스캔 신호(S1, S2, ..., Sn)는 복수의 스캔 라인(SL1, SL2, ..., SLn)으로 제공될 수 있다. 또한, 복수의 스캔 신호(S1, S2, ..., Sn)는 리페어 제어부(150)에도 제공될 수 있다. 그리고, 리페어 모드가 활성화된 경우, 스캔 구동부(140)는 더미 화소(DPX)를 활성화하는 스캔 신호(S0)를 더미 화소(DPX)에 제공할 수 있다. 상기 스캔 신호(S0)는 비활성화된 화소를 포함하는 스캔 라인에 제공되는 시간과 동일한 타이밍에 더미 화소(DPX)로 제공될 수 있다.
데이터 구동부(130)는 표시 패널(110)의 복수의 데이터 라인에 연결되고, 제1 구동 제어 신호(CONT1)에 따라 입력된 영상 데이터(DATA)를 샘플링 및 홀딩하고 아날로그 전압으로 변경하여 복수의 데이터 전압(D1, D2, ..., Dm)을 생성할 수 있다. 데이터 구동부(130)는 복수의 데이터 전압(D1, D2, ..., Dm)을 복수의 데이터 라인(DL1, DL2, ..., DLm)으로 출력할 수 있다.
리페어 제어부(150)는 제3 구동 제어 신호(CONT3)에 따라 더미 화소(DPX)와 결함이 발생된 화소를 선택적으로 연결시킬 수 있다. 구체적으로, 리페어 제어부(150)는 제3 구동 제어 신호(CONT3)에 따라 리페어 회로(RC)와 결함이 발생된 화소(PX)의 표시 소자(EL)를 선택적으로 연결할 수 있다. 이 때, 결함이 발생된 화소(PX)와 동일한 스캔 라인에 연결된 화소 행 그룹 전체가 제외될 수 있으며, 더미 화소 영역(110a)의 더미 화소 행 그룹이 상기 화소 행 그룹 전체를 대신하여 구동될 수 있다. 이하, 리페어 제어부(150)의 구성 및 동작에 대해 보다 상세히 설명하도록 한다.
도 4는 본 발명의 리페어 제어부의 개략적인 구성을 나타낸 블록도이며, 도 5는 리페어 제어 소자의 회로도이며, 도 6 내지 도 8은 제3 구동 제어 신호에 따른 리페어 제어 소자의 동작을 나타낸 회로도이며, 도 9는 스캔 신호와 제3 구동 제어 신호의 타이밍도이다.
도 4 내지 도 9를 참조하면, 리페어 제어부(150)는 복수의 리페어 제어 소자(150-1 내지 150-n)을 포함할 수 있다. 여기서, 복수의 리페어 제어 소자(150-1 내지 150-n)는 복수의 스캔 라인(SL1 내지 SLn)의 수와 대응될 수 있다. 예시적으로, 제1 리페어 제어 소자(150-1)는 제1 스캔 라인(SL1)에 연결된 화소 행 그룹에 제어 신호를 제공할 수 있다. 또한, 표시 패널(110)은 복수의 제1 제어 라인과 복수의 제2 제어 라인을 포함할 수 있다. 각 리페어 제어 소자로부터 연장된 제1 제어 라인(CL1)과 제2 제어 라인(CL2)은 각 스캔 라인에 연결된 화소 행 그룹의 각 화소들과 연결될 수 있다. 즉, 제1 리페어 제어 소자와 연결된 제1 제어 라인(CL1)과 제2 제어 라인(CL2)은 제1 스캔 라인에 연결된 화소 행 그룹의 각 화소들의 제1 트랜지스터의 게이트 전극과 제2 트랜지스터의 게이트 전극에 각각 연결될 수 있다.
복수의 리페어 제어 소자(150-1 내지 150-n)은 리페어 제어 라인(RCL)과 연결될 수 있다. 리페어 제어 라인(RCL)에는 제어부(120)에서 제3 구동 제어 신호(CONT3)가 제공될 수 있다. 제3 구동 제어 신호(CONT3)는 1 수평 시간(1H)를 주기로 로우 레벨(VGL) 또는 하이 레벨(VGH)로서 리페어 제어 라인(RCL)에 제공될 수 있다. 로우 레벨(VGL)의 제3 구동 제어 신호에 대응하여 각 리페어 제어 소자는 대응되는 화소 행 그룹의 화소들과 리페어 라인(RL)의 연결을 선택적으로 제어할 수 있다. 제3 구동 제어 신호(CONT3)는 리페어 제어 신호일 수 있다. 그리고, 리페어 제어부(150)는 표시 패널(110) 상에 실장될 수 있다. 즉, 복수의 리페어 제어소자(150-1 내지 150-n)는 제2 방향(d2)을 따라 표시 패널(110)의 비표시 영역에 배치될 수 있으나, 이에 한정되는 것은 아니다.
도 5는 표시 영역(110b)의 제i 스캔 라인(SLi)에 연결된 제i 화소 행 그룹(단, i는 1이상 n이하의 자연수), 더미 화소 영역(110a)의 리페어 회로(RC) 및 상기 제i 화소 행 그룹에 제어 신호를 제공하는 제i 리페어 제어 소자(150i)의 연결 관계를 개략적으로 도시한 회로도이며, 나머지 리페어 제어 소자도 동일한 구성을 가질 수 있다.
제i 리페어 제어 소자(150i)는 복수의 트랜지스터로서 구성될 수 있으나, 이에 한정되는 것은 아니다. 제i 리페어 제어 소자(150i)는 제3 내지 제8 트랜지스터(T3 내지 T8)을 포함할 수 있다. 여기서, 제1 내지 제8 트랜지스터(T1 내지 T8)는 p-채널 전계 효과 트랜지스터일 수 있다. 즉, 제1 트랜지스터(T1)는 로우 레벨 전압(VGL)의 스캔 신호에 의해 턴 온(turn-on)될 수 있으며, 하이 레벨 전압의 스캔 신호(VGH)에 의해 턴 오프(turn-off) 될 수 있다. 다만, 이에 한정되는 것은 아니며 제1 내지 제3 트랜지스터(T1, T2, T3)는 n-채널 전계 효과 트랜지스터일 수도 있다.
제i 리페어 제어 소자(150i)에는 제i-1 스캔 신호(Si-1), 제i 스캔 신호(Si) 및 제i+1 스캔 신호(Si+1)가 인가될 수 있다. 제3 내지 제 5 트랜지스터(T3, T4, T5)는 일 전극이 리페어 제어 라인(RCL)에 연결될 수 있다. 그리고, 제3 트랜지스터(T3)는 제i-1 스캔 신호(Si-1), 제4 트랜지스터(T4)는 제i 스캔 신호(Si), 제5 트랜지스터(T5)는 제i+1 스캔 신호(Si+1)에 의해 각각 턴 온되어 리페어 제어 라인(RCL)을 통해 인가되는 제3 구동 제어 신호(CONT3)를 타 전극으로 전달할 수 있다. 여기서, 복수의 스캔 신호(S1, S2, ..., Sn)는 1 수평 시간(1H)을 두고 순차적으로 출력될 수 있다. 제3 트랜지스터(T3)는 타 전극이 연결된 제1 노드(N1)로 제3 구동 제어 신호(CONT3)를 전달할 수 있으며, 제4 트랜지스터(T4)와 제5 트랜지스터(T5)는 타 전극이 연결된 제2 노드(N2)로 제3 구동 제어 신호(CONT3)를 전달할 수 있다. 제3 구동 제어 신호(CONT3) 또한 1 수평 시간(1H)을 주기로 로우 레벨 전압 또는 하이 레벨 전압으로 제공되므로, 제3 내지 제5 트랜지스터(T3 내지 T5)는 동일한 1수평 시간(1H)에 제공되는 제3 구동 제어 신호(CONT3)를 타 전극으로 제공할 수 있다.
제6 트랜지스터(T6)는 제i 스캔 신호(Si)에 의해 턴 온되어 타 전극과 연결된 리페어 제어 라인(RCL)을 통해 인가되는 제3 구동 제어 신호(CONT3)를 제3 노드(N3)로 전달할 수 있다.
제7 트랜지스터(T7)는 제3 노드(N3)와 게이트 전극이 연결되고 일 전극으로는 로우 레벨 전압(VGL)이 제공될 수 있다. 제7 트랜지스터(T7)의 타 전극과 제3 노드(N3) 사이에는 제1 커패시터(C1)이 접속될 수 있다. 제1 커패시터(C1)에는 제3 구동 제어 신호(CONT3)이 충전될 수 있다. 제1 커패시터(C1)에 충전된 전압은 제7 트랜지스터(T7)의 게이트 전극으로 공급될 수 있다. 여기서, 제7 트랜지스터(T7)의 타 전극은 제1 제어 라인(CL1)과 연결될 수 있다. 제1 제어 라인(CL1)은 각 화소(PX)에서 화소 회로(PC)와 표시 소자(EL)를 연결하는 제1 트랜지스터(T1)의 게이트 전극과 연결될 수 있다. 제1 제어 라인(CL1)을 통해 제공되는 제어 신호는 로우 레벨 전압(VGL)일 수 있다. 즉, 제7 트랜지스터(T7)가 턴 온된 상황에서 화소 회로(PC)와 표시 소자(EL)는 제1 트랜지스터(T1)를 통해 연결될 수 있다.
제8 트랜지스터(T8)는 제1 노드(N1)와 게이트 전극이 연결될 수 있으며, 일 전극이 제2 제어 라인(CL2)와 연결되고, 타 전극에는 로우 전압 레벨(VGL)의 제2 제어 신호가 인가될 수 있다. 제i 리페어 제어 소자(150-i)의 제8 트랜지스터(T8)와 연결된 제2 제어 라인(CL2)은 제i 스캔 라인(SLi)과 연결된 화소 행 그룹의 화소들의 제2 트랜지스터(T2)의 게이트 전극과 연결될 수 있다. 즉, 로우 전압 레벨(VGL)의 제2 제어 신호에 의해 제2 트랜지스터(T2)는 턴 온되어 리페어 회로(RC)와 표시 소자(EL)는 연결될 수 있다.
여기서, 제7 트랜지스터(T7)는 리페어 라인(RL)으로 공급되는 제3 구동 신호(CONT3)의 전압 레벨에 따라 제어될 수 있다. 즉, 제i 리페어 제어 소자(150i)의 제6 트랜지스터(T6)는 제i 스캔 신호(Si)에 의해 턴 온될 수 있다. 제i 스캔 신호(Si)와 동일한 수평 시간에 제공되는 제3 구동 신호(CONT3)는 제6 트랜지스터(T6)를 통해 제3 노드(N3)로 전달할 수 있다. 도 6에 도시된 바와 같이, 로우 레벨 전압(VGL)의 제3 구동 제어 신호(CONT3)는 제7 트랜지스터(T7)를 턴 온하여 로우 레벨 전압(VGL)을 제1 제어 라인(CL1)으로 전달할 수 있다. 이에 따라 각 화소(PX)의 화소 회로(PC)와 표시 소자(EL)는 연결된 상태를 유지할 수 있다. 도 7에 도시된 바와 같이, 하이 레벨 전압(VGH)의 제3 구동 제어 신호(CONT3)는 제7 트랜지스터(T7)를 턴 오프할 수 있다. 이에 따라 각 화소(PX)의 화소 회로(PC)와 표시 소자(EL)은 연결이 차단될 수 있다.
여기서, 제어부(120)는 결함이 발생한 화소(PX)와 연결된 스캔 라인에 제공되는 스캔 신호와 대응하여 하이 레벨 전압의 제3 구동 제어 신호(CONT3)를 리페어 제어 라인(RCL)으로 제공할 수 있다. 예시적으로, 제i 스캔 라인(SLi)과 연결된 화소(PX)에 결함이 발생한 경우, 제i 스캔 신호(Si)의 출력 시간과 대응되는 수평 시간에 하이 레벨 전압(VGH)의 제3 구동 제어 신호(CONT3)를 출력할 수 있다. 즉, 리페어 제어 라인(RCL)에 제3 구동 제어 신호(CONT3)를 선택적으로 제공함에 따라 결함이 발생한 화소(PX)에서 화소 회로(PC)와 표시 소자(EL)의 연결은 선택적으로 차단될 수 있다. 여기서, 제1 제어 라인(CL1)은 제i 스캔 신호(Si)가 인가되는 화소 행 그룹의 화소들의 제1 트랜지스터의 게이트 전극과 연결되므로, 상기 화소 행 그룹에 포함된 화소 회로(PC)와 표시 소자(EL)의 연결은 모두 차단될 수 있다.
또한, 리페어 제어 라인(RCL)에 제3 구동 제어 신호(CONT3)를 선택적으로 제공함에 따라 결함이 발생한 화소(PX)의 표시 소자(EL)와 리페어 회로(RC)는 선택적으로 연결될 수 있다. 예시적으로, 제i 스캔 라인(SLi)과 연결된 화소(PX)에 결함이 발생한 경우, 제i 스캔 신호(Si)의 출력 시간과 대응되는 수평 시간에 하이 레벨 전압(VGH)의 제3 구동 제어 신호(CONT3)를 출력할 수 있다. 그리고, 제i-1 스캔 신호(Si-1) 및 제i+1 스캔 신호(Si+1)에 대응하여서는 로우 레벨 전압(VGL)의 제3 구동 제어 신호(CONT3)가 인가될 수 있다. 제3 트랜지스터(T3)는 제i-1 스캔 신호(Si-1)에 대응하여 턴 온될 수 있으며, 로우 레벨 전압(VGL)을 제1 노드(N1)에 전달할 수 있다. 이 때, 제8 트랜지스터(T8)의 타 전극에도 로우 레벨 전압(VGL)이 인가된 상태이므로, 제8 트랜지스터(T8)는 턴 온되지 않을 수 있다. 순차적으로 제공되는 제i 스캔 신호(Si)에 대응하여 제4 트랜지스터(T4)는 턴 온되어 하이 레벨 전압(VGH)을 제2 노드(N2)로 제공할 수 있다. 여기서, 제2 커패시터(C2)에는 제1 노드(N1)와 제2 노드(N2)에 전압 차에 해당하는 전압이 충전될 수 있다. 그리고, 제i+1 스캔 신호(Si+1)에 대응하여 제5 트랜지스터(T5)는 턴 온되어 로우 레벨 전압(VGL)을 제2 노드(N2)로 제공할 수 있다. 즉, 제2 노드(N2)의 전압은 하이 레벨 전압(VGH)에서 로우 레벨 전압(VGL)으로 변경될 수 있으며, 제2 커패시터(C2)는 제1 노드(N1)의 전압 레벨을 제2 노드(N2)의 변화량에 대응하여 커플링할 수 있다. 제1 노드(N1)의 전압 레벨은 2VGL-VGH일 수 있다. 즉, 제1 노드(N1)은 보다 낮은 전압 레벨이 충전될 수 있으며, 이에 따라 제8 트랜지스터(T8)은 턴 온될 수 있다. 턴 온된 제8 트랜지스터(T8)에 의해 로우 레벨 전압(VGL)은 제2 제어 라인(CL2)으로 제공되어 제2 트랜지스터(T2)를 턴 온시킬 수 있다. 여기서, 제2 제어 라인(CL2)은 제i 스캔 신호(Si)가 인가되는 화소 행 그룹의 화소들의 제2 트랜지스터(T2)의 게이트 전극과 연결되므로, 상기 화소 행 그룹에 포함된 표시 소자(EL)는 더미 화소(DPX)의 리페어 회로(RC)와 모두 연결될 수 있다. 즉, 표시 소자(EL)는 제1 트랜지스터(T1)가 턴 오프됨에 따라 당해 화소 회로와는 차단되고, 턴 온된 제2 트랜지스터(T2)를 통해 리페어 회로(RC)와 연결될 수 있다. 이에 따라, 표시 소자(EL)는 리페어 회로(RC)에서 제공되는 구동 전류로써 빛을 생성할 수 있다.
본 실시예에 따른 표시 장치(10)는 결함이 발생된 화소 회로(PC)와 표시 소자(EL)의 연결을 복수의 리페어 제어 소자를 제어하여 선택적으로 차단할 수 있다. 즉, 화소의 구동 회로에 결함이 발생하더라도 리페어 회로로써 구동할 수 있으므로 화소의 불량이 야기되지 않을 수 있다. 또한, 레이저(Laser)의 조사 또는 물리적인 힘으로 결함이 발생한 화소 회로를 차단하는 것이 아니라 복수의 리페어 제어 소자로써 이를 차단하는 것이므로, 레이저 조사 또는 물리적인 힘에 의한 표시 장치(10)의 다른 구성의 손상을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
110: 표시 패널
120: 제어부
130: 데이터 구동부
140: 스캔 구동부
150: 리페어 제어부

Claims (20)

  1. 표시 소자, 상기 표시 소자에 구동 신호를 제공하는 화소 회로, 상기 화소 회로와 상기 표시 소자의 연결을 제어하는 제1 트랜지스터 및 상기 표시 소자와 리페어 라인의 연결을 제어하는 제2 트랜지스터를 포함하는 제1 화소;
    상기 리페어 라인에 구동 신호를 제공하는 리페어 회로를 포함하는 제2 화소;
    상기 제1 트랜지스터의 게이트 전극과 연결된 제1 제어 라인 및 상기 제2 트랜지스터의 게이트 전극과 연결된 제2 제어 라인과 각각 연결되고, 제어부에서 제공되는 리페어 제어 신호에 따라 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 제어하는 리페어 제어 소자를 포함하고,
    상기 표시 소자, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 동일한 노드에 직접 연결된 표시 장치.
  2. 제1 항에 있어서,
    상기 리페어 제어 신호는 1 수평 시간(1H)를 주기로 로우 레벨 또는 하이 레벨로서 제공되고,
    상기 리페어 제어 소자는 하이 레벨의 리페어 제어 신호에 대응하여 상기 제1 트랜지스터를 턴 오프시키고, 상기 하이 레벨의 리페어 제어 신호에 대응하여 상기 제2 트랜지스터를 턴 온시키는 표시 장치.
  3. 제2 항에 있어서,
    상기 리페어 제어 소자는 상기 로우 레벨의 리페어 제어 신호에 대응하여 상기 제2 트랜지스터를 턴 오프시키고, 상기 로우 레벨의 리페어 제어 신호에 대응하여 상기 제1 트랜지스터를 턴 온시키는 표시 장치.
  4. 제2 항에 있어서,
    상기 표시 소자는 상기 제2 트랜지스터를 통해 상기 리페어 회로의 구동 신호를 제공받는 표시 장치.
  5. 제1 항에 있어서,
    화상을 표시하는 표시 영역과 상기 표시 영역의 외곽 영역인 비표시 영역이 정의된 표시 패널을 더 포함하고,
    상기 제1 화소는 표시 영역에 위치하고,
    상기 제2 화소는 상기 비표시 영역에 위치하는 표시 장치.
  6. 제5 항에 있어서,
    상기 리페어 제어 소자는 상기 비표시 영역에 위치하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 화소의 구동 회로에 결함이 발생한 경우,
    상기 제어부는 상기 제1 화소에 제공되는 스캔 신호와 동일한 타이밍에 상기 리페어 제어 신호를 하이 레벨로 제공하는 표시 장치.
  8. 표시 소자, 상기 표시 소자에 구동 신호를 제공하는 화소 회로, 상기 화소 회로와 상기 표시 소자의 연결을 제어하는 제1 트랜지스터 및 상기 표시 소자와 리페어 라인의 연결을 제어하는 제2 트랜지스터를 포함하는 제1 화소;
    상기 리페어 라인에 구동 신호를 제공하는 리페어 회로를 포함하는 제2 화소; 및
    상기 제1 트랜지스터의 게이트 전극과 연결된 제1 제어 라인 및 상기 제2 트랜지스터의 게이트 전극과 연결된 제2 제어 라인과 각각 연결되고, 제어부에서 제공되는 리페어 제어 신호에 따라 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 제어하는 리페어 제어 소자; 를 포함하고,
    상기 제1 화소에 제공되는 스캔 신호는 제i 스캔 신호라 할 때,
    상기 리페어 제어 소자는,
    일 전극이 상기 리페어 제어 신호가 전달되는 리페어 제어 라인과 연결되는 제3 내지 제5 트랜지스터,
    타 전극이 상기 리페어 제어 라인에 연결되고 상기 제i 스캔 신호에 의해 턴 온되는 제6 트랜지스터,
    상기 제6 트랜지스터의 일 전극과 게이트 전극이 연결되고 로우 레벨의 제1 제어 신호가 일 전극에 제공되고 타 전극이 상기 제1 제어 라인과 연결되는 제7 트랜지스터,
    상기 제3 트랜지스터의 타 전극과 게이트 전극이 연결되고 타 전극에 로우 레벨의 제2 제어 신호가 제공되고 일 전극이 상기 제2 제어 라인과 연결되는 제8 트랜지스터,
    상기 제3 트랜지스터의 타 전극과 상기 제4 트랜지스터의 타 전극 사이에 접속된 제1 커패시터 및
    상기 제8 트랜지스터의 타 전극과 게이트 전극 사이에 접속된 제2 커패시터를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제3 트랜지스터는 상기 제i 스캔 신호보다 선행하는 제i-1 스캔 신호에 의해 턴 온되고,
    상기 제4 트랜지스터는 상기 제i 스캔 신호에 의해 턴 온되고,
    상기 제5 트랜지스터는 상기 제i 스캔 신호보다 후행하는 제i+1 스캔 신호에 의해 턴 온되는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 화소의 구동 회로에 결함이 발생한 경우,
    상기 제어부는 상기 제i-1 스캔 신호에 대응하여 로우 레벨의 리페어 제어 신호를, 상기 제i 스캔 신호에 대응하여 하이 레벨의 리페어 제어 신호를, 상기 제i+1 스캔 신호에 대응하여 로우 레벨의 리페어 제어 신호를 순차적으로 상기 리페어 제어 라인에 출력하는 표시 장치.
  11. 제8 항에 있어서,
    상기 제6 트랜지스터를 통해 제공되는 하이 레벨의 상기 리페어 제어 신호에 의해 상기 제7 트랜지스터는 턴 오프되는 표시 장치.
  12. 제1 항에 있어서,
    상기 구동 신호는 구동 전류이며,
    상기 표시 소자는 유기 발광 다이오드인 표시 장치.
  13. 제1 항에 있어서,
    상기 구동 신호는 구동 전압이며,
    상기 표시 소자는 화소 전극, 상기 화소 전극과 전계를 형성하는 공통 전극 및 상기 전계에 따라 배열이 변화되는 액정층을 포함하는 액정 표시 소자인 표시 장치.
  14. 제1 항에 있어서,
    상기 제1 트랜지스터 및 제2 트랜지스터는 p-채널 전계 효과 트랜지스터인 표시 장치.
  15. 복수의 화소가 배치되고, 상기 각 화소는 표시 소자, 상기 표시 소자를 구동하는 화소 회로, 상기 화소 회로와 상기 표시 소자의 연결을 제어하는 제1 트랜지스터 및 상기 표시 소자와 리페어 라인의 연결을 제어하는 제2 트랜지스터를 포함하는 표시 영역 및 상기 화소 회로가 동일한 구조의 리페어 회로를 포함하는 복수의 더미 화소가 배치된 더미 화소 영역을 포함하는 표시 패널;
    상기 표시 패널에 스캔 신호를 제공하는 스캔 구동부;
    1 수평 시간을 주기로 로우 레벨 또는 하이 레벨로 출력되는 리페어 제어 신호에 따라 결함이 발생한 화소의 화소 회로와 표시 소자의 연결을 차단하고, 상기 리페어 회로와 상기 결함이 발생한 화소의 표시 소자를 연결하는 리페어 제어부;
    상기 스캔 구동부를 제어하고, 상기 리페어 제어 신호를 출력하는 제어부를 포함하고,
    상기 표시 소자, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 동일한 노드에 직접 연결된 표시 장치.
  16. 제15 항에 있어서,
    상기 복수의 화소 중 제1 화소의 구동 회로에 결함이 발생한 경우,
    상기 제어부는 상기 제1 화소에 제공되는 스캔 신호와 동일한 타이밍에 상기 리페어 제어 신호를 하이 레벨로 제공하는 표시 장치.
  17. 제15 항에 있어서,
    상기 복수의 화소 중 제1 화소의 구동 회로에 결함이 발생한 경우,
    상기 리페어 제어부는 상기 제1 화소가 포함된 화소 행 그룹의 각 화소의 화소 회로와 표시 소자의 연결을 차단하고, 상기 각 더미 화소의 리페어 회로와 상기 각 화소들의 표시 소자를 연결하는 표시 장치.
  18. 제15 항에 있어서,
    상기 더미 화소 영역은 상기 표시 영역의 외곽 영역인 비표시 영역에 위치하는 표시 장치.
  19. 제15 항에 있어서,
    상기 하이 레벨의 리페어 제어 신호에 대응하여 상기 화소 회로와 상기 표시 소자의 연결은 차단되고, 상기 리페어 회로와 상기 표시 소자는 연결되는 표시 장치.
  20. 제15 항에 있어서,
    상기 표시 패널은 상기 복수의 화소를 정의하는 복수의 스캔 라인 및 복수의 데이터 라인을 더 포함하고,
    상기 리페어 제어부는 상기 리페어 제어 신호가 제공되는 리페어 제어 라인 및 상기 리페어 제어 라인에 각각 연결되는 복수의 리페어 제어 소자를 포함하고,
    상기 각 리페어 제어 소자는 상기 각 스캔 라인과 대응되고, 상기 각 스캔 라인에 연결된 각 화소 행 그룹의 화소들을 제어하는 표시 장치.
KR1020140194767A 2014-12-31 2014-12-31 표시 장치 KR102295172B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140194767A KR102295172B1 (ko) 2014-12-31 2014-12-31 표시 장치
US14/733,416 US9824628B2 (en) 2014-12-31 2015-06-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140194767A KR102295172B1 (ko) 2014-12-31 2014-12-31 표시 장치

Publications (2)

Publication Number Publication Date
KR20160081241A KR20160081241A (ko) 2016-07-08
KR102295172B1 true KR102295172B1 (ko) 2021-08-30

Family

ID=56164907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140194767A KR102295172B1 (ko) 2014-12-31 2014-12-31 표시 장치

Country Status (2)

Country Link
US (1) US9824628B2 (ko)
KR (1) KR102295172B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102566085B1 (ko) * 2016-07-07 2023-08-14 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102635542B1 (ko) * 2018-07-06 2024-02-13 삼성디스플레이 주식회사 디스플레이 장치
KR102536489B1 (ko) * 2018-09-18 2023-05-25 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102656012B1 (ko) * 2019-03-19 2024-04-11 삼성전자주식회사 Led 디스플레이 패널 및 수리 방법.
KR20210039521A (ko) * 2019-10-01 2021-04-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20230022372A (ko) * 2021-08-06 2023-02-15 삼성디스플레이 주식회사 표시 장치
KR20230030104A (ko) * 2021-08-24 2023-03-06 삼성디스플레이 주식회사 리페어 픽셀 및 이를 포함하는 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130078884A1 (en) * 2011-09-28 2013-03-28 Te-Jen TSENG Method of manufacturing liquid crystal display panel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599593B1 (ko) 2003-11-20 2006-07-13 삼성에스디아이 주식회사 발광 표시 장치 및 그의 리페어 방법
KR101522239B1 (ko) 2007-06-15 2015-05-22 엘지디스플레이 주식회사 액정표시장치 및 그 액정표시장치의 리페어 방법
KR101910080B1 (ko) 2011-12-08 2018-12-20 삼성디스플레이 주식회사 주사 구동 회로 및 이의 리페어 방법
KR101878333B1 (ko) 2012-01-09 2018-07-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
KR102041481B1 (ko) * 2013-02-27 2019-11-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102030632B1 (ko) * 2013-04-22 2019-10-14 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102051633B1 (ko) * 2013-05-27 2019-12-04 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR102183494B1 (ko) * 2014-08-21 2020-11-27 엘지디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130078884A1 (en) * 2011-09-28 2013-03-28 Te-Jen TSENG Method of manufacturing liquid crystal display panel

Also Published As

Publication number Publication date
US20160189585A1 (en) 2016-06-30
KR20160081241A (ko) 2016-07-08
US9824628B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
KR102295172B1 (ko) 표시 장치
KR102072201B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
US9454935B2 (en) Organic light emitting diode display device
KR101676259B1 (ko) 유기 발광 표시 장치
US10366651B2 (en) Organic light-emitting display device and driving method thereof
KR101295877B1 (ko) 유기발광다이오드 표시장치 및 그의 구동 방법
KR101760090B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US20170061890A1 (en) Pixel driving circuit, driving method for display device
US20170061872A1 (en) Pixel driving circuit, driving method for the same and display device
US10360845B2 (en) Display device
KR20170078978A (ko) 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 및 그 구동방법
KR101360768B1 (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
KR102123395B1 (ko) 표시 장치 및 그 구동 방법
US8878763B2 (en) Display apparatus
KR20120072098A (ko) 화소 및 이를 이용한 유기 발광 표시 장치
EP2998953A2 (en) Organic light emitting display device
KR20210045805A (ko) 저속 구동을 위한 영상 표시장치와 그 구동방법
KR20150002323A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR20160039738A (ko) 유기전계발광 표시장치
KR20160135456A (ko) 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치
KR20150037438A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
US8154479B2 (en) Electro-luminescence pixel, panel with the pixel, and device and method for driving the panel
KR20170078493A (ko) 유기 발광 디스플레이 장치 및 그 구동 방법
KR20170118436A (ko) 표시장치
KR20120072816A (ko) 유기발광다이오드 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant