JP2015216742A - 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法 - Google Patents

Abstract

【課題】積層コンデンサを有し、平滑な電圧を与えることができ、かつ回路基板の騒音を小さくし得る電圧平滑化回路を提供する。
【解決手段】電圧平滑化回路１１は、第１の積層コンデンサＣ１と第２の積層コンデンサＣ２と、入力端子１３ａが第２の積層コンデンサＣ２に電気的に接続されており、出力端子１３ｂが第１の積層コンデンサＣ１に電気的に接続されているレギュレータ１３とを備える。第２の積層コンデンサＣ２に印加される電位差が増加または減少したときに、第１の積層コンデンサＣ１に印加される電位差を減少または増加させるように、レギュレータ１３は、入力端子１３ａから第２の積層コンデンサＣ２に印加される第２電圧に基づき、第１の積層コンデンサＣ１に印加される第１電圧を求め、第１電圧を出力端子１３ｂから出力する。
【選択図】図１

Description

本発明は、電圧平滑化回路、及び該回路に用いられている積層コンデンサに印加される電圧制御方法、並びに電圧変換回路に関する。

積層セラミックコンデンサの大容量化が進展したことで、電子機器の電源電圧の平滑化用コンデンサとしての使用が可能となっている。さらに、近年の電子機器の小型化の進展に伴い、小型で大容量の積層セラミックコンデンサの使用がますます増えている。積層セラミックコンデンサに用いられているセラミックスは、圧電性や電歪性を有している。従って、電圧が印加された際に歪みが生じる。特に、大容量の積層セラミックコンデンサでは、交流電圧や交流成分が重畳された直流電圧が印加されると、上記歪みにより振動が生じることがあった。そのため、積層セラミックコンデンサが実装されている回路基板が振動し、「鳴き（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）」と呼ばれる騒音が生じることがあった。

下記の特許文献１には、第１の積層コンデンサと第２の積層コンデンサとが積層されている積層セラミックコンデンサの駆動方法が開示されている。第１の積層コンデンサと第２の積層コンデンサとを逆相で駆動することにより、上記鳴きが抑制されると記載されている。

特開２０１３−２５８２７８号公報

しかしながら、特許文献１に記載の駆動方法を用いたとしても、第１の積層コンデンサにおける歪みと第２の積層コンデンサにおける歪みを完全に打ち消し合うことはできなかった。従って、上記積層コンデンサを用いて回路を構成した場合、出力される電圧に歪みが生じがちであった。

本発明の目的は、積層コンデンサを有し、平滑な電圧を与えることができ、かつ回路基板の騒音を小さくし得る電圧平滑化回路及び該電圧平滑化回路を有する電圧変換回路を提供することにある。本発明の他の目的は、積層コンデンサを含む電圧平滑化回路において、積層コンデンサに印加される電圧制御方法を提供することにある。

本発明は、電圧を平滑にする回路であって、第１の積層コンデンサと、上記第１の積層コンデンサに接続された第２の積層コンデンサと、入力端子と出力端子とを有し、上記入力端子が上記第２の積層コンデンサに電気的に接続されており、上記出力端子が上記第１の積層コンデンサに電気的に接続されているレギュレータとを備え、上記第２の積層コンデンサに印加される電位差が増加したときに、上記第１の積層コンデンサに印加される電位差を減少させ、上記第２の積層コンデンサに印加される電位差が減少したときに、上記第１の積層コンデンサに印加させる電位差を増加させるように、上記レギュレータは、上記入力端子に印加される第２電圧に基づき、上記第１の積層コンデンサに印加される第１電圧を求め、第１電圧を上記出力端子から出力する。

本発明に係る電圧平滑化回路のある特定の局面では、上記第１の積層コンデンサ及び第２の積層コンデンサが、それぞれ、高電圧側の端部と、低電圧側の端部とを有し、上記第２の積層コンデンサの上記高電圧側の端部と、上記第１の積層コンデンサとが電気的に接続されており、上記第１電圧が上記第２電圧よりも高い。

本発明に係る電圧平滑化回路のさらに他の特定の局面では、上記レギュレータが、所定の時間期間に入力される電圧の平均値を上記第２電圧として、上記第１電圧を算出する。

本発明に係る電圧平滑化回路の別の特定の局面では、上記レギュレータは、現に入力された電圧を上記第２電圧として、上記第１電圧を算出する。

本発明に係る電圧平滑化回路の他の特定の局面では、上記第１の積層コンデンサ及び上記第２の積層コンデンサが、それぞれ、高電圧側の端部及び低電圧側の端部を有し、上記第１の積層コンデンサの低電圧側の端部と、上記第２の積層コンデンサの低電圧側の端部とが電気的に接続されている。

本発明に係る電圧平滑化回路の別の特定の局面では、上記レギュレータが反転増幅回路を有し、該反転増幅回路は入力電圧に対して位相が反転された出力電圧を出力する。

本発明に係る電圧平滑化回路の他の特定の局面では、上記第２電圧である上記反転増幅回路の上記入力電圧と、増幅率またはオフセット抵抗値との対応関係を含む第１の対応テーブルが記憶されている第１のメモリがさらに備えられており、上記レギュレータは、上記第１の対応テーブルに基づいて、上記第１電圧の大きさを制御する。

本発明に係る電圧平滑化回路の他の特定の局面では、上記第２電圧と該第２電圧に対応する第１電圧との対応関係を含む第２の対応テーブルが記憶されている第２のメモリがさらに備えられており、上記レギュレータは、該第２の対応テーブルに基づいて第２電圧の値に応じた第１電圧を出力する。

本発明に係る電圧変換回路は、電源と、電源に接続された電圧変換回路ユニットと、上記電圧変換回路ユニットの入力側及び出力側の少なくとも一方に接続された積層コンデンサとを備え、上記複数の積層コンデンサを上記第１及び第２の積層コンデンサとして用いて、本発明の電圧平滑化回路が構成されている。

本発明の積層コンデンサに印加される電圧制御方法は、以下の各工程を備える。

第１及び第２の積層コンデンサを有する電圧平滑化回路において、上記第１の積層コンデンサに印加される電圧を制御する方法であって、第２の積層コンデンサに印加される第２電圧を検出する工程。

上記第２の積層コンデンサに印加されている電位差が増加した場合に、上記第１の積層コンデンサに印加される電位差を減少させ、上記第２の積層コンデンサに印加されている電位差が減少した場合に、上記第１の積層コンデンサに印加される電位差を増大させるように、上記求められた第２電圧から第１電圧を求める工程。

求められた上記第１電圧を上記第１の積層コンデンサに印加する工程。

本発明に係る電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法によれば、回路基板から発生する騒音を抑制することが可能となる。

図１(ａ)は、本発明の第１の実施形態に係る電圧平滑化回路の回路図であり、(ｂ)は第２の対応テーブルを示す図である。 本発明の第１の実施形態の電圧平滑化回路で用いられている第１の積層コンデンサの正面断面図である。 本発明の第１の実施形態の電圧平滑化回路における第１の積層コンデンサ及び第２の積層コンデンサに印加される電位差と歪みとの関係を説明するための図である。 本発明の第２の実施形態に係る電圧平滑化回路における第１の積層コンデンサ及び第２の積層コンデンサに印加される電位差と歪みとの関係を説明するための図である。 図５（ａ）は、本発明の第３の実施形態に係る電圧平滑化回路を示す回路図であり、（ｂ）は第１の対応テーブルを示す図である。 本発明の第３の実施形態で用いられるレギュレータを説明するための回路図である。 本発明の電圧平滑化回路が適用されるＤＣ−ＤＣ変換回路を説明するための回路図である。 本発明に係る電圧平滑化回路が適用されるチャージポンプの一例を示す回路図である。 本発明に係る電圧平滑化回路が適用されるＡＣ−ＤＣコンバータの一例を示す回路図である。

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

図１（ａ）は、本発明の第１の実施形態の電圧平滑化回路を示す回路図である。

本実施形態の電圧平滑化回路１１は、直流電源１２に接続されている。より具体的には、図１（ａ）の破線で囲まれた部分が本実施形態の電圧平滑化回路１１である。電圧平滑化回路１１は、直流電源１２に接続されている。電圧平滑化回路１１は、第１の積層コンデンサＣ１と、第２の積層コンデンサＣ２と、レギュレータ１３とを備える。上記レギュレータ１３は、入力端子１３ａと出力端子１３ｂとを有する。

第１，第２の積層コンデンサＣ１，Ｃ２の構造は特に限定されない。図２に、一例として、第１の積層コンデンサＣ１を正面断面図で示す。第１の積層コンデンサＣ１は、積層体２を有する。積層体２では、誘電体層２ｘと、第１内部電極３と第２内部電極４とが積層されている。積層体２は、回路基板等に実装される実装面となる第１主面２ａと、第１主面２ａと対向している第２主面２ｂとを有する。また、第１内部電極３は、第１外部電極５に電気的に接続されており、第２内部電極４は、第２外部電極６に電気的に接続されている。

上記誘電体層２ｘは、適宜の誘電体セラミックスからなる。電圧の平滑化には高容量が必要であり、誘電体セラミックスとしては、比誘電率が高いセラミックスが好ましい。後述するように、比誘電率が高いセラミックスを用いた場合、前述した「鳴き」が生じ易いため、本発明がより効果的である。

第２の積層コンデンサＣ２も、第１の積層コンデンサＣ１と同様に、適宜の積層コンデンサにより構成することができる。

図１（ａ）に戻り、第１の積層コンデンサＣ１と、第２の積層コンデンサＣ２とが直列に接続されている。そして第１の積層コンデンサＣ１の第１外部電極５と、直流電源１２との間に上記レギュレータ１３が接続されている。レギュレータ１３の入力端子１３ａに、直流電源１２から入力電圧が与えられる。なお、後述するように、この入力電圧の所定の時間期間の平均値を、本実施形態では、第２電圧Ｖｍｏｎとしている。レギュレータ１３は、電圧変換回路であり、第２電圧Ｖｍｏｎを変換し、出力端子１３ｂから第１電圧Ｖｒｅｇを出力する。

上記第１の積層コンデンサＣ１と第２の積層コンデンサＣ２とは、直列に接続されている。第１の積層コンデンサＣ１と第２の積層コンデンサＣ２との間の接続点１５には、上記第２電圧Ｖｍｏｎが与えられる。本実施形態では、Ｖｍｏｎ＜Ｖｒｅｇである。従って、第１の積層コンデンサＣ１では、接続点１５側の端部が低電圧側の端部となり、第１外部電極５側が高電圧側の端部となる。第２の積層コンデンサＣ２では、接続点１５側の端部が高電圧側の端部となり、第２外部電極８側の端部が低電圧側の端部となる。

よって、本実施形態では、第１の積層コンデンサＣ１の低電圧側の端部と、第２の積層コンデンサＣ２の高電圧側の端部とが接続されている。接続点１５と第２の積層コンデンサＣ２の第２外部電極８との間に負荷１４が接続される。すなわち、負荷１４に上記電圧平滑化回路１１の出力が与えられる。本実施形態では、この出力電圧の平滑化が果たされる。

なお、本実施形態では、Ｖｍｏｎ＜Ｖｒｅｇとされていたが、Ｖｍｏｎ＞Ｖｒｅｇとされていてもよい。また、第２の積層コンデンサＣ２の高電圧側の端部が、第１の積層コンデンサＣ１の高電圧側の端部に接続されていてもよい。

特許文献１に記載のように、第１の積層コンデンサと第２の積層コンデンサを逆相で駆動したとしても、第１の積層コンデンサと第２の積層コンデンサにおける伸縮を完全に打ち消し合うことはできなかった。そのため、積層コンデンサの歪みが残留し、回路基板の振動を抑制することが困難であった。これは、第１の積層コンデンサ及び第２の積層コンデンサのそれぞれにおいて、印加される電位差と歪みとの関係を示す電圧歪み曲線が非線形であることによる。

これに対して、本実施形態では、電圧歪み曲線が非線形であっても、以下に述べるように回路基板の振動を効果的に小さくすることができる。

前述したように、本実施形態では、所定の時間期間に入力される電圧の平均値を求めて上記第２電圧Ｖｍｏｎとする。

第２の積層コンデンサＣ２に加わる電位差ΔＶ２は、第２電圧Ｖｍｏｎである。他方、第１の積層コンデンサＣ１に加わる電位差ΔＶ１は、第１電圧Ｖｒｅｇ−第２電圧Ｖｍｏｎとなる。

レギュレータ１３は、電位差ΔＶ２が増加した場合に、ΔＶ１を減少させ、逆に、ΔＶ２が減少した場合に、ΔＶ１を増大させるように、与えられた第２電圧Ｖｍｏｎから出力する第１電圧Ｖｒｅｇを求め、出力する。

図１（ｂ）は、第２の対応テーブル１８を示す。第２の対応テーブル１８には、第２電圧Ｖｍｏｎと、該第２電圧Ｖｍｏｎに対して第１電圧Ｖｒｅｇとの対応関係が含まれている。この第２の対応テーブル１８がメモリ１６に予め記憶されている。すなわち、前述したΔＶ２が増加した場合に、ΔＶ１を減少させ、ΔＶ２が減少した場合に、ΔＶ１を増大させるような関係にある第２電圧と第１電圧との対応関係が予め記憶されている。レギュレータ１３は、第２の対応テーブル１８を用い、第２電圧Ｖｍｏｎに応じた第１電圧Ｖｒｅｇを算出し、出力する。

第１の積層コンデンサＣ１の歪みによる回路基板の振動と第２の積層コンデンサＣ２の歪みによる回路基板の振動が、互いに打ち消し得ることを、図３を参照してより詳細に説明する。曲線Ｓ１は、第１の積層コンデンサＣ１に印加される電圧と、歪みとの関係を示す電圧歪み曲線である。曲線Ｓ２は、第２の積層コンデンサＣ２に印加される電圧と、歪みとの関係を示す電圧歪み曲線である。曲線Ｓ１と曲線Ｓ２は類似の曲線であるが、積層コンデンサＣ１に印加される電圧は第１電圧Ｖｒｅｇ(一定)と第２電圧Ｖｍｏｎ(変動)との電位差であるため、説明の都合上、曲線Ｓ２とは左右反転して、第１電圧Ｖｒｅｇを基準として曲線Ｓ１を示している。電圧歪み曲線Ｓ１及び電圧歪み曲線Ｓ２はいずれも非線形である。従って、第１の積層コンデンサＣ１と第２の積層コンデンサＣ２とを単純に逆相で駆動したとしても、それぞれによる回路基板の振動の振幅の大きさが異なるので、回路基板の振動を効果的に打ち消しあうことは困難である。

図３において電圧歪み曲線Ｓ１，Ｓ２の左側のグラフは、第１の積層コンデンサＣ１及び第２の積層コンデンサＣ２における歪みの時間変化を示す。曲線Ｔ１及び曲線Ｔ２が、それぞれ第１の積層コンデンサＣ１及び第２の積層コンデンサＣ２における歪みの時間変化である。第２電圧Ｖｍｏｎは、負荷１４の変動によってその電圧が変化する。従って、第１の積層コンデンサＣ１には上記第２電圧Ｖｍｏｎの変化に伴って正の歪みΔＳｕ１と負の歪みΔＳｄ１が生じる。第２の積層コンデンサＣ２では、正の歪みΔＳｕ２と負の歪みΔＳｄ２とが発生する。

なお、正の歪みとは例えば歪みが増える方向をいい、負の歪みとは逆に歪みが減る方向をいうものとする。

第１の積層コンデンサＣ１と第２の積層コンデンサＣ２とは、逆相で駆動されているが、前述したように、電圧歪み曲線Ｓ１，Ｓ２が非線形である。そのため、第１の積層コンデンサＣ１における正の歪みΔＳｕ１の大きさと、負の歪みΔＳｄ１の大きさが異なっている。同様に、第２の積層コンデンサＣ２においても、正の歪みΔＳｕ２の大きさと、負の歪みΔＳｄ２との大きさとが異なっている。従って、第１の積層コンデンサＣ１における歪みと、第２の積層コンデンサＣ２における歪みは完全には打ち消し合わない。

しかしながら、本実施形態では、電位差ΔＶ２が増大もしくは減少したときに、第1電圧Ｖｒｅｇをオフセットさせながら、電位差ΔＶ１を減少もしくは増大させているため、両者の差の残留成分Ｚを著しく小さくすることができる。それによって、回路基板の振動を抑制でき、騒音を低減することができる。

図４は、本発明の第２の実施形態の電圧平滑化回路におけるレギュレータによる積層コンデンサの電圧制御方法を説明するための図である。第２の実施形態が第１の実施形態と異なるところは、第２電圧Ｖｍｏｎの求め方である。従って、第２の実施形態における電圧平滑化回路は第１の実施形態について示した電圧平滑化回路１１と同様である。

第２の実施形態では、レギュレータ１３において、現に与えられている入力電圧を第２電圧Ｖｍｏｎとする。すなわち、所定の時間期間の平均値を採用せず、現に入力端子１３ａに与えられている電圧を第２電圧Ｖｍｏｎとする。

第２の実施形態においても、レギュレータ１３は第２の対応テーブル１８が記憶されているメモリ１６と接続されている。そして、与えられた第２電圧Ｖｍｏｎに応じた第１電圧Ｖｒｅｇを出力端子１３ｂから出力する。

図４に示すように、本実施形態においても、電圧歪み曲線Ｓ１１，Ｓ１２は非線形である。なお、電圧歪み曲線Ｓ１１，Ｓ１２は、それぞれ、第１の積層コンデンサＣ１及び第２の積層コンデンサＣ２の電圧歪み曲線である。

図４において、電圧歪み曲線Ｓ１１，Ｓ１２の左側に、第１の積層コンデンサＣ１及び第２の積層コンデンサＣ２における歪みの時間変化を示す曲線Ｔ１１、Ｔ１２が記載されている。電圧歪み曲線Ｓ１１，Ｓ１２が非線形であるため、やはり、歪みを打ち消し合いにより無くすことはできない。すなわち残留成分Ｚが生じる。

本実施形態では、上記レギュレータ１３において、入力端子１３ａに与えられた第２電圧Ｖｍｏｎに応じて、第２の対応テーブル１８に記憶されていた第２電圧Ｖｍｏｎに応じた第１電圧Ｖｒｅｇを出力端子１３ｂから出力する。第２の対応テーブル１８に記憶されている対応関係は、前述したように、第２の積層コンデンサＣ２に印加される電位差ΔＶ２が増加した場合に、第１の積層コンデンサＣ１に印加される電位差ΔＶ１を減少させ、電位差ΔＶ２が減少した場合に、電位差ΔＶ１を増大させるように定められている。

従って、図４において、電圧歪み曲線Ｓ１１，Ｓ１２の下方に示すように、時間ｔの変化に伴って、電位差ΔＶ２と電位差ΔＶ１とが変化することになる。なお、電位差ΔＶ１の時間変化を図４の最下方に示すこととする。

第２の実施形態のように、現に入力されている第２電圧Ｖｍｏｎに応じてリアルタイムで制御し、制御電圧としての第１電圧Ｖｒｅｇを出力してもよい。それによって、第１の実施形態に比べてより細かに第１の積層コンデンサＣ１に印加する電圧を制御し、回路基板の振動をより一層小さくすることとなり、騒音を抑制することができる。

図５（ａ）は本発明の第３の実施形態に係る電圧平滑化回路の回路図であり、図６は、第３の実施形態で用いられているレギュレータの回路図である。

図５（ａ）に示す電圧平滑化回路２１は、第１の積層コンデンサＣ１及び第２の積層コンデンサＣ２を用いている。また、電圧平滑化回路２１は、レギュレータ２３を備える。電圧平滑化回路２１は直流電源２２に接続されており、負荷２４に所定の電圧の電流を出力する。直流電源２２は、第２電圧Ｖｍｏｎを出力する。この第２電圧Ｖｍｏｎが、レギュレータ２３の入力端子２３ａに与えられる。レギュレータ２３は、第２電圧Ｖｍｏｎに応じた第１電圧Ｖｒｅｇを出力端子２３ｂから出力する。

本実施形態では、直流電源２２の外側端子に第２の積層コンデンサＣ２の第２外部電極８が電気的に接続されている。また、直流電源２２のグラウンド側端部が、接続点２６に接続されている。この接続点２６に、第２の積層コンデンサＣ２の第１外部電極７と、第１の積層コンデンサＣ１の第２外部電極６とが電気的に接続されている。第１の積層コンデンサＣ１の第１外部電極５は、レギュレータ２３の出力端子２３ｂに接続されている。直流電源２２の高電圧側の端部が、レギュレータ２３の入力端子２３ａに接続されている。負荷２４が第２の積層コンデンサＣ２と並列に接続されている。従って、第１の積層コンデンサＣ１の第２外部電極６及び第２の積層コンデンサＣ２の第１外部電極７が低電圧側の端部となる。

よって、本実施形態では、第１の積層コンデンサＣ１においては、第１外部電極５側の端部が高電圧側の端部であり、接続点２６側の端部が低電圧側の端部となる。第２の積層コンデンサＣ２においても、第２外部電極８側の端部が高電圧側の端部となり、接続点２６側の端部が低電圧側の端部となる。すなわち、第１の積層コンデンサＣ１の低電圧側の端部と、第２の積層コンデンサＣ２の低電圧側の端部とが電気的に接続されている。

本実施形態では、第１の積層コンデンサＣ１と第２の積層コンデンサＣ２とが上記のように接続されており、負荷２４が、接続点２６と第２電圧Ｖｍｏｎとの間に接続されている。

レギュレータ２３は、図６に示す回路構成を有する。すなわち、レギュレータ２３は、入力端子２３ａと出力端子２３ｂとを有する。入力端子２３ａと出力端子２３ｂとの間に演算増幅器３１が接続されている。演算増幅器３１は、第１入力端３１ａと第２入力端３１ｂとを有する。第１入力端３１ａと入力端子２３ａとの間に、コンデンサＣ３及び抵抗Ｒｓが直列に接続されている。第１入力端３１ａと出力端子２３ｂとの間に抵抗Ｒｆが接続されている。

上記演算増幅器３１、抵抗Ｒｓ及び抵抗Ｒｆにより反転増幅器が構成されている。

第１入力端３１ａは可変抵抗Ｒｏに接続されている。可変抵抗Ｒｏは、一方端がアース電位に接続されており、他方端が電源電圧に接続されている。

本実施形態では、上記反転増幅回路が備えられているため、第２電圧Ｖｍｏｎに対して、位相が反転された第１電圧Ｖｒｅｇが第１の積層コンデンサＣ１に印加される。従って、第１の積層コンデンサＣ１における歪みと、第２の積層コンデンサＣ２における歪みが打ち消し合うこととなる。本実施形態では、さらに、上記可変抵抗Ｒｏの値を調整することにより、入力された第２電圧Ｖｍｏｎを、第１電圧Ｖｒｅｇに変換し、出力端子２３ｂから出力する。

なお、第１電圧Ｖｒｅｇの値は、第１及び第２の実施形態と同様にして求めることができる。すなわち、予め第２電圧Ｖｍｏｎに応じて定められた第１電圧Ｖｒｅｇとの対応関係を含む第２の対応テーブルを用いて第１電圧Ｖｒｅｇを算出してもよい。それによって、本実施形態においても、第２の積層コンデンサの印加されている電位差ΔＶ２が増加した場合に、第１の積層コンデンサＣ１に印加される電位差ΔＶ１が減少するようにして、電位差ΔＶ２が減少した場合に、電位差ΔＶ１が増加するようにして、歪みの残留成分を減少させることができる。

なお、本実施形態では、上記可変抵抗Ｒｏの抵抗値を変化させることにより、第１電圧Ｖｒｅｇを制御したが、演算増幅器の増幅率、すなわち抵抗Ｒｆと抵抗Ｒｓとの比を調整することによっても、第１電圧Ｖｒｅｇの大きさを調整することができる。

従って、図５（ｂ）に示す第１の対応テーブル１８Ａを第１のメモリ１６Ａに記憶させておいてもよい。

第１の対応テーブル１８Ａには、オフセット抵抗である可変抵抗Ｒｏの値または増幅率と、第２電圧Ｖｍｏｎとの対応が記載されている。

なお、上記可変抵抗Ｒｏの調整と、上記演算増幅率の双方を採用してもよい。

本発明に係る電圧平滑化回路の第１の積層コンデンサＣ１と第２の積層コンデンサＣ２は、回路基板上で互いに隣り合って配置されることにより、効果的に回路基板の振動を抑制し得る。好ましくは、第１の積層コンデンサＣ１と第２の積層コンデンサＣ２とが、間に他の電子部品を挟むことなく互いに対向し、対向する間の距離は５ｍｍ以下である。

本発明に係る電圧平滑化回路は、様々な電源部分に用い得るが、特に、以下のＤＣ−ＤＣ変換回路、チャージポンプあるいはＡＣ−ＤＣコンバータなどの電圧変換回路において好適に用いられる。

図７に示すＤＣ−ＤＣ変換回路５１は、ＤＣ−ＤＣ変換回路ユニット５２を有する。ＤＣ−ＤＣ変換回路ユニット５２は、電源５３に接続されている。この電源５３とＤＣ−ＤＣ変換回路ユニット５２との間に、コンデンサＣ４が接続されている。ＤＣ−ＤＣ変換回路ユニット５２と負荷回路５４との間にコンデンサＣ５が接続されている。複数のコンデンサＣ４及びコンデンサＣ５を第１及び第２の積層コンデンサとして用いて、上記電圧平滑化回路を構成してもよい。より具体的には、コンデンサＣ４を上記第１の積層コンデンサとして、コンデンサＣ５を上記第２の積層コンデンサとして用いてもよい。あるいは、コンデンサＣ４を２つの積層コンデンサに分割し、２つの積層コンデンサを第１及び第２の積層コンデンサとして用いてもよい。さらに、コンデンサＣ５を２つの積層コンデンサに分割し、２つの積層コンデンサを第１及び第２の積層コンデンサとして用いてもよい。いずれの場合においても、ＤＣ−ＤＣ変換回路５１から発生する騒音を効果的に抑制し得る。

図８に示すチャージポンプ回路６１では、電源６２にスイッチ６３，６４を介して負荷６５が接続されている。そして、負荷６５と並列にコンデンサＣ７が接続されている。コンデンサＣ６の一端がスイッチ６３とスイッチ６４との間の接続点に接続されている。コンデンサＣ６の他端は、スイッチ６６に接続されている。スイッチ６６のコンデンサＣ６が接続されている側と反対側の第１，第２の端部のうち一方が電源６７に接続されている。このようなチャージポンプ回路６１中の複数のコンデンサＣ６及びコンデンサＣ７を第１及び第２の積層コンデンサとして用いて上記本発明の電圧平滑化回路を構成してもよい。より具体的には、コンデンサＣ６を上記第１の積層コンデンサとして、コンデンサＣ７を上記第２の積層コンデンサとして用いてもよい。あるいは、コンデンサＣ６を２つの積層コンデンサに分割し、２つの積層コンデンサを第１及び第２の積層コンデンサとして用いてもよい。さらに、コンデンサＣ７を２つの積層コンデンサに分割し、２つの積層コンデンサを第１及び第２の積層コンデンサとして用いてもよい。いずれの場合においても、振動を抑制することができ、騒音を抑制することができる。

図９に示すＡＣ−ＤＣコンバータ７１は、ＡＣ−ＤＣ変換回路ユニット７２を有する。ＡＣ−ＤＣ変換回路ユニット７２に負荷７４が接続されている。この負荷７４に並列に複数のコンデンサＣ８が接続されている。コンデンサＣ８を２つの積層コンデンサに分割し、２つの積層コンデンサを第１及び第２の積層コンデンサとして本発明の電圧平滑化回路を構成してもよい。その場合において、ＡＣ−ＤＣ変換回路ユニット７２と負荷７４との間に電圧平滑化回路が構成されることになるため、負荷に平滑な電圧を与えることができる。

上記のように、複数のコンデンサを有する様々な回路において、複数のコンデンサのうち少なくとも２つのコンデンサを上記第１の積層コンデンサＣ１及び第２の積層コンデンサＣ２として用いて、本発明の電圧平滑化回路を構成することができる。

２…積層体
２ｘ…誘電体層
２ａ…第１主面
２ｂ…第２主面
３…第１内部電極
４…第２内部電極
５，７…第１外部電極
６，８…第２外部電極
１１…電圧平滑化回路
１２…直流電源
１３…レギュレータ
１３ａ…入力端子
１３ｂ…出力端子
１４…負荷
１５…接続点
１６…メモリ
１６Ａ…第１のメモリ
１８…第２の対応テーブル
１８Ａ…第１の対応テーブル
２１…電圧平滑化回路
２２…直流電源
２３…レギュレータ
２４…負荷
２６…接続点
３１…演算増幅器
３１ａ…第１入力端
３１ｂ…第２入力端
５１…ＤＣ−ＤＣ変換回路
５２…ＤＣ−ＤＣ変換回路ユニット
５３…電源
５４…負荷回路
６１…チャージポンプ回路
６２，６７…電源
６３，６４，６６…スイッチ
６５…負荷
７１…ＡＣ−ＤＣコンバータ
７２…ＡＣ−ＤＣ変換回路ユニット
７４…負荷

Claims (10)

1. 電圧を平滑にする回路であって、
   第１の積層コンデンサと、前記第１の積層コンデンサに接続された第２の積層コンデンサと、
   入力端子と出力端子とを有し、前記入力端子が前記第２の積層コンデンサに電気的に接続されており、前記出力端子が前記第１の積層コンデンサに電気的に接続されているレギュレータとを備え、
   前記第２の積層コンデンサに印加される電位差が増加したときに、前記第１の積層コンデンサに印加される電位差を減少させ、前記第２の積層コンデンサに印加される電位差が減少したときに、前記第１の積層コンデンサに印加させる電位差を増加させるように、前記レギュレータは、前記入力端子に印加される第２電圧に基づき、前記第１の積層コンデンサに印加される第１電圧を求め、第１電圧を前記出力端子から出力する、電圧平滑化回路。
2. 前記第１の積層コンデンサ及び前記第２の積層コンデンサが、それぞれ、高電圧側の端部と、低電圧側の端部とを有し、前記第２の積層コンデンサの前記高電圧側の端部と、前記第１の積層コンデンサとが電気的に接続されており、前記第１電圧が前記第２電圧よりも高い、請求項１に記載の電圧平滑化回路。
3. 前記レギュレータが、所定の時間期間に入力される電圧の平均値を前記第２電圧として、前記第１電圧を算出する、請求項１または２に記載の電圧平滑化回路。
4. 前記レギュレータは、現に入力された電圧を前記第２電圧として、前記第１電圧を算出する、請求項１〜３のいずれか１項に記載の電圧平滑化回路。
5. 前記第１の積層コンデンサ及び前記第２の積層コンデンサが、それぞれ、高電圧側の端部及び低電圧側の端部を有し、前記第１の積層コンデンサの低電圧側の端部と、前記第２の積層コンデンサの低電圧側の端部とが電気的に接続されている、請求項１に記載の電圧平滑化回路。
6. 前記レギュレータが反転増幅回路を有し、該反転増幅回路は入力電圧に対して位相が反転された出力電圧を出力する、請求項５に記載の電圧平滑化回路。
7. 前記第２電圧である前記反転増幅回路の前記入力電圧と、増幅率またはオフセット抵抗値との対応関係を含む第１の対応テーブルが記憶されている第１のメモリをさらに備え、前記レギュレータが、該第１の対応テーブルに基づいて、前記第１電圧の大きさを制御する、請求項６に記載の電圧平滑化回路。
8. 前記第２電圧と、該第２電圧に対応する第１電圧との対応関係を含む第２の対応テーブルが記憶されている第２のメモリをさらに備え、前記レギュレータが該第２の対応テーブルに基づいて前記第２の電圧の値に応じた前記第１電圧を出力する、請求項１〜６のいずれか１項に記載の電圧平滑化回路。
9. 電源と、電源に接続された電圧変換回路ユニットと、前記電圧変換回路ユニットの入力側及び出力側の少なくとも一方に接続された積層コンデンサとを備え、該複数の積層コンデンサを前記第１及び第２の積層コンデンサとして用いて、請求項１〜８のいずれか１項に記載の電圧平滑化回路が構成されている、電圧変換回路。
10. 第１及び第２の積層コンデンサを有する電圧平滑化回路において、前記第１の積層コンデンサに印加される電圧を制御する方法であって、第２の積層コンデンサに印加される第２電圧を検出する工程と、
    前記第２の積層コンデンサに印加されている電位差が増加した場合に、前記第１の積層コンデンサに印加される電位差を減少させ、前記第２の積層コンデンサに印加されている電位差が減少した場合に、前記第１の積層コンデンサに印加される電位差を増大させるように、前記求められた第２電圧から第１電圧を求める工程と、
    求められた前記第１電圧を前記第１の積層コンデンサに印加する工程とを備える、積層コンデンサに印加される電圧制御方法。

Images