JP2015211550A - 半導体装置及びこれを用いた電力変換装置 - Google Patents

半導体装置及びこれを用いた電力変換装置 Download PDF

Info

Publication number
JP2015211550A
JP2015211550A JP2014091815A JP2014091815A JP2015211550A JP 2015211550 A JP2015211550 A JP 2015211550A JP 2014091815 A JP2014091815 A JP 2014091815A JP 2014091815 A JP2014091815 A JP 2014091815A JP 2015211550 A JP2015211550 A JP 2015211550A
Authority
JP
Japan
Prior art keywords
potential side
semiconductor device
low potential
side terminal
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014091815A
Other languages
English (en)
Other versions
JP6299388B2 (ja
Inventor
啓一郎 沼倉
Keiichiro Numakura
啓一郎 沼倉
健太 江森
Kenta Emori
健太 江森
林 哲也
Tetsuya Hayashi
林  哲也
早見 泰明
Yasuaki Hayami
泰明 早見
雄二 斎藤
Yuji Saito
雄二 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2014091815A priority Critical patent/JP6299388B2/ja
Publication of JP2015211550A publication Critical patent/JP2015211550A/ja
Application granted granted Critical
Publication of JP6299388B2 publication Critical patent/JP6299388B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】1つの半導体素子が1パッケージ化された1in1タイプの半導体装置において小型化を図ることができる半導体装置を提供する。
【解決手段】半導体素子1と、半導体素子1と接続される高電位側電極2と、半導体素子1と接続される低電位側電極3とを備える半導体装置であって、高電位側電極2の一部である高電位側端子部22と、低電位側電極3の一部である低電位側端子部33とが、半導体装置の互いに対向する側面S1,S2から延出され、半導体装置の平面視において、高電位側端子部の中心と低電位側端子部の中心を結んだ直線が、半導体装置の中心から半導体装置の側面に伸ばした中心線と交わる。
【選択図】図1

Description

本発明は、半導体装置及びこれを用いた電力変換装置に関する。
従来の3相インバータとして、絶縁ゲート型バイポーラトランジスタ(IGBT)やダイオード等の複数の半導体素子を、上下アーム3相分1パッケージ化した6in1タイプの半導体装置により構成するもの、上下アーム分を1パッケージ化した2in1タイプの半導体装置を3つ並べて構成するもの、上下アームをそれぞれ個別に1パッケージ化した1in1タイプの半導体装置を6つ並べて構成するのものが知られている。
例えば、特許文献1に記載の半導体装置は、上下アームを個別に1パッケージ化した1in1タイプであるため、実装自由度の低下や汎用性の低下を抑制することができる。
特開2008−21796号公報
特許文献1に記載の半導体装置において、低インピーダンス化するために、外部接続用電極(エミッタ電極及びコレクタ電極)の端子部の幅をある程度広くする必要がある。また、外部接続用電極の両側には複数本の信号電極が設けられる。このため、特許文献1に記載の半導体装置の幅は、外部接続用電極及び信号電極の幅により規定されることになる。
したがって、特許文献1に記載の1in1タイプの半導体装置を6つ用いて構成した三相インバータは、2in1タイプの半導体装置を3つ用いた場合や6in1タイプの半導体装置を1つ用いた場合よりも装置が大型化する問題があった。
上記課題に鑑みて成されたものであり、その目的は、1つの半導体素子が1パッケージ化された1in1タイプの半導体装置において小型化を図ることができる半導体装置及びこれを用いた電力変換装置を提供することである。
本発明の一態様に係る半導体装置及びこれを用いた電力変換装置は、半導体素子と接続される高電位側電極及び低電位側電極の一部である高電位側端子部及び低電位側端子部が、半導体装置の互いに対向する側面から延出され、半導体装置の平面視において、高電位側端子部の中心と低電位側端子部の中心を結んだ直線が、半導体装置の中心から半導体装置の側面に伸ばした中心線と交わることを特徴とする。
本発明によれば、1つの半導体素子が1パッケージ化された1in1タイプの半導体装置において小型化を図ることができる半導体装置及びこれを用いた電力変換装置を提供することができる。
本発明の第1実施形態に係る半導体装置の平面図である。 本発明の第1実施形態に係る半導体装置の側面図である。 図1のA−A切断面の断面図である。 図1のB−B切断面の断面図である。 本発明の第2実施形態に係る半導体装置及びこれを用いた電力変換装置の平面図である。 本発明の第2実施形態に係る半導体装置の側面図である。 本発明の第3実施形態に係る半導体装置及びこれを用いた電力変換装置の平面図である。 本発明のその他の実施形態に係る半導体装置及びこれを用いた電力変換装置の平面図である。 本発明のその他の実施形態に係る3相モータの回路図である。
(第1実施形態)
本発明の第1実施形態では、1つ半導体素子が1パッケージ化された1in1タイプ半導体装置及びこれを用いた電力変換装置を説明する。本発明の第1実施形態に係る半導体装置は、図1〜図4に示すように、電力変換用半導体素子(半導体チップ)1と、電力変換用半導体素子1と電気的に接続された高電位側電極(ドレイン電極)2と、電力変換用半導体素子1と電気的に接続された低電位側電極(ソース電極)3とを備える。
電力変換用半導体素子1、高電位側電極2の一部、及び低電位側電極3の一部は、直方体形状の樹脂18により封止されている。図1の平面視において、樹脂18は、高電位側電極2及び低電位側電極3の長手方向を長辺とした矩形を有する。ここで、図1の平面視において、矩形の樹脂18の中心を、半導体装置の中心C0と定義する。更に、図1の平面視において、半導体装置の中心C0から、樹脂18の対向する側面S1,S2に伸ばした直線を、半導体装置の中心線L2と定義する。
電力変換用半導体素子1は、半田(図示省略)等を介して高電位側電極2に接続されていてもよい。電力変換用半導体素子1は、配線柱材料やワイヤ(図示省略)等を介して低電位側電極3に接続されていてもよい。
電力変換用半導体素子1としては、例えば金属酸化膜半導体電界効果トランジスタ(MOSFET)やIGBTが採用可能である。本発明の第1実施形態においては電力変換用半導体素子1がMOSFETである場合を説明するが、IGBTである場合には「ドレイン」が「コレクタ」となり、「ソース」が「エミッタ」となる。なお、電力変換用半導体素子1が形成される半導体チップには、電流を逆向きに流すダイオードが内蔵されていてもよい。
高電位側電極2には、電力変換用半導体素子1とは別個の電子材料12が絶縁材を介して接続されている。電子材料12としては、例えば温度測定用サーミスタ等が採用可能である。電子材料12は、例えば図1の平面視において、電力変換用半導体素子1及び低電位側電極3の端部に隣接する位置に配置されている。なお、電子材料12がない構成であってもよく、複数の電子材料が配置されていてもよい。
高電位側電極2は、電力変換用半導体素子1を搭載する搭載部(ダイパッド部)21と、搭載部21に折れ曲がるように一体的に形成され、外部の電源電位に接続される高電位側端子部22とを有する。
図1の平面視において、搭載部21は矩形を有し、その略中央に電力変換用半導体素子1が搭載されている。搭載部21の中心と樹脂18の中心とは互いに一致していてもよく、異なる位置であってもよい。図2〜図4に示すように、搭載部21の電力変換用半導体素子1の搭載面と対向する面は、樹脂18から露出している。
高電位側端子部22は、半導体装置(樹脂18)の側面S2から露出して直線状に延伸する。高電位側端子部22の直線部分の幅は、搭載部21の幅の半分程度である。図1の平面視において、高電位側端子部22の側面S2から露出して直線状に延伸する矩形部分の中心を、高電位側端子部22の中心C1と定義する。
低電位側電極3は、電力変換用半導体素子1と接続する接続部31と、接続部31と一体的に形成され、外部の接地電位に接続される低電位側端子部32とを有する。
図1及び図3に示すように、接続部31は、電力変換用半導体素子1の上面の略半分の領域を覆っている。図2及び図3に示すように、高電位側電極2の搭載部21と低電位側電極3の接続部31は、電力変換用半導体素子1を挟むように互いに対面する。
低電位側端子部32は、半導体装置(樹脂18)の側面S2に対向する側面S1から露出して直線状に延伸する。図1の平面視において、低電位側端子部32が樹脂18の側面S1から露出して直線状に延伸する矩形部分の中心を、低電位側端子部32の中心C2と定義する。
本発明の第1実施形態に係る半導体装置において、高電位側端子部22の中心C1と低電位側端子部32の中心C2を結んだ直線L1が少なくとも半導体装置の中心線L2と交わるように、高電位側端子部22及び低電位側端子部32がそれぞれ配置されている。なお、高電位側端子部22の中心C1と低電位側端子部32の中心C2を結んだ直線L1は、半導体装置の中心C0を通ってもよく、半導体装置の中心C0とは異なる位置で半導体装置の中心線L2と交わってもよい。
高電位側端子部22及び低電位側端子部32は、延出部14,15をそれぞれ有する。延出部14,15は高電位側端子部22の中心C1及び低電位側端子部32の中心C2から半導体装置の中心線L2のない側にそれぞれ延伸している。
高電位側端子部22と低電位側端子部32は、ねじ穴(開口部)16,17を有する。ねじ穴(開口部)16,17は、ねじを挿入して実装基板に半導体装置を固定するために設けられる。ねじ穴16,17の中心C3,C4は、高電位側端子部22の中心C1及び低電位側端子部32の中心C2から半導体装置の中心線L2のない側に配置されている。
電力変換用半導体素子1の上面には複数のボンディングパッド(図示省略)が形成されている。電力変換用半導体素子1に形成された複数のボンディングパッドには、低電位測定用信号端子(ソースセンス)9、スイッチング制御用信号端子(ゲート電極)8、電流測定用信号端子10がワイヤ41〜43を介して電気的に接続されている。低電位測定用信号端子9、スイッチング制御用信号端子8及び電流測定用信号端子10は、低電位側端子部32と並列に、互いに離間して配置されている。
低電位測定用信号端子9は、電力変換用半導体素子1の低電位側電極3の電位を測定するものであり、外部の電位計に接続される。図1に示すように、低電位測定用信号端子9は、低電位側端子部32に隣接し、半導体装置の中心線L2に近い側に配置されている。図1、図2及び図4に示すように、低電位測定用信号端子9の端部は折れ曲がり、高電位側電極2の搭載部21上に絶縁材(図示省略)を介して配置される。
スイッチング制御用信号端子8は、電力変換用半導体素子1のゲート電極にゲート電圧を供給してスイッチング動作を制御するものであり、外部の制御回路に接続される。図1に示すように、スイッチング制御用信号端子8は、低電位測定用信号端子9と電流測定用信号端子10との間に配置されている。スイッチング制御用信号端子8の端部は低電位測定用信号端子9と同様に折れ曲がり、高電位側電極2の搭載部21上に絶縁材(図示省略)を介して配置される。
電流測定用信号端子10は、電力変換用半導体素子1の低電位側電極3に流れる電流を測定するものであり、外部の電流計に接続される。図1に示すように、電流測定用信号端子10は、スイッチング制御用信号端子8に隣接して配置されている。電流測定用信号端子10の端部は低電位測定用信号端子9と同様に折れ曲がり、高電位側電極2の搭載部21上に絶縁材(図示省略)を介して配置される。
なお、低電位測定用信号端子9、スイッチング制御用信号端子8及び電流測定用信号端子10の配置位置は適宜入れ替えることができる。例えば、図1では低電位測定用信号端子9が低電位側端子部32に隣接して配置されているが、スイッチング制御用信号端子8又は電流測定用信号端子10が低電位側端子部32に隣接して配置されていてもよい。
一方、高電位側電極2には、高電位測定用信号端子(ドレインセンス)11が電気的に接続されている。高電位測定用信号端子11は、電力変換用半導体素子1の高電位側電極2の電位を測定するものであり、外部の電位計に接続される。高電位測定用信号端子11は、高電位側端子部22に隣接し且つ平行に、半導体装置の中心線L2に近い側に配置されている。
電子材料12には、電子材料用信号端子13の一端がワイヤ44等を介して電気的に接続されている。電子材料用信号端子13の他端は、温度計等の外部機器に接続される。図1に示すように、電子材料用信号端子13は、高電位測定用信号端子11に隣接して配置されている。図3に示すように、電子材料用信号端子13の一端は折れ曲がり、高電位側電極2の搭載部21上に絶縁材(図示省略)を介して配置される。なお、図示を省略するが、電子材料用信号端子13は、低電位測定用信号端子9等と同様に、低電位側端子部32に隣接して配置されても良い。また、電子材料用信号端子13の本数は特に限定されず、複数本(2本以上)の電子材料用信号端子が並列に配置されていてもよい。
次に、本発明の第1実施形態に係る半導体装置の製造方法の一例を説明する。なお、本発明の第1実施形態に係る半導体装置の製造方法は以下の製造方法に特に限定されるものではない。
(イ)まず、高電位側電極2を用意し、高電位側電極2の搭載部21上に、半田等を介して電力変換用半導体素子1を搭載する。更に、低電位側電極3を用意し、電力変換用半導体素子1の上面に、半田等を介して低電位側電極3の接続部31を配置する。このとき、図1の平面視において、半導体装置の高電位側端子部22の中心C1と低電位側端子部32の中心C2を結んだ直線L1が、半導体装置の中心線L2と交わるように、高電位側端子部22及び低電位側端子部32を配置する。
(ロ)更に、高電位側電極2の搭載部21上に、スイッチング制御用信号端子8、低電位測定用信号端子9及び電流測定用信号端子10のそれぞれの端部を絶縁材を介して配置する。更に、高電位側電極2の搭載部21上に、電子材料12を絶縁材を介して搭載する。更に、高電位側電極2の搭載部21の上面に、高電位測定用信号端子11の端部を接続する。
(ハ)電力変換用半導体素子1と、スイッチング制御用信号端子8、低電位測定用信号端子9及び電流測定用信号端子10とを、ワイヤボンディング等によりワイヤ41〜43で接続する。また、電子材料12と電子材料用信号端子13とを、ワイヤボンディング等によりワイヤ44で接続する。
(ニ)その後、金型等を用いて、電力変換用半導体素子1、高電位側電極2の搭載部21及び低電位側電極3の接続部31を樹脂18で直方体形状に封止する。この結果、図1に示した半導体装置が完成する。
従来、シリコン(Si)からなるIGBT等の大きな半導体チップを用いた半導体装置においては、一般的には半導体チップの幅により半導体装置全体の幅が規定される。一方、炭化珪素(SiC)からなるMOSFET等の小さな半導体チップを用いた半導体装置においては、半導体チップの幅ではなく、高電位側電極及び低電位側電極の端子部の幅等により半導体装置全体の幅が規定される場合がある。このため、高電位側電極及び低電位側電極の端子部の幅等が小型化の障害となってしまう。
これに対して、本発明の第1実施形態に係る半導体装置及びこれを用いた電力変換装置によれば、高電位側端子部22の中心C1と低電位側端子部32の中心C2を結んだ直線L1が、少なくとも半導体装置の中心線L2と交わるように、高電位側端子部22及び低電位側端子部32を配置することにより、低インピーダンス化するために高電位側端子部22及び低電位側端子部32の幅を大きくしつつ、半導体装置全体を小型化できる。
また、スイッチング制御用信号端子8、低電位測定用信号端子9及び電流測定用信号端子10を低電位側端子部32の延出部15及びねじ穴17のない側に並列に配置し、且つ高電位測定用信号端子11を高電位側端子部22の延出部14及びねじ穴16のない側に隣接して配置することにより、絶縁距離を必要最小限にしつつ、高電位側端子部22及び低電位側端子部32の幅にしばられることなく、半導体装置全体の幅を小さくすることができる。
また、電子材料用信号端子13が低電位側端子部32又は高電位側端子部22に並列に、半導体装置の中心線L2に近い側に配置されるため、平面視において低インピーダンス化するために高電位側端子部22及び低電位側端子部32の幅を大きくし、電子材料用信号端子13を設けつつ、半導体装置全体を小型化できる。
また、高電位側端子部22及び低電位側端子部32の延出部14,15が、高電位側端子部22の中心C1及び低電位側端子部32の中心C2から半導体装置の中心線L2のない側に延出されるので、平面視において低インピーダンス化するために高電位側端子部22及び低電位側端子部32の幅を更に大きくしつつ、半導体装置を小型化できる。
また、延出部14,15の少なくとも一部を用いて外部接続用のねじ穴16,17を設けることができるので、高電位側端子部22及び低電位側端子部32の直線部分にねじ穴16,17を設ける場合よりも高電位側端子部22及び低電位側端子部32の直線部分の幅を狭くすることができ、半導体装置全体の幅を小さくすることができる。
また、高電位側電極2及び低電位側電極3の少なくとも一部が電力変換用半導体素子1を挟むように互いに対面し、電力変換用半導体素子1、高電位側電極2の一部、及び低電位側電極3の一部が樹脂封止されることにより、高電位側電極2と低電位側電極3との絶縁距離を小さくし、半導体装置を更に小型化できる。
(第2実施形態)
本発明の第2実施形態に係る電力変換装置は、図5に示すように、1in1タイプの半導体装置100a,100bを2個配置して構成される。なお、本発明の第2実施形態に係る電力変換装置は、更に複数個(3個以上)の半導体装置で構成してもよい。
また、半導体装置100a,100bのそれぞれは、本発明の第1実施形態に係る半導体装置に対して電流測定用信号端子10を省略している点が異なるが、本発明の第1実施形態に係る半導体装置と同様に電流測定用信号端子を有していてもよい。
半導体装置100aは、図5及び図6に示すように、電力変換用半導体素子(半導体チップ)1aと、電力変換用半導体素子1aと電気的に接続される高電位側電極2aと、電力変換用半導体素子1aと電気的に接続される低電位側電極3aとを備える。更に、高電位側電極2aには、電力変換用半導体素子1aとは別個の電子材料12aが絶縁材を介して接続されている。電力変換用半導体素子1a、電子材料12a、高電位側電極2aの一部及び低電位側電極3aの一部は樹脂18aで封止されている。
高電位側電極2aは搭載部21a及び高電位側端子部22aを有する。低電位側電極3aは、接続部31a及び低電位側端子部32aを有する。高電位側端子部22aの中心C11と低電位側端子部32aの中心C12を結んだ直線L11が、少なくとも半導体装置の中心C10から側面に伸ばした中心線L12と交わるように、高電位側端子部22a及び低電位側端子部32aがそれぞれ配置されている。
高電位側端子部22a及び低電位側端子部32aは延出部14a,15a及びねじ穴16a,17aをそれぞれ有する。ねじ穴16a,17aの中心C13,C14は、高電位側端子部22aの中心C11及び低電位側端子部32aの中心C12から半導体装置の中心線L12のない側に配置されている。
電力変換用半導体素子1aには、低電位測定用信号端子9a、スイッチング制御用信号端子8aがワイヤ41a,42aを介して電気的に接続されている。高電位側電極2aには、高電位測定用信号端子11aが電気的に接続されている。電子材料12aには、電子材料用信号端子13aがワイヤ44aを介して電気的に接続されている。
図5及び図6に示すように、低電位測定用信号端子9a及び電子材料用信号端子13aは、高電位側端子部22a又は低電位側端子部32aに近い位置で、半導体装置の平面視に対して垂直に折れ曲がっている。スイッチング制御用信号端子8a及び高電位測定用信号端子11aも、低電位測定用信号端子9a及び電子材料用信号端子13aと同様に、低電位側端子部32aに近い位置で、半導体装置の平面視に対して垂直に折れ曲がっている。
一方、半導体装置100bは、電力変換用半導体素子(半導体チップ)1bと、電力変換用半導体素子1bと電気的に接続される高電位側電極2bと、電力変換用半導体素子1bと電気的に接続される低電位側電極3bとを備える。更に、高電位側電極2bには、電力変換用半導体素子1bとは別個の電子材料12bが絶縁材を介して接続されている。電力変換用半導体素子1b、電子材料12b、高電位側電極2bの一部及び低電位側電極3bの一部は樹脂18bで封止されている。
高電位側電極2bは搭載部21b及び高電位側端子部22bを有する。低電位側電極3bは、接続部31b及び低電位側端子部32bを有する。高電位側端子部22bの中心C21と低電位側端子部32bの中心C22を結んだ直線L21が、少なくとも半導体装置の中心C20から側面に伸ばした中心線直線L22と交わるように、高電位側端子部22b及び低電位側端子部32bがそれぞれ配置されている。
高電位側端子部22b及び低電位側端子部32bは延出部14b,15b及びねじ穴16b,17bをそれぞれ有する。ねじ穴16b,17bの中心C23,C24は、高電位側端子部22bの中心C21及び低電位側端子部32bの中心C22から半導体装置の中心線直線L22のない側に配置されている。
電力変換用半導体素子1bには、低電位測定用信号端子9b、スイッチング制御用信号端子8bがワイヤ41b,42bを介して電気的に接続されている。高電位側電極2bには、高電位測定用信号端子11bが電気的に接続されている。電子材料12bには、電子材料用信号端子13bがワイヤ44bを介して電気的に接続されている。
本発明の第2実施形態に係る半導体装置100a,100bは、図5に示すように、低電位側端子部32a,32b同士を隣接し、高電位側端子部22a,22b同士を隣接して配置されている。
スイッチング制御用信号端子8b、低電位測定用信号端子9b、高電位測定用信号端子11b及び電子材料用信号端子13bは、高電位側端子部22b又は低電位側端子部32bに近い位置で、半導体装置の平面視に対して垂直に折れ曲がっている。
本発明の第2実施形態に係る半導体装置100a,100b及びこれを用いた電力変換装置によれば、高電位側端子部22a,22bの中心C11,C21と低電位側端子部32a,32bの中心C12,22を結んだ直線L11,L21が、少なくとも半導体装置の中心線L12,L22と交わるように、高電位側端子部22a,22b及び低電位側端子部32a,32bを配置することにより、低インピーダンス化するために高電位側端子部22a,22b及び低電位側端子部32a,32bの幅を大きくしつつ、半導体装置100a,100b全体を小型化できる。
また、スイッチング制御用信号端子8a,8b、低電位測定用信号端子9a,9b及び電流測定用信号端子(図示省略)を低電位側端子部32a,32bの延出部15a,15b及びねじ穴17a,17bのない側に並列に配置し、且つ高電位測定用信号端子11a,11bを高電位側端子部22a,22bの延出部14a,14b及びねじ穴16a,16bのない側に隣接して配置することにより、絶縁距離を必要最小限にしつつ、高電位側端子部22a,22b及び低電位側端子部32a,32bの幅にしばられることなく、半導体装置100a,100b全体の幅を小さくすることができる。
また、電子材料用信号端子13a,13bが低電位側端子部32a,32b又は高電位側端子部22a,22bに並列に、半導体装置の中心線L12,L22に近い側に配置されるため、平面視において低インピーダンス化するために高電位側端子部22a,22b及び低電位側端子部32a,32bの幅を大きくし、電子材料用信号端子13a,13bを設けつつ、半導体装置100a,100b全体を小型化できる。
また、高電位側端子部22a,22b及び低電位側端子部32a,32bの延出部14a,14b,15a,15bが、高電位側端子部22a,22bの中心C11,C21及び低電位側端子部32の中心C12,22から半導体装置の中心線L12,L22のない側に延出されるので、平面視において低インピーダンス化するために高電位側端子部22a,22b及び低電位側端子部32a,32bの幅を更に大きくしつつ、半導体装置100a,100bを小型化できる。
また、延出部14a,14b,15a,15bのそれぞれの少なくとも一部を用いて外部接続用のねじ穴16a,16b,17a,17bを設けることができるので、高電位側端子部22a,22b及び低電位側端子部32a,32bの直線部分にねじ穴16a,16b,17a,17bを設ける場合よりも高電位側端子部22a,22b及び低電位側端子部32a,32bの直線部分の幅を狭くすることができ、半導体装置100a,100b全体の幅を小さくすることができる。
また、高電位側電極2a,2b及び低電位側電極3a,3bの少なくとも一部が電力変換用半導体素子1a,1bを挟むように互いに対面し、電力変換用半導体素子1a,1b、高電位側電極2a,2bの一部、及び低電位側電極3a,3bの一部が樹脂封止されることにより、高電位側電極2a,2bと低電位側電極3a,3bとの絶縁距離を小さくし、半導体装置100a,100bを更に小型化できる。
更に、図5に示すように、半導体装置100aのスイッチング制御用信号端子8a及び低電位測定用信号端子9aが垂直に折れ曲がることにより確保された箇所に、半導体装置100bの低電位側端子部32bの延出部15b及びねじ穴17bを設けることができる。更に、半導体装置100bの高電位測定用信号端子11b及び電子材料用信号端子13bが垂直に折れ曲がることにより確保された箇所に、半導体装置100aの高電位側端子部22aの延出部14a及びねじ穴16aを設けることができる。
このため、半導体装置100a,100b同士の絶縁沿面距離を小さくしつつ、大電流が流れる高電位側端子部22a,22bと低電位側端子部32a,32bの電極幅と外部接続用ねじ穴16a,16b,17a,17bを設け、半導体装置100a,100bを複数個並べて配置し構成する電力変換装置を小型化できる。半導体装置100a,100bを駆動する駆動回路は信号端子が垂直に折れ曲がっていることより半導体装置100a,100bの直上に配置することにより、信号端子の配線インピーダンスを最短とし、電力変換装置を更に小型化できる。
更に、スイッチング制御用信号端子8a,8b、低電位測定用信号端子9a,9b、高電位測定用信号端子11a,11b、電子材料用信号端子13a,13b及び電流測定用信号端子(図示省略)の少なくとも一部が、高電位側端子部22a,22b又は低電位側端子部32a,32bのうちの並列する一方に近い位置で、半導体装置100a,100bの平面視に対して垂直に折れ曲がっている。このため、平面視に垂直に折れ曲がった信号端子によって絶縁沿面を確保することができるため、半導体装置100a,100bを更に小型化できる。
更に、半導体装置100a,100bを2個以上、低電位側端子部32a,32b同士を隣接し、高電位側端子部22a,22b同士を隣接して配置されるため、平面視において高電位側端子部22a,22b、低電位側端子部32a,32b及び信号端子がない箇所の絶縁沿面によって互いの距離を小さくできる。このため、半導体装置100a,100bを2個以上用いて構成される電力変換装置を小型化できる。
(第3実施形態)
本発明の第3実施形態に係る電力変換装置は、図7に示すように、1in1タイプの半導体装置100a,100bを2個配置して構成される。なお、本発明の第2実施形態に係る電力変換装置は、更に複数個(3個以上)の半導体装置で構成してもよい。
また、半導体装置100a,100bのそれぞれは、本発明の第1実施形態に係る半導体装置に対して電流測定用信号端子10を省略している点が異なるが、本発明の第1実施形態に係る半導体装置と同様に電流測定用信号端子を有していてもよい。
本発明の第3実施形態に係る電力変換装置において、半導体装置100a,100bの低電位側端子部32a,32bと、半導体装置100a,100bの高電位側端子部22a,22bとが互いに隣接するように、半導体装置100a,100bが配置されている点が、本発明の第2実施形態の構成と異なる。
第3実施形態においてもスイッチング制御用信号端子8a,8b、低電位測定用信号端子9a,9b、高電位測定用信号端子11a,11b及び電子材料用信号端子13a,13bが高電位側端子部22a,22b又は低電位側端子部32a,32bに近い位置で、半導体装置100a,100bの平面視に対して垂直に折れ曲がっており、その側面図は図6と同様となる。
本発明の第3実施形態に係る半導体装置100a,100b及びこれを用いた電力変換装置によれば、高電位側端子部22a,22bの中心C11,C21と低電位側端子部32a,32bの中心C12,22を結んだ直線L11,L21が、少なくとも半導体装置の中心線L12,L22と交わるように、高電位側端子部22a,22b及び低電位側端子部32a,32bを配置することにより、低インピーダンス化するために高電位側端子部22a,22b及び低電位側端子部32a,32bの幅を大きくしつつ、半導体装置100a,100b全体を小型化できる。
また、スイッチング制御用信号端子8a,8b、低電位測定用信号端子9a,9b及び電流測定用信号端子(図示省略)を低電位側端子部32a,32bの延出部15a,15b及びねじ穴17a,17bのない側に並列に配置し、且つ高電位測定用信号端子11a,11bを高電位側端子部22a,22bの延出部14a,14b及びねじ穴16a,16bのない側に隣接して配置することにより、絶縁距離を必要最小限にしつつ、高電位側端子部22a,22b及び低電位側端子部32a,32bの幅にしばられることなく、半導体装置100a,100b全体の幅を小さくすることができる。
また、電子材料用信号端子13a,13bが低電位側端子部32a,32b又は高電位側端子部22a,22bに並列に、半導体装置の中心線L12,L22に近い側に配置されるため、平面視において低インピーダンス化するために高電位側端子部22a,22b及び低電位側端子部32a,32bの幅を大きくし、電子材料用信号端子13a,13bを設けつつ、半導体装置100a,100b全体を小型化できる。
また、高電位側端子部22a,22b及び低電位側端子部32a,32bの延出部14a,14b,15a,15bが、高電位側端子部22a,22bの中心C11,C21及び低電位側端子部32の中心C12,22から半導体装置の中心線L12,L22のない側に延出されるので、平面視において低インピーダンス化するために高電位側端子部22a,22b及び低電位側端子部32a,32bの幅を更に大きくしつつ、半導体装置100a,100bを小型化できる。
また、延出部14a,14b,15a,15bのそれぞれの少なくとも一部を用いて外部接続用のねじ穴16a,16b,17a,17bを設けることができるので、高電位側端子部22a,22b及び低電位側端子部32a,32bの直線部分にねじ穴16a,16b,17a,17bを設ける場合よりも高電位側端子部22a,22b及び低電位側端子部32a,32bの直線部分の幅を狭くすることができ、半導体装置100a,100b全体の幅を小さくすることができる。
また、高電位側電極2a,2b及び低電位側電極3a,3bの少なくとも一部が電力変換用半導体素子1a,1bを挟むように互いに対面し、電力変換用半導体素子1a,1b、高電位側電極2a,2bの一部、及び低電位側電極3a,3bの一部が樹脂封止されることにより、高電位側電極2a,2bと低電位側電極3a,3bとの絶縁距離を小さくし、半導体装置100a,100bを更に小型化できる。
更に、図7に示すように、半導体装置100aの高電位測定用信号端子11a及び電子材料用信号端子13aが垂直に折れ曲がることにより確保された箇所に、半導体装置100bの低電位側端子部32bの延出部15b及びねじ穴16bを設けることができる。更に、半導体装置100bの高電位測定用信号端子11b及び電子材料用信号端子13bが垂直に折れ曲がることにより確保された箇所に、半導体装置100aの低電位側端子部32aの延出部15a及びねじ穴17aを設けることができる。
このため、半導体装置100a,100b同士の絶縁沿面距離を小さくしつつ、大電流が流れる高電位側端子部22a,22bと低電位側端子部32a,32bの電極幅と外部接続用ねじ穴16a,16b,17a,17bを設け、半導体装置100a,100bを複数個並べて配置し構成する電力変換装置を小型化できる。半導体装置100a,100bを駆動する駆動回路は信号端子が垂直に折れ曲がっていることより半導体装置100a,100bの直上に配置することにより、信号端子の配線インピーダンスを最短とし、電力変換装置を更に小型化できる。
更に、スイッチング制御用信号端子8a,8b、低電位測定用信号端子9a,9b、高電位測定用信号端子11a,11b、電子材料用信号端子13a,13b及び電流測定用信号端子(図示省略)の少なくとも一部が、高電位側端子部22a,22b又は低電位側端子部32a,32bのうちの並列する一方に近い位置で、半導体装置100a,100bの平面視に対して垂直に折れ曲がっている。このため、平面視に垂直に折れ曲がった信号端子によって絶縁沿面を確保することができるため、半導体装置100a,100bを更に小型化できる。
更に、半導体装置100a,100bを2個以上、低電位側端子部32a,32bと高電位側端子部22a,22bとを互いに隣接して配置されるため、平面視において高電位側端子部22a,22b、低電位側端子部32a,32b及び信号端子がない箇所の絶縁沿面によって互いの距離を小さくできる。このため、半導体装置100a,100bを2個以上用いて構成される電力変換装置を小型化できる。
(その他の実施形態)
上記のように、本発明は第1〜第3実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、図8に示すように、1in1タイプの半導体装置100を6つ並べてねじ102a,102bを用いて実装基板101に実装することにより、電力変換装置(3相インバータ)を構成することができる。図9に示すように、電力変換装置(3相インバータ)103は、制御回路104及びモータ105に接続される。
また、電力変換用半導体素子1,1a,1bがIGBT等である場合、IGBT等の半導体チップと個別にダイオードの半導体チップを配置してもよい。ダイオードは、高電位側電極2,2a,2bの搭載部21,21a,21b上の任意の位置に配置される。例えば、ダイオードは、電力変換用半導体素子1,1a,1bに隣接するように配置してもよい。また、電力変換装置に適用可能な電力変換用半導体素子1,1a,1bを半導体素子の一例として説明したが、電力変換用ではない他の半導体素子であってもよい。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
1:半導体素子(半導体チップ)
2:高電位側電極
3:低電位側電極
8:スイッチング制御用信号端子
9:低電位測定用信号端子
10:電流測定用信号端子
11:高電位測定用信号端子
12:電子材料
13:電子材料用信号端子
14,15:延出部
16,17:ねじ穴
18:樹脂
21:搭載部
22:高電位側端子
31:接続部
32:低電位側端子部
41〜44,41a,41b,42a,42b,44a,44b:ワイヤ
100,100a,100b:半導体装置
102a,102b:ねじ
103:電力変換装置
104:制御回路
105:モータ

Claims (13)

  1. 半導体素子と、
    前記半導体素子と接続される高電位側電極と、
    前記半導体素子と接続される低電位側電極とを備える半導体装置であって、
    前記高電位側電極の一部である高電位側端子部と、前記低電位側電極の一部である低電位側端子部とが、前記半導体装置の互いに対向する側面から延出され、
    前記半導体装置の平面視において、前記高電位側端子部の中心と前記低電位側端子部の中心を結んだ直線が、前記半導体装置の中心から前記半導体装置の前記側面に伸ばした中心線と交わることを特徴とする半導体装置。
  2. 前記半導体素子はスイッチング動作を制御するスイッチング制御用信号端子を有し、
    前記スイッチング制御用信号端子は前記低電位側端子部と並列に、前記半導体装置の前記中心線に近い側に配置される
    ことを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体素子は前記低電位側電極の電位を測定する低電位測定用信号端子を有し、
    前記低電位測定用信号端子は前記低電位側端子部と並列に、前記半導体装置の前記中心線に近い側に配置される
    ことを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記半導体素子は前記低電位側電極に流れる電流を測定する電流測定用信号端子を有し、
    前記電流測定用信号端子は前記低電位側端子部と並列に、前記半導体装置の前記中心線に近い側に配置される
    ことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記半導体素子は前記高電位側電極の電位を測定する高電位測定用信号端子を有し、
    前記高電位測定用信号端子は前記高電位側端子部と並列に、前記半導体装置の前記中心線に近い側に配置される
    ことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
  6. 前記半導体素子とは別個の電子材料を更に備え、
    前記電子材料は電子材料用信号端子を有し、
    前記電子材料用信号端子は前記半導体装置の前記低電位側端子部又は前記高電位側端子部と並列に、前記半導体装置の前記中心線に近い側に配置される
    ことを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
  7. 前記高電位側端子部と前記低電位側端子部は延出部をそれぞれ有し、
    前記高電位側端子部の前記延出部は前記高電位側端子部の中心から前記半導体装置の前記中心線のない側に延出され、
    前記低電位側端子部の前記延出部は前記低電位側端子部の中心から前記半導体装置の前記中心線のない側に延出される
    ことを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
  8. 前記高電位側端子部と前記低電位側端子部はねじ穴をそれぞれ有し、
    前記高電位側端子部の前記ねじ穴の中心は前記高電位側端子部の中心から前記半導体装置の前記中心線のない側に配置され、
    前記低電位側端子部の前記ねじ穴の中心は前記低電位側端子部の中心から前記半導体装置の前記中心線のない側に配置される
    ことを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
  9. 前記高電位側電極及び前記低電位側電極の少なくとも一部が前記半導体素子を挟むように互いに対面し、
    前記半導体素子、前記高電位側電極の一部、及び前記低電位側電極の一部が樹脂封止されている
    ことを特徴とする請求項1〜8のいずれか1項に記載の半導体装置。
  10. 前記低電位側端子部と並列に、前記半導体装置の前記中心線に近い側に配置され、スイッチング動作を制御するスイッチング制御用信号端子と、
    前記低電位側端子部と並列に、前記半導体装置の前記中心線に近い側に配置され、前記低電位側電極の電位を測定する低電位測定用信号端子と、
    前記低電位側端子部と並列に、前記半導体装置の前記中心線に近い側に配置され、前記低電位側電極に流れる電流を測定する電流測定用信号端子と、
    前記高電位側端子部と並列に、前記半導体装置の前記中心線に近い側に配置され、前記高電位側電極の電位を測定する高電位測定用信号端子と、
    前記半導体装置の前記低電位側端子部又は前記高電位側端子部と並列に、前記半導体装置の前記中心線に近い側に配置され、前記半導体素子とは別個の電子材料に接続される電子材料用信号端子とを更に有し、
    前記スイッチング制御用信号端子、前記低電位測定用信号端子、前記電流測定用信号端子、前記高電位測定用信号端子及び前記電子材料用信号端子のそれぞれの少なくとも一部が、前記半導体装置の平面視に対して垂直方向に折れ曲がっていることを特徴とする請求項1に記載の半導体装置。
  11. 前記スイッチング制御用信号端子、前記低電位測定用信号端子、前記電流測定用信号端子、前記高電位測定用信号端子及び前記電子材料用信号端子のそれぞれの少なくとも一部が、前記低電位側端子部又は前記高電位側端子部のうち並列している一方に近い位置で、前記半導体装置の平面視に対して垂直方向に折れ曲がっていることを特徴とする請求項10に記載の半導体装置。
  12. 請求項1〜11のいずれか1項に記載の半導体装置を複数有し、
    前記複数の半導体装置が、前記低電位側端子部同士を隣接し、且つ前記高電位側端子部同士を隣接して配置されることを特徴とする電力変換装置。
  13. 請求項1〜11のいずれか1項に記載の半導体装置を複数有し、
    前記複数の半導体装置が、前記低電位側端子部と前記高電位側端子部を互いと並列にて配置されることを特徴とする電力変換装置。
JP2014091815A 2014-04-25 2014-04-25 半導体装置及びこれを用いた電力変換装置 Active JP6299388B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014091815A JP6299388B2 (ja) 2014-04-25 2014-04-25 半導体装置及びこれを用いた電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014091815A JP6299388B2 (ja) 2014-04-25 2014-04-25 半導体装置及びこれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
JP2015211550A true JP2015211550A (ja) 2015-11-24
JP6299388B2 JP6299388B2 (ja) 2018-03-28

Family

ID=54613392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014091815A Active JP6299388B2 (ja) 2014-04-25 2014-04-25 半導体装置及びこれを用いた電力変換装置

Country Status (1)

Country Link
JP (1) JP6299388B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210500A (ja) * 2005-01-26 2006-08-10 Nippon Inter Electronics Corp 電力用半導体装置
JP2008021796A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置およびその製造方法
JP2011023569A (ja) * 2009-07-16 2011-02-03 Fuji Electric Systems Co Ltd パワーモジュール
JP2013004943A (ja) * 2011-06-22 2013-01-07 Renesas Electronics Corp 半導体装置及びその製造方法
US20140084433A1 (en) * 2012-09-25 2014-03-27 Infineon Technologies Ag Semiconductor Device Having a Clip Contact

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210500A (ja) * 2005-01-26 2006-08-10 Nippon Inter Electronics Corp 電力用半導体装置
JP2008021796A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置およびその製造方法
JP2011023569A (ja) * 2009-07-16 2011-02-03 Fuji Electric Systems Co Ltd パワーモジュール
JP2013004943A (ja) * 2011-06-22 2013-01-07 Renesas Electronics Corp 半導体装置及びその製造方法
US20140084433A1 (en) * 2012-09-25 2014-03-27 Infineon Technologies Ag Semiconductor Device Having a Clip Contact

Also Published As

Publication number Publication date
JP6299388B2 (ja) 2018-03-28

Similar Documents

Publication Publication Date Title
US9966344B2 (en) Semiconductor device with separated main terminals
JP6062565B1 (ja) 半導体装置およびその製造方法
US20160315037A1 (en) Semiconductor device
US9025341B2 (en) Power converter
JP5029078B2 (ja) 電力用半導体装置
US9666512B2 (en) Semiconductor package
JP4660214B2 (ja) 電力用半導体装置
US9952273B2 (en) Compound semiconductor device including a sensing lead
JP2011129875A (ja) 半導体装置及びそのリードフレーム
US20140210061A1 (en) Chip arrangement and chip package
US6566750B1 (en) Semiconductor module
WO2021261508A1 (ja) 半導体装置
CN109473415B (zh) 具有顶侧冷却部的smd封装
US20150270240A1 (en) Power semiconductor device
US20160056131A1 (en) Semiconductor device
JP4866143B2 (ja) 電力用半導体装置
JP5880664B1 (ja) 半導体装置
JP6123722B2 (ja) 半導体装置
JP6299388B2 (ja) 半導体装置及びこれを用いた電力変換装置
JP4246040B2 (ja) 半導体装置の実装体
JP7392308B2 (ja) 半導体装置
US10490489B2 (en) Conductive clip connection arrangements for semiconductor packages
US20160260691A1 (en) Semiconductor module
US20240170375A1 (en) Semiconductor device
JP7070070B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180212

R151 Written notification of patent or utility model registration

Ref document number: 6299388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151