JP2015210140A - 計測システムおよび計測方法 - Google Patents

Abstract

【課題】上層パターンと下層パターン間の合わせずれを、電子線を走査し高精度に計測する。
【解決手段】基板上に第一のパターンと、第一のパターンよりも後の工程で形成された第二のパターンを有する試料の、第一および第二のパターンを含む領域に対し電子線を走査し、電子線の走査領域内で定義された複数のパターン位置計測領域では、電子線の走査方向および順序が軸対称または点対称となるように電子線を走査することで、帯電の非対称性に起因した計測誤差を低減し、第一のパターンと第二のパターン間の合わせずれを高精度に計測する。
【選択図】 図９（ａ）

Description

本発明は、荷電粒子子線を用いた装置計測システム、および計測方法に関する。

半導体デバイスの微細化とともに、要求されるパターンの寸法や重ね合わせ精度は厳しくなり、それらの計測精度に対する要求精度も厳しくなってきている。例えば、ITRS(International Technology Roadmap of Semiconductor)によると、ロジック22nmノード（配線HP40nm）では8〜10nmの重ね合わせ精度が、さらにロジック15nmノード （配線HP32nm）では6〜8nmの重ね合わせ精度が要求される。また、ロジック22nmノード以降ではダブルパターニングプロセスが適用されるが、この場合、重ね合わせ精度が寸法精度にも影響を与えるため、ダブルパターニングパターン間の要求重ね合わせ精度は5nm以下と非常に厳しくなる。この重ね合わせ要求を達成するためには高精度な重ね合わせ計測技術が必要であり、P/T（Precision / Tolerance）を0.2とした場合、必要計測精度は5nm×0.2=1.0nmとなる。なお、この計測精度は繰り返し再現精度のみを表すのではなく、計測値の絶対値精度と再現精度を含む総合的な計測不確かさを表す。

重ね合わせ計測技術としては、従来から光学式の計測技術が広く用いられてきた。光学式計測では20〜40μm程度の大きさのオーバーレイ計測専用パターンが必要であり、その大きさのため通常チップ隅のダイシング領域に挿入されてきた。その結果、チップ内実デバイス領域から距離が遠く、チップ内位置の差や位置計測専用パターンと実パターンとの違いに起因した重ね合わせ計測値差が数nm程度発生してしまう。この誤差は22nmノード以降では許容されなくなるため、チップ内デバイス近傍での計測が必要となる。また、チップ内重ね合わせ分布補正に関しても、従来はチップ四隅データを用いた線形成分のみだったが、高精度化のために高次成分の補正が不可欠となってきており、製品マスク上でもチップ内部での重ね合わせ計測も含む、多点計測が必要となってきている。

近年、光学式計測技術において、実デバイス近傍に配置できるように計測パターンサイズを小型化した計測方式が開発されている。しかしこの場合、計測パターンエッジ長が短くなり、その結果信号の平均化効果によるランダムばらつき低減効果が小さくなるため計測精度が劣化してしまう課題がある。この場合、計測パターンサイズが約10μm以下になると22nmノード以降で必要な計測精度を得られなくなってしまう。一方、パターンサイズが10μm以上の場合、実デバイス近傍への配置は限定的となってしまう。

上記課題を解決するため、光学式計測技術に代わり電子線を用いた重ね合わせ計測技術が開発されている。代表例として走査型電子顕微鏡（ＣＤ−ＳＥＭ）を用いた技術がある。電子線を用いた重ね合わせ計測技術では、計測パターンを小型化あるいは実デバイスそのものを計測できるので、実デバイス領域での重ね合わせを計測することが可能となる。

上記走査型電子顕微鏡を用いた重ね合わせ計測では、重ね合わせずれを計測する第一のパターンおよび第二のパターンがともに基板表面に存在する場合には、通常の寸法計測と同様に形状コントラストによる二次電子信号を用いて両パターン間の相対位置を計測できる。一方、例えば第二のパターンが基板表面に存在せず下層に埋め込まれている場合には、特許文献１および特許文献２に記載されたように、通常測長よりも高加速かつ大電流で電子線を照射することで基板を帯電させ、下層構造の違いに起因した電位コントラストを検出することで下層パターン位置を検出できる。しかし、特許文献１に記載されたように、重ね合わせずれ計測方向と同じ方向に電子線を走査すると、電子線走査方向に沿った帯電量の非対称性に起因して信号波形が非対称となり、合わせずれ計測結果にオフセットが発生してしまう。この例を図１（ａ）に示した。

次に、特許文献２に記載されたように、重ね合わせずれ計測方向と垂直方向に電子線を走査すると、電子線走査方向に沿った帯電量の非対称性は重ね合わせずれ計測方向のオフセットとはならず、計測オフセットの低減が可能である。この例を図１（ｂ）に示した。また、図１（ａ）、図１（ｂ）の電子線走査において、下層パターン部で非対称な帯電が発生する様子を図２（ａ）、図２（ｂ）に示した。発明者らは図１（ｂ）の計測での計測オフセットを評価するために、走査方向および走査順序を反転させ重ね合わせずれを計測したところ、1nm程度の計測値差が発生した。図２（ｂ）に示したように走査順により帯電量の非対称性が発生し、重ね合わせずれ計測方向のオフセットが発生してしまうためである。また、従来技術として、電子線走査領域内の帯電量を均一にし電位勾配を抑制するために、走査領域中心部分と周辺部にて走査方法を変える方式や、電子線の１フレーム走査にて生じる走査方法に固有の帯電量を抑制するために、走査線の垂直方向における走査視点を所定の方向に所定量ずつ変化させる方法および装置が記載されている。しかし、電子線走査に基づく帯電量の非対称性に起因して信号波形が非対称になる点では、同様の課題を有する。

特開２０００−２４３６９５ 特開２００１−１８９２６３

電子線走査方向や走査順序に依存して発生する重ね合わせずれ計測オフセットを、走査方向や走査順序に対称性を持たせることにより計測オフセットを打ち消し、重ね合わせずれ計測精度を向上させる。

上記にて述べたように、帯電による電位コントラストを検出することで下層パターン位置を計測する方式では、電子線走査方向や走査順序に依存して、重ね合わせずれ計測値にオフセットが発生してしまう。特許文献１には、走査方向を交互に入れ替えて電子線を走査する方法により、走査方向に関する信号の非対称性を低減し、走査方向の計測オフセットを低減する記載がある。しかし、走査方向に関する非対称性は低減できるが、走査方向とは垂直な方向に関しては走査順序に起因した非対称性が残るため、この方向の計測オフセットが残存する。１方向のみの重ね合わせずれ計測の場合、重ね合わせずれ計測方向と同じ方向に走査し、かつ走査方向を交互に入れ替えることで、この方向の計測オフセットを低減できる。しかし、２方向を同時に計測したい場合には、走査順序に起因した帯電量の非対称性の残る方向では計測オフセットが残留してしまう。また、特許文献２に記載されたように、重ね合わせずれ計測方向と垂直方向に電子線を走査すると、電子線走査方向に沿った帯電量の非対称性は重ね合わせずれ計測方向のオフセットとはならず、計測オフセットの低減が可能である。しかし、既に述べたように走査順序に起因した帯電量の非対称性の影響により、計測オフセットは残存してしまう。

一方、これらの帯電量の非対称性を低減するために、低電流走査や高速走査などにより帯電量を小さくする走査条件を適用した場合、帯電量の非対称性の影響は低減できるが、下層構造の違いに起因した電位コントラストを検出する必要があるため、下層パターン位置検出信号のS/Nが劣化し計測精度が劣化してしまう。

帯電による電位コントラストを検出し下層パターン位置を計測する場合は、下層パターン検出時の分解能が劣化するため、基板構造に依存するが例えば100nm以下の微細な下層パターンの計測は困難となる。従って、計測パターンはある程度大きな寸法が必要となる。例えば図４（ａ）、図４（ｂ）の波形の例ではパターン寸法は200nmである。一般に、帯電による電位コントラストではそれほど高いS/Nは得られないため、通常測長よりも多くの電子線を照射する必要がある。この結果、計測スループット低下も課題となる。これらの背景から、Ｘ、Ｙ方向の同時計測が必要となってくる。その場合、従来技術では走査方向および走査順序に伴う帯電量の非対称性に起因した計測オフセットを２次元的（Ｘ、Ｙ方向同時）に低減することはできず、Ｘ、Ｙ方向の同時高精度計測は困難である。

本発明は以上のような課題を解決するためのものであり、本発明の目的は、電子線を走査し重ね合わせずれを２次元的（Ｘ、Ｙ方向同時）に計測できる走査型電子顕微鏡やそれを含む計測システム、および計測方法を提供することにある。

上記課題を解決するために、本計測システムは、走査領域内において予め定められた任意の軸または点に基づき、走査方向または走査順序の条件を決定する条件設定部と、第一のパターンと第一のパターンよりも後の工程で形成された第二のパターンとを有する基板に対し、前記条件設定部にて定められた前記走査方向または走査順序の条件に基づき、荷電粒子線を走査したことにより得られた画像のうち、前記走査領域内において対称性のある領域同士を加算する画像処理部と、前記加算結果に基づき、前記基板上の前記第一のパターンと第一のパターンよりも後の工程で形成された前記第二のパターンとのオーバーレイを演算する演算部と、を有する。

また、本計測方法は、走査領域内において予め定められた任意の軸または点に基づき、走査方向または走査順序の条件を決定する条件設定ステップと、第一のパターンと第一のパターンよりも後の工程で形成された第二のパターンとを有する基板に対し、前記条件設定部にて定められた前記走査方向または走査順序の条件に基づき、荷電粒子線を走査したことにより得られた画像のうち、前記走査領域内において対称性のある領域同士を加算する画像処理ステップと、前記加算結果に基づき、前記基板上の前記第一のパターンと第一のパターンよりも後の工程で形成された前記第二のパターンとのオーバーレイを演算する演算ステップと、を有する。

本発明によれば、計測オフセットが相殺され計測誤差が低減された計測システム、および計測方法を提供することができる。

合わせずれを計測するために電子線を走査した場合の信号波形の例であり、合わせずれ計測方向と同一方向に電子線を走査した例 合わせずれを計測するために電子線を走査した場合の信号波形の例であり、合わせずれ計測方向と垂直方向に電子線を走査した例 下層パターンがある場所にて電子線を走査した場合に生じる電位分布の例であり、合わせずれ計測方向と同一方向に電子線を走査した場合の例 下層パターンがある場所にて電子線を走査した場合に生じる電位分布の例であり、合わせずれ計測方向と垂直方向に電子線を走査した場合の例 実施例１に係る走査電子顕微鏡の概略図 実施例１に係る合わせずれを計測する第一のパターンと第二のパターンを有するパターンの断面構造の例であり、第一と第二のパターン間の相対位置を基準値と比較して合わせずれを求める例 実施例１に係る合わせずれを計測する第一のパターンと第二のパターンを有するパターンの断面構造の例であり、第一のパターンの左右２か所で第二のパターンとの相対位置を計測し、その差から合わせずれを求める例 １方向の合わせずれを計測するパターンの例 １方向の合わせずれを計測するパターンの例 １方向の合わせずれを計測するパターンの例 １方向の合わせずれを計測するパターンの例 ２方向の合わせずれを同時計測するパターンの例 ２方向の合わせずれを同時計測するパターンの例 ２方向の合わせずれを同時計測するパターンの例 実施例１に係る電子線の走査方向および走査順序を示す図 実施例１に係る電子線の走査方向および走査順序を示す図 実施例３に係る電子線の走査方向および走査順序を示す図 実施例２に係る電子線の走査方向および走査順序を示す図 電子線の走査領域内で定義された複数の計測領域について、計測オフセットの分布を示した図であり、実施例１に係る計測オフセットの分布の例 電子線の走査領域内で定義された複数の計測領域について、計測オフセットの分布を示した図であり、実施例２に係る計測オフセットの分布の例 実施例１に係る合わせずれ計測のフローチャート 実施例１に係る合わせずれ計測レシピ設定におけるＧＵＩ画面の例 実施例３に係る合わせずれ計測のフローチャート

以下、本発明の実施例について図を用いて説明する。

本発明によれば、前記電子線の走査領域内で定義された複数のパターン位置計測領域にてそれぞれ生じる第一のパターンと第二のパターンとの間の相対位置計測における計測オフセットは対称となる。前記複数のパターン位置計測領域間では電子線の走査方向および順序が対称となっているためである。そのため、前記複数のパターン位置計測領域にて求まる重ね合わせ計測値を相加平均した最終計測結果では、前記計測オフセットは相殺され影響が低減される。また、本発明は、電子線の走査方向および順序を、前記複数のパターン位置計測領域間で点対称に実施することで、２次元的（Ｘ、Ｙ方向同時）に計測可能である。したがって、本発明により、Ｘ、Ｙ方向同時計測による計測パターンの小型化や計測スループットの向上が可能となる。

本発明の第１の実施例に係る走査型電子顕微鏡の概略全体構成のブロック図を図３に示す。電子銃301から引き出された1次電子線は、コンデンサーレンズ302および偏向器303を通過し対物レンズ304にてウエハ305上に細く絞られる。ウエハ上の微小領域で試料に当たり二次電子307や反射電子を発生させる。表面形状を観察する場合は主に二次電子信号が用いられ、この二次電子信号は検出器308にて検出される。電子線は偏向器303で試料上を二次元的に走査され、試料の表面形状に対応した画像が形成される。コンデンサーレンズ302、対物レンズ304、偏向器303、検出器308などは制御部309にて制御される。

得られた画像は画像処理部310にて必要なノイズ除去処理等を実施し、続いて信号波形解析・演算部311にてエッジ点抽出等を行い必要な計測を実施する。その結果は記録装置313に記録され、また出力・ディスプレイ314にて表示される。

計測シーケンスを規定する計測レシピを作成するには、ウエハ上座標、計測パターンの形状や種類、電子線走査領域、走査方向、走査順序、計測に用いるアルゴリズムなどのパラメータを設定する必要がある。これらは例えば計測レシピ作成GUIに入力するように、マニュアルで設定も可能だが、外部からの計測位置情報315やパターン設計情報316を参照することで自動化も可能である。計測レシピ作成GUI312では、このように上記アルゴリズムなどのパラメータを設定する条件設定部を兼ねている。

次に、図４（ａ）および図４（ｂ）は本実施形態に係る重ね合わせずれ計測を実施する基板構造を示すものである。Si基板46上に成膜されたSiO膜45、およびその上に成膜され第一のパターンが加工されたSiN膜41がある。なお、ここで示した基板構造はあくまで一例であって同様の課題を有する構造に適用な可能なことはいうまでもない。そして、図４（ａ）および図４（ｂ）ともに、第一のパターン11は第二のパターン12より前の工程にて形成され、その後に第二のパターン12を形成するリソグラフィ工程での断面図である。リソグラフィ工程では、下地を平坦化し下層パターンエッチングマスクを兼ねるSpin on Carbon膜43を塗布し、その後Si含有反射防止膜（SiARC）42を塗布、最後にレジスト41を塗布し、その後第二のパターンを露光、現像する。例えば22nmノードプロセス以降で適用されているダブルパターニングプロセスでは、図４（ｂ）に示したように第二のパターン12の間に第一のパターン11を形成することで、第一と第二のパターンで形成されるパターンのピッチを微細化することができる。この時、第一のパターンと第二のパターンの間の重ね合わせずれに対する要求値は非常に厳しくなるため、重ね合わせずれを精度よく計測し管理する必要がある。図４（ａ）（ｂ）中に示した信号波形は、電子線の加速電圧を4kV、プローブ電流を40pAとした場合に得られた波形である。

第二のパターン12は基板表面に存在するレジストパターン41であり、従来寸法計測と同様に形状コントラストによる信号が検出される。この場合は、例えば閾値法等によりパターンエッジを決定し、パターンエッジで決められるエッジ位置の重心点としてパターン位置を定義できる。また、他のアルゴリズムによりパターン位置を定義してもいい。さらに、二次元複雑形状の場合には、例えば、二次元レジスト形状の輪郭線を抽出し、抽出された輪郭線で定義される図形の重心位置で定義することも可能である。次に、下層の第一のパターン11の位置は、帯電コントラストを利用することで図４に示した電位コントラストの信号から決定できる。第二のパターン12と同様にパターンエッジを定義してもよいが、他にも信号全体を基準波形にフィッティングさせたり、第二パターンの信号部分の対称中心を探索したりする方法も第二のパターン位置計測に適用可能である。第一のパターン11および第二のパターン12に対して、上記のようにパターン位置を定義し、それらの相対位置を計算できる。

次に計測された相対位置から重ね合わせずれを算出する方法を説明する。図４（ａ）の構造では、第一のパターン11と第二のパターン12の間の相対位置を計測し、その基準値あるいは設計値からのずれ量を求めることで重ね合わせずれを計測できる。また、図４（ｂ）の構造では、同じく第一のパターン11と第二のパターン12の間の相対位置を計測するが、この場合は基準値とのずれ量を求めるのではなく、第一のパターン11とその左右にある第二のパターン12との間の距離は設計上等しいため、それらの距離の差の１／２から重ね合わせずれを計測することができる。

重ね合わせずれ計測に用いるパターンのレイアウトについて、１方向計測の場合の例を図５に示す。第一のパターン11と第二のパターン12は、交互に配置されてもいいが、下層の第一のパターンからの信号のＳ／Ｎが小さいので、図５（ｂ）のように第一のパターンを多く配置してもよい。また、図５（ｃ）や（ｄ）のように第一のパターン11と第二のパターン12を電子線走査領域の中で領域を分けて配置してもよい。このようにすることで、第二のパターンが例えばレジストなどの絶縁体の場合に顕著に生じる帯電の影響により第一のパターン11の信号が非対称になることを防止することができる。図５（ｄ）の配置にすることで、取得するＣＤ−ＳＥＭに回転誤差が発生している場合にもその誤差の影響を受けずに、第一のパターン11と第二のパターン12の間の相対位置を精度よく計測できる。これらのパターンでは、第一のパターンおよび第二のパターンの重心位置を図４で説明したようにそれぞれ求め、得られた座標を第一のパターンあるいは第二のパターン全体で平均して、第一のパターンおよび第二のパターン全体の重心位置を求めることができる。それらの重心位置の差から相対位置を求めることができる。図４で説明したように、例えば得られた相対位置の基準値からのずれ量を求めて重ね合わせずれ量を算出できる。あるいは、図４（ａ）および図４（ｂ）で第一のパターンとその左右にある第二のパターンとの間の距離は設計上等しいため、それらの距離の差の１／２から重ね合わせずれを計測できたことと同様に、対称な計測パターンでは第一のパターンと第二のパターンの重心位置が一致するため、それら重心位置のずれ量から重ね合わせずれ量を算出してもよい。

次に、Ｘ、Ｙ両方向の同時計測用パターンの例を図６（ａ）および図６（ｂ）に示す。図６に示したように、計測パターンを点対称にレイアウトすることでＣＤ−ＳＥＭ画像の回転誤差や倍率誤差の影響を受けずに第一のパターン11と第二のパターン12の間の相対位置を高精度に計測できる。また、１方向計測用パターンと同様に、第一のパターンと第二のパターンは交互に配置されてもいいが、下層の第一のパターンからの信号のＳ／Ｎが小さいので、第一のパターンを多く配置してもよい。さらに、１方向計測用パターンと同様に、第一のパターンと第二のパターンを電子線走査領域の中で領域を分けて配置することで、第二のパターンが例えばレジストなどの絶縁体の場合に顕著に生じる帯電の影響により第一のパターンの信号が非対称になることを防止することができる。

以上、図５、図６を用いて重ね合わせずれ計測パターンの例を示したが、半導体回路パターンを用いて計測してもよい。

次に、本実施例に係る電子線を走査する走査方法について、図７（ａ）（ｂ）に示す。既に述べたように、電子線の走査方法や走査順序に起因して帯電量の非対称性が発生するが、その結果重ね合わせ計測オフセットが生じる。この計測オフセットを低減するために、図７（ａ）（ｂ）中に示した点対称中心71に関して、電子線の走査方向13および走査順序14が対称となるように電子線を走査する。図７（ａ）では第二のパターン12がウエハ表面にある場合にも、Ｘ軸と並行なパターンエッジからの信号のコントラストが低下しないように、電子線の走査方向をＸ軸に対して意図的に角度をつけてある。また、図７（ａ）は、特許文献１に記載されているような走査方向を交互に入れ替えて波形の非対称性を相殺する走査方式ではない。すなわち、走査領域の上側や下側では波形の非対称性のため計測オフセットが発生するが、走査方向と順序を対称に走査することで、上側と下側の計測オフセットが対称になり、上側と下側で計測される重ね合わせずれ量の平均をとることで計測オフセットが相殺され計測誤差とならない。次に、図７（ｂ）では、走査方向13が交互に入れ替わっているが、特許文献１では記述のない走査順に関して、点対称中心に対して対称に走査している。この場合も走査領域の上側と下側でそれぞれ計測オフセットが発生するが、それらは最終的に相殺することができる。これを詳しく見るために、走査領域内の計測オフセットの分布の例を図９（ａ）に示した。走査領域内に、点対称中心71に関して対称に４つの計測領域Ａ、Ｂ、ＣおよびＤを定義すると、本走査方式を適用することで、領域Ａ内と領域Ｃ内では点対称中心に対して対称な走査方式となっている。また同様に、領域Ｂ内と領域Ｄ内では点対称中心に対して対称な走査方式となっている。それぞれの領域内で第一のパターンと第二のパターンの相対位置を計測する際に生じる計測オフセット91について調べると、図９（ａ）に示したように対称な計測領域では対称な計測オフセットとなる。よって、計測領域Ａ〜Ｄにて計測した相対位置の相加平均にて求めた相対位置においては、計測オフセットはキャンセルされ、計測オフセットのない高精度な相対位置計測結果が得られる。この走査方法により、電子線の走査方向や走査順序に起因して発生する計測オフセットを低減することができた。この場合においては、0.5nm以下にすることができた。

図１０は、本実施例に係る電子線走査方法決定から重ね合わせ計測までのフローチャートである。まず、ウエハ上に形成された計測パターンあるいは実パターンから重ね合わせ計測用パターンおよび電子線走査領域を決定する(1001)。この際に、電子線走査方向と走査順を対称にするとともに、計測用パターンも対称性を有することで計測精度を向上できる。電子線走査領域内全体で計測パターンが対称でなくても、複数の計測領域内で対称性を有することで実効的に計測精度を向上可能である。次に、計測用パターンの対称性を考慮して走査領域内の点対称中心を決定し、同時に走査領域内に図９（ａ）に示したような複数の計測領域を決定する(1002)。なお、走査領域内の複数の計測領域で第一のパターンと第二のパターン間の相対位置をそれぞれ求めてもよいが、複数の計測領域内全体で第一のパターン重心位置を求め、また同様に複数の計測領域内全体で第二のパターン重心位置を求め、それらより第一のパターンと第二のパターン間の相対位置を求めてもよい。続いて、電子線の走査方向および走査順序を、前記点対称中心に関して対称になるように決定する(1003)。その後、その他計測レシピ作成に必要なパラメータを通常のＣＤ−ＳＥＭを用いたレシピ作成と同様に決定する(1004)。次に、レシピを実行しＣＤ−ＳＥＭ画像を取得する(1005)。取得した画像から前記複数の計測領域内にて第一および第二のパターン位置を計測する(1006)。それらの結果を用いて、複数の計測領域内で第一のパターンと第二のパターン間の相対位置を決定し、それを用いて重ね合わせずれ量を算出する(1007)。続いて、それら複数の計測領域内での重ね合わせずれ計測結果を用いて、最終的な重ね合わせずれ量を算出する(1008)。この時、走査方式の対称性から計測誤差となる計測オフセットを相殺できるので、計測精度を向上できる。最後に、この計測結果および複数の計測領域内での重ね合わせずれ計測結果から算出した計測オフセット量を装置のディスプレイ上に表示し(1009)、さらに、これらがあらかじめ規定された許容値を越えた場合には、ディスプレイ上に許容値外であるメッセージを表示し(1010、1011)、計測を終了する(1012)。

対称中心や複数の計測領域、さらに走査方向や走査順序などを決定し入力するための設定入力箇所を、本計測装置のレシピ設定画面ＧＵＩ上に作成することでレシピ作成の操作性を向上できる。この例を図１１に示す。対称中心指定(1102)、点対称や線対称の選択(1103)、電子線スキャン方向の指定(1104)、電子線スキャン順序の指定(1105)、また計測オフセットを算出する領域の指定(1106)などのメニューが準備されている。さらに計測オフセット値を出力したり、計測オフセット値の走査領域内分布を表示したりすることで、より容易に本方式の効果を確認できる。

第二の実施例を示す。第一の実施例ではＸ、Ｙ方向同時計測の例を示したが、本発明は１方向計測の場合にも適用可能である。１方向計測の場合は、対称性として点対称の代わりに線対称としてもよい。例えば、図５（ａ）〜（ｄ）に示したような計測パターンを用い、図８に示したような電子線の走査方法により計測精度を向上することができる。図８の走査方法は、特許文献２に記載されたように重ね合わせずれ計測方向と直交方向に走査しているが、特許文献２では記載のない走査順序について、対称軸に関して対称に走査することで、Ｘ方向の計測オフセットを低減できる。計測オフセットの走査領域内の分布の例を図９（ｂ）に示す。複数の計測領域ＡおよびＢを定義し、線対称の対称軸81に関して、ＡおよびＢの計測領域内では走査方向および順序が対称になっている。この結果、図９（ｂ）で示したように計測領域ＡおよびＢでは対称な計測オフセットが生じ、走査領域全体で重ね合わせずれ量を求める際には計測オフセットは相殺されて計測結果には影響しない。この結果、重ね合わせ計測精度を向上することができる。

実施例１および実施例２では、走査領域内の１フレーム内で走査方向および走査順序に対称性を持たせたが、通常は複数フレームを走査しその結果を重ね合わせてＣＤ−ＳＥＭ画像を形成するため、複数フレームでの走査も考慮して走査方向および順序に対称性を持たせてもよい。その例を図７（ｃ）に示す。ｍフレーム目では右方向走査で上から順に走査しており、ｍフレーム内では点対称中心71に関して走査方向や順序は対称になっていない。しかし、次のｍ＋１フレーム目の画像を図７（ｃ）に示したように左方向走査かつ下から順に走査することで、ｍフレームとｍ＋１フレームを併せた画像では、走査方向および走査順序が対称となる。このようにすることで、実施例１と同等の効果を得ることも可能である。

実施例３におけるフローチャートを図１２に示す。図１０では走査領域内での走査方向および走査順序を決めればよかったが、本実施例ではフレームごとの走査方向および走査順序を決めるフローになっている。

図１０のフローチャートによれば、計測パターンおよび走査領域を決定した後、走査領域内の対称軸あるいは点対称中心、および複数の計測領域を決定し、最後に走査方向および走査順序を決定する必要がある。ウエハ上のパターンを観察しながら、マニュアルでレシピを作成することも可能だが、設計データ等のパターンレイアウト情報を用いることでウエハ上パターンを観察することなく、これらのパラメータを決定することができる。設計データを用いてパターンの対称性を確認したり、また自動で抽出したりすることが可能となる。パターンの対称性から対称中心や対称軸を抽出し、それを用いて自動で走査方向や走査順序を決定可能である。

図３中に示した計測位置情報315やパターン設計情報316は通常ＣＤ−ＳＥＭとは別の装置に含まれている。例えば、パターン設計情報は回路パターン設計レイアウトツール等に含まれている。簡易的な設計レイアウト閲覧や編集機能とＣＤ−ＳＥＭでの計測に必要なパラメータを指定できる機能を有するプログラムをＣＤ−ＳＥＭと接続することで、ＣＤ−ＳＥＭの計測レシピ作成に必要な情報を参照することが可能となる。このプログラムに、設計データを用いた対称中心の自動抽出機能や走査方向や走査順序を自動で決定する機能を組み込み、ＣＤ−ＳＥＭと接続させた計測システムとすることで、これらの自動化が可能となる。

以上、本発明を実施例１では図４のダブルパターニングの２回目リソグラフィ後での重ね合わせずれ計測を用いて説明したが、リソグラフィ後に限らずエッチング後でも適用可能である。また、ダブルパターニングによる同層内での重ね合わせずれ計測に限らず、例えばロジックデバイスのアクティブ層、ゲート層間およびコンタクト層の３つの異なる層間の重ね合わせずれ計測にも用いることができる。同様にメモリーデバイスでも異なる層間の重ね合わせずれ計測に適用できる。また、第二のパターンがレジストパターンのように表面に露出していてもよいが、エッチングしさらに膜付した後に表面に露出してない場合の計測にも適用可能である。その場合には、第二のパターンの重心位置計測は、形状コントラストではなく、第一のパターンと同様に帯電による電位コントラストを用いる必要がある。

なお、本発明の説明では、第一のパターンの位置計測には電位コントラストを反映した二次電子を用いる例を示したが、例えば反射電子を用いて第一のパターンの位置を検出する場合にも有効である。高エネルギーの反射電子を検出する場合には、比較的基板表面の電位コントラストの影響は受けにくいが、高エネルギーの反射電子のみを選択して検出すると、信号量が減少してしまい信号のＳ／Ｎが悪くなってしまう。Ｓ／Ｎを改善するために、低エネルギーの反射電子をある割合で含めて検出する必要があり、この時、表面の電位コントラストの影響を受けるようになり、帯電の非対称性に起因した計測オフセットが発生してしまう。よって、反射電子を用いて下層パターンを検出する場合にも本計測方式は有効である。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

最後に、本発明は走査電子顕微鏡について述べたが、他の汎用的なＳＥＭをだけでなく、様々な荷電粒子線装置に応用可能である。また、走査する電子線も例えばイオンビームのように、他の極性を持つ荷電粒子線として適用可能である。

１１…第一のパターン、１２…第二のパターン、１３…電子線の走査方向、１４…電子線の走査順序、３０１…電子銃、３０２…コンデンサーレンズ、３０３…偏向器、３０４…対物レンズ、３０５…ウエハ、３０６…ウエハステージ、３０７…二次電子、３０８…検出器、３０９…制御部、３１０…画像処理部、３１１…解析・演算部、３１２…計測レシピＧＵＩ、３１３…記録装置、３１４…出力・でっすプレイ、３１５…計測位置情報、３１６…パターン設計情報、４１…レジストパターン、４２…Si含有反射防止膜(SiARC)、４３…Spin on Carbon(SOC)、４４…SiN膜、４５…SiO膜、４６…Si基板、７１…点対称中心、８１…対称軸、９１…計測オフセット、９２…計測領域A、９３…計測領域B、９４…計測領域C、９５…計測領域D

Claims (12)

1. 走査領域内において予め定められた任意の軸または点に基づき、走査方向または走査順序の条件を決定する条件設定部と、
   第一のパターンと第一のパターンよりも後の工程で形成された第二のパターンとを有する基板に対し、前記条件設定部にて定められた前記走査方向または走査順序の条件に基づき、荷電粒子線を走査したことにより得られた画像のうち、前記走査領域内において対称性のある領域同士を加算する画像処理部と、
   前記加算結果に基づき、前記基板上の前記第一のパターンと第一のパターンよりも後の工程で形成された前記第二のパターンとのオーバーレイを演算する演算部と、を有する計測システム。
2. 請求項１において、
   前記第一のパターンと前記第二のパターン間のXおよびY方向の相対位置を前記加算結果から計測することを特徴とする計測システム。
3. 請求項１において、
   前記第一のパターンと第二のパターン間のXおよびY方向の相対位置を前記加算結果から計測し、荷電粒子線の走査領域内で定義された複数のパターン位置計測領域に関して、それら計測領域間では荷電粒子線の走査方向および順序が点対称となるように電子線を走査させることを特徴とする計測システム。
4. 請求項１において、
   前記走査条件の作成に関する操作画面を表示する表示部を有し、
   前記表示部には、前記荷電粒子線の走査方向および順序に関する対称軸あるいは点対称中心を表示することを特徴とする計測システム。
5. 請求項１において、
   前記計測装置は計測結果を表示する出力部を有し、
   前記出力部には、前記荷電粒子線の走査領域内で定義された複数のパターン位置計測領域において、それぞれの領域ごとの計測結果を表示することを特徴とする計測システム。
6. 請求項１において、
   前記条件設定部は、前記軸または点の設定を、前記第一のパターンおよび第二のパターンのパターンレイアウト情報に基づいて決定することを特徴とする計測システム。
7. 走査領域内において予め定められた任意の軸または点に基づき、走査方向または走査順序の条件を決定する条件設定ステップと、
   第一のパターンと第一のパターンよりも後の工程で形成された第二のパターンとを有する基板に対し、前記条件設定部にて定められた前記走査方向または走査順序の条件に基づき、荷電粒子線を走査したことにより得られた画像のうち、前記走査領域内において対称性のある領域同士を加算する画像処理ステップと、
   前記加算結果に基づき、前記基板上の前記第一のパターンと第一のパターンよりも後の工程で形成された前記第二のパターンとのオーバーレイを演算する演算ステップと、を有する計測方法。
8. 請求項７において、
   前記演算ステップは、前記第一のパターンと前記第二のパターン間のXおよびY方向の相対位置を前記加算結果から計測することを特徴とする計測方法。
9. 請求項７において、
   前記条件設定ステップは、前記第一のパターンと前記第二のパターン間のXおよびY方向の相対位置を前記加算結果から計測し、荷電粒子線の走査領域内で定義された複数のパターン位置計測領域に関して、前記複数のパターン位置計測領域の間で荷電粒子線の走査方向および順序が点対称となるように電子線を走査させるよう設定するステップであることを特徴とする計測方法。
10. 請求項７において、
    前記走査条件の作成に関する操作画面を表示する表示ステップを有し、
    前記表示ステップでは、前記荷電粒子線の走査方向および順序に関する対称軸あるいは点対称中心を表示することを特徴とする計測方法。
11. 請求項７において、
    前記オーバーレイの演算結果を表示する出力ステップを有し、
    前記出力ステップでは、前記荷電粒子線の走査領域内で定義された複数のパターン位置計測領域において、それぞれの領域ごとの計測結果を表示することを特徴とする計測方法。
12. 請求項７において、
    前記条件設定ステップは、前記軸または点の設定を、前記第一のパターンおよび第二のパターンのパターンレイアウト情報に基づいて決定することを特徴とする計測方法。

Images