CN113724178B - 单侧刻蚀偏差测量方法及设备 - Google Patents

单侧刻蚀偏差测量方法及设备 Download PDF

Info

Publication number
CN113724178B
CN113724178B CN202010395638.5A CN202010395638A CN113724178B CN 113724178 B CN113724178 B CN 113724178B CN 202010395638 A CN202010395638 A CN 202010395638A CN 113724178 B CN113724178 B CN 113724178B
Authority
CN
China
Prior art keywords
pattern
detection
design
detection pattern
design pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010395638.5A
Other languages
English (en)
Other versions
CN113724178A (zh
Inventor
孟阳
王兴荣
王良
王伟斌
刘庆炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010395638.5A priority Critical patent/CN113724178B/zh
Publication of CN113724178A publication Critical patent/CN113724178A/zh
Application granted granted Critical
Publication of CN113724178B publication Critical patent/CN113724178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/60—Analysis of geometric attributes
    • G06T7/62—Analysis of geometric attributes of area, perimeter, diameter or volume
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

本发明提供了一种单侧刻蚀偏差测量方法及设备，所述单侧刻蚀偏差测量方法包括基于同一坐标系的第一设计图案和第二设计图案，以及分别与所述第一设计图案和所述第二设计图案相对应的第一检测图案和第二检测图案；将所述第一检测图案定位于所述第一设计图案，将所述第二检测图案定位于所述第二设计图案；将所述第一检测图案和所述第二检测图案设置于同一坐标系。

Description

单侧刻蚀偏差测量方法及设备
技术领域
本发明涉及半导体领域，更详细地说，本发明涉及一种单侧刻蚀偏差测量方法及设备。
背景技术
近年来，随着半导体芯片制造技术的显著进步，最小特征尺寸现已可以降至10nm以下，图案密度和复杂性也比以往任何时候都大为提高。因此，在开发新的技术节点时，半导体芯片代工厂必须应对更为复杂的状况，并且其中大多数情况对于本领域技术人员已知的知识和经验来说都是全新的挑战。
刻蚀偏差是影响技术节点的可行性和良率的最重要的因素之一。这是因为不良的刻蚀偏差表将导致大量的弱点并缩小相应的工艺窗口。
创建刻蚀偏差表的传统方法是测量ADI(After Development Inspection，显影后检测)检测图案及与其对应的AEI(After Etching Inspection，刻蚀后检测)检测图案之间的CD(Critical Dimension，关键尺寸)差异。
然而，上述传统方法主要有三大缺点：(1)只能测量对称图案，从而不能反映实际设计的情况；(2)对于每个SEM图像，只能测量一个位置；(3)由于拍摄SEM图像非常耗时，因此数据数量受限。
发明内容
有鉴于现有技术中不足，本发明提供了一种单侧刻蚀测量方法，包括基于同一坐标系的第一设计图案和第二设计图案，以及分别与所述第一设计图案和所述第二设计图案相对应的第一检测图案和第二检测图案；
将所述第一检测图案定位于所述第一设计图案，将所述第二检测图案定位于所述第二设计图案；
将所述第一检测图案和所述第二检测图案设置于同一坐标系。
进一步地，所述第一检测图案与所述第一设计图案的定位关系满足：所述第一检测图案与所述第一设计图案的交叠面积最大；所述第二检测图案与所述第二设计图案的定位关系满足：所述第二检测图案与所述第二设计图案的交叠面积最大。
进一步地，根据所述第一检测图案和所述第二检测图案的相对位置关系，确定所述第一检测图案相对于所述第二检测图案的变化。
进一步地，所述第一设计图案和所述第二设计图案是同一层次的设计版图，所述第一检测图案和所述第二检测图案分别为与所述第一设计图案和所述第二设计图案相对应的制造过程中的在线检测图像。
进一步地，所述第一设计图案为ADI设计图案，所述第二设计图案为AEI设计图案，所述第一检测图案为ADI在线检测图像，所述第二检测图案为AEI在线检测图像。
进一步地，通过所述第一检测图案和所述第二检测图案的相对位置关系，确定刻蚀偏差。
进一步地，根据预设规则确定所述第一检测图案和所述第二检测图案中的无效区域。
进一步地，在计算所述第一检测图案与所述第一设计图案交叠面积时，不考虑所述无效区域；在计算所述第二检测图案与所述第二设计图案交叠面积时，不考虑所述无效区域。
进一步地，所述第一检测图案和所述第二检测图案包括不规则图形。
本发明还提供了一种单侧刻蚀测量设备，其包括
处理器；以及
被安排成存储计算机可执行指令的存储器，所述可执行指令在被执行时使所述处理器执行上述单侧刻蚀测量方法的操作。
本发明的单侧刻蚀偏差测量方法及装置相比于现有技术，具有以下技术效果：
1、可以针对单测边缘或各分段进行测量，从而对用于测量的图案的形状、布局等要求基本没有限制，不论检测图案是对称的还是非对称的，简单的还是复杂的，均可使用本发明的方法或设备进行测量。
2、可以测量SEM图像中显示的所有边缘或分段，从而提供更多的检测数据。
3、可以测量由复杂的“分割规则”创建的所有类型的分段，从而可以通过更多样的特征对刻蚀偏差表进行分类。
4、刻蚀偏差的测量，并不限于专用的检测图案，SEM图像内的所有图形都可以作为测量对象。
附图说明
图1是用于现有刻蚀偏差测量的几种检测图案的示意图；
图2是一种设计图案及其进行分段的示意图；
图3是本发明的一个实施例中ADIsemSEM图像与与其相对应的ADIgds设计图案相交叠的示意图，也可用于示意AEIsemSEM图像与与其相对应的AEItarget设计图案相交叠的情况；
图4是一种设计图案的示意图；
图5是本发明的一个实施例中某图形的单侧刻蚀偏差测量的示意图；
图6是本发明的一种示例性系统的功能模块。
具体实施方式
以下，一边参照附图一边大致说明本发明的优选实施方式。另外，本发明的实施方式并不限定于下述实施方式，能够采用在本发明的技术构思范围内的各种各样的实施方式。
在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。附图为原理图或者概念图，各部分厚度与宽度之间的关系，以及各部分之间的比例关系等等，与其实际值并非完全一致。
目前，创建刻蚀偏差表的传统方法是测量检测图案的ADI和AEI的SEM图像之间的CD差异。图1示出了三种不同长度(L)、间距(S)和CD(C)的检测图案。对于刻蚀偏差来说，应当测量单测边缘，然而现有对于CD的测量是直接测CD的宽度，从而CD单侧的变化只能通过其两侧边缘的变化来反映。对于刻蚀工艺来说，图案的形状、间距等因素都可能会影响刻蚀偏差，正因为如此，检测图案必须被设置为对称且间距相等，并且在实际测量时，通常会选择测量位于中间位置的线条，如图1中填充显示的线条。然后，再将ADI和AEI的CD差值除以2，即作为单侧边缘的刻蚀偏差。通过对不同检测图案的测量形成如下表1示出了一个基于长度、间距和CD的刻蚀偏差表的示例。
表1刻蚀偏差表
长度 间距 CD 刻蚀偏差
L1 C1 S1 B1
L2 C2 S2 B2
L3 C3 S3 B3
… … … …
Ln Cn Sn Bn
如表1的刻蚀偏差表即可应用于实际的芯片设计中，根据AEI设计版图结合刻蚀偏差表来获得ADI设计版图，可表示为ADI＝AEI+Etch bias，其中ADI表示ADI设计版图、AEI表示AEI设计版图、Etch bias表示刻蚀偏差表中相应的刻蚀偏差。
图2示出了一种设计图案，容易发现其相比于图1中所示的检测图案要复杂得多。对于将现有的刻蚀偏差表应用到图2所示的芯片图案时，首先需要根据已确定的规则对图案中的图形边缘进行分段，如图2中虚线和黑色实心点所示对图形进行分割，以使各分段均能在刻蚀偏差表中找到与其相对应的长度、间距和CD，从而即可确定该分段所适用的刻蚀偏差值。在如图2所示的设计图案中，大多数分段都位于非对称环境中，并且它们也不是如图1的检测图案中的线条那样是完全孤立的。因此严格来说，刻蚀偏差表并不能完全反映芯片加工中对于芯片图案的实际刻蚀偏差，对于实际的芯片设计来说具有一定的局限性。
本实施例中，对于刻蚀偏差的计算所使用的符号和公式有如下定义：
Etch bias＝ADIgds-AEIgds≈ADIsem-AEIsem+offset (1)
式中：
Etch bias：边缘或分段的刻蚀偏差(某一侧位置的刻蚀偏差)，广义上也可以理解为针对当前图层的刻蚀偏差；
ADIsem：可理解为基于在线ADI SEM测量的边缘或分段的位置(用于测得该侧的Etch bias的位置)，广义上也可理解为ADI的SEM图像；
AEIsem：可理解为基于在线AEI SEM测量的边缘或分段的位置(用于测得该侧的Etch bias的位置)，广义上也可理解为AEI的SEM图像；
ADIgds：基于ADI设计目标的边缘或分段的位置(与ADIsem相对应的位置)，广义上也可理解为ADI的设计图案；
AEIgds：基于AEI设计目标的边缘或分段的位置(与AEIsem相对应的位置)，广义上也可理解为AEI的设计图案；
offset：主要包括以下两部分，因图层而异，也可能为0：
(1)TEM偏移：由沿刻蚀深度方向的不均匀刻蚀引起；
(2)Si偏移：由后续工艺引起。
从而，
ΔADI＝ADIgds-ADIsem (2)
ΔAEI＝AEIgds–AEIsem+offset (3)
为与ΔADI的设置相对应，根据AEIgds建立新的设计图案AEItarget；
AEItarget＝AEIgds+offset (4)
ΔAEI＝AEItarget–AEIsem (5)
从而理想情况下，
ΔADI＝ΔAEI＝0 (6)
以上公式(1)至(6)所涉及的Etch bias、ADI和AEI均对应于同一版图层次，以下描述中的Etch bias、ADI和AEI也都对应于同一版图层次。
本实施例的单侧刻蚀偏差测量方法包括以下步骤：
步骤1：确定ADIsemSEM图像与与其相对应的ADIgds设计图案的相对位置关系，从而将ADIsemSEM图像定位于ADIgds设计图案。
具体地，是通过将ADIsemSEM图像与ADIgds设计图案进行交叠(overlap)，并且使两者的交叠面积达到最大化。从数据处理上来说，即是将两者的图形区进行“与”操作，调整两者的相对位置，确定“与”操作所能获得的最大图形区，也就是相当于两者的交叠面积达到最大化，通过两者此时的相对位置来将ADIsemSEM图像定位于ADIgds设计图案，或者说将ADIsemSEM图像定位于ADIgds设计图案所在的坐标系。
如图3所示，左侧为ADIsemSEM图像，中间为与左侧ADIsemSEM图像相对应的ADIgds设计图案，右侧为将左侧ADIsemSEM图像与中间ADIgds设计图案进行交叠后的示意图，目标是使两者的交叠面积最大化，以尽可能地趋近于公式(6)的理想情况。
步骤2：确定AEIsemSEM图像与与其相对应的AEItarget设计图案的相对位置关系，从而将AEIsemSEM图像定位于AEItarget设计图案。具体地，是通过将AEIsemSEM图像与AEItarget设计图案进行交叠，并且使两者的交叠面积达到最大化。从数据处理上来说，即是将两者的图形区进行“与”操作，调整两者的相对位置，确定“与”操作所能获得的最大图形区，也就是相当于两者的交叠面积达到最大化，通过两者此时的相对位置来将AEIsemSEM图像定位于AEItarget设计图案，或者说将ADIsemSEM图像定位于ADIgds设计图案所在的坐标系。
图3也可以作为AEIsemSEM图像与AEItarget设计图案交叠的图例，即左侧为AEIsemSEM图像，中间为与左侧AEIsemSEM图像相对应的AEItarget设计图案，右侧为将左侧AEIsemSEM图像与中间AEItarget设计图案进行交叠后的示意图。
同时需要说明的是，交叠过程不是仅使SEM图像和设计图案中的一个的线条或多边形的交叠率最大化，而且使SEM图像和设计图案中所用于检测的所有图形的交叠率得以最大化。
图3仅示出了包括两个图形的情况，在将交叠面积最大化的过程中，交叠面积最大时的定位位置的选择可能不止一处，如将图3右侧的图示中的SEM图像或设计图案沿水平向左或右移动一小段距离，仍然能保持交叠面积的最大化。但在实际应用中，可采用本实施例的方法来检测的SEM图像往往是类似图4所示有诸多不同方向、间距分布的图形，或者是相比图4，数量更多、结构更复杂的图形或布局，当以所有这些SEM图像和设计图案来作为交叠最大化的对象时，SEM图像和设计图案间的定位会相当精确，并且即使某一图形或线条有一些瑕疵或ΔADI和ΔAEI不理想的情况，这些问题可以被其他图形所补偿，交叠定位仍能保持其精确度。
步骤3：消除缺陷并再次进行SEM图像和设计图案的交叠。
本步骤可以选择性使用，应用的情况主要在于，有时可能会在SEM图像中看到一些缺陷，例如收缩、桥接、CD差异较大等情况，这时对于步骤1和2中的交叠最大化的操作可能会产生噪声。因此，需要消除这些缺陷(对于ADI和AEI都是如此)，然后再次优化交叠(重复步骤1和2)。可以通过CD测量来定位缺陷，标记所有发现的缺陷，用于交叠最大化的判断。在另一些实施例中，步骤3被置于步骤1和2之前，即先消除缺陷再执行步骤1和2。
从数据处理上来说，缺陷的消除在于将标定缺陷的区域从SEM图像的图形区域中剔除，被剔除区域被认为是非图形区域，而不会用于交叠最大化的判定，从而可以避免缺陷所引起的噪声，并且小范围的图形剔除，不足以影响整个SEM图像和设计图案交叠定位的精确度。
步骤4：确定ADIsemSEM图像和AEIsemSEM图像的位置关系。
由于ADIgds设计图案和AEItarget设计图案是处于相同坐标系中的，并且根据步骤1和2可以获得ADIsemSEM图像与ADIgds设计图案的位置关系以及AEIsemSEM图像与AEItarget设计图案的位置关系，因此可以将ADIsemSEM图像和AEIsemSEM图像设置于同一坐标系中，从而确定了ADIsemSEM图像和AEIsemSEM图像的相对位置关系。
如前所述，传统方法无法测量单侧边缘的刻蚀偏差，其原因就在于，对于一组ADI和AEI SEM图像在同一位置的拍摄，无法做到在前后两次拍摄中精确锁定SEM图像的拍摄位置，SEM设备机械上的运动误差远大于所期望的精度要求。因此，传统方法只能进行如图1所示的CD测量，并通过两侧边缘的刻蚀变化计算出单侧边缘的刻蚀偏差。
本实施例的方法通过设计图案将ADI和AEI的SEM图像精确地定位于同一坐标系中。因此，可以通过坐标获得SEM图像中所有图形的精确位置，从而可以对所有图形任一单侧边缘测量ADI和AEI间的变化。
步骤5：根据实际需要制定相应规则将图形进行分段，并测量相应分段的刻蚀偏差。
基于步骤4所获得的在同一坐标系内的ADI和AEI SEM图像，可以根据按照实际需要建立的相应规则对刻蚀偏差进行分类，例如表1的刻蚀偏差表中根据长度、间距、CD进行分类；也可以采取更细致的规则，例如根据长度、间距、CD、密度、强度、强度的一阶导数进行分类，对于分类规则可以有诸多选择。无论采用什么规则，在本步骤中均可以有效实现，因为任一图形、任一位置的单侧刻蚀偏差均能被测得。因此，本实施例的方法可适用于多种类的标准建立，这对于形成全面完善的刻蚀偏置数据系统是极为重要的。
图5示出了一个SEM图像中某一图形的刻蚀偏差测量的示例，左侧图案表示AEI的SEM图像。如前所述，可以根据所设定的规则将芯图案分割或分解为多个分段，分别进行测量。图5中选择了芯片图案中的某一图形，于右侧示意性地显示了该图形于不同单侧边缘测量到的刻蚀偏差bias1和bias2。由于ADI和AEI的SEM图像已被精确地定位于同一坐标系，因此测得的刻蚀偏差真实地反映了加工的实际情况。对于同一图形来说，其对应两侧的刻蚀偏差可以分别被准确地测量，如图5中所示，测得的bias1和bias2是有所不同的。
步骤6：对测得的刻蚀偏差进行统计分析，并建立实际使用的刻蚀偏差表。
不同于现有测量方式中对于每个SEM图像仅可测量一个位置，本实施例中的ADI和AEI SEM图像已被定位于同一坐标系中，如前所述，可以通过任意类型的规则对图像中的图形进行分段，并且可以测量到所有分段的相应数据，因此相比于现有方式，可以获得比之前更多的测量数据。这为统计分析提供了必要且足够的数据来源，基于统计分析可以获得更适合的刻蚀偏差数据。在一些实施例中，对于每个刻蚀偏差的分类，由于有大量的可用数据，因此可以在统计时去除具有高偏差的数据，然后将平均值用作该分类的最终刻蚀偏压。
实际的刻蚀偏差如公式(1)所示，其与在ADI和AEI SEM图像上测得的刻蚀偏差及offset相关，并据此建立实际使用的刻蚀偏置表。对于offset的选择非本发明的技术方案中的改进点，可以根据现有的规则将其引入。
针对上述实施例还提供了一种计算机设备，所述计算机设备包括：
一个或多个处理器；
存储器，用于存储一个或多个计算机程序；
当所述一个或多个计算机程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如前任一项所述的方法。
图6示出了可被用于实施上述实施例的方法的示例性系统。
如图6所示，在一些实施例中，系统1000能够作为各所述实施例中的任意一个用户终端设备。在一些实施例中，系统1000可包括具有指令的一个或多个计算机可读介质(例如，系统存储器或NVM/存储设备1020)以及与该一个或多个计算机可读介质耦合并被配置为执行指令以实现模块从而执行本申请中所述的动作的一个或多个处理器(例如，(一个或多个)处理器1005)。
对于一个实施例，系统控制模块1010可包括任意适当的接口控制器，以向(一个或多个)处理器1005中的至少一个和/或与系统控制模块1010通信的任意适当的设备或组件提供任意适当的接口。
系统控制模块1010可包括存储器控制器模块1030，以向系统存储器1015提供接口。存储器控制器模块1030可以是硬件模块、软件模块和/或固件模块。
系统存储器1015可被用于例如为系统1000加载和存储数据和/或指令。对于一个实施例，系统存储器1015可包括任意适当的易失性存储器，例如，适当的DRAM。在一些实施例中，系统存储器1015可包括双倍数据速率类型四同步动态随机存取存储器(DDR4SDRAM)。
对于一个实施例，系统控制模块1010可包括一个或多个输入/输出(I/O)控制器，以向NVM/存储设备1020及(一个或多个)通信接口1025提供接口。
例如，NVM/存储设备1020可被用于存储数据和/或指令。NVM/存储设备1020可包括任意适当的非易失性存储器(例如，闪存)和/或可包括任意适当的(一个或多个)非易失性存储设备(例如，一个或多个硬盘驱动器(Hard Disk,HDD)、一个或多个光盘(CD)驱动器和/或一个或多个数字通用光盘(DVD)驱动器)。
NVM/存储设备1020可包括在物理上作为系统1000被安装在其上的设备的一部分的存储资源，或者其可被该设备访问而不必作为该设备的一部分。例如，NVM/存储设备1020可通过网络经由(一个或多个)通信接口1025进行访问。
(一个或多个)通信接口1025可为系统1000提供接口以通过一个或多个网络和/或与任意其他适当的设备通信。系统1000可根据一个或多个无线网络标准和/或协议中的任意标准和/或协议来与无线网络的一个或多个组件进行无线通信。
对于一个实施例，(一个或多个)处理器1005中的至少一个可与系统控制模块1010的一个或多个控制器(例如，存储器控制器模块1030)的逻辑封装在一起。对于一个实施例，(一个或多个)处理器1005中的至少一个可与系统控制模块1010的一个或多个控制器的逻辑封装在一起以形成系统级封装(SiP)。对于一个实施例，(一个或多个)处理器1005中的至少一个可与系统控制模块1010的一个或多个控制器的逻辑集成在同一模具上。对于一个实施例，(一个或多个)处理器1005中的至少一个可与系统控制模块1010的一个或多个控制器的逻辑集成在同一模具上以形成片上系统(SoC)。
在各个实施例中，系统1000可以但不限于是：服务器、工作站、台式计算设备或移动计算设备(例如，膝上型计算设备、手持计算设备、平板电脑、上网本等)。在各个实施例中，系统1000可具有更多或更少的组件和/或不同的架构。例如，在一些实施例中，系统1000包括一个或多个摄像机、键盘、液晶显示器(LCD)屏幕(包括触屏显示器)、非易失性存储器端口、多个天线、图形芯片、专用集成电路(ASIC)和扬声器。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (7)

1.一种单侧刻蚀测量方法，其特征在于，包括基于同一坐标系的第一设计图案和第二设计图案，以及分别与所述第一设计图案和所述第二设计图案相对应的第一检测图案和第二检测图案；
将所述第一检测图案定位于所述第一设计图案，将所述第二检测图案定位于所述第二设计图案；
将所述第一检测图案和所述第二检测图案设置于同一坐标系，根据所述第一检测图案和所述第二检测图案的相对位置关系，确定所述第一检测图案相对于所述第二检测图案的变化；
其中所述第一设计图案和所述第二设计图案是同一层次的设计版图，所述第一检测图案和所述第二检测图案分别为与所述第一设计图案和所述第二设计图案相对应的制造过程中的在线检测图像；所述第一设计图案为ADI设计图案，所述第二设计图案为AEI设计图案，所述第一检测图案为ADI在线检测图像，所述第二检测图案为AEI在线检测图像。
2.如权利要求1所述的单侧刻蚀测量方法，其特征在于，所述第一检测图案与所述第一设计图案的定位关系满足：所述第一检测图案与所述第一设计图案的交叠面积最大；所述第二检测图案与所述第二设计图案的定位关系满足：所述第二检测图案与所述第二设计图案的交叠面积最大。
3.如权利要求1所述的单侧刻蚀测量方法，其特征在于，通过所述第一检测图案和所述第二检测图案的相对位置关系，确定刻蚀偏差。
4.如权利要求2所述的单侧刻蚀测量方法，其特征在于，根据预设规则确定所述第一检测图案和所述第二检测图案中的无效区域。
5.如权利要求4所述的单侧刻蚀测量方法，其特征在于，在计算所述第一检测图案与所述第一设计图案交叠面积时，不考虑所述无效区域；在计算所述第二检测图案与所述第二设计图案交叠面积时，不考虑所述无效区域。
6.如权利要求1所述的单侧刻蚀测量方法，其特征在于，所述第一检测图案和所述第二检测图案包括不规则图形。
7.一种单侧刻蚀测量设备，其特征在于，包括
处理器；以及
被安排成存储计算机可执行指令的存储器，所述可执行指令在被执行时使所述处理器执行根据权利要求1-6中任一项所述方法的操作。
CN202010395638.5A 2020-05-12 2020-05-12 单侧刻蚀偏差测量方法及设备 Active CN113724178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010395638.5A CN113724178B (zh) 2020-05-12 2020-05-12 单侧刻蚀偏差测量方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010395638.5A CN113724178B (zh) 2020-05-12 2020-05-12 单侧刻蚀偏差测量方法及设备

Publications (2)

Publication Number Publication Date
CN113724178A CN113724178A (zh) 2021-11-30
CN113724178B true CN113724178B (zh) 2024-03-15

Family

ID=78671097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010395638.5A Active CN113724178B (zh) 2020-05-12 2020-05-12 单侧刻蚀偏差测量方法及设备

Country Status (1)

Country Link
CN (1) CN113724178B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8612902B1 (en) * 2012-09-27 2013-12-17 International Business Machines Corporation Retargeting multiple patterned integrated circuit device designs
JP2014187195A (ja) * 2013-03-22 2014-10-02 Toshiba Corp パターンの重ね合わせずれ計測方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5986817B2 (ja) * 2012-06-15 2016-09-06 株式会社日立ハイテクノロジーズ オーバーレイ誤差測定装置、及びコンピュータープログラム
JP6378927B2 (ja) * 2014-04-25 2018-08-22 株式会社日立ハイテクノロジーズ 計測システムおよび計測方法
KR20160007192A (ko) * 2014-07-11 2016-01-20 삼성전자주식회사 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8612902B1 (en) * 2012-09-27 2013-12-17 International Business Machines Corporation Retargeting multiple patterned integrated circuit device designs
JP2014187195A (ja) * 2013-03-22 2014-10-02 Toshiba Corp パターンの重ね合わせずれ計測方法

Also Published As

Publication number Publication date
CN113724178A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
US8148682B2 (en) Method and apparatus for pattern position and overlay measurement
JP6038053B2 (ja) パターン評価方法およびパターン評価装置
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
US20140267681A1 (en) Machine vision system calibration using inaccurate calibration targets
TW510966B (en) Straight line defect detection
CN102109771A (zh) 一种半导体器件的检测方法
JP2011197120A (ja) パターン評価方法及びパターン評価装置
TWI807442B (zh) 程序控制之晶粒內度量衡方法及系統
CN104701212B (zh) 检测刻蚀负载效应的方法
JP2010034138A (ja) パターン検査装置、パターン検査方法およびプログラム
US20200104455A1 (en) Pattern density analysis method
CN113724178B (zh) 单侧刻蚀偏差测量方法及设备
CN111128829B (zh) 对准方法及校准方法
WO2022267835A1 (zh) Opc检测方法、计算机设备及计算机可读存储介质
KR102454206B1 (ko) 웨이퍼 정렬 마크 및 웨이퍼 정렬 마크의 오차 측정 방법
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
US20160334456A1 (en) Method of generating a curve to determine an optimal operation of a wafer
JP2006100619A (ja) 半導体装置の製造方法および半導体装置
CN107479334B (zh) 一种线宽量测和问题评估的方法
CN104752251B (zh) 采用cdsem测试图形的方法
CN117406563A (zh) 套刻对准标记的位置偏移量检测方法及半导体的加工方法
US10459334B2 (en) Facilitation of orthotopic patterns during substrate fabrication
TWI834969B (zh) 製造光罩的系統及方法以及遮罩設計校正系統
US20220254009A1 (en) Process condition estimating apparatus, method, and program
TWI816738B (zh) 晶圓測量系統及使用該系統製造半導體裝置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant