JP2015205345A - 面実装部品のはんだ付け方法および面実装部品 - Google Patents
面実装部品のはんだ付け方法および面実装部品 Download PDFInfo
- Publication number
- JP2015205345A JP2015205345A JP2015085702A JP2015085702A JP2015205345A JP 2015205345 A JP2015205345 A JP 2015205345A JP 2015085702 A JP2015085702 A JP 2015085702A JP 2015085702 A JP2015085702 A JP 2015085702A JP 2015205345 A JP2015205345 A JP 2015205345A
- Authority
- JP
- Japan
- Prior art keywords
- mass
- solder material
- plating layer
- die
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005476 soldering Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 19
- 239000000463 material Substances 0.000 claims abstract description 274
- 229910000679 solder Inorganic materials 0.000 claims abstract description 272
- 229910017847 Sb—Cu Inorganic materials 0.000 claims abstract description 14
- 238000007747 plating Methods 0.000 claims description 55
- 238000005304 joining Methods 0.000 claims description 13
- 229910016334 Bi—In Inorganic materials 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052742 iron Inorganic materials 0.000 claims description 9
- 229910052797 bismuth Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 229910020830 Sn-Bi Inorganic materials 0.000 claims description 3
- 229910018728 Sn—Bi Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 26
- 238000002844 melting Methods 0.000 abstract description 25
- 230000008018 melting Effects 0.000 abstract description 24
- 239000010410 layer Substances 0.000 description 39
- 239000000203 mixture Substances 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910020220 Pb—Sn Inorganic materials 0.000 description 2
- 229910020888 Sn-Cu Inorganic materials 0.000 description 2
- 229910019204 Sn—Cu Inorganic materials 0.000 description 2
- 238000000113 differential scanning calorimetry Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010828 elution Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83444—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
しかしながら、これらをダイボンド用はんだ材料として用いて熱膨張係数が大きく異なる部材を接合した場合でも、はんだ接合部にかかる歪みが過大となり、熱サイクル性能に顕著な改善効果が見られないという問題があった。
また、請求項2に記載したこの発明にかかる面実装部品のはんだ付け方法は、Niメッキ層が形成された電極面を有する回路素子が、Niメッキ層が形成されたリードフレームのダイパット電極面に、Sbが10〜11量%(11質量%は除く)、Cuの含有量が0.01質量%以下(0質量%は除く)、残部がSnである(Sn−Sb−Cu)系はんだ材料を用いて、はんだ付けされた面実装部品を、回路基板の基板端子部に塗布されたAgが2.8〜3.3質量%、Cuが0.5〜1.0質量%、Biが2〜5質量%、Inが3〜5質量%、残部がSnである(Sn−Ag−Cu−Bi−In)系はんだ材料を実装用はんだ材料として用いてはんだ付けする
ことを特徴とする。
また、請求項7に記載したこの発明に係る面実装部品は、回路素子が載置されるダイパット電極部と回路基板に接合されるリード部からなり、上記ダイパット電極部にはNiメッキ層が形成されたリードフレームと、上記ダイパット電極部に対して、Sbが10〜11質量%(11質量%は除く)、Cuの含有量が0.01質量%以下(0質量%は除く)、残部がSnである(Sn−Sb−Cu)系はんだ材料を介して接合される、Niメッキ層をその接合面とする回路素子と、上記リード部が、Agが2.8〜3.3質量%、Cuが0.5〜1.0質量%、Biが2〜5質量%、Inが3〜5質量%、残部がSnである(Sn−Ag−Cu−Bi−In)系はんだ材料を介して、基板端子部を構成するランド部に接合される回路基板とからなることを特徴とする。
以下に示す実施例では、回路素子としてウエハから切り出された半導体素子(ICチップ)を面実装する場合について説明する。したがって回路基板としてはプリント基板が使用されている。
(表2)では、ダイボンド用はんだ材料30として(Sn−10Sb)系のはんだ材料を使用し、実装用はんだ材料70として(Sn−Ag−Cu−Bi)系のはんだ材料を使用した場合である。
(表3)の例は、ダイボンド用はんだ材料30として(Sn−10Sb)系のはんだ材料を使用し、実装用はんだ材料70としてInを添加した(Sn−Ag−Cu−Bi−In)系のはんだ材料を使用した場合である。
(1)実装用はんだ材料70としては、(表4)以下に示す組成比となされた(Sn−Ag−Cu−Bi)系のはんだ材料若しくはこれにInを添加した(表5)以下に示す組成比となされた(Sn−Ag−Cu−Bi−In)系のはんだ材料が好適である。
(2)ダイボンド用はんだ材料30としては、(Sn−10Sb)系のはんだ材料であって、0.1質量%以下の不純物に含まれるCuの含有量が0.01質量%以下に抑えたはんだ材料が好適である。特にCuの含有量が0.005質量%以下、好ましくは0.001質量%以下であることが好ましい。
(3)なお、上述した(Sn−Sb)系はんだ材料をダイボンド用はんだ材料30として使用するとき、これにPを添加することもできる。上述した(Sn−Sb)系はんだ材料にさらに、Pを微量に添加すると、濡れ性と共にボイドの改善に繋がる。
(4)上述した(3)の(Sn−Sb)系はんだ材料に、さらに(Ni,Fe,Co)の一種以上の成分を添加することもできる。Pの代わりに(Ni,Fe,Co)の一種以上の成分を添加してもよい。
14,24・・・Niメッキ層
16,26・・・Auメッキ層
20・・・リードフレーム
22・・・ダイパット電極部(アイランド部)
34・・・リード部
34a・・・内部端子部
34b・・・外部端子部
30・・・ダイボンド用はんだ材料
38・・・放熱板
40・・・電極ワイヤ
50・・・面実装部品
60・・・プリント基板
62・・・基板端子部(ランド)
70・・・実装用はんだ材料
Claims (10)
- Niメッキ層が形成された電極面を有する回路素子が、Niメッキ層が形成されたリードフレームのダイパット電極面に、Sbが10〜11質量%(11質量%は除く)、Cuの含有量が0.01質量%以下(0質量%は除く)、残部がSnである(Sn−Sb−Cu)系はんだ材料を用いて、はんだ付けされた面実装部品を、回路基板の基板端子部に塗布されたAgが3〜3.5質量%、Cuが0.5〜1.0質量%、Biが3〜7質量%、残部がSnである(Sn−Ag−Cu−Bi)系はんだ材料を実装用はんだ材料として用いてはんだ付けする
ことを特徴とする面実装部品のはんだ付け方法。 - Niメッキ層が形成された電極面を有する回路素子が、Niメッキ層が形成されたリードフレームのダイパット電極面に、Sbが10〜11量%(11質量%は除く)、Cuの含有量が0.01質量%以下(0質量%は除く)、残部がSnである(Sn−Sb−Cu)系はんだ材料を用いて、はんだ付けされた面実装部品を、回路基板の基板端子部に塗布されたAgが2.8〜3.3質量%、Cuが0.5〜1.0質量%、Biが2〜5質量%、Inが3〜5質量%、残部がSnである(Sn−Ag−Cu−Bi−In)系はんだ材料を実装用はんだ材料として用いてはんだ付けする
ことを特徴とする面実装部品のはんだ付け方法。 - 上記(Sn−Sb−Cu)系はんだ材料は、Sbが10〜11量%(11質量%は除く)、Cuの含有量が0.01質量%以下(0質量%は除く)、P又はおよび1種以上のNi、Co、Feからなる機械的強度改善成分が添加され、残部がSnであることを特徴とする請求項1または2に記載の面実装部品のはんだ付け方法。
- 添加される上記Pは0.0001〜0.01質量%であり、上記Ni、Co、Feは0.01〜0.1質量%である
ことを特徴とする請求項3に記載の面実装部品のはんだ付け方法。 - 上記面実装部品に使用されるリードフレームのリード部は、Snメッキ層又はSn−Biメッキ層で被覆されてなる
ことを特徴とする請求項1または2に記載の面実装部品のはんだ付け方法。 - 回路素子が載置されるダイパット電極部と回路基板に接合されるリード部からなり、上記ダイパット電極部にはNiメッキ層が形成されたリードフレームと、
上記ダイパット電極部に対して、Sbが10〜11質量%(11質量%は除く)、Cuの含有量が0.01質量%以下(0質量%は除く)、残部がSnである(Sn−Sb−Cu)系はんだ材料を介して接合される、Niメッキ層をその接合面とする回路素子と、
上記リード部が、Agが3〜3.5質量%、Cuが0.5〜1.0質量%、Biが3〜7質量%、残部がSnである(Sn−Ag−Cu−Bi)系はんだ材料を介して、基板端子部を構成するランド部に接合される回路基板とからなる
ことを特徴とする面実装部品。 - 回路素子が載置されるダイパット電極部と回路基板に接合されるリード部からなり、上記ダイパット電極部にはNiメッキ層が形成されたリードフレームと、
上記ダイパット電極部に対して、Sbが10〜11質量%(11質量%は除く)、Cuの含有量が0.01質量%以下(0質量%は除く)、残部がSnである(Sn−Sb−Cu)系はんだ材料を介して接合される、Niメッキ層をその接合面とする回路素子と、
上記リード部が、Agが2.8〜3.3質量%、Cuが0.5〜1.0質量%、Biが2〜5質量%、Inが3〜5質量%、残部がSnである(Sn−Ag−Cu−Bi−In)系はんだ材料を介して、基板端子部を構成するランド部に接合される回路基板とからなる
ことを特徴とする面実装部品。 - 上記(Sn−Sb−Cu)系はんだ材料は、Sbが10〜11質量%(11質量%は除く)、Cuの含有量が0.01質量%以下(0質量%は除く)、P又はおよび1種以上のNi、Co、Feからなる機械的強度改善成分が添加された
ことを特徴とする請求項6または7に記載の面実装部品。 - 添加される上記Pは0.0001〜0.01質量%であり、上記Ni、Co、Feは0.01〜0.1質量%である
ことを特徴とする請求項8に記載の面実装部品。 - 上記面実装部品に使用されるリードフレームのリード部は、Snメッキ層又はSn−Biメッキ層で被覆されてなる
ことを特徴とする請求項6または7に記載の面実装部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015085702A JP6083451B2 (ja) | 2015-04-20 | 2015-04-20 | 面実装部品のはんだ付け方法および面実装部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015085702A JP6083451B2 (ja) | 2015-04-20 | 2015-04-20 | 面実装部品のはんだ付け方法および面実装部品 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013272222A Division JP5941036B2 (ja) | 2013-12-27 | 2013-12-27 | 面実装部品のはんだ付け方法および面実装部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015205345A true JP2015205345A (ja) | 2015-11-19 |
JP6083451B2 JP6083451B2 (ja) | 2017-02-22 |
Family
ID=54602644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015085702A Active JP6083451B2 (ja) | 2015-04-20 | 2015-04-20 | 面実装部品のはんだ付け方法および面実装部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6083451B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2625200C1 (ru) * | 2016-07-12 | 2017-07-12 | Юлия Алексеевна Щепочкина | Оловянистый баббит /варианты/ |
WO2019235001A1 (ja) * | 2018-06-04 | 2019-12-12 | 株式会社タムラ製作所 | 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置 |
JP2021037545A (ja) * | 2020-11-13 | 2021-03-11 | 株式会社タムラ製作所 | 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035978A (ja) * | 1999-07-22 | 2001-02-09 | Hitachi Ltd | 鉛フリーはんだ接続構造体 |
JP2001284792A (ja) * | 2000-03-30 | 2001-10-12 | Tanaka Electronics Ind Co Ltd | 半田材料及びそれを用いた半導体装置の製造方法 |
JP2002368293A (ja) * | 2001-06-05 | 2002-12-20 | Aisin Seiki Co Ltd | 熱電モジュール、熱電モジュールの製造方法、熱電装置、ファイバ投光装置 |
JP2004034134A (ja) * | 2002-07-08 | 2004-02-05 | Hitachi Ltd | 線はんだおよび電子機器の製造方法 |
JP2005118800A (ja) * | 2003-10-15 | 2005-05-12 | Senju Metal Ind Co Ltd | ランプ用高温鉛フリーはんだ |
JP2009070863A (ja) * | 2007-09-11 | 2009-04-02 | Hitachi Ltd | 半導体パワーモジュール |
-
2015
- 2015-04-20 JP JP2015085702A patent/JP6083451B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035978A (ja) * | 1999-07-22 | 2001-02-09 | Hitachi Ltd | 鉛フリーはんだ接続構造体 |
JP2001284792A (ja) * | 2000-03-30 | 2001-10-12 | Tanaka Electronics Ind Co Ltd | 半田材料及びそれを用いた半導体装置の製造方法 |
JP2002368293A (ja) * | 2001-06-05 | 2002-12-20 | Aisin Seiki Co Ltd | 熱電モジュール、熱電モジュールの製造方法、熱電装置、ファイバ投光装置 |
JP2004034134A (ja) * | 2002-07-08 | 2004-02-05 | Hitachi Ltd | 線はんだおよび電子機器の製造方法 |
JP2005118800A (ja) * | 2003-10-15 | 2005-05-12 | Senju Metal Ind Co Ltd | ランプ用高温鉛フリーはんだ |
JP2009070863A (ja) * | 2007-09-11 | 2009-04-02 | Hitachi Ltd | 半導体パワーモジュール |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2625200C1 (ru) * | 2016-07-12 | 2017-07-12 | Юлия Алексеевна Щепочкина | Оловянистый баббит /варианты/ |
WO2019235001A1 (ja) * | 2018-06-04 | 2019-12-12 | 株式会社タムラ製作所 | 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置 |
JP2021037545A (ja) * | 2020-11-13 | 2021-03-11 | 株式会社タムラ製作所 | 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置 |
JP7066806B2 (ja) | 2020-11-13 | 2022-05-13 | 株式会社タムラ製作所 | 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6083451B2 (ja) | 2017-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011081213A1 (ja) | 面実装部品のはんだ付け方法および面実装部品 | |
KR100999331B1 (ko) | 납프리 땜납 합금 | |
JP6145164B2 (ja) | 鉛フリーはんだ、鉛フリーはんだボール、この鉛フリーはんだを使用したはんだ継手およびこのはんだ継手を有する半導体回路 | |
KR101738841B1 (ko) | Bi-Sn계 고온 땜납 합금으로 이루어진 고온 땜납 이음 | |
WO2019171978A1 (ja) | はんだ合金、はんだペースト、はんだボール、やに入りはんだおよびはんだ継手 | |
JP2009060101A (ja) | 電子機器 | |
JP5614507B2 (ja) | Sn−Cu系鉛フリーはんだ合金 | |
JP2006035310A (ja) | 無鉛はんだ合金 | |
JP2003230980A (ja) | 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 | |
JP6083451B2 (ja) | 面実装部品のはんだ付け方法および面実装部品 | |
WO2008056676A1 (fr) | Pâte à braser sans plomb, carte de circuit électronique utilisant cette pâte à braser sans plomb, et procédé de fabrication de carte de circuit électronique | |
JP2018001179A (ja) | 鉛フリーはんだ合金、電子回路基板及び電子制御装置 | |
JP5941036B2 (ja) | 面実装部品のはんだ付け方法および面実装部品 | |
JP6036905B2 (ja) | 面実装部品のはんだ付け方法および面実装部品 | |
JP2008221330A (ja) | はんだ合金 | |
JP4639607B2 (ja) | 鉛フリー半田材料およびPbフリー半田材料の製造方法 | |
JP2019195849A (ja) | 鉛フリーはんだ合金、電子回路基板及び電子制御装置 | |
JP2003094193A (ja) | 鉛フリー半田ペースト | |
JP4168735B2 (ja) | はんだペーストと電子回路 | |
JP2011519180A (ja) | 電子部品用金属フレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160829 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6083451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |