JP2015198219A5 - - Google Patents

Download PDF

Info

Publication number
JP2015198219A5
JP2015198219A5 JP2014076974A JP2014076974A JP2015198219A5 JP 2015198219 A5 JP2015198219 A5 JP 2015198219A5 JP 2014076974 A JP2014076974 A JP 2014076974A JP 2014076974 A JP2014076974 A JP 2014076974A JP 2015198219 A5 JP2015198219 A5 JP 2015198219A5
Authority
JP
Japan
Prior art keywords
region
photoresist
element formation
formation region
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014076974A
Other languages
English (en)
Other versions
JP2015198219A (ja
JP6262060B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2014076974A priority Critical patent/JP6262060B2/ja
Priority claimed from JP2014076974A external-priority patent/JP6262060B2/ja
Priority to US14/674,838 priority patent/US20150287746A1/en
Publication of JP2015198219A publication Critical patent/JP2015198219A/ja
Publication of JP2015198219A5 publication Critical patent/JP2015198219A5/ja
Application granted granted Critical
Publication of JP6262060B2 publication Critical patent/JP6262060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

図39および図40に示すように、所定の写真製版処理を施すことにより、SOI領域CSLRにおける、素子形成領域CSSを覆うフォトレジストCPR3が形成される。なお、フォトレジストCPR3は、pチャネル型のバルク用トランジスタ(図示せず)が形成される領域も覆っている。
ここで、SOI領域SLRでは、SOI領域SLRのうち、素子形成領域SSRとその近傍の領域を覆うフォトレジストPR8が形成される。このため、ダミー素子形成領域SDSRのうち、ダミーゲート電極SDGEによって覆われていない、ダミー素子形成領域SDSRの外周に沿って位置する部分(領域A)には、エクステンション注入の不純物が注入されることになるが、後述するように、この領域Aは、側壁絶縁膜によって覆われることになるため、エピタキシャル層の異常成長を阻止することができる。なお、フォトレジストPRは、この他に、pチャネル型のバルク用トランジスタ(図示せず)が形成される領域も覆うように形成されている。
次に、図74に示すように、所定の写真製版処理を施すことにより、SOI領域SLRにおける素子形成領域SSRを露出し、バルク領域BURを含む他の領域を覆うフォトレジストPR9が形成される。次に、フォトレジストPR9を注入マスクとして、n型の不純物を注入することにより、素子形成領域SSRに、エクステンション領域SETが形成される。その後、フォトレジストPRが除去される。
JP2014076974A 2014-04-03 2014-04-03 半導体装置の製造方法 Active JP6262060B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014076974A JP6262060B2 (ja) 2014-04-03 2014-04-03 半導体装置の製造方法
US14/674,838 US20150287746A1 (en) 2014-04-03 2015-03-31 Method of manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014076974A JP6262060B2 (ja) 2014-04-03 2014-04-03 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2015198219A JP2015198219A (ja) 2015-11-09
JP2015198219A5 true JP2015198219A5 (ja) 2016-11-17
JP6262060B2 JP6262060B2 (ja) 2018-01-17

Family

ID=54210443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014076974A Active JP6262060B2 (ja) 2014-04-03 2014-04-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20150287746A1 (ja)
JP (1) JP6262060B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10806688B2 (en) 2014-10-03 2020-10-20 The Procter And Gamble Company Method of achieving improved volume and combability using an anti-dandruff personal care composition comprising a pre-emulsified formulation
MX2017006148A (es) 2014-11-10 2017-07-27 Procter & Gamble Composiciones para el cuidado personal con dos fases beneficas.
US10966916B2 (en) 2014-11-10 2021-04-06 The Procter And Gamble Company Personal care compositions
US9993404B2 (en) 2015-01-15 2018-06-12 The Procter & Gamble Company Translucent hair conditioning composition
EP3405168A1 (en) 2016-01-20 2018-11-28 The Procter and Gamble Company Hair conditioning composition comprising monoalkyl glyceryl ether
JP6594261B2 (ja) * 2016-05-24 2019-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US20170365675A1 (en) * 2016-06-16 2017-12-21 United Microelectronics Corp. Dummy pattern arrangement and method of arranging dummy patterns
US10153265B1 (en) * 2017-08-21 2018-12-11 United Microelectronics Corp. Dummy cell arrangement and method of arranging dummy cells
EP3697375B1 (en) 2017-10-20 2021-12-01 The Procter & Gamble Company Aerosol foam skin cleanser
CN111225652A (zh) 2017-10-20 2020-06-02 宝洁公司 气溶胶泡沫洁肤剂
US11069714B1 (en) 2019-12-31 2021-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Boundary scheme for semiconductor integrated circuit and method for forming an integrated circuit
JP2022050253A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 半導体記憶装置
KR20220149828A (ko) * 2021-04-30 2022-11-09 삼성전자주식회사 반도체 소자

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007325A (ja) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 電界効果型トランジスタ
JP4756746B2 (ja) * 2000-04-19 2011-08-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004165527A (ja) * 2002-11-15 2004-06-10 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP2004356316A (ja) * 2003-05-28 2004-12-16 Toshiba Corp 半導体装置及びその製造方法
JP4651920B2 (ja) * 2003-07-15 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
US20090072312A1 (en) * 2007-09-14 2009-03-19 Leland Chang Metal High-K (MHK) Dual Gate Stress Engineering Using Hybrid Orientation (HOT) CMOS
JP5222520B2 (ja) * 2007-10-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5661445B2 (ja) * 2010-12-14 2015-01-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
JP5837387B2 (ja) * 2011-10-11 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置および半導体集積回路装置の製造方法
JP5956809B2 (ja) * 2012-04-09 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8927364B2 (en) * 2012-04-10 2015-01-06 International Business Machines Corporation Structure and method of high-performance extremely thin silicon on insulator complementary metal—oxide—semiconductor transistors with dual stress buried insulators
JP6178118B2 (ja) * 2013-05-31 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2015198219A5 (ja)
JP2015053478A5 (ja)
JP2014158018A5 (ja)
JP2014179625A5 (ja)
JP2014212305A5 (ja) 半導体装置の作製方法
TW201612972A (en) Dry etching apparatus and method of manufacturing Fin-FET devices
JP2016195262A5 (ja)
EP4224531A3 (en) Isolation well doping with solid-state diffusion sources for finfet architectures
JP2015156515A5 (ja) 半導体装置の作製方法
MY188387A (en) Non-planar semiconductor device having omega-fin with doped sub-fin region and method to fabricate same
JP2013153140A5 (ja) 半導体装置の作製方法
JP2017034246A5 (ja) 半導体装置の作製方法
JP2012522362A5 (ja)
JP2011238909A5 (ja)
SG10201903242QA (en) Methods for singulating semiconductor wafer
GB2510768A (en) Nanowire field effect transistor device
GB2549685A (en) Dual fin integration for electron and hole mobility enhancement
JP2014202838A5 (ja)
JP2018533851A5 (ja)
MY184311A (en) Etching processes for solar cell fabrication
JP2017220494A5 (ja)
GB2550740A (en) Strain release in PFET regions
JP2015038797A5 (ja) 半導体装置
JP2016066793A5 (ja)
TW201614736A (en) Manufacturing method of semiconductor device and semiconductor device