JP2015192058A - Forming method of multilayer wiring structure, and wiring board - Google Patents

Forming method of multilayer wiring structure, and wiring board Download PDF

Info

Publication number
JP2015192058A
JP2015192058A JP2014068723A JP2014068723A JP2015192058A JP 2015192058 A JP2015192058 A JP 2015192058A JP 2014068723 A JP2014068723 A JP 2014068723A JP 2014068723 A JP2014068723 A JP 2014068723A JP 2015192058 A JP2015192058 A JP 2015192058A
Authority
JP
Japan
Prior art keywords
wiring
bank
metal ink
forming
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014068723A
Other languages
Japanese (ja)
Other versions
JP6248749B2 (en
Inventor
正則 秋江
Masanori Akie
正則 秋江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014068723A priority Critical patent/JP6248749B2/en
Publication of JP2015192058A publication Critical patent/JP2015192058A/en
Application granted granted Critical
Publication of JP6248749B2 publication Critical patent/JP6248749B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a forming method of a multilayer wiring structure that uses a metal ink to form the multilayer wiring structure with high stability of a wiring shape and high reliability of an electrical connection between a via and wiring.SOLUTION: First, first wiring 12 is formed on a substrate 11. Next, an insulation layer 13 including a contact hole is formed on the substrate 11 and the first wiring 12. A via 14 is then formed by filling the contact hole with the metal ink. The metal ink is deposited on the insulation layer 13 thereafter, second wiring 15a and a bank 15b that surrounds the via 14 separately from the via 14 and is connected with the second wiring 15a, are formed. The metal ink is deposited on the via 14 and a via protective film 16 separated from the bank 15b is formed. The metal ink is then deposited inside of the bank 15b, and a cover film 17 is formed that communicates the via protective film 16 and the bank 15b.

Description

本発明は、金属インクにより配線及びビアを形成する多層配線構造の形成方法及び配線基板に関する。   The present invention relates to a method for forming a multilayer wiring structure in which wirings and vias are formed using metal ink, and a wiring board.

電子部品を実装する配線基板には、多層配線構造をもつものが多い。近年、インクジェットプリンターを用いた多層配線構造の形成方法が開発されている。   Many wiring boards on which electronic components are mounted have a multilayer wiring structure. In recent years, a method for forming a multilayer wiring structure using an ink jet printer has been developed.

インクジェットプリンターを用いた多層配線構造の一般的な形成方法では、以下の工程を順番に実施する。   In a general method for forming a multilayer wiring structure using an ink jet printer, the following steps are performed in order.

まず、インクジェットプリンターを用いて、微細な金属粒子を含むインク（以下、「金属インク」という）により、基板上に所望の配線パターンを印刷する。その後、熱処理を実施して金属インクを焼成する。これにより、インク中の金属粒子同士が結合して、導電性が良好な配線（第１層目の配線）が得られる。   First, using an ink jet printer, a desired wiring pattern is printed on a substrate with ink containing fine metal particles (hereinafter referred to as “metal ink”). Thereafter, heat treatment is performed to fire the metal ink. As a result, the metal particles in the ink are bonded to each other, and a wiring (first layer wiring) having good conductivity is obtained.

次に、インクジェットプリンターを用いて、配線及び基板の上に、絶縁材料を含むインク（以下、「絶縁インク」という）を印刷する。このとき、コンタクトホールとなる部分には絶縁インクが付着しないようにする。絶縁インクを印刷した後、熱処理を実施して絶縁インクを焼成する。これにより、所定の位置にコンタクトホールを有する絶縁層が得られる。   Next, an ink containing an insulating material (hereinafter referred to as “insulating ink”) is printed on the wiring and the substrate using an inkjet printer. At this time, the insulating ink is prevented from adhering to the portion to be the contact hole. After the insulating ink is printed, the insulating ink is baked by performing a heat treatment. Thereby, an insulating layer having a contact hole at a predetermined position is obtained.

次に、インクジェットプリンターを用いてコンタクトホール内に金属インクを充填した後、熱処理を実施して金属インクを焼成する。これにより、コンタクトホール内に充填されたインク中の金属粒子同士が結合して、ビアが形成される。   Next, after filling the contact hole with metal ink using an ink jet printer, heat treatment is performed to fire the metal ink. As a result, the metal particles in the ink filled in the contact hole are combined to form a via.

次いで、インクジェットプリンターを用いて、金属インクにより、絶縁層及びビアの上に所望の配線パターンを印刷する。その後、熱処理を施して、金属インクを焼成する。これにより、第２層目の配線が得られる。   Next, a desired wiring pattern is printed on the insulating layer and the via by metal ink using an inkjet printer. Thereafter, heat treatment is performed to fire the metal ink. Thereby, the wiring of the second layer is obtained.

このように、金属インクの印刷と焼成、及び絶縁インクの印刷と焼成を繰り返し行うことで、多層配線構造が得られる。   In this way, a multilayer wiring structure can be obtained by repeatedly performing printing and firing of metal ink and printing and firing of insulating ink.

特開２００８−２９４２４４号公報JP 2008-294244 A 特開２００６−３２５３５号公報JP 2006-32535 A

配線形状の安定性、及びビアと配線との間の電気的接続の信頼性が高い多層配線構造を金属インクを用いて形成する多層配線構造の形成方法を提供することを目的とする。   It is an object of the present invention to provide a method for forming a multilayer wiring structure that uses a metal ink to form a multilayer wiring structure having high wiring shape stability and high reliability of electrical connection between a via and a wiring.

開示の技術の一観点によれば、基板の上に第１の配線を形成する工程と、前記基板及び前記第１の配線の上に、コンタクトホールを有する絶縁層を形成する工程と、前記コンタクトホール内に金属インクを充填してビアを形成する工程と、前記絶縁層の上に金属インクを付着させて、第２の配線と、前記ビアから離隔して前記ビアを取り囲み、前記第２の配線と接続した土手を形成する工程と、前記ビアの上に金属インクを付着させて、前記土手から離隔したビア保護膜を形成する工程と、前記土手の内側に金属インクを付着させて、前記ビア保護膜と前記土手とを連絡するカバー膜を形成する工程とを有する多層配線構造の形成方法が提供される。   According to one aspect of the disclosed technology, a step of forming a first wiring on a substrate, a step of forming an insulating layer having a contact hole on the substrate and the first wiring, and the contact Filling the hole with metal ink to form a via; depositing metal ink on the insulating layer; surrounding the via away from the second wiring and the via; Forming a bank connected to the wiring, attaching a metal ink on the via, forming a via protective film separated from the bank, attaching a metal ink to the inside of the bank, and There is provided a method for forming a multilayer wiring structure including a step of forming a cover film connecting the via protection film and the bank.

上記一観点に係る多層配線構造の形成方法によれば、配線形状の安定性、及びビアと配線との間の電気的接続の信頼性が高い多層配線構造が得られる。   According to the method for forming a multilayer wiring structure according to the above aspect, a multilayer wiring structure having high wiring shape stability and high reliability of electrical connection between the via and the wiring can be obtained.

図１は、実施形態に係る多層配線構造の形成方法を示すフローチャートである。FIG. 1 is a flowchart illustrating a method for forming a multilayer wiring structure according to an embodiment. 図２は、実施形態に係る多層配線構造の形成方法を示す図（その１）である。FIG. 2 is a diagram (part 1) illustrating the method for forming the multilayer wiring structure according to the embodiment. 図３は、実施形態に係る多層配線構造の形成方法を示す図（その２）である。FIG. 3 is a diagram (part 2) illustrating the method for forming the multilayer wiring structure according to the embodiment. 図４は、実施形態に係る多層配線構造の形成方法を示す図（その３）である。FIG. 4 is a diagram (part 3) illustrating the method for forming the multilayer wiring structure according to the embodiment. 図５は、実施形態に係る多層配線構造の形成方法を示す図（その４）である。FIG. 5 is a diagram (part 4) illustrating the method for forming the multilayer wiring structure according to the embodiment. 図６は、実施形態に係る多層配線構造の形成方法を示す図（その５）である。FIG. 6 is a diagram (No. 5) illustrating the method for forming the multilayer wiring structure according to the embodiment. 図７は、実施形態に係る多層配線構造の形成方法を示す図（その６）である。FIG. 7 is a view (No. 6) illustrating the method for forming the multilayer wiring structure according to the embodiment. 図８は、実施形態の方法により形成した多層配線構造を備えた配線基板の一例を示す模式的斜視図である。FIG. 8 is a schematic perspective view showing an example of a wiring board having a multilayer wiring structure formed by the method of the embodiment.

前述したインクジェットプリンターを用いた多層配線構造の一般的な形成方法には、以下に示す問題点がある。   The general method for forming a multilayer wiring structure using the above-described ink jet printer has the following problems.

すなわち、金属インクにより形成したビアは、金属粒子間に微細な隙間を有する。このため、次に配線パターンを印刷したときに、ビアの近傍に付着した金属インクが毛細管現象によりビア内に吸収されてしまい、それが原因となってビアと配線との間に接続不良が発生することがある。   That is, the via formed by the metal ink has a fine gap between the metal particles. For this reason, the next time the wiring pattern is printed, the metal ink adhering to the vicinity of the via is absorbed into the via by capillary action, which causes a connection failure between the via and the wiring. There are things to do.

このような不具合を回避するために、配線パターンを印刷するときの金属インクの塗布量を多くすることが考えられる。しかし、ビアの大きさや焼成時の条件等によりビアのインク吸収量が変化してしまうため、配線パターンを印刷するときの金属インクの塗布量を多くすると、配線の幅や厚さのばらつきが大きくなって、配線の形状安定性が低下する。   In order to avoid such a problem, it is conceivable to increase the amount of metal ink applied when printing the wiring pattern. However, since the amount of ink absorbed in the via changes depending on the size of the via and the firing conditions, increasing the amount of metal ink applied when printing the wiring pattern results in large variations in the width and thickness of the wiring. As a result, the shape stability of the wiring is lowered.

また、金属インクの濡れ広がりを防止するために、金属インクにより所定のエリアを取り囲むパターン（以下、「土手」という）を形成し、金属インクを焼成した後に土手の内側全面に再度金属インクを印刷する方法が提案されている。この方法を利用して、配線とビアとの接続部を形成することが考えられる。すなわち、絶縁層上に、配線と、配線に接続し、ビアの周囲を取り囲む土手を形成する。その後、土手の内側に金属インクを印刷して、配線とビアとを電気的に接続する。   In addition, in order to prevent the metal ink from spreading out, a pattern (hereinafter referred to as “bank”) surrounding a predetermined area is formed with the metal ink, and after the metal ink is baked, the metal ink is printed again on the entire inner surface of the bank. A method has been proposed. It is conceivable to form a connection portion between a wiring and a via using this method. That is, on the insulating layer, a wiring and a bank connected to the wiring and surrounding the via are formed. Thereafter, metal ink is printed on the inner side of the bank to electrically connect the wiring and the via.

しかし、上述の方法を実際に行うと、土手の内側に塗布したインクの外縁部では金属粒子の密度が高くなり、中央部では金属粒子の密度が低くなるコーヒーステイン現象が発生し、ビアと配線との間の接続抵抗が高くなってしまう。   However, when the above method is actually performed, the density of the metal particles increases at the outer edge of the ink applied to the inner side of the bank, and the coffee stain phenomenon occurs in which the density of the metal particles decreases at the center. The connection resistance between the two becomes high.

以下の実施形態では、金属インクにより配線及びビアを形成する多層配線構造の形成方法において、配線の形状安定性、及びビアと配線との間の電気的接続の信頼性が高い多層配線構造の形成方法について説明する。   In the following embodiments, in a method for forming a multilayer wiring structure in which wiring and vias are formed using metal ink, formation of the multilayer wiring structure having high wiring shape stability and high reliability of electrical connection between the via and the wiring. A method will be described.

（実施形態）
図１は、実施形態に係る多層配線構造の形成方法を示すフローチャートである。また、図２〜図７は同じくその多層配線構造の形成方法を示す断面図及び平面図である。なお、図２〜図７の各図において、（ａ）はビア形成領域の近傍における平面を模式的に示しており、（ｂ）はビア形成領域の近傍における断面を模式的に示している。 (Embodiment)
FIG. 1 is a flowchart illustrating a method for forming a multilayer wiring structure according to an embodiment. 2 to 7 are a cross-sectional view and a plan view showing a method for forming the multilayer wiring structure. 2 to 7, (a) schematically shows a plane in the vicinity of the via formation region, and (b) schematically shows a cross section in the vicinity of the via formation region.

まず、ステップＳ１１において、インクジェットプリンターを使用して、図２（ａ），（ｂ）に示すように、絶縁性の基板１１上に金属インクを所定のパターンで付着させる。その後、熱処理を実施して金属インクを焼成し、第１層目の配線１２を形成する。   First, in step S11, using an ink jet printer, as shown in FIGS. 2A and 2B, metal ink is adhered on the insulating substrate 11 in a predetermined pattern. Thereafter, heat treatment is performed to fire the metal ink, and the first-layer wiring 12 is formed.

金属インクには、金（Ａｕ）、銀（Ａｇ）又は銅（Ｃｕ）等の金属ナノ粒子と、金属ナノ粒子の二次凝集を防止するための分散剤と、有機溶媒とが含まれている。本実施形態では、金属インクとして、銀ナノ粒子を含むものを使用する。また、金属インクを焼成する工程では、例えば１５０℃程度の温度で３０分間程度の熱処理を行う。   The metal ink contains metal nanoparticles such as gold (Au), silver (Ag), or copper (Cu), a dispersant for preventing secondary aggregation of the metal nanoparticles, and an organic solvent. . In the present embodiment, a metal ink containing silver nanoparticles is used. In the step of firing the metal ink, for example, heat treatment is performed at a temperature of about 150 ° C. for about 30 minutes.

次に、ステップＳ１２において、インクジェットプリンターを使用して基板１１及び配線１２の上に絶縁インクを付着させ、その後絶縁インクを焼成する工程を実施して、図３（ａ），（ｂ）に示すように、絶縁層１３を形成する。このとき、ビアとなる部分に絶縁インクが付着しないようにすることで、コンタクトホール１３ａを形成する。   Next, in step S12, an insulating ink is attached onto the substrate 11 and the wiring 12 using an ink jet printer, and then the insulating ink is baked, as shown in FIGS. 3A and 3B. Thus, the insulating layer 13 is formed. At this time, the contact hole 13a is formed by preventing the insulating ink from adhering to the portion to be the via.

絶縁インクとして、例えばポリイミド前駆体と溶媒とを含むインクを使用することができる。絶縁インクを焼成する工程では、絶縁インクの種類に応じた温度及び時間で熱処理を行う。   As the insulating ink, for example, an ink containing a polyimide precursor and a solvent can be used. In the step of baking the insulating ink, heat treatment is performed at a temperature and time corresponding to the type of the insulating ink.

次に、ステップＳ１３において、インクジェットプリンターを使用して、コンタクトホール１３ａ内に金属インクを充填する。その後、ステップＳ１４において、コンタクトホール１３ａ内に充填した金属インクを焼成して、図４（ａ），（ｂ）に示すように、ビア１４を形成する。金属インクを焼成する工程では、絶縁インクの種類に応じた温度及び時間で熱処理を行う。例えば、１５０℃の温度で３０分間の熱処理（金属インクの焼成）を実施する。   Next, in step S13, metal ink is filled into the contact hole 13a using an ink jet printer. Thereafter, in step S14, the metal ink filled in the contact hole 13a is baked to form the via 14 as shown in FIGS. 4 (a) and 4 (b). In the step of firing the metal ink, heat treatment is performed at a temperature and time corresponding to the type of insulating ink. For example, heat treatment (baking of metal ink) is performed at a temperature of 150 ° C. for 30 minutes.

次に、ステップＳ１５において、インクジェットプリンターを使用して絶縁層１３の上に金属インクを付着させ、その後金属インクを乾燥させて、図５（ａ），（ｂ）に示すように、配線１５ａと土手１５ｂとを形成する。配線１５ａは所望のパターンで形成する。また、土手１５ｂは、配線１５ａと接続し、且つビア１５を取り囲むように形成する。但し、土手１５ｂは、ビア１４に接触しないようにすることが重要である。   Next, in step S15, a metal ink is deposited on the insulating layer 13 using an ink jet printer, and then the metal ink is dried, and as shown in FIGS. 5A and 5B, the wiring 15a and A bank 15b is formed. The wiring 15a is formed in a desired pattern. The bank 15 b is formed so as to connect to the wiring 15 a and surround the via 15. However, it is important that the bank 15 b does not contact the via 14.

次に、ステップＳ１６において、インクジェットプリンターを使用してビア１４及びその近傍の絶縁層１３の上に金属インクを付着させ、その後金属インクを乾燥させて、図６（ａ），（ｂ）に示すように、ビア保護膜１６を形成する。このビア保護膜１６も、土手１５ｂに接触しないように形成することが重要である。   Next, in step S16, a metal ink is attached on the via 14 and the insulating layer 13 in the vicinity thereof using an ink jet printer, and then the metal ink is dried, as shown in FIGS. 6 (a) and 6 (b). Thus, the via protection film 16 is formed. It is important to form the via protective film 16 so as not to contact the bank 15b.

ビア保護膜１６の上には、後述するようにカバー膜１７を形成する。カバー膜１７の上面と土手１５ｂの上面とがほぼ同じ高さとなるように、ビア保護膜１６の厚さを土手１５ｂの厚さよりも薄くすることが好ましい。そのためには、ビア保護膜１６を形成するときの金属インクの単位面積当たりの塗布量を、配線１５ａ及び土手１５ｂを形成するときの金属インクの単位面積当たりの塗布量よりも少なくすればよい。   A cover film 17 is formed on the via protection film 16 as described later. It is preferable to make the thickness of the via protection film 16 smaller than the thickness of the bank 15b so that the upper surface of the cover film 17 and the upper surface of the bank 15b are substantially the same height. For this purpose, the amount of metal ink applied per unit area when forming the via protection film 16 may be made smaller than the amount of metal ink applied per unit area when forming the wiring 15a and the bank 15b.

この工程では、ビア１４内の金属粒子間の隙間に金属インクが染み込んで、ビア１４の上部部分の金属粒子の密度が高くなる。図６（ｂ）では、ビア１４のうち金属粒子の密度が高い部分を、符号１４ａで示している。   In this step, the metal ink soaks into the gaps between the metal particles in the via 14 and the density of the metal particles in the upper portion of the via 14 increases. In FIG. 6B, the portion of the via 14 where the density of metal particles is high is indicated by reference numeral 14a.

ビア保護膜１６はビア１４の上側全体を覆う大きさであればよいが、位置ずれを考慮して、図６（ａ），（ｂ）に示すように、ビア１４よりも若干大きくすることが好ましい。   The via protection film 16 may be of a size that covers the entire upper side of the via 14, but may be slightly larger than the via 14 in consideration of misalignment, as shown in FIGS. 6A and 6B. preferable.

次に、ステップＳ１７において、インクジェットプリンターを使用して、土手１５ｂの内側全面に金属インクを塗布する。その後、金属インクを乾燥させて、図７（ａ），（ｂ）に示すように、カバー膜１７を形成する。このカバー膜１７を介して、ビア保護膜１６と土手１５ｂとが連絡する。   Next, in step S17, metal ink is applied to the entire inner surface of the bank 15b using an ink jet printer. Thereafter, the metal ink is dried to form a cover film 17 as shown in FIGS. Via protection film 16 and bank 15b communicate with each other through cover film 17.

次いで、ステップＳ１８において、例えば１５０℃の温度で３０分間程度の熱処理（金属インクの焼成）を実施する。この熱処理により、配線１５ａ、土手１５ｂ、ビア保護膜１６及びカバー膜１７中の金属粒子が結合して、良好な導電性が付与される。   Next, in step S18, for example, heat treatment (baking of the metal ink) is performed at a temperature of 150 ° C. for about 30 minutes. By this heat treatment, the metal particles in the wiring 15a, the bank 15b, the via protective film 16 and the cover film 17 are combined to give good conductivity.

次に、ステップＳ１９において、所定数の配線層の形成が完了したか否かを判定する。所定数の配線層の形成が完了していないと判定した場合（ＮＯの場合）は、ステップＳ１２に戻り、ステップＳ１８までの各工程を実施する。一方、ステップＳ１９において、所定数の配線層の形成が完了した場合（ＹＥＳの場合）は、処理を終了する。   Next, in step S19, it is determined whether or not the formation of a predetermined number of wiring layers is completed. When it is determined that the formation of the predetermined number of wiring layers has not been completed (in the case of NO), the process returns to step S12 and the processes up to step S18 are performed. On the other hand, in step S19, when the formation of the predetermined number of wiring layers is completed (in the case of YES), the process ends.

このようにして、多層配線構造を備えた配線基板が完成する。図８は、本実施形態の方法により形成した多層配線構造を備えた配線基板２０の一例を示す模式的斜視図である。   In this way, a wiring board having a multilayer wiring structure is completed. FIG. 8 is a schematic perspective view showing an example of a wiring board 20 having a multilayer wiring structure formed by the method of the present embodiment.

なお、図７では、第１層目の配線を符号１２で示し、第２層目以降の配線をいずれも符号１５ａで示している。また、第１層目及び第２層目の絶縁層をいずれも符号１３で示している。   In FIG. 7, the first layer wiring is indicated by reference numeral 12, and the second and subsequent wirings are all indicated by reference numeral 15a. Further, the first and second insulating layers are both denoted by reference numeral 13.

本実施形態では、ビア保護膜１６を形成する際に金属インクがビア１４内に染み込んで、ビア１４の上部の金属粒子の密度が高くなる（図６（ｂ）参照）。このため、カバー膜１７となる金属インクを塗布する際に金属インクがビア１４に吸収されにくく、カバー膜１７とビア１４との間に良好な電気的接続が得られる。   In the present embodiment, when forming the via protective film 16, the metal ink soaks into the via 14, and the density of the metal particles on the via 14 increases (see FIG. 6B). For this reason, when applying the metal ink to be the cover film 17, the metal ink is not easily absorbed by the via 14, and a good electrical connection is obtained between the cover film 17 and the via 14.

また、本実施形態では、配線１５ａ、土手１５ｂ、ビア保護膜１６及びカバー膜１７の焼成を同時に行う。このため、ビア１４とビア保護膜１６との間、ビア保護膜１６とカバー膜１７との間、カバー膜１７と土手１５ｂとの間、及び土手１５ｂと配線１５ａとの間の金属粒子の結合強度が高い。   In the present embodiment, the wiring 15a, the bank 15b, the via protective film 16 and the cover film 17 are fired simultaneously. Therefore, the bonding of metal particles between the via 14 and the via protective film 16, between the via protective film 16 and the cover film 17, between the cover film 17 and the bank 15b, and between the bank 15b and the wiring 15a. High strength.

更に、本実施形態では、ビア保護膜１６、カバー膜１７及び土手１５ｂを介してビア１４と配線１５ｂとが接続されている。このため、ビア１４の大きさや金属粒子の状態により配線１５ａの幅や厚さが変化することがなく、配線の形状安定性が高い。   Furthermore, in this embodiment, the via 14 and the wiring 15b are connected via the via protective film 16, the cover film 17, and the bank 15b. For this reason, the width and thickness of the wiring 15a do not change depending on the size of the via 14 and the state of the metal particles, and the shape stability of the wiring is high.

これらのことが相俟って、本実施形態の多層配線構造の形成方法によれば、ビアと配線との間の電気的接続の信頼性が高く、且つ配線の形状安定性が高い多層配線基板が得られる。   Combined with these, according to the method for forming a multilayer wiring structure of the present embodiment, a multilayer wiring board with high reliability of electrical connection between vias and wiring and high wiring shape stability. Is obtained.

以上の諸実施形態に関し、更に以下の付記を開示する。   The following additional notes are disclosed with respect to the above embodiments.

（付記１）基板の上に第１の配線を形成する工程と、
前記基板及び前記第１の配線の上に、コンタクトホールを有する絶縁層を形成する工程と、
前記コンタクトホール内に金属インクを充填してビアを形成する工程と、
前記絶縁層の上に金属インクを付着させて、第２の配線と、前記ビアから離隔して前記ビアを取り囲み、前記第２の配線と接続した土手を形成する工程と、
前記ビアの上に金属インクを付着させて、前記土手から離隔したビア保護膜を形成する工程と、
前記土手の内側に金属インクを付着させて、前記ビア保護膜と前記土手とを連絡するカバー膜を形成する工程と
を有することを特徴とする多層配線構造の形成方法。 (Appendix 1) forming a first wiring on a substrate;
Forming an insulating layer having a contact hole on the substrate and the first wiring;
Filling the contact hole with metal ink to form a via;
Metal ink is deposited on the insulating layer, and a second wiring and a via that is spaced apart from the via and surrounds the via and connected to the second wiring; and
Attaching a metal ink on the via to form a via protective film separated from the bank;
Forming a cover film connecting the via protective film and the bank by attaching metal ink to the inside of the bank.

（付記２）前記カバー膜を形成する工程の後に、前記第２の配線、前記土手、前記ビア保護膜及び前記カバー膜中の金属粒子を焼成する熱処理工程を有することを特徴とする付記１に記載の多層配線構造の形成方法。   (Additional remark 2) After the process of forming the said cover film, it has the heat processing process which bakes the metal particle in the said 2nd wiring, the said bank, the said via | veer protective film, and the said cover film, A method for forming a multilayer wiring structure as described.

（付記３）前記ビア保護膜は、前記ビアの上だけでなく、前記ビアの周囲の前記絶縁層を覆うことを特徴とする付記１又は２に記載の多層配線構造の形成方法。   (Supplementary note 3) The method for forming a multilayer wiring structure according to supplementary note 1 or 2, wherein the via protective film covers not only the via but also the insulating layer around the via.

（付記４）前記ビア保護膜の厚さが、前記土手の厚さよりも薄いことを特徴とする付記１乃至３のいずれか１項に記載の多層配線構造の形成方法。   (Additional remark 4) The formation method of the multilayer wiring structure of any one of Additional remark 1 thru | or 3 characterized by the thickness of the said via protective film being thinner than the thickness of the said bank.

（付記５）前記ビアを形成する工程、前記第２の配線及び前記土手を形成する工程、前記ビア保護膜を形成する工程、及び前記カバー膜を形成する工程は、いずれも金属インクを乾燥させる工程を含むことを特徴とする付記１乃至４のいずれか１項に記載の多層配線構造の形成方法。   (Appendix 5) The step of forming the via, the step of forming the second wiring and the bank, the step of forming the via protective film, and the step of forming the cover film all dry the metal ink. The method for forming a multilayer wiring structure according to any one of appendices 1 to 4, further comprising a step.

（付記６）前記ビア、前記第２の配線、前記土手、前記ビア保護膜、及び前記カバー膜は、いずれもインクジェットプリンターを使用して形成することを特徴とする付記１乃至５のいずれか１項に記載の多層配線構造の形成方法。   (Appendix 6) Any one of appendices 1 to 5, wherein the via, the second wiring, the bank, the via protective film, and the cover film are all formed using an ink jet printer. A method for forming a multilayer wiring structure according to the item.

（付記７）コンタクトホールが設けられた絶縁層と、
前記コンタクトホール内に充填された導電体からなるビアと、
前記絶縁層の上に形成された配線と、
前記ビアの周囲に配置されて前記配線と電気的に接続した土手と、
前記ビアの上に形成された導電性のビア保護膜と、
前記ビア保護膜の上に形成されて前記ビア保護膜と前記土手とを電気的に接続するカバー膜と
を有することを特徴とする配線基板。 (Appendix 7) An insulating layer provided with a contact hole;
A via made of a conductor filled in the contact hole;
Wiring formed on the insulating layer;
A bank disposed around the via and electrically connected to the wiring;
A conductive via protective film formed on the via;
A wiring board comprising: a cover film formed on the via protective film and electrically connecting the via protective film and the bank.

（付記８）前記ビア、前記配線、前記土手、前記ビア保護膜及び前記カバー膜は、いずれも金属インクを焼成したものであることを特徴とする付記７に記載の配線基板。   (Additional remark 8) The said via | veer, the said wiring, the said bank, the said via protective film, and the said cover film | membrane are all what baked metal ink, The wiring board of Additional remark 7 characterized by the above-mentioned.

１１…基板、１２…配線、１３…絶縁層、１３ａ…コンタクトホール、１４…ビア、１５ａ…配線、１５ｂ…土手、１６…ビア保護膜、１７…カバー膜、２０…配線基板。   DESCRIPTION OF SYMBOLS 11 ... Board | substrate, 12 ... Wiring, 13 ... Insulating layer, 13a ... Contact hole, 14 ... Via, 15a ... Wiring, 15b ... Bank, 16 ... Via protective film, 17 ... Cover film, 20 ... Wiring board.

Claims (5)

基板の上に第１の配線を形成する工程と、
前記基板及び前記第１の配線の上に、コンタクトホールを有する絶縁層を形成する工程と、
前記コンタクトホール内に金属インクを充填してビアを形成する工程と、
前記絶縁層の上に金属インクを付着させて、第２の配線と、前記ビアから離隔して前記ビアを取り囲み、前記第２の配線と接続した土手を形成する工程と、
前記ビアの上に金属インクを付着させて、前記土手から離隔したビア保護膜を形成する工程と、
前記土手の内側に金属インクを付着させて、前記ビア保護膜と前記土手とを連絡するカバー膜を形成する工程と
を有することを特徴とする多層配線構造の形成方法。 Forming a first wiring on a substrate;
Forming an insulating layer having a contact hole on the substrate and the first wiring;
Filling the contact hole with metal ink to form a via;
Metal ink is deposited on the insulating layer, and a second wiring and a via that is spaced apart from the via and surrounds the via and connected to the second wiring; and
Attaching a metal ink on the via to form a via protective film separated from the bank;
Forming a cover film connecting the via protective film and the bank by attaching metal ink to the inside of the bank. 前記カバー膜を形成する工程の後に、前記第２の配線、前記土手、前記ビア保護膜及び前記カバー膜中の金属粒子を焼成する熱処理工程を有することを特徴とする請求項１に記載の多層配線構造の形成方法。   2. The multilayer according to claim 1, further comprising a heat treatment step of firing metal particles in the second wiring, the bank, the via protective film, and the cover film after the step of forming the cover film. A method for forming a wiring structure. 前記ビア、前記第２の配線、前記土手、前記ビア保護膜、及び前記カバー膜は、いずれもインクジェットプリンターを使用して形成することを特徴とする請求項１又は２に記載の多層配線構造の形成方法。   3. The multilayer wiring structure according to claim 1, wherein the via, the second wiring, the bank, the via protective film, and the cover film are all formed using an inkjet printer. Forming method. コンタクトホールが設けられた絶縁層と、
前記コンタクトホール内に充填された導電体からなるビアと、
前記絶縁層の上に形成された配線と、
前記ビアの周囲に配置されて前記配線と電気的に接続した土手と、
前記ビアの上に形成された導電性のビア保護膜と、
前記ビア保護膜の上に形成されて前記ビア保護膜と前記土手とを電気的に接続するカバー膜と
を有することを特徴とする配線基板。 An insulating layer provided with contact holes;
A via made of a conductor filled in the contact hole;
Wiring formed on the insulating layer;
A bank disposed around the via and electrically connected to the wiring;
A conductive via protective film formed on the via;
A wiring board comprising: a cover film formed on the via protective film and electrically connecting the via protective film and the bank. 前記ビア、前記配線、前記土手、前記ビア保護膜及び前記カバー膜は、いずれも金属インクを焼成したものであることを特徴とする請求項４に記載の配線基板。   The wiring board according to claim 4, wherein each of the via, the wiring, the bank, the via protective film, and the cover film is obtained by baking metal ink.
JP2014068723A 2014-03-28 2014-03-28 Method for forming multilayer wiring structure and wiring board Expired - Fee Related JP6248749B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014068723A JP6248749B2 (en) 2014-03-28 2014-03-28 Method for forming multilayer wiring structure and wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014068723A JP6248749B2 (en) 2014-03-28 2014-03-28 Method for forming multilayer wiring structure and wiring board

Publications (2)

Publication Number Publication Date
JP2015192058A true JP2015192058A (en) 2015-11-02
JP6248749B2 JP6248749B2 (en) 2017-12-20

Family

ID=54426318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014068723A Expired - Fee Related JP6248749B2 (en) 2014-03-28 2014-03-28 Method for forming multilayer wiring structure and wiring board

Country Status (1)

Country Link
JP (1) JP6248749B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032535A (en) * 2004-07-14 2006-02-02 Seiko Epson Corp Layer formation method, wiring board, electro-optical device, and electronic equipment
JP2007134387A (en) * 2005-11-08 2007-05-31 Sharp Corp Photoelectric conversion element and its method for forming electrode
JP2008033284A (en) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
JP2012129238A (en) * 2010-12-13 2012-07-05 Tokuyama Corp Ceramic via substrate, metallized ceramic via substrate, and method for manufacturing both
JP2013051280A (en) * 2011-08-30 2013-03-14 Fujikura Ltd Pattern formation method and wiring board
JP2013102108A (en) * 2010-12-15 2013-05-23 Ngk Spark Plug Co Ltd Method for forming conductor pattern

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032535A (en) * 2004-07-14 2006-02-02 Seiko Epson Corp Layer formation method, wiring board, electro-optical device, and electronic equipment
JP2007134387A (en) * 2005-11-08 2007-05-31 Sharp Corp Photoelectric conversion element and its method for forming electrode
JP2008033284A (en) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
JP2012129238A (en) * 2010-12-13 2012-07-05 Tokuyama Corp Ceramic via substrate, metallized ceramic via substrate, and method for manufacturing both
JP2013102108A (en) * 2010-12-15 2013-05-23 Ngk Spark Plug Co Ltd Method for forming conductor pattern
JP2013051280A (en) * 2011-08-30 2013-03-14 Fujikura Ltd Pattern formation method and wiring board

Also Published As

Publication number Publication date
JP6248749B2 (en) 2017-12-20

Similar Documents

Publication Publication Date Title
JP6219155B2 (en) Manufacturing method of semiconductor device
US20160155702A1 (en) Package structure and manufacturing method thereof
TWI484875B (en) Circuit board and method for manufacturing same
TWI478642B (en) Printed circuit board with embedded component and method for manufacturing same
TWI699143B (en) Printed circuit board and method of fabricating the same
TWI599281B (en) Package carrier and method for manufacturing same
CN105592620B (en) Circuit board and its preparation method
JP6374338B2 (en) Wiring board
JP6248749B2 (en) Method for forming multilayer wiring structure and wiring board
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP2012033529A (en) Wiring board
JP6105517B2 (en) Wiring board
JP6258810B2 (en) Wiring board manufacturing method
JP2014049732A (en) Method for manufacturing wiring board
JP7182856B2 (en) Wiring board and its manufacturing method
JP6497486B2 (en) Multilayer substrate and manufacturing method thereof
TWI658557B (en) Load circuit board and methord for manufacturing the same
TW201438524A (en) Printed circuit board and method for manufacturing the same
JP5808055B2 (en) Wiring board
KR102163289B1 (en) A printed circuit board and a method of manufacturing the same
TWI552290B (en) Package substrate and manufacturing method thereof
JP2018088496A (en) Electronic component and mounting method of electronic component
TWI782100B (en) Through-electrode substrate and semiconductor device using through-electrode substrate
JP6926983B2 (en) Manufacturing method of electronic component built-in structure and electronic component built-in structure
JP6550910B2 (en) Multilayer wiring structure, multilayer wiring board and method for manufacturing multilayer wiring structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171106

R150 Certificate of patent or registration of utility model

Ref document number: 6248749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees