JP7182856B2 - Wiring board and its manufacturing method - Google Patents

Wiring board and its manufacturing method Download PDF

Info

Publication number
JP7182856B2
JP7182856B2 JP2017094828A JP2017094828A JP7182856B2 JP 7182856 B2 JP7182856 B2 JP 7182856B2 JP 2017094828 A JP2017094828 A JP 2017094828A JP 2017094828 A JP2017094828 A JP 2017094828A JP 7182856 B2 JP7182856 B2 JP 7182856B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
layer
wiring
opposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017094828A
Other languages
Japanese (ja)
Other versions
JP2018190933A (en
Inventor
持 悟 倉
岡 義 孝 福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017094828A priority Critical patent/JP7182856B2/en
Publication of JP2018190933A publication Critical patent/JP2018190933A/en
Application granted granted Critical
Publication of JP7182856B2 publication Critical patent/JP7182856B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示の実施形態は、配線基板及びその製造方法に関する。 An embodiment of the present disclosure relates to a wiring board and a manufacturing method thereof.

第1面及び第2面を含む基板と、基板に設けられ第1面から第2面に貫通する複数の孔と、基板の第1面側から第2面側へ至るように孔の内部に設けられた電極部と、を備える貫通電極基板が知られている(特許文献1参照)。このような貫通電極基板は、配線基板を作製する際に利用され得る。なお、以下の説明では、上記電極部のことを貫通電極と呼ぶ。 a substrate including a first surface and a second surface; a plurality of holes provided in the substrate and penetrating from the first surface to the second surface; There is known a through electrode substrate provided with an electrode portion (see Patent Literature 1). Such a through electrode substrate can be used when manufacturing a wiring substrate. In the following description, the electrode portion is called a through electrode.

特開2011-3925号公報JP 2011-3925 A

上述のような貫通電極基板から作製される配線基板は、例えば、貫通電極基板上に設けられる絶縁層と、絶縁層上に設けられる配線層と、絶縁層を貫通するように設けられる接続電極と、を備え、接続電極によって配線層と貫通電極とを電気的に接続する多層型の配線基板として作製される場合がある。 A wiring board manufactured from a through electrode substrate as described above includes, for example, an insulating layer provided on the through electrode substrate, a wiring layer provided on the insulating layer, and a connection electrode provided to penetrate the insulating layer. , and a multilayer wiring board in which the wiring layers and the through electrodes are electrically connected by the connection electrodes.

このような配線基板における接続電極は、スパッタリングや蒸着で形成した導電層をパターニングすることで形成されてもよい。しかしながら、この場合、接続電極の密度が高くなることで、貫通電極側で生じたガスが外部に抜けづらくなる。その結果、絶縁層と基板との間にガスが流入して絶縁層が膨らみ易くなるため、品質の低下が懸念される。 A connection electrode in such a wiring substrate may be formed by patterning a conductive layer formed by sputtering or vapor deposition. However, in this case, the density of the connection electrodes increases, making it difficult for the gas generated on the side of the through electrodes to escape to the outside. As a result, gas flows between the insulating layer and the substrate, and the insulating layer tends to swell, which may lead to deterioration in quality.

また、上述のようにスパッタリングや蒸着で形成した導電層をパターニングして接続電極を形成する場合、その工数が比較的多くなるため、生産性の向上にも課題がある。 In addition, when the conductive layer formed by sputtering or vapor deposition is patterned to form the connection electrode as described above, the number of man-hours is relatively large, so there is also a problem in improving productivity.

また、配線基板には素子が実装される場合があるが、素子の実装は、一般に、他の工程とは独立した工程で行われる。このような素子の実装工程の効率化を図ることも当然に望まれる。 In addition, there are cases where elements are mounted on the wiring board, and the mounting of the elements is generally performed in a process independent of other processes. It is naturally desired to improve the efficiency of the mounting process of such elements.

本開示の実施形態は、上記の実情に鑑みてなされたものであり、素子が実装された配線基板であって、内部で生じるガスに対する良好な通気性を簡易に確保でき且つ容易に作製することができる配線基板及びその製造方法を提供することを目的とする。 The embodiments of the present disclosure have been made in view of the above circumstances, and provide a wiring board on which an element is mounted, which can easily ensure good ventilation for gas generated inside and can be easily manufactured. It is an object of the present invention to provide a wiring board and a manufacturing method thereof.

本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに、前記第1面から前記第2面に貫通する貫通孔または前記第1面及び前記第2面のうちの一方から他方にへこむ有底孔が設けられた基板と、前記貫通孔または前記有底孔に位置する第1電極と、絶縁層及び前記絶縁層を貫通するように設けられた第2電極を有し、前記基板から露出する前記第1電極を覆うように前記第1面及び前記第2面のうちの両方または一方の面上に設けられ且つ前記第2電極を前記第1電極に電気的に接続させた被覆層と、前記被覆層上に設けられ、前記第2電極に電気的に接続された配線層と、前記基板と前記配線層との間で前記絶縁層内に位置し、前記配線層に電気的に接続された素子と、を備え、前記第2電極は導電性粒子とバインダとを含む導電性部材を有し、前記第1電極と前記配線層とを電気的に接続している、配線基板、である。 One embodiment of the present disclosure includes a first surface and a second surface located opposite to the first surface, and a through hole penetrating from the first surface to the second surface or the first surface and the a substrate provided with a bottomed hole recessed from one side of the second surface to the other; a first electrode positioned in the through hole or the bottomed hole; an insulating layer; a second electrode provided on one or both of the first surface and the second surface so as to cover the first electrode exposed from the substrate; a coating layer electrically connected to one electrode; a wiring layer provided on the coating layer and electrically connected to the second electrode; and a wiring layer in the insulating layer between the substrate and the wiring layer and an element electrically connected to the wiring layer, wherein the second electrode has a conductive member containing conductive particles and a binder, and the first electrode and the wiring layer are separated from each other. A wiring board that is electrically connected.

本開示の一実施形態に係る配線基板において、前記素子は、前記第2電極が有する導電性部材と同じ材料からなる導電性部材を介して前記配線層に電気的に接続されていてもよい。 In the wiring board according to one embodiment of the present disclosure, the element may be electrically connected to the wiring layer via a conductive member made of the same material as the conductive member of the second electrode.

また本開示の一実施形態に係る配線基板において、前記第2電極は、前記第1面上または前記第2面上に設けられた導電性接続層を介して前記第1電極に電気的に接続してもよい。 Further, in the wiring board according to one embodiment of the present disclosure, the second electrode is electrically connected to the first electrode via a conductive connection layer provided on the first surface or the second surface. You may

また本開示の一実施形態に係る配線基板は、前記配線層及び前記被覆層を介して前記基板と向き合うように位置する対向基板をさらに備え、前記対向基板は、前記配線層及び前記被覆層を介して前記基板と一体になっていてもよい。 Further, the wiring board according to one embodiment of the present disclosure further includes a counter substrate positioned to face the substrate with the wiring layer and the covering layer interposed therebetween, wherein the counter substrate includes the wiring layer and the covering layer. It may be integrated with the substrate via.

また本開示の一実施形態に係る配線基板において、前記基板及び前記対向基板は、ガラス基板からなる、ものでもよい。 Further, in the wiring board according to one embodiment of the present disclosure, the substrate and the counter substrate may be made of a glass substrate.

また本開示の一実施形態に係る配線基板において、前記対向基板は、対向側第1面及び前記対向側第1面の反対側に位置する対向側第2面を含むとともに、前記対向側第1面から前記対向側第2面に貫通する対向側貫通孔または前記対向側第1面及び前記対向側第2面のうちの一方から他方にへこむ対向側有底孔が設けられ、前記対向側貫通孔または前記対向側有底孔には、前記配線層に電気的に接続される第3電極が位置していてもよい。 Further, in the wiring board according to the embodiment of the present disclosure, the counter substrate includes a first counter surface and a second counter surface located opposite to the first surface, and An opposing-side through hole penetrating from the surface to the opposing-side second surface or an opposing-side bottomed hole recessed from one of the opposing-side first surface and the opposing-side second surface to the other is provided, and the opposing-side through hole is provided. A third electrode electrically connected to the wiring layer may be located in the hole or the bottomed hole on the opposite side.

また本開示の一実施形態に係る配線基板において、前記導電性粒子は、金属を含んでいてもよい。 Further, in the wiring board according to one embodiment of the present disclosure, the conductive particles may contain metal.

また本開示の一実施形態に係る配線基板において、前記バインダは、エポキシ樹脂を含んでいてもよい。 Further, in the wiring board according to one embodiment of the present disclosure, the binder may contain an epoxy resin.

また本開示の一実施形態に係る配線基板において、前記絶縁層は、非感光性樹脂を含んでいてもよい。 Moreover, in the wiring board according to an embodiment of the present disclosure, the insulating layer may contain a non-photosensitive resin.

また本開示の一実施形態に係る配線基板において、前記絶縁層は、前記非感光性樹脂を含むプリプレグからなる、ものでもよい。 Further, in the wiring board according to an embodiment of the present disclosure, the insulating layer may be made of prepreg containing the non-photosensitive resin.

また本開示の一実施形態に係る配線基板において、前記絶縁層は、ポリイミド樹脂を含んでいてもよい。 Further, in the wiring board according to one embodiment of the present disclosure, the insulating layer may contain polyimide resin.

また本開示の一実施形態に係る配線基板において、前記基板は、ガラス基板からなる、ものでもよい。 Moreover, in the wiring board according to the embodiment of the present disclosure, the substrate may be made of a glass substrate.

また、本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに、前記第1面から前記第2面に貫通する貫通孔または前記第1面及び前記第2面のうちの一方から他方にへこむ有底孔が設けられた基板と、前記貫通孔または前記有底孔に位置する第1電極とを有する電極基板を準備する工程と、絶縁層、前記絶縁層を貫通するように設けられた第2電極及び前記絶縁層内に位置する素子を含む被覆層と、前記被覆層上に設けられ前記第2電極及び前記素子に電気的に接続された配線層とを有し、前記第2電極が導電性粒子とバインダとを含む導電性部材を有して前記絶縁層から突出している配線形成部材を準備する工程と、前記第2電極が前記第1電極に電気的に接続されるように、前記配線形成部材を前記電極基板に接合する工程と、を備える配線基板の製造方法、である。 Further, one embodiment of the present disclosure includes a first surface and a second surface located on the opposite side of the first surface, and a through hole penetrating from the first surface to the second surface or the first surface and a step of preparing an electrode substrate having a substrate provided with a bottomed hole recessed from one of the second surfaces to the other, and a first electrode positioned in the through hole or the bottomed hole; and an insulating layer. a covering layer including a second electrode provided to penetrate the insulating layer and an element located in the insulating layer; and a covering layer provided on the covering layer and electrically connected to the second electrode and the element. a step of preparing a wiring forming member having a wiring layer, wherein the second electrode has a conductive member containing conductive particles and a binder and protrudes from the insulating layer; and bonding the wiring forming member to the electrode substrate so as to be electrically connected to the first electrode.

本開示の一実施形態に係る製造方法において、前記配線形成部材は、前記絶縁層が前記基板に溶着することで前記電極基板に接合されてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the wiring forming member may be joined to the electrode substrate by welding the insulating layer to the substrate.

また本開示の一実施形態に係る製造方法において、前記配線形成部材は、前記基板に向けて加熱及び加圧されて前記電極基板に接合されてもよい。 Further, in the manufacturing method according to an embodiment of the present disclosure, the wiring forming member may be heated and pressurized toward the substrate to be bonded to the electrode substrate.

また本開示の一実施形態に係る製造方法において、前記素子は、前記第2電極が有する導電性部材と同じ材料からなる導電性部材を介して前記配線層に電気的に接続されていてもよい。 Further, in the manufacturing method according to an embodiment of the present disclosure, the element may be electrically connected to the wiring layer via a conductive member made of the same material as the conductive member of the second electrode. .

また本開示の一実施形態に係る製造方法において、前記第2電極は、前記第1面上または前記第2面上に設けられた導電性接続層を介して前記第1電極に電気的に接続されてもよい。 Further, in the manufacturing method according to an embodiment of the present disclosure, the second electrode is electrically connected to the first electrode via a conductive connection layer provided on the first surface or the second surface. may be

また本開示の一実施形態に係る製造方法において、前記導電性部材は、導電性ペーストを用いて形成されていてもよい。 Moreover, in the manufacturing method according to an embodiment of the present disclosure, the conductive member may be formed using a conductive paste.

また本開示の一実施形態に係る製造方法において、前記配線形成部材は、前記被覆層側とは反対側で前記配線層に接合された基材層をさらに有していてもよい。 Further, in the manufacturing method according to an embodiment of the present disclosure, the wiring forming member may further have a base material layer joined to the wiring layer on the side opposite to the coating layer side.

また本開示の一実施形態に係る製造方法において、前記基材層は、前記配線層から剥離可能な剥離層であり、前記配線形成部材を前記電極基板に接合した後に剥離されてもよい。 Further, in the manufacturing method according to an embodiment of the present disclosure, the base layer may be a release layer that can be separated from the wiring layer, and may be separated after the wiring forming member is joined to the electrode substrate.

また本開示の一実施形態に係る製造方法において、前記配線形成部材は、前記被覆層側とは反対側で前記配線層に接合された対向基板をさらに有し、前記対向基板は、前記配線形成部材を前記電極基板に接合した後に前記配線層及び前記被覆層を介して前記基板と向き合うように位置し、前記配線層及び前記被覆層を介して前記基板と一体になる、ものでよい。 Further, in the manufacturing method according to an embodiment of the present disclosure, the wiring forming member further includes a counter substrate bonded to the wiring layer on a side opposite to the covering layer, and the counter substrate includes the wiring forming member. After joining the member to the electrode substrate, the member may be positioned so as to face the substrate through the wiring layer and the covering layer, and be integrated with the substrate through the wiring layer and the covering layer.

また本開示の一実施形態に係る製造方法において、前記基板及び前記対向基板は、ガラス基板からなる、ものでもよい。 Further, in the manufacturing method according to an embodiment of the present disclosure, the substrate and the counter substrate may be glass substrates.

また本開示の一実施形態に係る製造方法において、前記対向基板は、対向側第1面及び前記対向側第1面の反対側に位置する対向側第2面を含むとともに、前記対向側第1面から前記対向側第2面に貫通する対向側貫通孔または前記対向側第1面及び前記対向側第2面のうちの一方から他方にへこむ対向側有底孔が設けられ、前記対向側貫通孔または前記対向側有底孔には、前記配線層に電気的に接続される第3電極が位置していてもよい。 Further, in the manufacturing method according to an embodiment of the present disclosure, the opposing substrate includes a first opposing surface and a second opposing surface located on the opposite side of the first opposing surface. An opposing-side through hole penetrating from the surface to the opposing-side second surface or an opposing-side bottomed hole recessed from one of the opposing-side first surface and the opposing-side second surface to the other is provided, and the opposing-side through hole is provided. A third electrode electrically connected to the wiring layer may be located in the hole or the bottomed hole on the opposite side.

また本開示の一実施形態に係る製造方法において、前記バインダは、エポキシ樹脂を含んでいてもよい。 Moreover, in the manufacturing method according to an embodiment of the present disclosure, the binder may contain an epoxy resin.

また本開示の一実施形態に係る製造方法において、前記絶縁層は、非感光性樹脂を含んでいてもよい。 Moreover, in the manufacturing method according to an embodiment of the present disclosure, the insulating layer may contain a non-photosensitive resin.

また本開示の一実施形態に係る製造方法において、前記絶縁層は、前記非感光性樹脂を含むプリプレグからなる、ものでもよい。 Moreover, in the manufacturing method according to an embodiment of the present disclosure, the insulating layer may be made of a prepreg containing the non-photosensitive resin.

また本開示の一実施形態に係る製造方法において、前記絶縁層は、ポリイミド樹脂を含んでいてもよい。 Moreover, in the manufacturing method according to an embodiment of the present disclosure, the insulating layer may contain polyimide resin.

また本開示の一実施形態に係る製造方法において、前記基板は、ガラス基板からなる、ものでもよい。 Moreover, in the manufacturing method according to an embodiment of the present disclosure, the substrate may be a glass substrate.

本開示の実施形態によれば、素子が実装された配線基板であって、内部で生じるガスに対する良好な通気性を簡易に確保でき且つ容易に作製することができる配線基板を提供できる。 According to the embodiments of the present disclosure, it is possible to provide a wiring board on which an element is mounted, which can easily ensure good air permeability for gases generated inside, and which can be easily manufactured.

一実施形態に係る配線基板を示す断面図である。1 is a cross-sectional view showing a wiring board according to one embodiment; FIG. 図1に示される配線基板の製造工程を示す図である。2A to 2C are diagrams showing a manufacturing process of the wiring board shown in FIG. 1; FIG. 図1に示される配線基板の製造工程を示す図である。2A to 2C are diagrams showing a manufacturing process of the wiring board shown in FIG. 1; FIG. 図1に示される配線基板の製造工程を示す図である。2A to 2C are diagrams showing a manufacturing process of the wiring board shown in FIG. 1; FIG. 図1に示される配線基板の製造工程を示す図である。2A to 2C are diagrams showing a manufacturing process of the wiring board shown in FIG. 1; FIG. 図1に示される配線基板の製造工程を示す図である。2A to 2C are diagrams showing a manufacturing process of the wiring board shown in FIG. 1; FIG. 図1に示される配線基板の製造工程を示す図である。2A to 2C are diagrams showing a manufacturing process of the wiring board shown in FIG. 1; FIG. 他の実施形態に係る配線基板を示す断面図である。FIG. 10 is a cross-sectional view showing a wiring board according to another embodiment; 図8に示される配線基板の製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of the wiring board shown in FIG. 8; 図8に示される配線基板の製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of the wiring board shown in FIG. 8; 図8に示される配線基板の製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of the wiring board shown in FIG. 8; 図8に示される配線基板の製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of the wiring board shown in FIG. 8; 図8に示される配線基板の製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of the wiring board shown in FIG. 8; 図8に示される配線基板の製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of the wiring board shown in FIG. 8; 図8に示される配線基板の製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of the wiring board shown in FIG. 8; 図8に示される配線基板の製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of the wiring board shown in FIG. 8; さらに他の実施形態に係る配線基板を示す断面図である。It is a cross-sectional view showing a wiring board according to still another embodiment. 配線基板が搭載される製品の例を示す図である。It is a figure which shows the example of the product by which a wiring board is mounted.

以下、本開示の実施形態に係る配線基板及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示は実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」などの用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 Hereinafter, a wiring board and a method for manufacturing the same according to embodiments of the present disclosure will be described in detail with reference to the drawings. The embodiments shown below are examples of the embodiments of the present disclosure, and the present disclosure should not be construed as being limited to the embodiments. Also, in this specification, terms such as "substrate", "base material", "sheet" and "film" are not to be distinguished from each other based only on the difference in designation. For example, "substrate" and "base material" are concepts that include members that can be called sheets and films. Furthermore, terms used herein to specify shapes and geometric conditions and their degrees, such as terms such as "parallel" and "perpendicular", length and angle values, etc., are bound by strict meanings. However, it is interpreted to include the extent to which similar functions can be expected. In addition, in the drawings referred to in this embodiment, the same reference numerals or similar reference numerals may be assigned to the same portions or portions having similar functions, and repeated description thereof may be omitted. Also, the dimensional ratios in the drawings may differ from the actual ratios for convenience of explanation, and some of the configurations may be omitted from the drawings.

配線基板
以下、本開示の実施形態について説明する。まず、本実施形態に係る配線基板1の構成について説明する。図1は、配線基板1を示す断面図である。
Wiring Board Hereinafter, embodiments of the present disclosure will be described. First, the configuration of the wiring board 1 according to this embodiment will be described. FIG. 1 is a cross-sectional view showing a wiring board 1. FIG.

配線基板1は、基板12、第1電極22、被覆層30、配線層40及び素子100を備える。このうち基板12及び第1電極22は、電極基板10を構成する。すなわち、配線基板1は、電極基板10、被覆層30、配線層40及び素子100を備えたものとも言える。なお、図1においては、説明の便宜上、素子100を概略的に示し、ハッチングを付していない。以下、配線基板1の各構成要素について説明する。 The wiring board 1 includes a substrate 12 , a first electrode 22 , a covering layer 30 , a wiring layer 40 and elements 100 . Of these, the substrate 12 and the first electrode 22 constitute the electrode substrate 10 . That is, it can be said that the wiring substrate 1 includes the electrode substrate 10 , the covering layer 30 , the wiring layer 40 and the elements 100 . In addition, in FIG. 1, for convenience of explanation, the element 100 is shown schematically and is not hatched. Each component of the wiring board 1 will be described below.

(電極基板)
まず、電極基板10について説明する。電極基板10は、基板12と、第1電極22と、を有している。本例の電極基板10は、貫通電極基板である。
(Electrode substrate)
First, the electrode substrate 10 will be described. The electrode substrate 10 has a substrate 12 and a first electrode 22 . The electrode substrate 10 of this example is a through electrode substrate.

<基板>
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に貫通する複数の貫通孔20が設けられている。
<Substrate>
Substrate 12 includes a first side 13 and a second side 14 opposite first side 13 . Further, the substrate 12 is provided with a plurality of through holes 20 penetrating from the first surface 13 to the second surface 14 .

基板12は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板12は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板12は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。 Substrate 12 includes an inorganic material having a certain insulating property. For example, the substrate 12 may be a glass substrate, a quartz substrate, a sapphire substrate, a resin substrate, a silicon substrate, a silicon carbide substrate, an alumina (Al 2 O 3 ) substrate, an aluminum nitride (AlN) substrate, a zirconia oxide (ZrO 2 ) substrate, etc. Alternatively, these substrates are laminated. The substrate 12 may partially include a substrate made of a conductive material such as an aluminum substrate or a stainless steel substrate.

基板12で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のEN-A1や、コーニング製のイーグルXGなどを挙げることができる。基板12がガラスを含むことにより、基板12の絶縁性を高めることができる。 Examples of the glass used for the substrate 12 include alkali-free glass. Alkali-free glass is glass that does not contain alkaline components such as sodium and potassium. Alkali-free glass includes, for example, boric acid instead of an alkaline component. Alkali-free glass also contains, for example, alkaline earth metal oxides such as calcium oxide and barium oxide. Examples of alkali-free glass include EN-A1 manufactured by Asahi Glass and Eagle XG manufactured by Corning. By including glass in the substrate 12, the insulating properties of the substrate 12 can be enhanced.

また基板12がガラスを含む場合、基板12の厚みは、例えば250μm以上且つ450μm以下である。 Further, when the substrate 12 contains glass, the thickness of the substrate 12 is, for example, 250 μm or more and 450 μm or less.

貫通孔20は、円柱状の孔であるが、貫通孔20は、第1面13及び第2面14から基板12の厚み方向の中央部に向かうにつれて幅が小さくなる形状を有していてもよい。また、貫通孔20は、第1面13から第2面14まで先細りとなるテーパ状となっていてもよい。 Although the through hole 20 is a cylindrical hole, the through hole 20 may have a shape in which the width decreases from the first surface 13 and the second surface 14 toward the central portion in the thickness direction of the substrate 12. good. Also, the through hole 20 may be tapered from the first surface 13 to the second surface 14 .

貫通孔20の長さ、すなわち第1面13の法線方向における貫通孔20の寸法は、基板12の厚みに等しい。また貫通孔20の幅、すなわち基板12の面内方向における最大幅は、例えば40μm以上150μm以下である。また、貫通孔20の幅に対する長さの比、すなわち貫通孔20のアスペクト比は、例えば4以上且つ10以下である。 The length of the through hole 20 , that is, the dimension of the through hole 20 in the normal direction of the first surface 13 is equal to the thickness of the substrate 12 . The width of the through hole 20, that is, the maximum width in the in-plane direction of the substrate 12 is, for example, 40 μm or more and 150 μm or less. Also, the ratio of the length to the width of the through hole 20, that is, the aspect ratio of the through hole 20 is, for example, 4 or more and 10 or less.

<第1電極>
第1電極22は、貫通孔20の内部に位置し、且つ導電性を有する部材である。本実施形態において、第1電極22の厚みは、貫通孔20の幅よりも小さく、このため、貫通孔20の内部には、第1電極22が存在しない空間がある。すなわち、第1電極22は、貫通孔20の側壁21に設けられる、いわゆるコンフォーマルビアである。第1電極22の厚みは、例えば100nm以上且つ20μm以下である。
<First electrode>
The first electrode 22 is a member positioned inside the through-hole 20 and having conductivity. In this embodiment, the thickness of the first electrode 22 is smaller than the width of the through-hole 20, so there is a space inside the through-hole 20 where the first electrode 22 does not exist. That is, the first electrode 22 is a so-called conformal via provided on the side wall 21 of the through hole 20 . The thickness of the first electrode 22 is, for example, 100 nm or more and 20 μm or less.

第1電極22は、例えば貫通孔20の側壁21側から貫通孔20の中心側へ順に並ぶシード層及びめっき層を含む状態で形成されてよい。 The first electrode 22 may be formed to include a seed layer and a plating layer that are arranged in order from the sidewall 21 side of the through hole 20 to the center side of the through hole 20, for example.

シード層は、電解めっき処理によってめっき層を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層を成長させるための土台となる、導電性を有する層である。シード層の材料としては、銅、チタン、これらの組み合わせなどの導電性を有する材料を用いることができる。シード層の材料は、めっき層の材料と同一であってもよく、異なっていてもよい。このシード層は、スパッタリング法、蒸着法、またはスパッタリング法及び蒸着法の組み合わせによって形成される。 The seed layer is a conductive layer that serves as a base for depositing metal ions in the plating solution and growing the plating layer during the electroplating process for forming the plating layer by electroplating. The material of the seed layer can be a conductive material such as copper, titanium, or a combination thereof. The material of the seed layer may be the same as or different from the material of the plating layer. This seed layer is formed by sputtering, vapor deposition, or a combination of sputtering and vapor deposition.

めっき層は、めっき処理によって形成される、導電性を有する層である。めっき層を構成する材料としては、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。 A plated layer is a conductive layer formed by plating. As the material constituting the plated layer, metals such as copper, gold, silver, platinum, rhodium, tin, aluminum, nickel, chromium, alloys using these, or laminates thereof can be used.

また、図示の例では、中空状の第1電極22の内部空間に樹脂からなるコア23が充填されている。なお、図示の例では、第1電極22がコンフォーマルビアであるが、第1電極22は、貫通孔20の内部に充填される充填タイプであってもよい。 In the illustrated example, the internal space of the hollow first electrode 22 is filled with a core 23 made of resin. In addition, although the first electrode 22 is a conformal via in the illustrated example, the first electrode 22 may be a filling type in which the inside of the through hole 20 is filled.

また、図示の例では、第1面13上及び第2面14上に、導電性を有する導電性接続層24が設けられている。第1面13側の導電性接続層24は、第1電極22の第1面13側の端部に電気的に接続され、第2面14側の導電性接続層24は、第1電極22の第2面14側の端部に電気的に接続されている。 In the illustrated example, a conductive connection layer 24 having conductivity is provided on the first surface 13 and the second surface 14 . The conductive connection layer 24 on the first surface 13 side is electrically connected to the end portion of the first electrode 22 on the first surface 13 side, and the conductive connection layer 24 on the second surface 14 side is connected to the first electrode 22 . is electrically connected to the end on the second surface 14 side of the .

導電性接続層24は、第1電極22と同様に、第1面13上及び第2面14上に順に積層されたシード層及びめっき層を含んでいてもよい。この場合、導電性接続層24のうちのシード層は、第1電極22のシード層と同時に形成され、スパッタリング法、蒸着法、またはスパッタリング法及び蒸着法の組み合わせによって形成されてもよい。また導電性接続層24のうちのめっき層は、第1電極22のめっき層と同時に形成されてもよい。なお、導電性接続層24の厚みは、例えば1μm以上20μm以下である。 The conductive connection layer 24 may include a seed layer and a plating layer that are sequentially laminated on the first surface 13 and the second surface 14, like the first electrode 22. As shown in FIG. In this case, the seed layer of the conductive connection layer 24 is formed at the same time as the seed layer of the first electrode 22, and may be formed by sputtering, vapor deposition, or a combination of sputtering and vapor deposition. Also, the plated layer of the conductive connection layer 24 may be formed at the same time as the plated layer of the first electrode 22 . The thickness of the conductive connection layer 24 is, for example, 1 μm or more and 20 μm or less.

(被覆層)
被覆層30は、絶縁層31、及び絶縁層31を貫通するように設けられた第2電極32を有する。
(coating layer)
The covering layer 30 has an insulating layer 31 and a second electrode 32 provided to penetrate the insulating layer 31 .

図示の例では、被覆層30が、基板12から露出する第1電極22を覆うように基板12の第2面14上に設けられ、第2電極32を第1電極22に電気的に接続させている。詳しくは、第2電極32は、第2面14側の導電性接続層24を介して第1電極22に電気的に接続されている。なお、本例では、被覆層30が第2面14上のみに設けられるが、被覆層30は第1面13上及び第2面14上にそれぞれ設けられてもよい。 In the illustrated example, a covering layer 30 is provided on the second surface 14 of the substrate 12 to cover the first electrodes 22 exposed from the substrate 12 and electrically connect the second electrodes 32 to the first electrodes 22 . ing. Specifically, the second electrode 32 is electrically connected to the first electrode 22 via the conductive connection layer 24 on the second surface 14 side. Although the coating layer 30 is provided only on the second surface 14 in this example, the coating layer 30 may be provided on the first surface 13 and the second surface 14 respectively.

被覆層30のうちの絶縁層31は、有機材料を含み、且つ絶縁性を有する層である。絶縁層31の有機材料としては、ポリイミド樹脂、エポキシ樹脂などを用いることができる。絶縁層31の有機材料は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する。 The insulating layer 31 of the covering layer 30 is a layer containing an organic material and having insulating properties. As an organic material for the insulating layer 31, polyimide resin, epoxy resin, or the like can be used. The organic material of the insulating layer 31 preferably has a dielectric loss tangent of 0.003 or less, more preferably 0.002 or less, and even more preferably 0.001 or less.

絶縁層31が、エポキシ樹脂などの非感光性樹脂を有するものである場合、絶縁層31は、例えばエポキシ樹脂を含むプリプレグからなるものでもよい。このような絶縁層31の厚みは、例えば1μm以上且つ20μm以下である。ただし、絶縁層31の厚みは、導電性接続層24の厚みよりも大きくする。 If the insulating layer 31 contains a non-photosensitive resin such as epoxy resin, the insulating layer 31 may be made of, for example, a prepreg containing epoxy resin. The thickness of such an insulating layer 31 is, for example, 1 μm or more and 20 μm or less. However, the thickness of the insulating layer 31 is made larger than the thickness of the conductive connection layer 24 .

第2電極32は導電性粒子とバインダとを含む導電性部材を有し、第1電極22に電気的に接続されている。第2電極32が有する導電性部材は、導電性ペーストを用いることにより形成することができる。第2電極32は、基板12の第1面13及び第2面14に沿って延び広がる絶縁層31の一対の主面を貫通する孔31Aに充填されている。ここで、上述したように、第2電極32は第2面14側の導電性接続層24を介して第1電極22に電気的に接続されているが、より正確に説明すると、第2電極32は、第2面14上に設けられた導電性接続層24のうちの貫通孔20上に延び出した部分を介して第1電極22に接続している。 The second electrode 32 has a conductive member containing conductive particles and a binder and is electrically connected to the first electrode 22 . The conductive member that the second electrode 32 has can be formed by using a conductive paste. The second electrode 32 is filled in a hole 31</b>A passing through a pair of main surfaces of the insulating layer 31 extending along the first surface 13 and the second surface 14 of the substrate 12 . Here, as described above, the second electrode 32 is electrically connected to the first electrode 22 via the conductive connection layer 24 on the second surface 14 side. 32 is connected to the first electrode 22 via a portion of the conductive connection layer 24 provided on the second surface 14 that extends above the through hole 20 .

第2電極32が有する導電性部材は、導電性粒子と、バインダとを少なくとも含む。導電性部材には、さらに添加剤、溶媒、可塑剤などが含まれてもよい。導電性粒子は、導電性を有していればよく、具体的には、金属粒子を使用することができる。金属粒子に用いられる金属としては、銅、銀、またはこれらを用いた合金等を挙げることができる。導電性粒子は、複数種類の金属粒子を組み合わせて使用してもよい。また、バインダには、樹脂を用いることができる。具体的には、エポキシ樹脂等を挙げることができる。このような導電性部材においては、導電性粒子が70%以上含まれることが好ましい。なお、上記導電性部材を導電性ペーストにより形成する場合、導電性ペーストには、導電性粒子及びバインダが少なくとも含まれ、必要に応じて溶媒、添加剤などが含まれてもよい。 The conductive member of the second electrode 32 includes at least conductive particles and a binder. The conductive member may further contain additives, solvents, plasticizers, and the like. The conductive particles need only be conductive, and specifically, metal particles can be used. Examples of the metal used for the metal particles include copper, silver, and alloys using these. The conductive particles may be used in combination of multiple types of metal particles. Moreover, resin can be used for the binder. Specifically, an epoxy resin etc. can be mentioned. Such a conductive member preferably contains 70% or more of the conductive particles. When the conductive member is formed from a conductive paste, the conductive paste contains at least conductive particles and a binder, and may contain a solvent, an additive, and the like, if necessary.

また第2電極32は、第1電極22側に向けて先細りとなる台形状となっている。 The second electrode 32 has a trapezoidal shape that tapers toward the first electrode 22 side.

(配線層)
配線層40は、基板12側とは反対側で被覆層30上に設けられ、第2電極32に電気的に接続されている。したがって、第2電極32は、第1電極22と配線層40とを電気的に接続することになる。図1に示される配線層40は、所望のパターンにパターニングされている。
(wiring layer)
The wiring layer 40 is provided on the cover layer 30 on the side opposite to the substrate 12 side and electrically connected to the second electrode 32 . Therefore, the second electrode 32 electrically connects the first electrode 22 and the wiring layer 40 . The wiring layer 40 shown in FIG. 1 is patterned into a desired pattern.

配線層40は、導電性を有する層である。配線層40を構成する材料は、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属またはこれらを用いた合金であってもよい。配線層40の厚みは、例えば1μm以上且つ20μm以下である。 The wiring layer 40 is a conductive layer. The material forming the wiring layer 40 may be a metal such as copper, gold, silver, platinum, rhodium, tin, aluminum, nickel, chromium, or an alloy using these. The thickness of the wiring layer 40 is, for example, 1 μm or more and 20 μm or less.

(素子)
素子100は、基板12と配線層40との間で絶縁層31内に埋め込まれるように位置し、配線層40に電気的に接続されている。
(element)
The element 100 is positioned so as to be embedded in the insulating layer 31 between the substrate 12 and the wiring layer 40 and is electrically connected to the wiring layer 40 .

図示の例では、素子100が板状であり、その一対の主面のうちの基板12側の主面及一対の主面の間に位置する側面が全体的に絶縁層31によって覆われている。一方、素子100の一対の主面のうちの基板12側とは反対側の主面は、絶縁層31によって一部しか覆われていないが、バンプ101との接続部分を除き、この主面も全体的に絶縁層31によって覆われていてもよい。 In the illustrated example, the element 100 is plate-shaped, and of the pair of main surfaces, the main surface on the substrate 12 side and the side surface located between the pair of main surfaces are entirely covered with an insulating layer 31 . . On the other hand, of the pair of main surfaces of the element 100 , the main surface on the side opposite to the substrate 12 side is only partially covered with the insulating layer 31 . It may be entirely covered with an insulating layer 31 .

素子100と配線層40との間に設けられるバンプ101は、素子100と配線層40とを電気的に接続している。本実施の形態におけるバンプ101は、第2電極32が有する導電性部材と同じ材料からなる導電性部材を有し、当該導電性部材を介して配線層40に電気的に接続されている。このようにバンプ101において第2電極32が有する導電性部材と同じ材料からなる導電性部材を使用することで、製造コストの抑制を図ることができる。 A bump 101 provided between the element 100 and the wiring layer 40 electrically connects the element 100 and the wiring layer 40 . Bump 101 in the present embodiment has a conductive member made of the same material as the conductive member of second electrode 32, and is electrically connected to wiring layer 40 via the conductive member. By using the conductive member made of the same material as the conductive member of the second electrode 32 in the bump 101 in this way, it is possible to reduce the manufacturing cost.

なお、素子100の種類及びサイズは特に限られるものではないが、素子100は、例えば基板12の法線方向における厚みが50μmのものであってもよい。 The type and size of the element 100 are not particularly limited, but the element 100 may have a thickness of 50 μm in the normal direction of the substrate 12, for example.

配線基板の製造方法
以下、上述の配線基板1の製造方法の一例について、図2乃至図7を参照して説明する。
Method for Manufacturing Wiring Board An example of a method for manufacturing the above-described wiring board 1 will be described below with reference to FIGS.

(貫通孔形成工程)
まず、基板12を準備する。次に、第1面13及び第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図2に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
(Through hole forming step)
First, the substrate 12 is prepared. Next, a resist layer is provided on at least one of the first surface 13 and the second surface 14 . After that, openings are provided in the resist layer at positions corresponding to the through holes 20 . Next, through-holes 20 can be formed in the substrate 12 as shown in FIG. 2 by processing the substrate 12 in the openings of the resist layer. As a method for processing the substrate 12, a dry etching method such as a reactive ion etching method or a deep reactive ion etching method, a wet etching method, or the like can be used.

なお、基板12にレーザを照射することによって基板12に貫通孔20を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。 The through holes 20 may be formed in the substrate 12 by irradiating the substrate 12 with a laser. In this case, the resist layer may not be provided. As a laser for laser processing, an excimer laser, Nd:YAG laser, femtosecond laser, or the like can be used. When an Nd:YAG laser is employed, a fundamental wave with a wavelength of 1064 nm, a second harmonic with a wavelength of 532 nm, a third harmonic with a wavelength of 355 nm, or the like can be used.

また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板12のうち貫通孔20が形成されるべき領域に変質層を形成する。続いて、基板12をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板12に貫通孔20を形成することができる。その他にも、基板12に研磨材を吹き付けるブラスト処理によって基板12に貫通孔20を形成してもよい。
(第1電極形成工程)
次に、図3に示すように、貫通孔20の側壁21に第1電極22を形成する。本実施形態においては、第1電極22と同時に、第1面13上及び第2面14上に導電性接続層24が形成される。これにより、電極基板10が準備されることになる。
Alternatively, laser irradiation and wet etching can be combined as appropriate. Specifically, first, an altered layer is formed in a region of the substrate 12 where the through hole 20 is to be formed by laser irradiation. Subsequently, the substrate 12 is immersed in hydrogen fluoride or the like to etch the altered layer. Through holes 20 can thus be formed in the substrate 12 . Alternatively, the through holes 20 may be formed in the substrate 12 by blasting the substrate 12 with an abrasive.
(First electrode forming step)
Next, as shown in FIG. 3, the first electrode 22 is formed on the side wall 21 of the through hole 20. Next, as shown in FIG. In this embodiment, the conductive connection layer 24 is formed on the first surface 13 and the second surface 14 at the same time as the first electrode 22 . Thus, the electrode substrate 10 is prepared.

ここでは、第1電極22及び導電性接続層24が、スパッタリング法、蒸着法、またはこれらの組み合わせによってシード層を形成した後に、めっき層を成長させることで、形成される。 Here, the first electrode 22 and the conductive connecting layer 24 are formed by growing a plating layer after forming a seed layer by sputtering, vapor deposition, or a combination thereof.

(コア充填工程)
次に、図4に示すように、第1電極22の内部にコア23が充填される。コア23は、例えば、第1面13上及び第2面14上に樹脂のフィルムを配置し、圧力差を利用してフィルムを第1電極22の内部に押し込むことで充填されてもよい。また、このようなフィルムは、ローラーによって第1電極22の内部に押し込まれてもよい。
(Core filling process)
Next, as shown in FIG. 4, the inside of the first electrode 22 is filled with the core 23 . The core 23 may be filled, for example, by placing resin films on the first surface 13 and the second surface 14 and pressing the films into the first electrodes 22 using a pressure difference. Such a film may also be pushed inside the first electrode 22 by a roller.

(配線形成工程)
次に、被覆層30特にその第2電極32と配線層40とから形成される、第1電極22に対する配線部分を形成する。この際、まず、図5に示すように、配線形成部材50が準備される。配線形成部材50は、電極基板10に設けられる前の被覆層30、配線層40及び素子100を一体化した部材であり、図示の例では、被覆層30側とは反対側で配線層40に接合された基材層60をさらに有している。
(Wiring formation process)
Next, a wiring portion for the first electrode 22, which is formed from the coating layer 30, particularly the second electrode 32 and the wiring layer 40, is formed. At this time, first, as shown in FIG. 5, a wiring forming member 50 is prepared. The wiring forming member 50 is a member that integrates the covering layer 30, the wiring layer 40, and the element 100 before being provided on the electrode substrate 10. It also has a bonded substrate layer 60 .

すなわち、本例に係る配線形成部材50は、絶縁層31、絶縁層31を貫通するように設けられた第2電極32及び絶縁層31に埋め込まれるように位置し且つ絶縁層31に保持された素子100を含む被覆層30と、被覆層30上に設けられ第2電極32及び素子100に電気的に接続された配線層40と、被覆層30側とは反対側で配線層40に接合された基材層60とを一体に有している。ただし、配線形成部材50上において第2電極32が絶縁層31から突出している点は、電極基板10に設けられた後の状態と異なっている。また配線形成部材50上の配線層40は、パターニングされておらず、シート状に延び広がった状態となっている。 That is, the wiring forming member 50 according to this example is positioned to be embedded in the insulating layer 31, the second electrode 32 provided to penetrate the insulating layer 31, and the insulating layer 31, and is held by the insulating layer 31. A covering layer 30 including an element 100, a wiring layer 40 provided on the covering layer 30 and electrically connected to the second electrode 32 and the element 100, and a wiring layer 40 joined to the wiring layer 40 on the side opposite to the covering layer 30 side. It integrally has a base material layer 60 . However, the point that the second electrode 32 protrudes from the insulating layer 31 on the wiring forming member 50 is different from the state after being provided on the electrode substrate 10 . Moreover, the wiring layer 40 on the wiring forming member 50 is not patterned and is in a state of being spread out like a sheet.

また本例における基材層60は樹脂から形成されており、配線層40及びその上の絶縁層31を支持するとともに保護することで、配線形成部材50の取り扱い性を向上させている。また基材層60は、配線層40から剥離可能な剥離層として構成されている。 The base material layer 60 in this example is made of resin, and supports and protects the wiring layer 40 and the insulating layer 31 thereon, thereby improving the handleability of the wiring forming member 50 . Further, the base material layer 60 is configured as a release layer that can be separated from the wiring layer 40 .

以上のような配線形成部材50を第2面14側に配置した後、図6に示すように、配線形成部材50は、その第2電極32が第1電極22に電気的に接続されるように、基板12から第1電極22が露出する側、本例では第2面14側から電極基板10に接合される。この際、配線形成部材50は、絶縁層31が基板12に溶着することで電極基板10に接合される。詳しくは、配線形成部材50は、基板12に向けて加熱及び加圧される。これにより、絶縁層31が熔解して基板12に付着し、配線形成部材50が電極基板10に接合される。このとき、図6に示すように、加熱及び加圧により、第2電極32は押しつぶされて接合前の状態よりも幅広になる。 After arranging the wiring forming member 50 as described above on the second surface 14 side, as shown in FIG. Secondly, it is joined to the electrode substrate 10 from the side where the first electrode 22 is exposed from the substrate 12, which is the second surface 14 side in this example. At this time, the wiring forming member 50 is joined to the electrode substrate 10 by welding the insulating layer 31 to the substrate 12 . Specifically, the wiring forming member 50 is heated and pressurized toward the substrate 12 . As a result, the insulating layer 31 is melted and attached to the substrate 12 , and the wiring forming member 50 is joined to the electrode substrate 10 . At this time, as shown in FIG. 6, the second electrode 32 is crushed by the heat and pressure and becomes wider than before bonding.

その後、図7に示すように、基材層60が配線層40から剥離された後、配線層40上にレジスト70が設けられ、レジスト70をマスクとして、配線層40がエッチングされることで、配線層40にパターンが形成される。これにより、図1に示す状態の配線基板1が製造される。 Thereafter, as shown in FIG. 7, after the substrate layer 60 is separated from the wiring layer 40, a resist 70 is provided on the wiring layer 40, and the wiring layer 40 is etched using the resist 70 as a mask. A pattern is formed in the wiring layer 40 . Thus, the wiring board 1 in the state shown in FIG. 1 is manufactured.

以上に説明した本実施形態に係る配線基板1では、第2電極32が導電性粒子とバインダとを含む導電性部材を有して第1電極22と配線層40とを電気的に接続する。このように第2電極32が導電性粒子とバインダとを含む導電性部材を有することで、ガスに対する通気性が確保される。これにより、内部、具体的に第1電極22側で生じたガスを、第2電極32を通過させて被覆層30と配線層40との間から外部に放出することができる。また第2電極32は、パターニング等を行うことなく形成されるため、作製に手間がかからず、しかも第2電極32の形成と同時に素子100が配線基板1に組み込まれる。したがって、内部で生じるガスに対する良好な通気性を簡易に確保でき且つ容易に作製することができる。 In the wiring board 1 according to this embodiment described above, the second electrode 32 has a conductive member containing conductive particles and a binder, and electrically connects the first electrode 22 and the wiring layer 40 . Since the second electrode 32 has a conductive member containing conductive particles and a binder in this way, gas permeability is ensured. As a result, gas generated inside, specifically on the side of the first electrode 22 , can pass through the second electrode 32 and be released to the outside from between the covering layer 30 and the wiring layer 40 . In addition, since the second electrode 32 is formed without patterning or the like, it does not take much time and effort to manufacture, and the element 100 is incorporated into the wiring board 1 at the same time as the second electrode 32 is formed. Therefore, it is possible to easily ensure good air permeability for the gas generated inside, and to manufacture it easily.

とりわけ被覆層30、特にその第2電極32と配線層40とから形成される第1電極22に対する配線部分は、被覆層30及び配線層40を一体化した配線形成部材50を電極基板10に接合することで作製されるため、本実施形態によれば、極めて容易に配線基板1を作製することが可能となる。 In particular, the wiring portion for the first electrode 22 formed by the coating layer 30, particularly the second electrode 32 and the wiring layer 40 is formed by joining the wiring forming member 50 integrating the coating layer 30 and the wiring layer 40 to the electrode substrate 10. Therefore, according to this embodiment, the wiring board 1 can be very easily manufactured.

(他の実施形態1)
次に、図8~図14を参照しつつ他の実施形態について説明する。図8は、本実施形態に係る配線基板2を示す断面図である。図9乃至図14は、配線基板2の製造工程を示す図である。本実施形態における構成部分のうちの上述の実施形態と同様のものには、同一の符号を付し、その詳細な説明は省略する。
(Other embodiment 1)
Next, another embodiment will be described with reference to FIGS. 8 to 14. FIG. FIG. 8 is a cross-sectional view showing the wiring board 2 according to this embodiment. 9 to 14 are diagrams showing the manufacturing process of the wiring board 2. First, as shown in FIG. Components of this embodiment that are the same as those of the above-described embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.

図8に示すように、本実施形態に係る配線基板2は、基板12、第1電極22、被覆層30、配線層40、素子100及び対向基板112を備える。対向基板112は、配線層40及び被覆層30を介して基板12と向き合うように位置し、配線層40及び被覆層30を介して基板12と一体になっている。 As shown in FIG. 8, the wiring board 2 according to this embodiment includes a substrate 12, a first electrode 22, a coating layer 30, a wiring layer 40, an element 100, and a counter substrate 112. As shown in FIG. The opposing substrate 112 is positioned to face the substrate 12 with the wiring layer 40 and the covering layer 30 interposed therebetween, and is integrated with the substrate 12 with the wiring layer 40 and the covering layer 30 interposed therebetween.

対向基板112は、対向側第1面113及び対向側第1面113の反対側に位置する対向側第2面114を含むとともに、対向側第1面113から対向側第2面114に貫通する対向側貫通孔120が設けられ、対向側貫通孔120には、配線層40に電気的に接続される第3電極122が位置している。第3電極122は、配線層40を介して素子100に電気的に接続し、且つ配線層40、第2電極32及び導電性接続層24を介して第1電極22に電気的に接続している。第3電極122は、コンフォーマルビアであり、その内部には樹脂からなるコア123が充填されている。 The opposing substrate 112 includes a first opposing surface 113 and a second opposing surface 114 located on the opposite side of the first opposing surface 113, and penetrates from the first opposing surface 113 to the second opposing surface 114. A facing-side through hole 120 is provided, and a third electrode 122 electrically connected to the wiring layer 40 is positioned in the facing-side through hole 120 . The third electrode 122 is electrically connected to the element 100 through the wiring layer 40 and electrically connected to the first electrode 22 through the wiring layer 40, the second electrode 32 and the conductive connection layer 24. there is The third electrode 122 is a conformal via, the inside of which is filled with a core 123 made of resin.

基板12及び対向基板112は、同一の材料及びサイズで形成されることが好ましく、本実施形態では、基板12及び対向基板112がともにガラス基板からなり、厚みも同一となっている。これにより、良好な寸法安定性が確保されている。 The substrate 12 and the opposing substrate 112 are preferably made of the same material and of the same size. In this embodiment, the substrate 12 and the opposing substrate 112 are both made of glass and have the same thickness. This ensures good dimensional stability.

以下、図8に示された配線基板2の製造方法について説明する。 A method of manufacturing the wiring board 2 shown in FIG. 8 will be described below.

(電極基板の作製工程)
まず、基板12及び第1電極22を有する電極基板10が、図2乃至図4を参照して説明した工程と同様の工程を経て準備される。
(Manufacturing process of electrode substrate)
First, the electrode substrate 10 having the substrate 12 and the first electrodes 22 is prepared through processes similar to those described with reference to FIGS.

(配線形成工程)
次に、被覆層30特にその第2電極と配線層40と第3電極122とから形成される、第1電極22に対する配線部分を形成する。この際、まず、図9乃至図14に示す工程を経て作製される図15に示す配線形成部材150が準備される。本実施形態における配線形成部材150は、電極基板10に設けられる前の被覆層30、配線層40及び素子100を一体化した部材であり、被覆層30側とは反対側で配線層40に接合された対向基板112をさらに有している。本例においても、配線層40はパターニングされているが、対向基板112上で配線層40が形成されていない部分には、被覆層30のうちの絶縁層31が位置している。
(Wiring formation process)
Next, a wiring portion for the first electrode 22, which is formed from the coating layer 30, particularly the second electrode thereof, the wiring layer 40, and the third electrode 122, is formed. At this time, first, a wiring forming member 150 shown in FIG. 15 manufactured through the steps shown in FIGS. 9 to 14 is prepared. The wiring forming member 150 in the present embodiment is a member in which the coating layer 30, the wiring layer 40, and the element 100 are integrated before being provided on the electrode substrate 10, and is joined to the wiring layer 40 on the side opposite to the coating layer 30 side. It further has a counter substrate 112 that is mounted on the substrate. In this example as well, the wiring layer 40 is patterned, but the insulating layer 31 of the covering layer 30 is positioned on the portion of the opposing substrate 112 where the wiring layer 40 is not formed.

配線形成部材150を作製する際には、まず、図9に示すように、対向側貫通孔120が設けられた対向基板112が準備され、その後、対向側貫通孔120の側壁及び対向基板112の対向側第1面113上及び対向側第2面114上に導電層140が形成される。導電層140は、スパッタリング法、蒸着法、またはこれらの組み合わせによってシード層を形成した後に、めっき層を成長させることで形成される。 When fabricating the wiring forming member 150, first, as shown in FIG. A conductive layer 140 is formed on the opposing first surface 113 and the opposing second surface 114 . The conductive layer 140 is formed by growing a plating layer after forming a seed layer by sputtering, vapor deposition, or a combination thereof.

次いで図10に示すように、対向側第1面113上及び対向側第2面114上の導電層140が、エッチングにより所望のパターンにパターニングされ、これにより、対向側第1面113上に配線層40が設けられるとともに、対向側貫通孔120内に第3電極122が設けられる。その後、図11に示すように、第3電極122の内部にコア123が充填される。コア123の充填は、図4で説明した工程と同様の工程で行うことができる。 Next, as shown in FIG. 10, the conductive layer 140 on the first surface 113 on the opposite side and the second surface 114 on the opposite side is patterned into a desired pattern by etching. A layer 40 is provided and a third electrode 122 is provided in the opposing side through hole 120 . After that, as shown in FIG. 11, the inside of the third electrode 122 is filled with the core 123 . The filling of the core 123 can be performed in the same process as the process described with reference to FIG.

そして図12に示すように、配線層40上に第2電極32が設けられるとともに、バンプ101が設けられる。この際、第2電極32及びバンプ101を形成する導電性部材を同一とすることで、製造コストを抑制できる。第2電極32及びバンプ101は、例えばスクリーン印刷によって配線層40上に設けられてもよい。そして図13に示すように、バンプ101と素子100が電気的に接続され、その後、図14に示すように、配線層40上に絶縁層31が設けられる。ここで、絶縁層31は、配線層40、素子100及び対向側第1面113を覆う。また第2電極32は絶縁層31を貫通した状態となる。 Then, as shown in FIG. 12, the second electrode 32 is provided on the wiring layer 40 and the bump 101 is provided. At this time, by using the same conductive member for forming the second electrode 32 and the bump 101, the manufacturing cost can be suppressed. The second electrodes 32 and the bumps 101 may be provided on the wiring layer 40 by screen printing, for example. Then, as shown in FIG. 13, the bumps 101 and the element 100 are electrically connected, and then the insulating layer 31 is provided on the wiring layer 40 as shown in FIG. Here, the insulating layer 31 covers the wiring layer 40 , the element 100 and the opposing first surface 113 . Also, the second electrode 32 penetrates the insulating layer 31 .

以上の工程を経て、本実施形態に係る配線形成部材150が作製された後、図15に示すように、電極基板10と配線形成部材150とを向き合わせる。その後、図16に示すように、配線形成部材150は、その第2電極32が第1電極22に電気的に接続されるように、基板12から第1電極22が露出する側、本例では第2面14側から電極基板10に接合される。この際、配線形成部材150は、絶縁層31が基板12に溶着することで電極基板10に接合される。詳しくは、配線形成部材150は、基板12に向けて加熱及び加圧される。これにより、絶縁層31が熔解して基板12に付着し、配線形成部材150が電極基板10に接合される。このとき、図16に示すように、加熱及び加圧により、第2電極32は押しつぶされて接合前の状態よりも幅広になる。 After the wiring forming member 150 according to the present embodiment is produced through the above steps, the electrode substrate 10 and the wiring forming member 150 are opposed to each other as shown in FIG. After that, as shown in FIG. 16, the wiring forming member 150 is formed on the side where the first electrode 22 is exposed from the substrate 12, in this example, such that the second electrode 32 is electrically connected to the first electrode 22. It is joined to the electrode substrate 10 from the second surface 14 side. At this time, the wiring forming member 150 is joined to the electrode substrate 10 by welding the insulating layer 31 to the substrate 12 . Specifically, the wiring forming member 150 is heated and pressurized toward the substrate 12 . As a result, the insulating layer 31 is melted and attached to the substrate 12 , and the wiring forming member 150 is joined to the electrode substrate 10 . At this time, as shown in FIG. 16, the second electrode 32 is crushed by the heat and pressure and becomes wider than before bonding.

以上に説明した実施形態に係る配線基板2においても、第2電極32が導電性粒子とバインダとを含む導電性部材を有して第1電極22と配線層40とを電気的に接続する。このように第2電極32が導電性粒子とバインダとを含む導電性部材を有することで、ガスに対する通気性が確保される。これにより、内部、具体的に第1電極22側で生じたガスを、第2電極32を通過させて外部に排出させ易くなる。また第2電極32は、パターニング等を行うことなく形成されるため、作製に手間がかからず、しかも第2電極32の形成と同時に素子100が配線基板1に組み込まれる。したがって、内部で生じるガスに対する良好な通気性を簡易に確保でき且つ容易に作製することができる。 Also in the wiring board 2 according to the embodiment described above, the second electrode 32 has a conductive member containing conductive particles and a binder to electrically connect the first electrode 22 and the wiring layer 40 . Since the second electrode 32 has a conductive member containing conductive particles and a binder in this way, gas permeability is ensured. As a result, the gas generated inside, specifically on the side of the first electrode 22 , can be easily discharged to the outside through the second electrode 32 . In addition, since the second electrode 32 is formed without patterning or the like, it does not take much time and effort to manufacture, and the element 100 is incorporated into the wiring board 1 at the same time as the second electrode 32 is formed. Therefore, it is possible to easily ensure good air permeability for the gas generated inside, and to manufacture it easily.

とりわけ被覆層30特にその第2電極32と配線層40と第3電極122とから形成される、第1電極22に対する配線部分は、被覆層30、配線層40及び第3電極122を一体化した配線形成部材150を電極基板10に接合することで作製されるため、本実施形態も、極めて容易に配線基板2を作製することが可能となる。 In particular, the wiring portion for the first electrode 22, which is formed of the covering layer 30, particularly the second electrode 32, the wiring layer 40, and the third electrode 122, integrates the covering layer 30, the wiring layer 40, and the third electrode 122. Since it is produced by bonding the wiring forming member 150 to the electrode substrate 10, the wiring substrate 2 can be produced very easily in this embodiment as well.

(他の実施形態2)
次に、図17を参照しつつ、さらに他の実施形態について説明する。本実施形態における構成部分のうちの上述の実施形態と同様のものには、同一の符号を付し、その詳細な説明は省略する。図17に示すように、この例では、第2面14から第1面13にへこむ有底孔20’が基板12に設けられ、有底孔20’の内部に第1電極22が位置する。図17では、第1電極22がフィルドビアとなっているが、コンフォーマルビアであってもよい。本実施形態にかかる電極基板も、上述の実施形態と同様の手順で製造され得る。なお、上述した対向基板112に、対向側貫通孔120に代えて有底孔が形成されてもよい。
(Other embodiment 2)
Next, still another embodiment will be described with reference to FIG. Components of this embodiment that are the same as those of the above-described embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted. As shown in FIG. 17, in this example, a bottomed hole 20' recessed from the second surface 14 to the first surface 13 is provided in the substrate 12, and the first electrode 22 is positioned inside the bottomed hole 20'. Although the first electrode 22 is a filled via in FIG. 17, it may be a conformal via. The electrode substrate according to this embodiment can also be manufactured in the same procedure as in the above-described embodiments. A bottomed hole may be formed in the counter substrate 112 described above instead of the counter-side through hole 120 .

配線基板が搭載される製品の例
図18は、本開示の実施形態に係る配線基板が搭載されることができる製品の例を示す図である。本開示の実施形態に係る配線基板は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ210、タブレット端末220、携帯電話230、スマートフォン240、デジタルビデオカメラ250、デジタルカメラ260、デジタル時計270、サーバ280等に搭載される。
Example of Products Mounted with Wiring Board FIG. 18 is a diagram showing an example of a product on which the wiring board according to the embodiment of the present disclosure can be mounted. A wiring board according to an embodiment of the present disclosure can be used in various products. For example, it is installed in a notebook personal computer 210, a tablet terminal 220, a mobile phone 230, a smart phone 240, a digital video camera 250, a digital camera 260, a digital clock 270, a server 280, and the like.

1,2…配線基板
10…電極基板
12…基板
13…第1面
14…第2面
20…貫通孔
20’…有底孔
21…側壁
22…第1電極
23…コア
24…導電性接続層
30…被覆層
31…絶縁層
31A…孔
32…第2電極
40…配線層
50…配線形成部材
60…基材層
100…素子
101…バンプ
112…対向基板
113…対向側第1面
114…対向側第2面
120…対向側貫通孔
122…第3電極
123…コア
150…配線形成部材
DESCRIPTION OF SYMBOLS 1, 2... Wiring board 10... Electrode board 12... Substrate 13... First surface 14... Second surface 20... Through hole 20'... Bottomed hole 21... Side wall 22... First electrode 23... Core 24... Conductive connection layer REFERENCE SIGNS LIST 30 Coating layer 31 Insulating layer 31A Hole 32 Second electrode 40 Wiring layer 50 Wiring forming member 60 Base material layer 100 Element 101 Bump 112 Opposing substrate 113 Opposing side first surface 114 Opposing Second side surface 120 Opposite side through hole 122 Third electrode 123 Core 150 Wiring forming member

Claims (18)

第1面及び前記第1面の反対側に位置する第2面を含むとともに、前記第1面から前記第2面に貫通する貫通孔または前記第1面及び前記第2面のうちの一方から他方にへこむ有底孔が設けられたガラス基板からなる基板と、
前記貫通孔または前記有底孔に位置する第1電極と、
ポリイミド樹脂を含む絶縁層及び前記絶縁層を貫通するように設けられた第2電極を有し、前記基板及び前記基板から露出する前記第1電極を覆うように前記絶縁層が前記第1面及び前記第2面のうちの両方または一方の面に溶着され且つ前記第2電極を前記第1電極に電気的に接続させた被覆層と、
前記被覆層上に設けられ、前記第2電極に電気的に接続された配線層と、
前記基板と前記配線層との間で前記絶縁層内に位置し、前記配線層に電気的に接続された素子と、
を備え、
前記第2電極は導電性粒子と、樹脂を含むバインダとを含む導電性部材を有し、前記第1電極と前記配線層とを電気的に接続し、
前記第2電極は通気性を有し、前記第1電極側で生じたガスを前記第2電極を通過させて前記被覆層と前記配線層との間に放出させる、配線基板。
A through hole including a first surface and a second surface located opposite to the first surface and penetrating from the first surface to the second surface or from one of the first surface and the second surface a substrate made of a glass substrate provided with a bottomed hole recessed to the other;
a first electrode positioned in the through hole or the bottomed hole;
An insulating layer containing a polyimide resin and a second electrode provided to penetrate the insulating layer, and the insulating layer covers the first surface and the first electrode exposed from the substrate and the substrate. a cover layer welded to one or both of the second surfaces and electrically connecting the second electrode to the first electrode;
a wiring layer provided on the covering layer and electrically connected to the second electrode;
a device located in the insulating layer between the substrate and the wiring layer and electrically connected to the wiring layer;
with
the second electrode has a conductive member containing conductive particles and a resin-containing binder, electrically connecting the first electrode and the wiring layer;
The wiring board, wherein the second electrode has air permeability, and allows gas generated on the first electrode side to pass through the second electrode and be released between the covering layer and the wiring layer.
前記素子は、前記第2電極が有する導電性部材と同じ材料からなる導電性部材を介して前記配線層に電気的に接続されている、請求項1に記載の配線基板。 2. The wiring board according to claim 1, wherein said element is electrically connected to said wiring layer via a conductive member made of the same material as a conductive member of said second electrode. 前記第2電極は、前記第1面上または前記第2面上に設けられた導電性接続層を介して前記第1電極に電気的に接続する、請求項1又は2に記載の配線基板。 3. The wiring board according to claim 1, wherein said second electrode is electrically connected to said first electrode via a conductive connection layer provided on said first surface or said second surface. 前記配線層及び前記被覆層を介して前記基板と向き合うように位置する対向基板をさらに備え、
前記対向基板は、前記配線層及び前記被覆層を介して前記基板と一体になっている、請求項1乃至3のいずれかに記載の配線基板。
further comprising a counter substrate positioned to face the substrate via the wiring layer and the covering layer;
4. The wiring substrate according to claim 1, wherein said counter substrate is integrated with said substrate via said wiring layer and said covering layer.
前記対向基板は、ガラス基板からなる、請求項4に記載の配線基板。 5. The wiring substrate according to claim 4, wherein said counter substrate is made of a glass substrate. 前記対向基板は、対向側第1面及び前記対向側第1面の反対側に位置する対向側第2面を含むとともに、前記対向側第1面から前記対向側第2面に貫通する対向側貫通孔または前記対向側第1面及び前記対向側第2面のうちの一方から他方にへこむ対向側有底孔が設けられ、
前記対向側貫通孔または前記対向側有底孔には、前記配線層に電気的に接続される第3電極が位置している、請求項4又は5に記載の配線基板。
The opposing substrate includes a first opposing surface and a second opposing surface located on the opposite side of the first opposing surface, and the opposing substrate penetrating from the first opposing surface to the second opposing surface. a through-hole or an opposed-side bottomed hole recessed from one of the opposed-side first surface and the opposed-side second surface to the other;
6. The wiring board according to claim 4, wherein a third electrode electrically connected to said wiring layer is positioned in said opposing side through hole or said opposing side bottomed hole.
前記配線層は、前記第2電極と前記素子とに接続している、請求項1乃至6のいずれかに記載の配線基板。 7. The wiring board according to claim 1, wherein said wiring layer is connected to said second electrode and said element. 第1面及び前記第1面の反対側に位置する第2面を含むとともに、前記第1面から前記第2面に貫通する貫通孔または前記第1面及び前記第2面のうちの一方から他方にへこむ有底孔が設けられたガラス基板からなる基板と、前記貫通孔または前記有底孔に位置する第1電極とを有する電極基板を準備する工程と、
ポリイミド樹脂を含む絶縁層、前記絶縁層を貫通するように設けられた第2電極及び前記絶縁層内に位置する素子を含む被覆層と、前記被覆層上に設けられ前記第2電極及び前記素子に電気的に接続された配線層とを有し、前記第2電極が導電性粒子と、樹脂を含むバインダとを含む導電性部材を有して前記絶縁層から突出している配線形成部材を準備する工程と、
前記第2電極が前記第1電極に電気的に接続されるように、前記配線形成部材を前記基板に向けて加熱及び加圧して、前記配線形成部材を前記電極基板に接合する工程と、を備
え、
前記第2電極は通気性を有し、前記第1電極側で生じたガスを前記第2電極を通過させて前記被覆層と前記配線層との間に放出させる配線基板の製造方法。
A through hole including a first surface and a second surface located opposite to the first surface and penetrating from the first surface to the second surface or from one of the first surface and the second surface a step of preparing an electrode substrate having a substrate made of a glass substrate provided with a bottomed hole recessed in the other direction and a first electrode positioned in the through hole or the bottomed hole;
An insulating layer containing a polyimide resin, a coating layer including a second electrode provided to penetrate the insulating layer and an element located in the insulating layer, and the second electrode and the element provided on the coating layer and a wiring layer electrically connected to the second electrode, the second electrode having a conductive member containing conductive particles and a resin-containing binder, and protruding from the insulating layer. and
bonding the wiring forming member to the electrode substrate by heating and pressurizing the wiring forming member toward the substrate so that the second electrode is electrically connected to the first electrode; prepared,
The method of manufacturing a wiring board, wherein the second electrode has air permeability, and the gas generated on the side of the first electrode is allowed to pass through the second electrode and be discharged between the covering layer and the wiring layer.
前記配線形成部材は、前記絶縁層が前記基板に溶着することで前記電極基板に接合される、請求項8に記載の配線基板の製造方法。 9. The method of manufacturing a wiring substrate according to claim 8, wherein said wiring forming member is joined to said electrode substrate by welding said insulating layer to said substrate. 前記素子は、前記第2電極が有する導電性部材と同じ材料からなる導電性部材を介して前記配線層に電気的に接続されている、請求項8又は9に記載の配線基板の製造方法。 10. The method of manufacturing a wiring board according to claim 8, wherein said element is electrically connected to said wiring layer via a conductive member made of the same material as a conductive member of said second electrode. 前記第2電極は、前記第1面上または前記第2面上に設けられた導電性接続層を介して前記第1電極に電気的に接続される、請求項8乃至10のいずれかに記載の配線基板の製造方法。 11. The second electrode according to any one of claims 8 to 10 , wherein said second electrode is electrically connected to said first electrode via a conductive connection layer provided on said first surface or said second surface. A method for manufacturing a wiring board. 前記導電性部材は、導電性ペーストを用いて形成されている、請求項8乃至11のいずれかに記載の配線基板の製造方法。 12. The method of manufacturing a wiring board according to claim 8, wherein said conductive member is formed using a conductive paste. 前記配線形成部材が、前記被覆層側とは反対側で前記配線層に接合された基材層をさらに有している、請求項8乃至12のいずれかに記載の配線基板の製造方法。 13. The method of manufacturing a wiring board according to claim 8, wherein said wiring forming member further has a base material layer joined to said wiring layer on a side opposite to said coating layer. 前記基材層は、前記配線層から剥離可能な剥離層であり、前記配線形成部材を前記電極基板に接合した後に剥離される、請求項13に記載の配線基板の製造方法。 14. The method of manufacturing a wiring substrate according to claim 13 , wherein the base material layer is a peelable layer that can be peeled off from the wiring layer, and is peeled off after bonding the wiring forming member to the electrode substrate. 前記配線形成部材が、前記被覆層側とは反対側で前記配線層に接合された対向基板をさらに有し、
前記対向基板は、前記配線形成部材を前記電極基板に接合した後に前記配線層及び前記被覆層を介して前記基板と向き合うように位置し、前記配線層及び前記被覆層を介して前記基板と一体になる、請求項8乃至12のいずれかに記載の配線基板の製造方法。
The wiring forming member further has a counter substrate bonded to the wiring layer on a side opposite to the covering layer,
The counter substrate is positioned so as to face the substrate through the wiring layer and the covering layer after the wiring forming member is joined to the electrode substrate, and is integrated with the substrate through the wiring layer and the covering layer. 13. The method for manufacturing a wiring board according to claim 8, wherein:
前記対向基板は、ガラス基板からなる、請求項15に記載の配線基板の製造方法。 16. The method of manufacturing a wiring board according to claim 15 , wherein said counter substrate is made of a glass substrate. 前記対向基板は、対向側第1面及び前記対向側第1面の反対側に位置する対向側第2面を含むとともに、前記対向側第1面から前記対向側第2面に貫通する対向側貫通孔または前記対向側第1面及び前記対向側第2面のうちの一方から他方にへこむ対向側有底孔が設けられ、
前記対向側貫通孔または前記対向側有底孔には、前記配線層に電気的に接続される第3電極が位置している、請求項15又は16に記載の配線基板の製造方法。
The opposing substrate includes a first opposing surface and a second opposing surface located on the opposite side of the first opposing surface, and the opposing substrate penetrating from the first opposing surface to the second opposing surface. a through-hole or an opposed-side bottomed hole recessed from one of the opposed-side first surface and the opposed-side second surface to the other;
17. The method of manufacturing a wiring board according to claim 15 , wherein a third electrode electrically connected to said wiring layer is positioned in said opposing side through hole or said opposing side bottomed hole.
前記配線層が前記第2電極と前記素子とに接続している前記配線形成部材を用いる、請求項8乃至17のいずれかに記載の配線基板の製造方法。 18. The method of manufacturing a wiring substrate according to claim 8, wherein said wiring layer uses said wiring forming member in which said wiring layer is connected to said second electrode and said element.
JP2017094828A 2017-05-11 2017-05-11 Wiring board and its manufacturing method Active JP7182856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017094828A JP7182856B2 (en) 2017-05-11 2017-05-11 Wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017094828A JP7182856B2 (en) 2017-05-11 2017-05-11 Wiring board and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2018190933A JP2018190933A (en) 2018-11-29
JP7182856B2 true JP7182856B2 (en) 2022-12-05

Family

ID=64478823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017094828A Active JP7182856B2 (en) 2017-05-11 2017-05-11 Wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP7182856B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN215453373U (en) * 2018-12-13 2022-01-07 株式会社村田制作所 Resin multilayer substrate and electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290051A (en) 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd Module with built-in component and method for manufacturing the same
WO2009081853A1 (en) 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring board
JP2015170784A (en) 2014-03-10 2015-09-28 大日本印刷株式会社 Wiring board, manufacturing method thereof, and wiring board member

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152834B2 (en) * 1993-06-24 2001-04-03 株式会社東芝 Electronic circuit device
JP2003017856A (en) * 2001-06-29 2003-01-17 Kyocera Chemical Corp Multilayer printed-wiring board and manufacturing method therefor
JP2009060019A (en) * 2007-09-03 2009-03-19 Panasonic Corp Solid printed circuit board
JP5609424B2 (en) * 2010-08-24 2014-10-22 株式会社村田製作所 Ceramic multilayer substrate and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290051A (en) 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd Module with built-in component and method for manufacturing the same
WO2009081853A1 (en) 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring board
JP2015170784A (en) 2014-03-10 2015-09-28 大日本印刷株式会社 Wiring board, manufacturing method thereof, and wiring board member

Also Published As

Publication number Publication date
JP2018190933A (en) 2018-11-29

Similar Documents

Publication Publication Date Title
TWI295089B (en) Wiring substrate and the manufacturing method of the same
JP5093840B2 (en) Multilayer wiring board for mounting light emitting device and method for manufacturing the same
JP2006344477A (en) Chip type fuse
JP7279769B2 (en) Perforated substrate and mounting substrate
JP2019004080A (en) Electronic component, electronic device, and manufacturing method of electronic component
WO2019111966A1 (en) Wiring board, semiconductor device, and wiring board production method
CN110402491B (en) Circuit module and method for manufacturing the same
JP7182856B2 (en) Wiring board and its manufacturing method
JP6936965B2 (en) Wiring board and its manufacturing method
JP4372493B2 (en) Method for manufacturing ceramic green sheet and method for manufacturing electronic component using ceramic green sheet
JP6883279B2 (en) Manufacturing method of through silicon via substrate and through silicon via substrate
JP2007251192A (en) Electronic part mounting circuit board
JP6258810B2 (en) Wiring board manufacturing method
JP6325346B2 (en) Wiring board, electronic device and electronic module
JP5609424B2 (en) Ceramic multilayer substrate and manufacturing method thereof
JP5546352B2 (en) Multiple wiring board
JP2010010538A (en) Method of manufacturing ceramic package and ceramic package
WO2011086796A1 (en) Method of manufacturing substrate with built-in capacitor
JP6155420B2 (en) Thin film capacitor sheet manufacturing method
JP2015012157A (en) Wiring board and electronic device
JP2012028453A (en) Metallic hermetic lid manufacturing method
JP7279306B2 (en) wiring board
JP2008072151A (en) Circuit board
JP2007234659A (en) Substrate and electronic apparatus employing it
JP4492071B2 (en) Wiring board manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210922

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210922

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211001

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211005

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20211203

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20211207

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220520

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220829

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220930

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20221028

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20221028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221122

R150 Certificate of patent or registration of utility model

Ref document number: 7182856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150