JP7279306B2 - wiring board - Google Patents

wiring board Download PDF

Info

Publication number
JP7279306B2
JP7279306B2 JP2018122894A JP2018122894A JP7279306B2 JP 7279306 B2 JP7279306 B2 JP 7279306B2 JP 2018122894 A JP2018122894 A JP 2018122894A JP 2018122894 A JP2018122894 A JP 2018122894A JP 7279306 B2 JP7279306 B2 JP 7279306B2
Authority
JP
Japan
Prior art keywords
metal wiring
layer
wiring layer
base material
lower metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018122894A
Other languages
Japanese (ja)
Other versions
JP2020004845A (en
Inventor
駿 北澤
貴志 藤田
貴志 木津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2018122894A priority Critical patent/JP7279306B2/en
Publication of JP2020004845A publication Critical patent/JP2020004845A/en
Application granted granted Critical
Publication of JP7279306B2 publication Critical patent/JP7279306B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は半導体装置等に用いられる配線基板に関するものである。 The present invention relates to a wiring substrate used for semiconductor devices and the like.

半導体チップ、および、外部接続用部材を用いた半導体装置が、画像処理、通信、車載などのさまざまな分野で用いられている。また、半導体装置の高性能化、小型軽量化が進む中で、半導体装置に用いられる半導体配線基板においても小型化、多ピン化、外部端子のファインピッチ化が求められており、そのため高密度配線基板の要求が高まっている。 2. Description of the Related Art Semiconductor devices using semiconductor chips and external connection members are used in various fields such as image processing, communication, and in-vehicle use. In addition, as semiconductor devices become more sophisticated and smaller and lighter, semiconductor wiring substrates used in semiconductor devices are also required to be smaller, have more pins, and have finer-pitch external terminals. Demand for substrates is increasing.

配線基板の内層部材であるコア材料には、従来、ガラスエポキシ樹脂に代表される有機コア材料が用いられてきたが、近年はシリコンやガラスなどの無機コア材料が注目を浴びている。ガラスやシリコンは、有機コア材料と比べ、平坦かつ平滑な基板ができることから微細配線形成に適し、吸湿時や加熱時の変形が少なく、また、絶縁性に優れ、電気的に優位であることが挙げられる。 Organic core materials typified by glass epoxy resin have conventionally been used as core materials, which are inner layer members of wiring boards, but in recent years, attention has been focused on inorganic core materials such as silicon and glass. Compared to organic core materials, glass and silicon can form flat and smooth substrates, making them suitable for forming fine wiring. mentioned.

しかしながら、シリコンやガラス等の材料は寸法安定性、平坦性、電気的特性に優れているものの、シリコン、ガラス基板へ金属配線層を形成した際に、材質の線膨張係数の差による引張／圧縮歪みにより、シリコン、ガラス基板上の金属配線層周辺で亀裂(クラック)を生じることがある。 However, although materials such as silicon and glass are excellent in dimensional stability, flatness, and electrical properties, when a metal wiring layer is formed on a silicon or glass substrate, tension/compression due to the difference in linear expansion coefficient of the material may occur. Strain may cause cracks around metal wiring layers on silicon and glass substrates.

特にシリコン、ガラス基板の表面と金属配線層の端部接点箇所に応力が集中し、シリコン、ガラス基板にクラックが生じることが確認されている。 In particular, it has been confirmed that the stress concentrates on the surface of the silicon or glass substrate and the edge contact point of the metal wiring layer, and cracks occur in the silicon or glass substrate.

シリコン、ガラス基板と貫通孔電極、金属パッド、金属配線層周辺におけるクラックの抑制には、貫通孔電極、金属パッド、金属配線層の厚みを薄化させて引張／圧縮歪みを低減させることが効果的であるが、貫通孔電極、金属パッド、金属配線層が薄くなることで、電気抵抗値が増大することにより、電気的特性が低下するといった問題がある。 In order to suppress cracks around silicon and glass substrates, through-hole electrodes, metal pads, and metal wiring layers, it is effective to reduce the thickness of through-hole electrodes, metal pads, and metal wiring layers to reduce tensile/compressive strain. However, as the through-hole electrodes, metal pads, and metal wiring layers become thinner, the electrical resistance value increases, resulting in a problem of degraded electrical characteristics.

特許第５９０４５５６号公報Japanese Patent No. 5904556

本発明は、以上の事情の下になされ、電気抵抗値の増大による電気的特性を低下させることなく、半導体パッケージ基板の金属配線層周辺のコア材に発生するクラック、割れ、欠けを抑制する構造を備えた配線基板を提供することを目的とする。 The present invention has been made under the above circumstances, and has a structure that suppresses cracks, breakage, and chipping occurring in the core material around the metal wiring layer of the semiconductor package substrate without degrading the electrical characteristics due to the increase in the electrical resistance value. An object of the present invention is to provide a wiring board with

上記課題を解決するために、本発明の請求項１の発明は、
シリコン基材上もしくはガラス基材上の少なくとも一方の面に、無機化合物からなる一層
以上の無機密着層を有し、該無機密着層上に電気めっきからなる下層金属配線層を有し、
さらにその上に一層以上の電気めっきからなる上層金属配線層を有しており、
前記下層金属配線層と上層金属配線層は、それら両層の端辺が重ならない多段構造であり、かつ前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＞ａかつ一部分においてＡ＜ａとなることを特徴とする配線基板である。 In order to solve the above problems, the invention of claim 1 of the present invention is
Having at least one inorganic adhesion layer made of an inorganic compound on at least one surface of a silicon base material or a glass base material, and having a lower metal wiring layer made of electroplating on the inorganic adhesion layer,
Furthermore, it has an upper metal wiring layer made of one or more electroplating layers on it,
The lower metal wiring layer and the upper metal wiring layer have a multistage structure in which the edges of both layers do not overlap, and the upper metal wiring layer The wiring board is characterized in that the upper layer metal wiring width a in a plan view of is A>a and partially A<a.

これにより、金属配線と前記シリコン基材もしくはガラス基材との異種材料による線膨
張係数による応力差を低減させることで、配線基板の金属配線層周辺に発生するクラック、割れ、欠けを抑制することができる。 As a result, the stress difference due to the coefficient of linear expansion due to the different materials of the metal wiring and the silicon base material or the glass base material is reduced, thereby suppressing cracks, breakage, and chipping that occur around the metal wiring layer of the wiring substrate. can be done.

上記のようにすることにより、金属配線層全体の体積が増加することで電気抵抗値が低下する。なおかつ、前記下層金属配線層の配線厚みが薄くできることで、前記シリコン基材もしくはガラス基材と金属配線層の端部接点での応力緩和が可能となり、前記シリコン基材もしくはガラス基材へのクラック等の不具合を抑制することができる。
その結果、前記シリコン基材もしくはガラス基材へのクラックや割れ欠け等の不具合を抑制しつつ、電気的特性の劣化を抑えることができる。 By doing so, the electrical resistance value is lowered by increasing the volume of the entire metal wiring layer. In addition, since the wiring thickness of the lower metal wiring layer can be made thin, it is possible to relax the stress at the end contact point between the silicon base material or the glass base material and the metal wiring layer, thereby preventing cracks in the silicon base material or the glass base material. It is possible to suppress defects such as
As a result, it is possible to suppress the deterioration of the electrical characteristics while suppressing defects such as cracks and cracks in the silicon base material or the glass base material.

本発明によれば、シリコン基材もしくはガラス基材へのクラックや割れ欠けを抑制し、かつ電気抵抗値の増大による電気的特性の低下を回避可能な配線基板が提供できる。 According to the present invention, it is possible to provide a wiring substrate that can suppress cracks and cracks in a silicon base material or a glass base material and avoid deterioration of electrical characteristics due to an increase in electrical resistance.

本発明の第１の形態の一例を示す断面視模式図。BRIEF DESCRIPTION OF THE DRAWINGS The cross-sectional view schematic diagram which shows an example of the 1st form of this invention. 本発明の第２の形態の一例を示す断面視模式図。The cross-sectional view schematic diagram which shows an example of the 2nd form of this invention. 本発明の第３の形態の一例を示す平面視模式図。The schematic plan view showing an example of the third embodiment of the present invention. 本発明の第４の形態の一例を示す平面視模式図。The plane view schematic diagram which shows an example of the 4th form of this invention. 本発明の第５の形態の一例を示す平面視模式図。The plane view schematic diagram which shows an example of the 5th form of this invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態における配線基板の製造工程を示す模式図。4A to 4D are schematic diagrams showing a manufacturing process of a wiring board according to one embodiment of the present invention;

以下、本発明の実施の形態を、図面を用いて説明する。なお本発明はこれらの実施形態のみに限定されるものではない。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, this invention is not limited only to these embodiments.

図１は本発明の効果を得るための一例として第1の形態を示す断面模式図となっている。
図１に示すように、シリコン基材もしくはガラス基材１０１の表裏面に、少なくとも一層以上の無機密着層１０２が形成され、さらに無機密着層１０２直上に、下層金属配線層１０３、上層金属配線層１０４が積層されており、下層金属配線層１０３と上層金属配線層１０４は、その端辺が重ならず、段差を生じており、いわゆる多段構造形状になっている。
これにより、金属配線と前記シリコン基材もしくはガラス基材１０１との異種材料による線膨張係数による応力差を低減させることで、配線基板の金属配線層周辺のコア材に発生するクラック、割れ、欠けを抑制する構造を得ることができる。 FIG. 1 is a schematic cross-sectional view showing a first embodiment as an example for obtaining the effects of the present invention.
As shown in FIG. 1, at least one or more inorganic adhesion layers 102 are formed on the front and back surfaces of a silicon base material or a glass base material 101, and a lower metal wiring layer 103 and an upper metal wiring layer are formed directly above the inorganic adhesion layer 102. 104 are stacked, and the edges of the lower metal wiring layer 103 and the upper metal wiring layer 104 are not overlapped, and a step is formed, forming a so-called multi-step structure.
As a result, by reducing the stress difference due to the linear expansion coefficient due to the different materials of the metal wiring and the silicon base material or the glass base material 101, cracks, breakage, and chipping occurring in the core material around the metal wiring layer of the wiring board can be prevented. can be obtained.

また、このような構造にすることにより、前記シリコン基材もしくはガラス基材１０１においてクラックが生じやすい箇所である前記シリコン基材もしくはガラス基材１０１と前記下層金属配線層１０３との端部接点が多段構造であることで、材質応力差によるクラックの発生を抑制することができる。かつ、前記上層金属配線層１０４により金属配線全体の体積が増加することで電気抵抗値を下げることが出来るため、電気特性の劣化を回避することが可能となる。 In addition, by adopting such a structure, the end contact between the silicon base material or glass base material 101 and the lower metal wiring layer 103, which is a portion where cracks are likely to occur in the silicon base material or glass base material 101, is Due to the multi-stage structure, it is possible to suppress the occurrence of cracks due to the material stress difference. In addition, the upper metal wiring layer 104 increases the volume of the entire metal wiring, thereby reducing the electrical resistance, thereby avoiding the deterioration of the electrical characteristics.

図２に、本発明の第２の形態に係る配線基板の断面を示す。
この配線基板は、脆性材料であるシリコン基材もしくはガラス基材１０１に、この基材１０１を貫通する貫通孔１０５が穿設され、前記シリコン基材もしくはガラス基材１０１の両面および前記貫通孔内壁上に、無機密着層１０２が形成されている。そして前記無機密着層１０２直上に、電気めっきによって下層金属配線層１０３が形成され、さらに前記下層金属配線層１０３直上に、電気めっきにより上層金属配線層１０４が形成されている。 FIG. 2 shows a cross section of a wiring board according to the second embodiment of the invention.
In this wiring board, through holes 105 penetrating through the base material 101 are formed in a silicon base material or a glass base material 101, which is a brittle material. An inorganic adhesion layer 102 is formed thereon. A lower metal wiring layer 103 is formed directly on the inorganic adhesion layer 102 by electroplating, and an upper metal wiring layer 104 is formed on the lower metal wiring layer 103 by electroplating.

その後、前記下層金属配線層１０３が形成されていない箇所の前記無機密着層１０２が除去されることで、図２の構成を得る。なお、図２記載の前記無機密着層１０２および前記上記金属配線層１０４の層数および前記下層金属配線１０３および前記上記上層金属配線１０４の形状および厚みは、１つの例として図示したものであり、特に規定するものではない。 After that, the inorganic adhesion layer 102 is removed from the portion where the lower metal wiring layer 103 is not formed, thereby obtaining the structure shown in FIG. The number of layers of the inorganic adhesion layer 102 and the metal wiring layer 104 and the shape and thickness of the lower metal wiring 103 and the upper metal wiring 104 shown in FIG. 2 are shown as an example. It is not specified in particular.

図３～図５に、本発明の第３～第５の形態をとる場合のそれぞれの（ａ）平面図および（ｂ）断面図を示す。 3 to 5 show (a) plan views and (b) cross-sectional views of the third to fifth embodiments of the present invention, respectively.

図３に示すように、本発明の第３の形態においては、下層金属配線層１０３のパターンが上層金属配線層１０４のパターンより大きく形成されており、図３（ａ）平面図では下層金属配線層１０３のパターンの端部が露出している。中央のＦとＦ’を結ぶ線における（ｂ）断面図では、下層金属配線層１０３と上層金属配線層１０４とは、階段状の多段構造になっている。 As shown in FIG. 3, in the third embodiment of the present invention, the pattern of the lower metal wiring layer 103 is formed larger than the pattern of the upper metal wiring layer 104. In the plan view of FIG. The edges of the pattern of layer 103 are exposed. In the cross-sectional view (b) taken along the line connecting F and F' in the center, the lower metal wiring layer 103 and the upper metal wiring layer 104 have a multi-step structure.

また図４に示すように、本発明の第４の形態においては、下層金属配線層１０３のパターンは上層金属配線層１０４のパターンによって完全に覆われて形成されており、図４（ａ）平面図では下層金属配線層１０３のパターンは見えなくなっている。中央のＦとＦ’を結ぶ線における（ｂ）断面図では、下層金属配線層１０３と上層金属配線層１０４とは、被覆状の多段構造になっている。 Further, as shown in FIG. 4, in the fourth embodiment of the present invention, the pattern of the lower metal wiring layer 103 is completely covered with the pattern of the upper metal wiring layer 104, and the plane of FIG. The pattern of the lower metal wiring layer 103 is not visible in the figure. In the cross-sectional view (b) taken along the line connecting F and F' in the center, the lower metal wiring layer 103 and the upper metal wiring layer 104 form a covering-like multistage structure.

また図５に示すように、本発明の第５の形態においては、図５（ａ）平面図の中央部分では、下層金属配線層１０３のパターンは上層金属配線層１０４のパターンによって完全に覆われて見えなくなっている。一方、図の両端部分ではホールパターンが形成され、ホールの中心には貫通孔１０５が形成されている。 As shown in FIG. 5, in the fifth embodiment of the present invention, the pattern of the lower metal wiring layer 103 is completely covered with the pattern of the upper metal wiring layer 104 in the central portion of the plan view of FIG. 5(a). I can't see it. On the other hand, a hole pattern is formed at both ends of the figure, and a through hole 105 is formed at the center of the hole.

そして、中央のＦとＦ’を結ぶ線における（ｂ）断面図（左側の図）では、下層金属配線層１０３のパターンは上層金属配線層１０４のパターンによって覆われており、前記第４の形態と同様な被覆状の多段構造になっている。
一方、右端部のＧとＧ’を結ぶ線における（ｂ）断面図（右側の図）では、基板１０１上に無機密着層１０２、下層金属配線層１０３、上層金属配線層１０４が順に積層されて、貫通孔１０５を覆っている。ホールパターンの外周部では、前記第３の形態と同様な階段状の多段構造となっている。
このように、第５の形態においては２種類の多段構造が共存している形となっている。 In the cross-sectional view (left side) of (b) taken along the line connecting F and F' in the center, the pattern of the lower metal wiring layer 103 is covered with the pattern of the upper metal wiring layer 104, which is the fourth embodiment. It has a covered multistage structure similar to
On the other hand, in the cross-sectional view of (b) taken along the line connecting G and G' on the right end (the diagram on the right), the inorganic adhesion layer 102, the lower metal wiring layer 103, and the upper metal wiring layer 104 are laminated in order on the substrate 101. , covers the through hole 105 . The outer periphery of the hole pattern has a stepped multi-step structure similar to that of the third embodiment.
Thus, in the fifth embodiment, two types of multistage structures coexist.

本発明においては、下層金属配線層１０３直上に上層金属配線層１０４が形成されることにより、金属配線層全体の体積が増加することで電気抵抗の低下を図ることができる。また、シリコン基材もしくはガラス基材１０１と下層金属配線層１０３および上層金属配線層１０４が多段構造をとることで、前記シリコン基材もしくはガラス基材１０１と前記下層金属配線層１０３の端部接点におけるクラックの抑制が可能となる。 In the present invention, since the upper metal wiring layer 104 is formed directly on the lower metal wiring layer 103, the volume of the entire metal wiring layer is increased and the electric resistance can be reduced. Further, since the silicon base material or glass base material 101, the lower metal wiring layer 103, and the upper metal wiring layer 104 have a multi-stage structure, the end contacts of the silicon base material or the glass base material 101 and the lower metal wiring layer 103 are formed. It is possible to suppress cracks in

＜実施例１＞
まず、本発明の第３の形態を得るための実施例を、図６～図１３を用いて説明する。 <Example 1>
First, an embodiment for obtaining the third mode of the present invention will be described with reference to FIGS. 6 to 13. FIG.

（ガラス基材の形成）
本発明の実施例１として、図６～図１３に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。 (Formation of glass substrate)
As Example 1 of the present invention, a wiring board was manufactured by the steps shown in FIGS. A glass core substrate 201 having a thickness of 0.3 mm, a size of 300×300 mm, and a coefficient of thermal expansion of 4 ppm/°C is formed with a through-hole 202 having a hole diameter of 100 μm using a known CO 2 laser, and is annealed at 500°C. The processing strain was removed by this (Fig. 6).

（無機密着層の形成）
続いて、図７に示すように、チタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。 (Formation of inorganic adhesion layer)
Subsequently, as shown in FIG. 7, a titanium layer 203 with a thickness of 0.05 μm and a copper layer 204 with a thickness of 0.5 μm are formed by sputtering, and then a nickel layer 205 with a thickness of 0.2 μm is formed. It was formed by chemical plating so that

（下層金属配線層の形成）
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。
さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸－過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム－過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。 (Formation of Lower Metal Wiring Layer)
Subsequently, after forming a dry film resist 206 having a thickness of 25 μm on both sides, a wiring pattern was patterned on both sides using a photomask, and then developed with 1% sodium carbonate to obtain a patterned glass core substrate (FIG. 8). .
Further, a copper layer 204 having a thickness of 2 μm is formed by electroplating as a lower metal wiring layer 207 (FIG. 9). is removed, the copper layer 204 is removed with an etchant containing sulfuric acid and hydrogen peroxide, and the titanium layer 203 is removed with a mixed etchant of potassium hydroxide and hydrogen peroxide. A substrate was obtained (FIG. 10).

（上層金属配線層の形成）
第３の形態では、図３に示すように、下層金属配線層１０３の配線パターン部分の寸法
幅を下層金属配線幅Ａとし、また上層金属配線層１０４の配線パターン部分の寸法幅を上層金属配線幅ａとする。この場合下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＞ａの形態をとることとなる。下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅ａに対して、Ａ＞ａとなるように、パターニングを行い（図１１）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１２)、ドライフィルムレジスト２０６を除去することで本発明の第３の形態における構造が得られた（図１３）。 (Formation of Upper Metal Wiring Layer)
In the third embodiment, as shown in FIG. 3, the dimensional width of the wiring pattern portion of the lower metal wiring layer 103 is the lower metal wiring width A, and the dimensional width of the wiring pattern portion of the upper metal wiring layer 104 is the upper metal wiring width. Width a. In this case, the width a of the upper metal wiring is A>a with respect to the width A of the lower metal wiring. Using a dry film resist 206 on the lower metal wiring layer 207, patterning is performed so that A>a with respect to the lower metal wiring width a (FIG. 11), and the lower metal wiring layer 207 is electroplated. After forming an upper metal wiring layer 208 of 4 μm copper (FIG. 12), the structure of the third embodiment of the present invention was obtained by removing the dry film resist 206 (FIG. 13).

なお、図１３では上層金属配線層２０８が一層の事例を示したが、所望の電気抵抗値が得られるよう更に上層金属配線層２０８を多層化してもよい。 Although FIG. 13 shows an example in which the upper metal wiring layer 208 has one layer, the upper metal wiring layer 208 may be multi-layered so as to obtain a desired electrical resistance value.

上記実施例１に示す工程により、図３に示される形状の金属配線パターンが得られた。 A metal wiring pattern having a shape shown in FIG. 3 was obtained by the steps shown in Example 1 above.

＜実施例２＞
次に、本発明の第４の形態を得るための実施例を示す。 <Example 2>
Next, an example for obtaining the fourth mode of the present invention will be shown.

（ガラス基材の形成）
本発明の実施例２として、図６～図１０、および図１４～１６に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。 (Formation of glass substrate)
As Example 2 of the present invention, a wiring board was manufactured by the steps shown in FIGS. 6 to 10 and FIGS. A glass core substrate 201 having a thickness of 0.3 mm, a size of 300×300 mm, and a coefficient of thermal expansion of 4 ppm/°C is formed with a through-hole 202 having a hole diameter of 100 μm using a known CO 2 laser, and is annealed at 500°C. The processing strain was removed by this (Fig. 6).

（無機密着層の形成）
続いて、図７に記載するようにチタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。 (Formation of inorganic adhesion layer)
Subsequently, as shown in FIG. 7, a titanium layer 203 with a thickness of 0.05 μm and a copper layer 204 with a thickness of 0.5 μm are formed by sputtering, and then a nickel layer 205 with a thickness of 0.2 μm is formed. It was formed by chemical plating so that

（下層金属配線層の形成）
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸－過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム－過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。 (Formation of Lower Metal Wiring Layer)
Subsequently, after forming a dry film resist 206 having a thickness of 25 μm on both sides, a wiring pattern was patterned on both sides using a photomask, and then developed with 1% sodium carbonate to obtain a patterned glass core substrate (FIG. 8). . Further, a copper layer 204 having a thickness of 2 μm is formed by electroplating as a lower metal wiring layer 207 (FIG. 9). , the copper layer 204 is removed with an etchant containing sulfuric acid and hydrogen peroxide, and the titanium layer 203 is removed with a mixed etchant of potassium hydroxide and hydrogen peroxide, thereby forming a lower metal wiring layer 207 on the glass. A substrate was obtained (FIG. 10).

（上層金属配線層の形成）
第４の形態では、図４に示すように下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＜ａの形態をとることとなるため、下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅aに対して、Ａ＜ａとなるようにパターニングを行い（図１４）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１５)、ドライフィルムレジスト２０６を除去することで本発明の第４の形態における構造が得られた（図１６）。 (Formation of Upper Metal Wiring Layer)
In the fourth embodiment, as shown in FIG. 4, the width a of the upper metal wiring is A<a with respect to the width A of the lower metal wiring. is used to perform patterning so that A<a with respect to the lower metal wiring width a (FIG. 14). (FIG. 15), and the structure according to the fourth aspect of the invention was obtained by removing the dry film resist 206 (FIG. 16).

なお、図１６では上層金属配線層２０８が一層の事例を示したが、所望の電気抵抗値が得られるよう更に上層金属配線層を多層化してもよい。 Although FIG. 16 shows an example in which the upper metal wiring layer 208 has one layer, the upper metal wiring layer may be multi-layered so as to obtain a desired electrical resistance value.

上記第４の形態の工程により、図４に示される形状の金属配線が得られた。 A metal wiring having the shape shown in FIG. 4 was obtained by the process of the fourth embodiment.

＜実施例３＞
次に、本発明の第５の形態を得るための実施例を示す。 <Example 3>
Next, an example for obtaining the fifth mode of the present invention will be shown.

（ガラス基材の形成）
本発明の実施例３として、図６～図１０、および図１４～１６に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。 (Formation of glass substrate)
As Example 3 of the present invention, a wiring board was produced by the steps shown in FIGS. 6 to 10 and FIGS. A glass core substrate 201 having a thickness of 0.3 mm, a size of 300×300 mm, and a coefficient of thermal expansion of 4 ppm/°C is formed with a through-hole 202 having a hole diameter of 100 μm using a known CO 2 laser, and is annealed at 500°C. The processing strain was removed by this (Fig. 6).

（無機密着層の形成）
続いて、図７に記載するようにチタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。 (Formation of inorganic adhesion layer)
Subsequently, as shown in FIG. 7, a titanium layer 203 with a thickness of 0.05 μm and a copper layer 204 with a thickness of 0.5 μm are formed by sputtering, and then a nickel layer 205 with a thickness of 0.2 μm is formed. It was formed by chemical plating so that

（下層金属配線層の形成）
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸－過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム－過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。 (Formation of Lower Metal Wiring Layer)
Subsequently, after forming a dry film resist 206 having a thickness of 25 μm on both sides, a wiring pattern was patterned on both sides using a photomask, and then developed with 1% sodium carbonate to obtain a patterned glass core substrate (FIG. 8). . Further, a copper layer 204 having a thickness of 2 μm is formed by electroplating as a lower metal wiring layer 207 (FIG. 9). , the copper layer 204 is removed with an etchant containing sulfuric acid and hydrogen peroxide, and the titanium layer 203 is removed with a mixed etchant of potassium hydroxide and hydrogen peroxide, thereby forming a lower metal wiring layer 207 on the glass. A substrate was obtained (FIG. 10).

（上層金属配線層の形成）
第５の形態では、図５に示すように下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＞ａかつ一部分がＡ＜ａの形態をとることとなるため、下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅aに対して、Ａ＜ａかつ一部分においては、Ａ＞ａとなるようにパターニングを行い（図１１および図１４）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１２および図１５)、ドライフィルムレジスト２０６を除去することで本発明の第５の形態における構造が得られる（図１３及び図１６）。 (Formation of Upper Metal Wiring Layer)
In the fifth embodiment, as shown in FIG. 5, the upper metal wiring width a is in the form of A>a and partly A<a with respect to the lower metal wiring width A. Therefore, the lower metal wiring layer 207 A dry film resist 206 is used on the lower layer metal wiring layer 206, and patterning is performed so that A<a and A>a in a part of the width a of the lower layer metal wiring layer (FIGS. 11 and 14). 12 and 15), the dry film resist 206 is removed to obtain the structure of the fifth embodiment of the present invention (FIGS. 13 and 15). Figure 16).

なお、図１３及び図１６では上層金属配線層２０８が一層の事例を示したが、所望の電気抵抗値が得られるよう更に上層金属配線層を多層化してもよい。 Although FIGS. 13 and 16 show examples in which the upper metal wiring layer 208 is one layer, the upper metal wiring layer may be multi-layered so as to obtain a desired electrical resistance value.

上記第５の形態の工程により、図５に示される形状の金属配線が得られる。 Metal wiring having the shape shown in FIG. 5 is obtained by the process of the fifth mode.

上記実施例１～３のいずれかの構成を有することで、駆動周波数１ＧＨｚにおいて、ガラスコア基板にクラックが生じることがなく、伝送特性低下が生じない基板が得られた。 By having the structure of any one of Examples 1 to 3, a substrate was obtained in which cracks did not occur in the glass core substrate at a drive frequency of 1 GHz and transmission characteristics did not deteriorate.

本発明の配線基板は、ガラスインターポーザ、ガラスコアＲＦモジュール等に有効である The wiring board of the present invention is effective for glass interposers, glass core RF modules, etc.

１０１ シリコンもしくはガラスからなる基材
１０２ 無機密着層
１０３ 下層金属配線層
１０４ 上層金属配線層
１０５ 貫通孔
Ａ 下層金属配線幅
ａ 上層金属配線幅
２０１ ガラスコア基板
２０２ 貫通孔
２０３ チタン層
２０４ 銅層
２０５ ニッケル層
２０６ ドライフィルムレジスト
２０７ 下層金属配線層
２０８ 上層金属配線層 101 base material made of silicon or glass 102 inorganic adhesion layer 103 lower metal wiring layer 104 upper metal wiring layer 105 through hole A lower metal wiring width a upper metal wiring width 201 glass core substrate 202 through hole 203 titanium layer 204 copper layer 205 nickel Layer 206 Dry film resist 207 Lower metal wiring layer 208 Upper metal wiring layer

Claims (1)

シリコン基材上もしくはガラス基材上の少なくとも一方の面に、無機化合物からなる一At least one surface of the silicon base material or the glass base material is coated with an inorganic compound.
層以上の無機密着層を有し、該無機密着層上に電気めっきからなる下層金属配線層を有しIt has an inorganic adhesion layer equal to or more than the inorganic adhesion layer, and has a lower metal wiring layer made of electroplating on the inorganic adhesion layer
、さらにその上に一層以上の電気めっきからなる上層金属配線層を有しており、, and further has an upper metal wiring layer made of one or more electroplating layers thereon,
前記下層金属配線層と上層金属配線層は、それら両層の端辺が重ならない多段構造であり、かつ前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＞ａかつ一部分においてＡ＜ａとなることを特徴とする配線基板。The lower metal wiring layer and the upper metal wiring layer have a multistage structure in which the edges of both layers do not overlap, and the upper metal wiring layer 1. A wiring board characterized in that the upper layer metal wiring width a in a plan view of is A>a and partially A<a.
JP2018122894A 2018-06-28 2018-06-28 wiring board Active JP7279306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018122894A JP7279306B2 (en) 2018-06-28 2018-06-28 wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018122894A JP7279306B2 (en) 2018-06-28 2018-06-28 wiring board

Publications (2)

Publication Number Publication Date
JP2020004845A JP2020004845A (en) 2020-01-09
JP7279306B2 true JP7279306B2 (en) 2023-05-23

Family

ID=69100590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018122894A Active JP7279306B2 (en) 2018-06-28 2018-06-28 wiring board

Country Status (1)

Country Link
JP (1) JP7279306B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188447A (en) 1998-12-21 2000-07-04 Ibiden Co Ltd Wiring board and printed wiring board
JP2000299540A (en) 1999-04-13 2000-10-24 Toshiba Corp Metalized substrate
JP2004349593A (en) 2003-05-26 2004-12-09 Sanyo Electric Co Ltd Semiconductor device and method for manufacturing the same
JP2009239184A (en) 2008-03-28 2009-10-15 Toppan Printing Co Ltd Multilayer printed wiring board
US20160122180A1 (en) 2008-11-19 2016-05-05 Silex Microsystems Ab Method of making a semiconductor device having a functional capping
JP2016154240A (en) 2010-03-03 2016-08-25 ジョージア テック リサーチ コーポレイション Microelectronic package and semiconductor package circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513933A (en) * 1991-07-02 1993-01-22 Fujitsu Ltd Conductor pattern of printed wiring board and formation thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188447A (en) 1998-12-21 2000-07-04 Ibiden Co Ltd Wiring board and printed wiring board
JP2000299540A (en) 1999-04-13 2000-10-24 Toshiba Corp Metalized substrate
JP2004349593A (en) 2003-05-26 2004-12-09 Sanyo Electric Co Ltd Semiconductor device and method for manufacturing the same
JP2009239184A (en) 2008-03-28 2009-10-15 Toppan Printing Co Ltd Multilayer printed wiring board
US20160122180A1 (en) 2008-11-19 2016-05-05 Silex Microsystems Ab Method of making a semiconductor device having a functional capping
JP2016154240A (en) 2010-03-03 2016-08-25 ジョージア テック リサーチ コーポレイション Microelectronic package and semiconductor package circuits

Also Published As

Publication number Publication date
JP2020004845A (en) 2020-01-09

Similar Documents

Publication Publication Date Title
US8387239B2 (en) Manufacturing method of embedded circuit substrate
JP6373574B2 (en) Circuit board and manufacturing method thereof
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
US9899235B2 (en) Fabrication method of packaging substrate
JP2013080890A (en) Coil part and method of fabricating the same
JP2002016183A (en) Circuit board for semiconductor package and manufacturing method thereof
JP2010130003A (en) Multi-layer printed circuit board, and manufacturing method thereof
JP2010045134A (en) Multilayer wiring board, semiconductor package and method of manufacturing the same
US20120073871A1 (en) Multi-layered substrate
US9338887B2 (en) Core substrate, manufacturing method thereof, and structure for metal via
JP5715237B2 (en) Flexible multilayer board
TWI499364B (en) Core substrate and method for fabricating circuit board
US11081368B2 (en) Method of dicing wiring substrate, and packaging substrate
JP7279306B2 (en) wiring board
US8378225B2 (en) Printed circuit board and method for fabricating the same
US20160128184A1 (en) Substrate structure and fabrication method thereof
JP4063240B2 (en) Semiconductor device mounting substrate, manufacturing method thereof, and semiconductor package
US20140295353A1 (en) Manufacturing method of circuit structure
TWI501706B (en) Circuit board and manufacturing method thereof
JP7182856B2 (en) Wiring board and its manufacturing method
TWI827099B (en) Printed circuit board and manufacturing method thereof
WO2023189540A1 (en) Glass wiring board, manufacturing method therefor, and imaging device
CN218514576U (en) Circuit board and electronic device
JP2008172049A (en) Method for manufacturing chip component
TWI715458B (en) Method for manufacturing rigid printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230424

R150 Certificate of patent or registration of utility model

Ref document number: 7279306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150