JP2018190933A - Wiring board and manufacturing method of the same - Google Patents
Wiring board and manufacturing method of the same Download PDFInfo
- Publication number
- JP2018190933A JP2018190933A JP2017094828A JP2017094828A JP2018190933A JP 2018190933 A JP2018190933 A JP 2018190933A JP 2017094828 A JP2017094828 A JP 2017094828A JP 2017094828 A JP2017094828 A JP 2017094828A JP 2018190933 A JP2018190933 A JP 2018190933A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- layer
- wiring
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本開示の実施形態は、配線基板及びその製造方法に関する。 Embodiments of the present disclosure relate to a wiring board and a manufacturing method thereof.
第1面及び第2面を含む基板と、基板に設けられ第1面から第2面に貫通する複数の孔と、基板の第1面側から第2面側へ至るように孔の内部に設けられた電極部と、を備える貫通電極基板が知られている(特許文献1参照)。このような貫通電極基板は、配線基板を作製する際に利用され得る。なお、以下の説明では、上記電極部のことを貫通電極と呼ぶ。 A substrate including the first surface and the second surface, a plurality of holes provided in the substrate and penetrating from the first surface to the second surface, and inside the holes so as to reach the second surface side from the first surface side of the substrate A through electrode substrate including an electrode portion provided is known (see Patent Document 1). Such a through electrode substrate can be used when manufacturing a wiring substrate. In the following description, the electrode portion is referred to as a through electrode.
上述のような貫通電極基板から作製される配線基板は、例えば、貫通電極基板上に設けられる絶縁層と、絶縁層上に設けられる配線層と、絶縁層を貫通するように設けられる接続電極と、を備え、接続電極によって配線層と貫通電極とを電気的に接続する多層型の配線基板として作製される場合がある。 The wiring substrate manufactured from the through electrode substrate as described above includes, for example, an insulating layer provided on the through electrode substrate, a wiring layer provided on the insulating layer, and a connection electrode provided so as to penetrate the insulating layer. In some cases, the wiring layer and the through electrode are electrically connected by a connection electrode.
このような配線基板における接続電極は、スパッタリングや蒸着で形成した導電層をパターニングすることで形成されてもよい。しかしながら、この場合、接続電極の密度が高くなることで、貫通電極側で生じたガスが外部に抜けづらくなる。その結果、絶縁層と基板との間にガスが流入して絶縁層が膨らみ易くなるため、品質の低下が懸念される。 The connection electrode in such a wiring board may be formed by patterning a conductive layer formed by sputtering or vapor deposition. However, in this case, since the density of the connection electrode is increased, the gas generated on the through electrode side is difficult to escape to the outside. As a result, gas flows between the insulating layer and the substrate and the insulating layer easily swells, so that there is a concern about quality deterioration.
また、上述のようにスパッタリングや蒸着で形成した導電層をパターニングして接続電極を形成する場合、その工数が比較的多くなるため、生産性の向上にも課題がある。 In addition, when the connection electrode is formed by patterning the conductive layer formed by sputtering or vapor deposition as described above, the number of steps is relatively large, and thus there is a problem in improving productivity.
また、配線基板には素子が実装される場合があるが、素子の実装は、一般に、他の工程とは独立した工程で行われる。このような素子の実装工程の効率化を図ることも当然に望まれる。 An element may be mounted on the wiring board, but the element is generally mounted in a process independent of other processes. Naturally, it is also desired to improve the efficiency of the mounting process of such elements.
本開示の実施形態は、上記の実情に鑑みてなされたものであり、素子が実装された配線基板であって、内部で生じるガスに対する良好な通気性を簡易に確保でき且つ容易に作製することができる配線基板及びその製造方法を提供することを目的とする。 An embodiment of the present disclosure has been made in view of the above-described circumstances, and is a wiring board on which an element is mounted, and can easily ensure good air permeability with respect to a gas generated inside and can be easily manufactured. An object of the present invention is to provide a wiring board that can be manufactured and a manufacturing method thereof.
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに、前記第1面から前記第2面に貫通する貫通孔または前記第1面及び前記第2面のうちの一方から他方にへこむ有底孔が設けられた基板と、前記貫通孔または前記有底孔に位置する第1電極と、絶縁層及び前記絶縁層を貫通するように設けられた第2電極を有し、前記基板から露出する前記第1電極を覆うように前記第1面及び前記第2面のうちの両方または一方の面上に設けられ且つ前記第2電極を前記第1電極に電気的に接続させた被覆層と、前記被覆層上に設けられ、前記第2電極に電気的に接続された配線層と、前記基板と前記配線層との間で前記絶縁層内に位置し、前記配線層に電気的に接続された素子と、を備え、前記第2電極は導電性粒子とバインダとを含む導電性部材を有し、前記第1電極と前記配線層とを電気的に接続している、配線基板、である。 One embodiment of the present disclosure includes a first surface and a second surface located on the opposite side of the first surface, and a through-hole penetrating from the first surface to the second surface or the first surface and the first surface A substrate provided with a bottomed hole recessed from one of the second surfaces to the other, a first electrode located in the through hole or the bottomed hole, an insulating layer and the insulating layer are provided so as to penetrate The second electrode is provided on both or one of the first surface and the second surface so as to cover the first electrode exposed from the substrate, and the second electrode is disposed on the first surface. A coating layer electrically connected to one electrode; a wiring layer provided on the coating layer and electrically connected to the second electrode; and the insulating layer between the substrate and the wiring layer An element electrically connected to the wiring layer, and the second electrode is made of conductive particles. And electrically conductive member including a binder, and electrically connecting the wiring layer and the first electrode, the wiring substrate, it is.
本開示の一実施形態に係る配線基板において、前記素子は、前記第2電極が有する導電性部材と同じ材料からなる導電性部材を介して前記配線層に電気的に接続されていてもよい。 In the wiring board according to an embodiment of the present disclosure, the element may be electrically connected to the wiring layer via a conductive member made of the same material as the conductive member included in the second electrode.
また本開示の一実施形態に係る配線基板において、前記第2電極は、前記第1面上または前記第2面上に設けられた導電性接続層を介して前記第1電極に電気的に接続してもよい。 In the wiring substrate according to an embodiment of the present disclosure, the second electrode is electrically connected to the first electrode via a conductive connection layer provided on the first surface or the second surface. May be.
また本開示の一実施形態に係る配線基板は、前記配線層及び前記被覆層を介して前記基板と向き合うように位置する対向基板をさらに備え、前記対向基板は、前記配線層及び前記被覆層を介して前記基板と一体になっていてもよい。 The wiring board according to an embodiment of the present disclosure further includes a counter substrate positioned so as to face the substrate via the wiring layer and the coating layer, and the counter substrate includes the wiring layer and the coating layer. And may be integrated with the substrate.
また本開示の一実施形態に係る配線基板において、前記基板及び前記対向基板は、ガラス基板からなる、ものでもよい。 In the wiring substrate according to an embodiment of the present disclosure, the substrate and the counter substrate may be made of a glass substrate.
また本開示の一実施形態に係る配線基板において、前記対向基板は、対向側第1面及び前記対向側第1面の反対側に位置する対向側第2面を含むとともに、前記対向側第1面から前記対向側第2面に貫通する対向側貫通孔または前記対向側第1面及び前記対向側第2面のうちの一方から他方にへこむ対向側有底孔が設けられ、前記対向側貫通孔または前記対向側有底孔には、前記配線層に電気的に接続される第3電極が位置していてもよい。 In the wiring substrate according to an embodiment of the present disclosure, the counter substrate includes a counter side first surface and a counter side second surface positioned on the opposite side of the counter side first surface, and the counter side first A counter-side through hole penetrating from the surface to the counter-side second surface or a counter-side bottomed hole recessed from one of the counter-side first surface and the counter-side second surface to the other, and the counter-side through-hole A third electrode that is electrically connected to the wiring layer may be located in the hole or the opposed bottomed hole.
また本開示の一実施形態に係る配線基板において、前記導電性粒子は、金属を含んでいてもよい。 In the wiring board according to an embodiment of the present disclosure, the conductive particles may include a metal.
また本開示の一実施形態に係る配線基板において、前記バインダは、エポキシ樹脂を含んでいてもよい。 In the wiring board according to an embodiment of the present disclosure, the binder may include an epoxy resin.
また本開示の一実施形態に係る配線基板において、前記絶縁層は、非感光性樹脂を含んでいてもよい。 In the wiring board according to an embodiment of the present disclosure, the insulating layer may include a non-photosensitive resin.
また本開示の一実施形態に係る配線基板において、前記絶縁層は、前記非感光性樹脂を含むプリプレグからなる、ものでもよい。 In the wiring board according to an embodiment of the present disclosure, the insulating layer may be made of a prepreg containing the non-photosensitive resin.
また本開示の一実施形態に係る配線基板において、前記絶縁層は、ポリイミド樹脂を含んでいてもよい。 In the wiring board according to an embodiment of the present disclosure, the insulating layer may include a polyimide resin.
また本開示の一実施形態に係る配線基板において、前記基板は、ガラス基板からなる、ものでもよい。 Moreover, the wiring board which concerns on one Embodiment of this indication WHEREIN: The said board | substrate may consist of a glass substrate.
また、本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに、前記第1面から前記第2面に貫通する貫通孔または前記第1面及び前記第2面のうちの一方から他方にへこむ有底孔が設けられた基板と、前記貫通孔または前記有底孔に位置する第1電極とを有する電極基板を準備する工程と、絶縁層、前記絶縁層を貫通するように設けられた第2電極及び前記絶縁層内に位置する素子を含む被覆層と、前記被覆層上に設けられ前記第2電極及び前記素子に電気的に接続された配線層とを有し、前記第2電極が導電性粒子とバインダとを含む導電性部材を有して前記絶縁層から突出している配線形成部材を準備する工程と、前記第2電極が前記第1電極に電気的に接続されるように、前記配線形成部材を前記電極基板に接合する工程と、を備える配線基板の製造方法、である。 In addition, an embodiment of the present disclosure includes a first surface and a second surface located on the opposite side of the first surface, and a through-hole penetrating from the first surface to the second surface or the first surface And a step of preparing an electrode substrate having a substrate provided with a bottomed hole recessed from one of the second surfaces to the other, and a first electrode located in the through hole or the bottomed hole, and an insulating layer A second electrode provided so as to penetrate the insulating layer and a covering layer including an element located in the insulating layer; and the second electrode provided on the covering layer and electrically connected to the second electrode and the element. A wiring forming member projecting from the insulating layer, wherein the second electrode has a conductive member containing conductive particles and a binder, and the second electrode comprises the conductive layer The wiring forming member is electrically connected to the first electrode. The method of manufacturing a wiring board comprising a step of bonding the substrates, which is a.
本開示の一実施形態に係る製造方法において、前記配線形成部材は、前記絶縁層が前記基板に溶着することで前記電極基板に接合されてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the wiring forming member may be bonded to the electrode substrate by welding the insulating layer to the substrate.
また本開示の一実施形態に係る製造方法において、前記配線形成部材は、前記基板に向けて加熱及び加圧されて前記電極基板に接合されてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the wiring forming member may be heated and pressurized toward the substrate and bonded to the electrode substrate.
また本開示の一実施形態に係る製造方法において、前記素子は、前記第2電極が有する導電性部材と同じ材料からなる導電性部材を介して前記配線層に電気的に接続されていてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the element may be electrically connected to the wiring layer via a conductive member made of the same material as the conductive member included in the second electrode. .
また本開示の一実施形態に係る製造方法において、前記第2電極は、前記第1面上または前記第2面上に設けられた導電性接続層を介して前記第1電極に電気的に接続されてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the second electrode is electrically connected to the first electrode via a conductive connection layer provided on the first surface or on the second surface. May be.
また本開示の一実施形態に係る製造方法において、前記導電性部材は、導電性ペーストを用いて形成されていてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the conductive member may be formed using a conductive paste.
また本開示の一実施形態に係る製造方法において、前記配線形成部材は、前記被覆層側とは反対側で前記配線層に接合された基材層をさらに有していてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the wiring forming member may further include a base material layer bonded to the wiring layer on the side opposite to the coating layer side.
また本開示の一実施形態に係る製造方法において、前記基材層は、前記配線層から剥離可能な剥離層であり、前記配線形成部材を前記電極基板に接合した後に剥離されてもよい。 Moreover, in the manufacturing method which concerns on one Embodiment of this indication, the said base material layer is a peeling layer which can be peeled from the said wiring layer, and may peel, after joining the said wiring formation member to the said electrode substrate.
また本開示の一実施形態に係る製造方法において、前記配線形成部材は、前記被覆層側とは反対側で前記配線層に接合された対向基板をさらに有し、前記対向基板は、前記配線形成部材を前記電極基板に接合した後に前記配線層及び前記被覆層を介して前記基板と向き合うように位置し、前記配線層及び前記被覆層を介して前記基板と一体になる、ものでよい。 In the manufacturing method according to an embodiment of the present disclosure, the wiring forming member further includes a counter substrate bonded to the wiring layer on a side opposite to the coating layer side, and the counter substrate includes the wiring formation. After the member is bonded to the electrode substrate, the member may be positioned so as to face the substrate via the wiring layer and the coating layer, and be integrated with the substrate via the wiring layer and the coating layer.
また本開示の一実施形態に係る製造方法において、前記基板及び前記対向基板は、ガラス基板からなる、ものでもよい。 In the manufacturing method according to an embodiment of the present disclosure, the substrate and the counter substrate may be made of a glass substrate.
また本開示の一実施形態に係る製造方法において、前記対向基板は、対向側第1面及び前記対向側第1面の反対側に位置する対向側第2面を含むとともに、前記対向側第1面から前記対向側第2面に貫通する対向側貫通孔または前記対向側第1面及び前記対向側第2面のうちの一方から他方にへこむ対向側有底孔が設けられ、前記対向側貫通孔または前記対向側有底孔には、前記配線層に電気的に接続される第3電極が位置していてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the counter substrate includes a counter-side first surface and a counter-side second surface positioned on the opposite side of the counter-side first surface, and the counter-side first A counter-side through hole penetrating from the surface to the counter-side second surface or a counter-side bottomed hole recessed from one of the counter-side first surface and the counter-side second surface to the other, and the counter-side through-hole A third electrode that is electrically connected to the wiring layer may be located in the hole or the opposed bottomed hole.
また本開示の一実施形態に係る製造方法において、前記バインダは、エポキシ樹脂を含んでいてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the binder may include an epoxy resin.
また本開示の一実施形態に係る製造方法において、前記絶縁層は、非感光性樹脂を含んでいてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the insulating layer may include a non-photosensitive resin.
また本開示の一実施形態に係る製造方法において、前記絶縁層は、前記非感光性樹脂を含むプリプレグからなる、ものでもよい。 In the manufacturing method according to an embodiment of the present disclosure, the insulating layer may be made of a prepreg containing the non-photosensitive resin.
また本開示の一実施形態に係る製造方法において、前記絶縁層は、ポリイミド樹脂を含んでいてもよい。 In the manufacturing method according to an embodiment of the present disclosure, the insulating layer may include a polyimide resin.
また本開示の一実施形態に係る製造方法において、前記基板は、ガラス基板からなる、ものでもよい。 In the manufacturing method according to an embodiment of the present disclosure, the substrate may be a glass substrate.
本開示の実施形態によれば、素子が実装された配線基板であって、内部で生じるガスに対する良好な通気性を簡易に確保でき且つ容易に作製することができる配線基板を提供できる。 According to the embodiment of the present disclosure, it is possible to provide a wiring board on which an element is mounted, which can easily ensure good air permeability with respect to a gas generated inside and can be easily manufactured.
以下、本開示の実施形態に係る配線基板及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示は実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」などの用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 Hereinafter, a wiring board and a manufacturing method thereof according to an embodiment of the present disclosure will be described in detail with reference to the drawings. In addition, embodiment shown below is an example of embodiment of this indication, Comprising: This indication is limited to embodiment and is not interpreted. Further, in this specification, terms such as “substrate”, “base material”, “sheet”, and “film” are not distinguished from each other based only on the difference in names. For example, “substrate” and “base material” are concepts including members that can be called sheets and films. Furthermore, as used in this specification, the shape and geometric conditions and the degree thereof are specified. For example, terms such as “parallel” and “orthogonal”, length and angle values, and the like are bound to a strict meaning. Therefore, it should be interpreted including the extent to which similar functions can be expected. In the drawings referred to in this embodiment, the same portions or portions having similar functions are denoted by the same reference symbols or similar reference symbols, and repeated description thereof may be omitted. In addition, the dimensional ratio in the drawing may be different from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
配線基板
以下、本開示の実施形態について説明する。まず、本実施形態に係る配線基板1の構成について説明する。図1は、配線基板1を示す断面図である。
Wiring board will be described below embodiments of the present disclosure. First, the configuration of the
配線基板1は、基板12、第1電極22、被覆層30、配線層40及び素子100を備える。このうち基板12及び第1電極22は、電極基板10を構成する。すなわち、配線基板1は、電極基板10、被覆層30、配線層40及び素子100を備えたものとも言える。なお、図1においては、説明の便宜上、素子100を概略的に示し、ハッチングを付していない。以下、配線基板1の各構成要素について説明する。
The
(電極基板)
まず、電極基板10について説明する。電極基板10は、基板12と、第1電極22と、を有している。本例の電極基板10は、貫通電極基板である。
(Electrode substrate)
First, the
<基板>
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に貫通する複数の貫通孔20が設けられている。
<Board>
The
基板12は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板12は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板12は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
The
基板12で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のEN−A1や、コーニング製のイーグルXGなどを挙げることができる。基板12がガラスを含むことにより、基板12の絶縁性を高めることができる。
Examples of the glass used for the
また基板12がガラスを含む場合、基板12の厚みは、例えば250μm以上且つ450μm以下である。
Moreover, when the board |
貫通孔20は、円柱状の孔であるが、貫通孔20は、第1面13及び第2面14から基板12の厚み方向の中央部に向かうにつれて幅が小さくなる形状を有していてもよい。また、貫通孔20は、第1面13から第2面14まで先細りとなるテーパ状となっていてもよい。
Although the through
貫通孔20の長さ、すなわち第1面13の法線方向における貫通孔20の寸法は、基板12の厚みに等しい。また貫通孔20の幅、すなわち基板12の面内方向における最大幅は、例えば40μm以上150μm以下である。また、貫通孔20の幅に対する長さの比、すなわち貫通孔20のアスペクト比は、例えば4以上且つ10以下である。
The length of the through
<第1電極>
第1電極22は、貫通孔20の内部に位置し、且つ導電性を有する部材である。本実施形態において、第1電極22の厚みは、貫通孔20の幅よりも小さく、このため、貫通孔20の内部には、第1電極22が存在しない空間がある。すなわち、第1電極22は、貫通孔20の側壁21に設けられる、いわゆるコンフォーマルビアである。第1電極22の厚みは、例えば100nm以上且つ20μm以下である。
<First electrode>
The
第1電極22は、例えば貫通孔20の側壁21側から貫通孔20の中心側へ順に並ぶシード層及びめっき層を含む状態で形成されてよい。
The
シード層は、電解めっき処理によってめっき層を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層を成長させるための土台となる、導電性を有する層である。シード層の材料としては、銅、チタン、これらの組み合わせなどの導電性を有する材料を用いることができる。シード層の材料は、めっき層の材料と同一であってもよく、異なっていてもよい。このシード層は、スパッタリング法、蒸着法、またはスパッタリング法及び蒸着法の組み合わせによって形成される。 The seed layer is a conductive layer that serves as a base for growing a plating layer by depositing metal ions in a plating solution during an electroplating process in which the plating layer is formed by electrolytic plating. As a material for the seed layer, a conductive material such as copper, titanium, or a combination thereof can be used. The material of the seed layer may be the same as or different from the material of the plating layer. This seed layer is formed by sputtering, vapor deposition, or a combination of sputtering and vapor deposition.
めっき層は、めっき処理によって形成される、導電性を有する層である。めっき層を構成する材料としては、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。 The plating layer is a conductive layer formed by plating. As a material constituting the plating layer, a metal such as copper, gold, silver, platinum, rhodium, tin, aluminum, nickel, chromium, an alloy using these, or a laminate of these can be used.
また、図示の例では、中空状の第1電極22の内部空間に樹脂からなるコア23が充填されている。なお、図示の例では、第1電極22がコンフォーマルビアであるが、第1電極22は、貫通孔20の内部に充填される充填タイプであってもよい。
Further, in the illustrated example, the core 23 made of resin is filled in the internal space of the hollow
また、図示の例では、第1面13上及び第2面14上に、導電性を有する導電性接続層24が設けられている。第1面13側の導電性接続層24は、第1電極22の第1面13側の端部に電気的に接続され、第2面14側の導電性接続層24は、第1電極22の第2面14側の端部に電気的に接続されている。
In the illustrated example, a
導電性接続層24は、第1電極22と同様に、第1面13上及び第2面14上に順に積層されたシード層及びめっき層を含んでいてもよい。この場合、導電性接続層24のうちのシード層は、第1電極22のシード層と同時に形成され、スパッタリング法、蒸着法、またはスパッタリング法及び蒸着法の組み合わせによって形成されてもよい。また導電性接続層24のうちのめっき層は、第1電極22のめっき層と同時に形成されてもよい。なお、導電性接続層24の厚みは、例えば1μm以上20μm以下である。
Similarly to the
(被覆層)
被覆層30は、絶縁層31、及び絶縁層31を貫通するように設けられた第2電極32を有する。
(Coating layer)
The
図示の例では、被覆層30が、基板12から露出する第1電極22を覆うように基板12の第2面14上に設けられ、第2電極32を第1電極22に電気的に接続させている。詳しくは、第2電極32は、第2面14側の導電性接続層24を介して第1電極22に電気的に接続されている。なお、本例では、被覆層30が第2面14上のみに設けられるが、被覆層30は第1面13上及び第2面14上にそれぞれ設けられてもよい。
In the illustrated example, the covering
被覆層30のうちの絶縁層31は、有機材料を含み、且つ絶縁性を有する層である。絶縁層31の有機材料としては、ポリイミド樹脂、エポキシ樹脂などを用いることができる。絶縁層31の有機材料は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する。
The insulating
絶縁層31が、エポキシ樹脂などの非感光性樹脂を有するものである場合、絶縁層31は、例えばエポキシ樹脂を含むプリプレグからなるものでもよい。このような絶縁層31の厚みは、例えば1μm以上且つ20μm以下である。ただし、絶縁層31の厚みは、導電性接続層24の厚みよりも大きくする。
When the insulating
第2電極32は導電性粒子とバインダとを含む導電性部材を有し、第1電極22に電気的に接続されている。第2電極32が有する導電性部材は、導電性ペーストを用いることにより形成することができる。第2電極32は、基板12の第1面13及び第2面14に沿って延び広がる絶縁層31の一対の主面を貫通する孔31Aに充填されている。ここで、上述したように、第2電極32は第2面14側の導電性接続層24を介して第1電極22に電気的に接続されているが、より正確に説明すると、第2電極32は、第2面14上に設けられた導電性接続層24のうちの貫通孔20上に延び出した部分を介して第1電極22に接続している。
The
第2電極32が有する導電性部材は、導電性粒子と、バインダとを少なくとも含む。導電性部材には、さらに添加剤、溶媒、可塑剤などが含まれてもよい。導電性粒子は、導電性を有していればよく、具体的には、金属粒子を使用することができる。金属粒子に用いられる金属としては、銅、銀、またはこれらを用いた合金等を挙げることができる。導電性粒子は、複数種類の金属粒子を組み合わせて使用してもよい。また、バインダには、樹脂を用いることができる。具体的には、エポキシ樹脂等を挙げることができる。このような導電性部材においては、導電性粒子が70%以上含まれることが好ましい。なお、上記導電性部材を導電性ペーストにより形成する場合、導電性ペーストには、導電性粒子及びバインダが少なくとも含まれ、必要に応じて溶媒、添加剤などが含まれてもよい。
The conductive member included in the
また第2電極32は、第1電極22側に向けて先細りとなる台形状となっている。
The
(配線層)
配線層40は、基板12側とは反対側で被覆層30上に設けられ、第2電極32に電気的に接続されている。したがって、第2電極32は、第1電極22と配線層40とを電気的に接続することになる。図1に示される配線層40は、所望のパターンにパターニングされている。
(Wiring layer)
The
配線層40は、導電性を有する層である。配線層40を構成する材料は、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属またはこれらを用いた合金であってもよい。配線層40の厚みは、例えば1μm以上且つ20μm以下である。
The
(素子)
素子100は、基板12と配線層40との間で絶縁層31内に埋め込まれるように位置し、配線層40に電気的に接続されている。
(element)
The
図示の例では、素子100が板状であり、その一対の主面のうちの基板12側の主面及一対の主面の間に位置する側面が全体的に絶縁層31によって覆われている。一方、素子100の一対の主面のうちの基板12側とは反対側の主面は、絶縁層31によって一部しか覆われていないが、バンプ101との接続部分を除き、この主面も全体的に絶縁層31によって覆われていてもよい。
In the illustrated example, the
素子100と配線層40との間に設けられるバンプ101は、素子100と配線層40とを電気的に接続している。本実施の形態におけるバンプ101は、第2電極32が有する導電性部材と同じ材料からなる導電性部材を有し、当該導電性部材を介して配線層40に電気的に接続されている。このようにバンプ101において第2電極32が有する導電性部材と同じ材料からなる導電性部材を使用することで、製造コストの抑制を図ることができる。
A
なお、素子100の種類及びサイズは特に限られるものではないが、素子100は、例えば基板12の法線方向における厚みが50μmのものであってもよい。
The type and size of the
配線基板の製造方法
以下、上述の配線基板1の製造方法の一例について、図2乃至図7を参照して説明する。
Method of manufacturing a wiring board Hereinafter, an example of a method of manufacturing the
(貫通孔形成工程)
まず、基板12を準備する。次に、第1面13及び第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図2に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
(Through hole forming process)
First, the
なお、基板12にレーザを照射することによって基板12に貫通孔20を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
The through
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板12のうち貫通孔20が形成されるべき領域に変質層を形成する。続いて、基板12をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板12に貫通孔20を形成することができる。その他にも、基板12に研磨材を吹き付けるブラスト処理によって基板12に貫通孔20を形成してもよい。
(第1電極形成工程)
次に、図3に示すように、貫通孔20の側壁21に第1電極22を形成する。本実施形態においては、第1電極22と同時に、第1面13上及び第2面14上に導電性接続層24が形成される。これにより、電極基板10が準備されることになる。
Further, laser irradiation and wet etching can be appropriately combined. Specifically, first, a deteriorated layer is formed in a region of the
(First electrode forming step)
Next, as shown in FIG. 3, the
ここでは、第1電極22及び導電性接続層24が、スパッタリング法、蒸着法、またはこれらの組み合わせによってシード層を形成した後に、めっき層を成長させることで、形成される。
Here, the
(コア充填工程)
次に、図4に示すように、第1電極22の内部にコア23が充填される。コア23は、例えば、第1面13上及び第2面14上に樹脂のフィルムを配置し、圧力差を利用してフィルムを第1電極22の内部に押し込むことで充填されてもよい。また、このようなフィルムは、ローラーによって第1電極22の内部に押し込まれてもよい。
(Core filling process)
Next, as shown in FIG. 4, the
(配線形成工程)
次に、被覆層30特にその第2電極32と配線層40とから形成される、第1電極22に対する配線部分を形成する。この際、まず、図5に示すように、配線形成部材50が準備される。配線形成部材50は、電極基板10に設けられる前の被覆層30、配線層40及び素子100を一体化した部材であり、図示の例では、被覆層30側とは反対側で配線層40に接合された基材層60をさらに有している。
(Wiring formation process)
Next, a wiring portion for the
すなわち、本例に係る配線形成部材50は、絶縁層31、絶縁層31を貫通するように設けられた第2電極32及び絶縁層31に埋め込まれるように位置し且つ絶縁層31に保持された素子100を含む被覆層30と、被覆層30上に設けられ第2電極32及び素子100に電気的に接続された配線層40と、被覆層30側とは反対側で配線層40に接合された基材層60とを一体に有している。ただし、配線形成部材50上において第2電極32が絶縁層31から突出している点は、電極基板10に設けられた後の状態と異なっている。また配線形成部材50上の配線層40は、パターニングされておらず、シート状に延び広がった状態となっている。
That is, the
また本例における基材層60は樹脂から形成されており、配線層40及びその上の絶縁層31を支持するとともに保護することで、配線形成部材50の取り扱い性を向上させている。また基材層60は、配線層40から剥離可能な剥離層として構成されている。
Moreover, the
以上のような配線形成部材50を第2面14側に配置した後、図6に示すように、配線形成部材50は、その第2電極32が第1電極22に電気的に接続されるように、基板12から第1電極22が露出する側、本例では第2面14側から電極基板10に接合される。この際、配線形成部材50は、絶縁層31が基板12に溶着することで電極基板10に接合される。詳しくは、配線形成部材50は、基板12に向けて加熱及び加圧される。これにより、絶縁層31が熔解して基板12に付着し、配線形成部材50が電極基板10に接合される。このとき、図6に示すように、加熱及び加圧により、第2電極32は押しつぶされて接合前の状態よりも幅広になる。
After the
その後、図7に示すように、基材層60が配線層40から剥離された後、配線層40上にレジスト70が設けられ、レジスト70をマスクとして、配線層40がエッチングされることで、配線層40にパターンが形成される。これにより、図1に示す状態の配線基板1が製造される。
Then, as shown in FIG. 7, after the
以上に説明した本実施形態に係る配線基板1では、第2電極32が導電性粒子とバインダとを含む導電性部材を有して第1電極22と配線層40とを電気的に接続する。このように第2電極32が導電性粒子とバインダとを含む導電性部材を有することで、ガスに対する通気性が確保される。これにより、内部、具体的に第1電極22側で生じたガスを、第2電極32を通過させて被覆層30と配線層40との間から外部に放出することができる。また第2電極32は、パターニング等を行うことなく形成されるため、作製に手間がかからず、しかも第2電極32の形成と同時に素子100が配線基板1に組み込まれる。したがって、内部で生じるガスに対する良好な通気性を簡易に確保でき且つ容易に作製することができる。
In the
とりわけ被覆層30、特にその第2電極32と配線層40とから形成される第1電極22に対する配線部分は、被覆層30及び配線層40を一体化した配線形成部材50を電極基板10に接合することで作製されるため、本実施形態によれば、極めて容易に配線基板1を作製することが可能となる。
In particular, the wiring portion for the
(他の実施形態1)
次に、図8〜図14を参照しつつ他の実施形態について説明する。図8は、本実施形態に係る配線基板2を示す断面図である。図9乃至図14は、配線基板2の製造工程を示す図である。本実施形態における構成部分のうちの上述の実施形態と同様のものには、同一の符号を付し、その詳細な説明は省略する。
(Other embodiment 1)
Next, another embodiment will be described with reference to FIGS. FIG. 8 is a cross-sectional view showing the
図8に示すように、本実施形態に係る配線基板2は、基板12、第1電極22、被覆層30、配線層40、素子100及び対向基板112を備える。対向基板112は、配線層40及び被覆層30を介して基板12と向き合うように位置し、配線層40及び被覆層30を介して基板12と一体になっている。
As shown in FIG. 8, the
対向基板112は、対向側第1面113及び対向側第1面113の反対側に位置する対向側第2面114を含むとともに、対向側第1面113から対向側第2面114に貫通する対向側貫通孔120が設けられ、対向側貫通孔120には、配線層40に電気的に接続される第3電極122が位置している。第3電極122は、配線層40を介して素子100に電気的に接続し、且つ配線層40、第2電極32及び導電性接続層24を介して第1電極22に電気的に接続している。第3電極122は、コンフォーマルビアであり、その内部には樹脂からなるコア123が充填されている。
The
基板12及び対向基板112は、同一の材料及びサイズで形成されることが好ましく、本実施形態では、基板12及び対向基板112がともにガラス基板からなり、厚みも同一となっている。これにより、良好な寸法安定性が確保されている。
The
以下、図8に示された配線基板2の製造方法について説明する。
Hereinafter, a method for manufacturing the
(電極基板の作製工程)
まず、基板12及び第1電極22を有する電極基板10が、図2乃至図4を参照して説明した工程と同様の工程を経て準備される。
(Electrode substrate manufacturing process)
First, the
(配線形成工程)
次に、被覆層30特にその第2電極と配線層40と第3電極122とから形成される、第1電極22に対する配線部分を形成する。この際、まず、図9乃至図14に示す工程を経て作製される図15に示す配線形成部材150が準備される。本実施形態における配線形成部材150は、電極基板10に設けられる前の被覆層30、配線層40及び素子100を一体化した部材であり、被覆層30側とは反対側で配線層40に接合された対向基板112をさらに有している。本例においても、配線層40はパターニングされているが、対向基板112上で配線層40が形成されていない部分には、被覆層30のうちの絶縁層31が位置している。
(Wiring formation process)
Next, a wiring portion for the
配線形成部材150を作製する際には、まず、図9に示すように、対向側貫通孔120が設けられた対向基板112が準備され、その後、対向側貫通孔120の側壁及び対向基板112の対向側第1面113上及び対向側第2面114上に導電層140が形成される。導電層140は、スパッタリング法、蒸着法、またはこれらの組み合わせによってシード層を形成した後に、めっき層を成長させることで形成される。
When manufacturing the
次いで図10に示すように、対向側第1面113上及び対向側第2面114上の導電層140が、エッチングにより所望のパターンにパターニングされ、これにより、対向側第1面113上に配線層40が設けられるとともに、対向側貫通孔120内に第3電極122が設けられる。その後、図11に示すように、第3電極122の内部にコア123が充填される。コア123の充填は、図4で説明した工程と同様の工程で行うことができる。
Next, as shown in FIG. 10, the
そして図12に示すように、配線層40上に第2電極32が設けられるとともに、バンプ101が設けられる。この際、第2電極32及びバンプ101を形成する導電性部材を同一とすることで、製造コストを抑制できる。第2電極32及びバンプ101は、例えばスクリーン印刷によって配線層40上に設けられてもよい。そして図13に示すように、バンプ101と素子100が電気的に接続され、その後、図14に示すように、配線層40上に絶縁層31が設けられる。ここで、絶縁層31は、配線層40、素子100及び対向側第1面113を覆う。また第2電極32は絶縁層31を貫通した状態となる。
As shown in FIG. 12, the
以上の工程を経て、本実施形態に係る配線形成部材150が作製された後、図15に示すように、電極基板10と配線形成部材150とを向き合わせる。その後、図16に示すように、配線形成部材150は、その第2電極32が第1電極22に電気的に接続されるように、基板12から第1電極22が露出する側、本例では第2面14側から電極基板10に接合される。この際、配線形成部材150は、絶縁層31が基板12に溶着することで電極基板10に接合される。詳しくは、配線形成部材150は、基板12に向けて加熱及び加圧される。これにより、絶縁層31が熔解して基板12に付着し、配線形成部材150が電極基板10に接合される。このとき、図16に示すように、加熱及び加圧により、第2電極32は押しつぶされて接合前の状態よりも幅広になる。
After the
以上に説明した実施形態に係る配線基板2においても、第2電極32が導電性粒子とバインダとを含む導電性部材を有して第1電極22と配線層40とを電気的に接続する。このように第2電極32が導電性粒子とバインダとを含む導電性部材を有することで、ガスに対する通気性が確保される。これにより、内部、具体的に第1電極22側で生じたガスを、第2電極32を通過させて外部に排出させ易くなる。また第2電極32は、パターニング等を行うことなく形成されるため、作製に手間がかからず、しかも第2電極32の形成と同時に素子100が配線基板1に組み込まれる。したがって、内部で生じるガスに対する良好な通気性を簡易に確保でき且つ容易に作製することができる。
Also in the
とりわけ被覆層30特にその第2電極32と配線層40と第3電極122とから形成される、第1電極22に対する配線部分は、被覆層30、配線層40及び第3電極122を一体化した配線形成部材150を電極基板10に接合することで作製されるため、本実施形態も、極めて容易に配線基板2を作製することが可能となる。
In particular, the
(他の実施形態2)
次に、図17を参照しつつ、さらに他の実施形態について説明する。本実施形態における構成部分のうちの上述の実施形態と同様のものには、同一の符号を付し、その詳細な説明は省略する。図17に示すように、この例では、第2面14から第1面13にへこむ有底孔20’が基板12に設けられ、有底孔20’の内部に第1電極22が位置する。図17では、第1電極22がフィルドビアとなっているが、コンフォーマルビアであってもよい。本実施形態にかかる電極基板も、上述の実施形態と同様の手順で製造され得る。なお、上述した対向基板112に、対向側貫通孔120に代えて有底孔が形成されてもよい。
(Other embodiment 2)
Next, still another embodiment will be described with reference to FIG. Of the components in the present embodiment, the same components as those in the above-described embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. As shown in FIG. 17, in this example, a bottomed
配線基板が搭載される製品の例
図18は、本開示の実施形態に係る配線基板が搭載されることができる製品の例を示す図である。本開示の実施形態に係る配線基板は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ210、タブレット端末220、携帯電話230、スマートフォン240、デジタルビデオカメラ250、デジタルカメラ260、デジタル時計270、サーバ280等に搭載される。
FIG. 18 is a diagram illustrating an example of a product on which the wiring board according to the embodiment of the present disclosure can be mounted. The wiring board according to the embodiment of the present disclosure can be used in various products. For example, it is mounted on a notebook
1,2…配線基板
10…電極基板
12…基板
13…第1面
14…第2面
20…貫通孔
20’…有底孔
21…側壁
22…第1電極
23…コア
24…導電性接続層
30…被覆層
31…絶縁層
31A…孔
32…第2電極
40…配線層
50…配線形成部材
60…基材層
100…素子
101…バンプ
112…対向基板
113…対向側第1面
114…対向側第2面
120…対向側貫通孔
122…第3電極
123…コア
150…配線形成部材
DESCRIPTION OF
Claims (17)
前記貫通孔または前記有底孔に位置する第1電極と、
絶縁層及び前記絶縁層を貫通するように設けられた第2電極を有し、前記基板から露出する前記第1電極を覆うように前記第1面及び前記第2面のうちの両方または一方の面上に設けられ且つ前記第2電極を前記第1電極に電気的に接続させた被覆層と、
前記被覆層上に設けられ、前記第2電極に電気的に接続された配線層と、
前記基板と前記配線層との間で前記絶縁層内に位置し、前記配線層に電気的に接続された素子と、
を備え、
前記第2電極は導電性粒子とバインダとを含む導電性部材を有し、前記第1電極と前記配線層とを電気的に接続している、配線基板。 Including a first surface and a second surface located on the opposite side of the first surface, and a through-hole penetrating from the first surface to the second surface or one of the first surface and the second surface. A substrate with a bottomed hole recessed into the other;
A first electrode located in the through hole or the bottomed hole;
An insulating layer and a second electrode provided so as to penetrate the insulating layer, and both or one of the first surface and the second surface so as to cover the first electrode exposed from the substrate A coating layer provided on a surface and electrically connecting the second electrode to the first electrode;
A wiring layer provided on the covering layer and electrically connected to the second electrode;
An element located in the insulating layer between the substrate and the wiring layer and electrically connected to the wiring layer;
With
The wiring board, wherein the second electrode has a conductive member including conductive particles and a binder, and electrically connects the first electrode and the wiring layer.
前記対向基板は、前記配線層及び前記被覆層を介して前記基板と一体になっている、請求項1乃至3のいずれかに記載の配線基板。 Further comprising a counter substrate positioned to face the substrate via the wiring layer and the coating layer;
The wiring substrate according to claim 1, wherein the counter substrate is integrated with the substrate via the wiring layer and the covering layer.
前記対向側貫通孔または前記対向側有底孔には、前記配線層に電気的に接続される第3電極が位置している、請求項4又は5に記載の配線基板。 The counter substrate includes a counter side first surface and a counter side second surface positioned on the opposite side of the counter side first surface, and the counter side penetrating from the counter side first surface to the counter side second surface. A counter-side bottomed hole that is recessed from one of the through hole or the counter-side first surface and the counter-side second surface is provided,
The wiring board according to claim 4, wherein a third electrode that is electrically connected to the wiring layer is located in the opposing side through hole or the opposing side bottomed hole.
絶縁層、前記絶縁層を貫通するように設けられた第2電極及び前記絶縁層内に位置する素子を含む被覆層と、前記被覆層上に設けられ前記第2電極及び前記素子に電気的に接続された配線層とを有し、前記第2電極が導電性粒子とバインダとを含む導電性部材を有して前記絶縁層から突出している配線形成部材を準備する工程と、
前記第2電極が前記第1電極に電気的に接続されるように、前記配線形成部材を前記電極基板に接合する工程と、を備える配線基板の製造方法。 Including a first surface and a second surface located on the opposite side of the first surface, and a through-hole penetrating from the first surface to the second surface or one of the first surface and the second surface. Preparing an electrode substrate having a substrate provided with a bottomed hole recessed in the other, and a first electrode located in the through hole or the bottomed hole;
An insulating layer, a second electrode provided so as to penetrate the insulating layer, and a covering layer including an element located in the insulating layer; and the second electrode provided on the covering layer and electrically connected to the element Preparing a wiring forming member having a connected wiring layer, wherein the second electrode has a conductive member including conductive particles and a binder and protrudes from the insulating layer;
Bonding the wiring forming member to the electrode substrate such that the second electrode is electrically connected to the first electrode.
前記対向基板は、前記配線形成部材を前記電極基板に接合した後に前記配線層及び前記被覆層を介して前記基板と向き合うように位置し、前記配線層及び前記被覆層を介して前記基板と一体になる、請求項7乃至12のいずれかに記載の配線基板の製造方法。 The wiring forming member further includes a counter substrate bonded to the wiring layer on the side opposite to the covering layer side;
The counter substrate is positioned so as to face the substrate through the wiring layer and the coating layer after the wiring forming member is bonded to the electrode substrate, and is integrated with the substrate through the wiring layer and the coating layer. The method for manufacturing a wiring board according to claim 7, wherein:
前記対向側貫通孔または前記対向側有底孔には、前記配線層に電気的に接続される第3電極が位置している、請求項15又は16に記載の配線基板の製造方法。 The counter substrate includes a counter side first surface and a counter side second surface positioned on the opposite side of the counter side first surface, and the counter side penetrating from the counter side first surface to the counter side second surface. A counter-side bottomed hole that is recessed from one of the through hole or the counter-side first surface and the counter-side second surface is provided,
17. The method of manufacturing a wiring board according to claim 15, wherein a third electrode that is electrically connected to the wiring layer is located in the opposing side through hole or the opposing side bottomed hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017094828A JP7182856B2 (en) | 2017-05-11 | 2017-05-11 | Wiring board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017094828A JP7182856B2 (en) | 2017-05-11 | 2017-05-11 | Wiring board and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018190933A true JP2018190933A (en) | 2018-11-29 |
JP7182856B2 JP7182856B2 (en) | 2022-12-05 |
Family
ID=64478823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017094828A Active JP7182856B2 (en) | 2017-05-11 | 2017-05-11 | Wiring board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7182856B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020122180A1 (en) * | 2018-12-13 | 2021-09-27 | 株式会社村田製作所 | Resin multilayer board and electronic equipment |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774450A (en) * | 1993-06-24 | 1995-03-17 | Toshiba Corp | Electronic circuit device |
JP2002290051A (en) * | 2001-01-19 | 2002-10-04 | Matsushita Electric Ind Co Ltd | Module with built-in component and method for manufacturing the same |
JP2003017856A (en) * | 2001-06-29 | 2003-01-17 | Kyocera Chemical Corp | Multilayer printed-wiring board and manufacturing method therefor |
JP2009060019A (en) * | 2007-09-03 | 2009-03-19 | Panasonic Corp | Solid printed circuit board |
WO2009081853A1 (en) * | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer wiring board |
JP2012049187A (en) * | 2010-08-24 | 2012-03-08 | Murata Mfg Co Ltd | Ceramic multi-layer substrate and manufacturing method of the same |
JP2015170784A (en) * | 2014-03-10 | 2015-09-28 | 大日本印刷株式会社 | Wiring board, manufacturing method thereof, and wiring board member |
-
2017
- 2017-05-11 JP JP2017094828A patent/JP7182856B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774450A (en) * | 1993-06-24 | 1995-03-17 | Toshiba Corp | Electronic circuit device |
JP2002290051A (en) * | 2001-01-19 | 2002-10-04 | Matsushita Electric Ind Co Ltd | Module with built-in component and method for manufacturing the same |
JP2003017856A (en) * | 2001-06-29 | 2003-01-17 | Kyocera Chemical Corp | Multilayer printed-wiring board and manufacturing method therefor |
JP2009060019A (en) * | 2007-09-03 | 2009-03-19 | Panasonic Corp | Solid printed circuit board |
WO2009081853A1 (en) * | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer wiring board |
JP2012049187A (en) * | 2010-08-24 | 2012-03-08 | Murata Mfg Co Ltd | Ceramic multi-layer substrate and manufacturing method of the same |
JP2015170784A (en) * | 2014-03-10 | 2015-09-28 | 大日本印刷株式会社 | Wiring board, manufacturing method thereof, and wiring board member |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020122180A1 (en) * | 2018-12-13 | 2021-09-27 | 株式会社村田製作所 | Resin multilayer board and electronic equipment |
JP7151784B2 (en) | 2018-12-13 | 2022-10-12 | 株式会社村田製作所 | Resin multilayer substrates and electronic devices |
Also Published As
Publication number | Publication date |
---|---|
JP7182856B2 (en) | 2022-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7022365B2 (en) | Through Silicon Via Board and Its Manufacturing Method | |
US9852975B2 (en) | Wiring board, electronic device, and electronic module | |
JP7552789B2 (en) | Perforated substrate, mounting substrate including perforated substrate, and method for manufacturing perforated substrate | |
US20170294322A1 (en) | Wiring board, electronic device, and electronic module | |
WO2019111966A1 (en) | Wiring board, semiconductor device, and wiring board production method | |
JP2021184487A (en) | Mounting board and manufacturing method of mounting board | |
JP2024057090A (en) | Through electrode board, wiring board, and method for manufacturing wiring board | |
JP5715237B2 (en) | Flexible multilayer board | |
TWI772135B (en) | Through-electrode substrate and method of manufacturing the same | |
JP2018190933A (en) | Wiring board and manufacturing method of the same | |
JP6936965B2 (en) | Wiring board and its manufacturing method | |
JP6883279B2 (en) | Manufacturing method of through silicon via substrate and through silicon via substrate | |
JP2022050582A (en) | Mounting board and manufacturing method thereof | |
JP6258810B2 (en) | Wiring board manufacturing method | |
JP7163069B2 (en) | Penetration electrode substrate and manufacturing method thereof | |
US20110232950A1 (en) | Substrate and method for manufacturing the same | |
JP2012028453A (en) | Metallic hermetic lid manufacturing method | |
JP2018148086A (en) | Manufacturing method for through electrode substrate and through electrode substrate | |
JP7565018B2 (en) | Wiring board, mounting board including wiring board, and method for manufacturing wiring board | |
JP2018037541A (en) | Method for manufacturing perforated substrate and perforated substrate | |
JP2011249593A (en) | Multi-piece wiring board | |
WO2012017888A1 (en) | Electronic component manufacturing method and electronic component | |
JP2023126875A (en) | Penetration electrode substrate and manufacturing method thereof | |
JP2016039283A (en) | Method of manufacturing thin film capacitor sheet | |
JP2018110157A (en) | Through electrode substrate, mounting substrate including through electrode substrate, and manufacturing method of through electrode substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210922 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210922 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20211001 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20211005 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20211203 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20211207 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220520 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20220701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220829 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20220930 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20221028 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20221028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7182856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |