JP2012049187A - Ceramic multi-layer substrate and manufacturing method of the same - Google Patents
Ceramic multi-layer substrate and manufacturing method of the same Download PDFInfo
- Publication number
- JP2012049187A JP2012049187A JP2010187324A JP2010187324A JP2012049187A JP 2012049187 A JP2012049187 A JP 2012049187A JP 2010187324 A JP2010187324 A JP 2010187324A JP 2010187324 A JP2010187324 A JP 2010187324A JP 2012049187 A JP2012049187 A JP 2012049187A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- substrate
- metal layer
- plated metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、セラミック多層基板およびその製造方法に関し、詳しくは、表面実装部品が搭載される外部電極を備えたセラミック多層基板およびその製造方法に関する。 The present invention relates to a ceramic multilayer substrate and a method for manufacturing the same, and more particularly to a ceramic multilayer substrate including an external electrode on which a surface mount component is mounted and a method for manufacturing the same.
近年、配線導体を3次元的に配置したセラミック多層基板が種々の用途に広く用いられている。
このようなセラミック多層基板は、通常、その上に電子部品(表面実装部品)が搭載される外部電極を備えている。
そして、リフローはんだ付けなどの方法で搭載される表面実装部品の実装信頼性を向上させるために、外部電極にめっきを施してはんだ濡れ性などの特性を向上させることが行われている。
In recent years, ceramic multilayer substrates in which wiring conductors are arranged three-dimensionally have been widely used for various applications.
Such a ceramic multilayer substrate usually includes an external electrode on which an electronic component (surface mount component) is mounted.
And in order to improve the mounting reliability of the surface mounting components mounted by methods, such as reflow soldering, it is performing to improve characteristics, such as solder wettability, by plating to an external electrode.
このようなセラミック多層基板の一つに、表面にめっき膜が形成された外部電極に表面実装部品を搭載するようにしたセラミック多層基板が提案されている。(特許文献1、段落0039,0043など参照)。
As one of such ceramic multilayer substrates, there has been proposed a ceramic multilayer substrate in which a surface-mounted component is mounted on an external electrode having a plating film formed on the surface thereof. (See
しかしながら、上記特許文献1のセラミック多層基板の場合、製造工程で、外部電極にめっきを施す際のめっき液や、洗浄工程で用いられる洗浄水などに由来する水分が内部に残留する。
そのため、表面実装部品を外部電極上に搭載する際のはんだを用いた実装工程においてセラミック多層基板が加熱されると、内部の水分が蒸発、気化し、外部電極を通過して、溶融しているはんだに入り込み、はんだボイドが発生するという問題点がある。
そして、はんだボイドが発生すると、はんだ体積の膨張によって隣接する外部電極との間でショート不良が発生するという問題点がある。
However, in the case of the ceramic multilayer substrate of
Therefore, when the ceramic multilayer substrate is heated in the mounting process using solder when mounting the surface mount component on the external electrode, the internal moisture evaporates and vaporizes and passes through the external electrode and melts. There is a problem that solder voids enter the solder and generate solder voids.
When solder voids are generated, there is a problem that short-circuit defects occur between adjacent external electrodes due to expansion of the solder volume.
なお、水分が蒸発したガス(水蒸気)が外部電極を通過してはんだに入り込むのは、導電性ペーストを焼き付けて形成される焼結金属からなる外部電極は、ガスが浸入しやすく、浸入したガスが、めっき膜を通過して、その表面に存在するはんだにまで達することによる。なお、めっき膜はガスを通しにくいが、厚みが薄いため、他の領域から排出されにくい状況下では、めっき膜を通過して、その上に存在する溶融したはんだにまで達することになる。 In addition, the gas (water vapor) in which moisture has evaporated passes through the external electrode and enters the solder. The external electrode made of sintered metal formed by baking the conductive paste is easy to infiltrate the gas. However, it passes through the plating film and reaches the solder existing on the surface. In addition, although the plating film is difficult to pass a gas, since it is thin, it passes through the plating film and reaches the molten solder existing on the plating film in a situation where it is difficult to discharge from other regions.
本発明は、上記課題を解決するものであり、セラミック多層基板の外部電極上に表面実装部品を実装する際に、外部電極を通過したガスに起因するはんだボイドの発生、それによるショート不良の発生を抑制、防止することが可能なセラミック多層基板およびその製造方法を提供することを目的とする。 The present invention solves the above problems, and when mounting a surface mount component on an external electrode of a ceramic multilayer substrate, generation of solder voids due to gas passing through the external electrode, resulting in occurrence of short circuit failure It is an object of the present invention to provide a ceramic multilayer substrate and a method for manufacturing the same that can suppress and prevent the above.
上記課題を解決するために、本発明のセラミック多層基板は、
積層された複数のセラミック層を有する基板と、
前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、
前記外部電極の表面の一部の領域を除いた所定の領域を被覆するように形成されためっき金属層と
を具備することを特徴としている。
In order to solve the above problems, the ceramic multilayer substrate of the present invention comprises:
A substrate having a plurality of laminated ceramic layers;
An external electrode made of sintered metal, formed on the main surface of the substrate, on which a surface mount component is mounted;
And a plated metal layer formed so as to cover a predetermined region excluding a partial region on the surface of the external electrode.
また、本発明のセラミック多層基板は、
積層された複数のセラミック層を有する基板と、
前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、
前記外部電極の表面の一部の領域を被覆するように配設された、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層と、
前記外部電極の表面の、前記多孔質層が配設されていない領域に形成されためっき金属層と
を具備することを特徴としている。
The ceramic multilayer substrate of the present invention is
A substrate having a plurality of laminated ceramic layers;
An external electrode made of sintered metal, formed on the main surface of the substrate, on which a surface mount component is mounted;
A porous layer made of an inorganic insulating material, which is disposed so as to cover a partial region of the surface of the external electrode, and to which the plated metal layer does not adhere to the surface;
And a plated metal layer formed in a region where the porous layer is not provided on the surface of the external electrode.
前記外部電極が、セラミック粒子を含む焼結金属からなるポーラスな外部電極であることが好ましい。 The external electrode is preferably a porous external electrode made of a sintered metal containing ceramic particles.
また、前記外部電極が、主面を露出させるような態様で前記基板に埋設され、かつ、露出した前記主面の所定の領域を被覆するように前記めっき金属層が形成されていることが好ましい。 Further, it is preferable that the external electrode is embedded in the substrate in such a manner that the main surface is exposed, and the plated metal layer is formed so as to cover a predetermined region of the exposed main surface. .
本発明のセラミック多層基板の製造方法は、
積層された複数のセラミック層を有する基板と、前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、前記外部電極の表面の一部の領域を除いた所定の領域を被覆するように形成されためっき金属層とを具備するセラミック多層基板の製造方法であって、
前記基板に焼結金属からなる前記外部電極を形成する工程と、
前記外部電極の所定の領域にレジストを塗布してめっきを行うことにより、前記外部電極の前記レジストを塗布した領域にはめっき金属層が形成されないようにしつつ、前記外部電極の前記レジストが塗布されていない領域に前記めっき金属層を形成する工程と
を具備することを特徴としている。
The method for producing the ceramic multilayer substrate of the present invention comprises:
A substrate having a plurality of laminated ceramic layers, an external electrode made of sintered metal, formed on the main surface of the substrate and mounted with a surface mount component thereon, and a part of the surface of the external electrode A method for producing a ceramic multilayer substrate comprising a plated metal layer formed so as to cover a predetermined region excluding a region,
Forming the external electrode made of sintered metal on the substrate;
By applying a resist to a predetermined region of the external electrode and performing plating, the resist of the external electrode is applied while preventing the plating metal layer from being formed in the region of the external electrode where the resist is applied. And a step of forming the plated metal layer in a region that is not present.
本発明のセラミック多層基板の製造方法は、
積層された複数のセラミック層を有する基板と、前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、前記外部電極の表面の一部の領域を除いた所定の領域を被覆するように形成されためっき金属層とを具備するセラミック多層基板の製造方法であって、
前記基板に焼結金属からなる前記外部電極を形成する工程と、
前記外部電極の全面に前記めっき金属層を形成した後、前記めっき金属層の一部を除去して前記外部電極の一部を露出させる工程と
を具備することを特徴としている。
The method for producing the ceramic multilayer substrate of the present invention comprises:
A substrate having a plurality of laminated ceramic layers, an external electrode made of sintered metal, formed on the main surface of the substrate and mounted with a surface mount component thereon, and a part of the surface of the external electrode A method for producing a ceramic multilayer substrate comprising a plated metal layer formed so as to cover a predetermined region excluding a region,
Forming the external electrode made of sintered metal on the substrate;
Forming a plated metal layer on the entire surface of the external electrode, and then removing a part of the plated metal layer to expose a part of the external electrode.
また、本発明のセラミック多層基板の製造方法は、
積層された複数のセラミック層を有する基板と、前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、前記外部電極の表面の一部の領域を被覆するように配設された、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層と、前記外部電極の表面の、前記多孔質層が配設されていない領域に形成されためっき金属層とを具備するセラミック多層基板の製造方法であって、
前記基板の表面に、焼結金属からなる前記外部電極が配設され、かつ、前記外部電極の表面の一部の領域を被覆するように、めっき金属層が付着しない無機絶縁材料からなる多孔質層が配設された構造体を形成する工程と、
前記外部電極にめっきを施して、前記外部電極の前記多孔質層により被覆されていない領域にめっき金属層を形成する工程と
を具備することを特徴としている。
Moreover, the method for producing the ceramic multilayer substrate of the present invention includes:
A substrate having a plurality of laminated ceramic layers, an external electrode made of sintered metal, formed on the main surface of the substrate and mounted with a surface mount component thereon, and a part of the surface of the external electrode A porous layer made of an inorganic insulating material, which is disposed so as to cover the region and does not adhere to the plated metal layer, and a region on the surface of the external electrode where the porous layer is not disposed. A method for producing a ceramic multilayer substrate comprising a plated metal layer,
The porous electrode made of an inorganic insulating material to which the plated metal layer does not adhere so that the external electrode made of sintered metal is disposed on the surface of the substrate and covers a partial region of the surface of the external electrode Forming a structure in which the layers are disposed;
And plating the external electrode to form a plated metal layer in a region not covered by the porous layer of the external electrode.
前記外部電極を形成する工程において、セラミック粒子を含む焼結金属からなるポーラスな外部電極を形成することが好ましい。 In the step of forming the external electrode, it is preferable to form a porous external electrode made of a sintered metal containing ceramic particles.
本発明のセラミック多層基板は、基板の主面に形成された焼結金属からなる外部電極の一部を除いた領域に外部電極上にめっき金属層を設けて、外部電極の一部を露出させるようにしているので、外部電極のめっき金属層に覆われていない露出した部分から水蒸気などのガスを効率よく排出させることができる。その結果、外部電極の表面に形成されためっき金属層上に存在するはんだの内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制、防止して、ショート不良の発生を効率よく防止することが可能になる。 In the ceramic multilayer substrate of the present invention, a plated metal layer is provided on the external electrode in a region excluding a part of the external electrode made of sintered metal formed on the main surface of the substrate to expose a part of the external electrode. Since it does in this way, gas, such as water vapor | steam, can be efficiently discharged | emitted from the exposed part which is not covered with the metal plating layer of an external electrode. As a result, the generation of short-circuit defects is effectively prevented by suppressing and preventing the generation of solder voids caused by gas such as water vapor entering the solder existing on the plated metal layer formed on the surface of the external electrode. It becomes possible.
また、外部電極の表面の一部の領域を被覆するように、表面にめっき金属層が付着しない多孔質層を配設する一方、無機絶縁材料からなる多孔質層が配設されていない領域にめっき金属層を配設するようにした場合にも、内部からの水蒸気などのガスを、多孔質層を通過させて効率よく外部に排出することが可能になり、はんだボイドの発生を抑制、防止して、ショート不良の発生を効率よく防止することがすることができる。 In addition, a porous layer where the plated metal layer does not adhere to the surface is disposed so as to cover a part of the surface of the external electrode, while the porous layer made of an inorganic insulating material is not disposed in the region. Even when a plated metal layer is arranged, it is possible to efficiently discharge gas such as water vapor from the inside through the porous layer to the outside, suppressing and preventing the generation of solder voids. Thus, it is possible to efficiently prevent the occurrence of short circuit defects.
なお、外部電極の表面の一部の領域を、無機絶縁材料からなる多孔質層により被覆するようにした場合、セラミック多層基板をめっき浴に浸漬して外部電極の表面にめっきを施す場合に、レジストなどを用いなくても、多孔質層の表面にはめっき金属層が形成されることがないため、製造工程におけるめっき工程を簡略化することができる点でも有意義である。 When a part of the surface of the external electrode is covered with a porous layer made of an inorganic insulating material, when the surface of the external electrode is plated by immersing the ceramic multilayer substrate in a plating bath, Even if a resist or the like is not used, the plating metal layer is not formed on the surface of the porous layer, which is significant in that the plating process in the manufacturing process can be simplified.
また、外部電極として、セラミック粒子を含む焼結金属からなるポーラスな外部電極を形成することにより、外部電極の上記めっき金属層で覆われていない部分から、より確実にガスを排出させることが可能になり、本発明をさらに実効あらしめることができる。 In addition, by forming a porous external electrode made of sintered metal containing ceramic particles as the external electrode, gas can be discharged more reliably from the portion of the external electrode that is not covered with the plated metal layer. Thus, the present invention can be further effectively realized.
また、外部電極を、主面を露出させるような態様で基板に埋設し、露出した主面の所定の領域にはめっき金属層を形成せず、その他の領域を覆うようにめっき金属層を形成することにより、例えば、外部電極をセラミック基板の主面と面一にして、主面の平坦性の高いセラミック多層基板を構成するようにした場合にも、めっき膜上に付与されるはんだの内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制、防止して、ショート不良の発生を効率よく防止することがすることができる。 In addition, the external electrode is embedded in the substrate in such a manner that the main surface is exposed, and the plated metal layer is formed so as to cover other regions without forming the plated metal layer in a predetermined region of the exposed main surface. Thus, for example, even when the external electrode is flush with the main surface of the ceramic substrate to form a ceramic multilayer substrate with a high flatness of the main surface, the inside of the solder applied on the plating film It is possible to suppress and prevent the generation of solder voids due to the entry of gas such as water vapor into the substrate, thereby efficiently preventing the occurrence of short circuit defects.
また、本発明のセラミック多層基板の製造方法は、基板に焼結金属からなる外部電極を形成した後、外部電極の所定の位置にレジストを塗布してめっきを行うことにより、外部電極のレジストを塗布した領域にはめっき金属層が形成されないようにしつつ、外部電極のレジストが塗布されていない領域にめっき金属層を確実に形成することが可能になる。したがって、外部電極のめっき金属層に覆われていない露出した部分から水蒸気などのガスを効率よく排出させることが可能で、はんだの内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制、防止して、ショート不良の発生を効率よく防止することが可能な信頼性の高いセラミック多層基板を効率よく製造することができる。 In the method for producing a ceramic multilayer substrate of the present invention, an external electrode made of sintered metal is formed on the substrate, and then a resist is applied to a predetermined position of the external electrode and plating is performed. It is possible to reliably form the plating metal layer in the region where the resist of the external electrode is not applied while preventing the plating metal layer from being formed in the applied region. Therefore, it is possible to efficiently discharge gas such as water vapor from the exposed part that is not covered with the plated metal layer of the external electrode, and suppress the generation of solder voids due to gas such as water vapor entering the inside of the solder. Therefore, it is possible to efficiently manufacture a highly reliable ceramic multilayer substrate that can prevent the occurrence of short-circuit defects.
また、本発明の他のセラミック多層基板の製造方法のように、基板に形成された焼結金属からなる外部電極の全面にめっき金属層を形成した後、めっき金属層の一部を除去して外部電極の一部を露出させるようにした場合にも、めっき金属層が形成されていない、水蒸気などのガスが排出されやすい領域(めっき金属層により覆われていない領域)を備えた外部電極を効率よく形成することが可能になり、はんだの内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制して、それによるショート不良の発生を防止することが可能な信頼性の高いセラミック多層基板を効率よく製造することができる。 Moreover, after forming a plating metal layer on the entire surface of the external electrode made of sintered metal formed on the substrate, as in another method for manufacturing a ceramic multilayer substrate of the present invention, a part of the plating metal layer is removed. Even when a part of the external electrode is exposed, an external electrode having a region where the plating metal layer is not formed and a gas such as water vapor is easily discharged (region not covered by the plating metal layer) is provided. A highly reliable ceramic multilayer that can be efficiently formed and suppresses the generation of solder voids caused by gas such as water vapor entering the solder, thereby preventing the occurrence of short circuits. A board | substrate can be manufactured efficiently.
また、本発明の他のセラミック多層基板の製造方法のように、基板の表面に、焼結金属からなる外部電極が配設され、かつ、外部電極の表面の一部の領域を被覆するように、めっき金属層が付着しない無機絶縁材料からなる多孔質層が配設された構造体を形成した後、外部電極にめっきを施して、外部電極の多孔質層により被覆されていない領域にめっき金属層を形成するようにした場合、多孔質層から、水蒸気などのガスを効率よく排出させることが可能で、はんだの内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制して、それによるショート不良の発生を防止することが可能な信頼性の高いセラミック多層基板を効率よく製造することができる。 Further, as in another method for manufacturing a ceramic multilayer substrate of the present invention, an external electrode made of sintered metal is disposed on the surface of the substrate, and a part of the surface of the external electrode is covered. After forming a structure in which a porous layer made of an inorganic insulating material to which the plated metal layer does not adhere is disposed, the external electrode is plated, and the plated metal is applied to the region not covered by the porous layer of the external electrode When a layer is formed, gas such as water vapor can be efficiently discharged from the porous layer, and generation of solder voids due to gas such as water vapor entering the inside of the solder is suppressed. Therefore, it is possible to efficiently manufacture a highly reliable ceramic multilayer substrate capable of preventing the occurrence of a short circuit failure due to the above.
また、外部電極を形成する工程において、セラミック粒子を含む焼結金属からなるポーラスな外部電極を形成することにより、外部電極のめっき金属層に覆われていない領域、あるいは多孔質層に覆われめっき金属層に覆われていない領域から、より確実にガスを排出させることが可能になり、本発明をさらに実効あらしめることができる。 Also, in the step of forming the external electrode, by forming a porous external electrode made of a sintered metal containing ceramic particles, the area of the external electrode that is not covered with the plated metal layer or the porous layer is plated. The gas can be discharged more reliably from the region not covered with the metal layer, and the present invention can be further effectively realized.
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。 Examples of the present invention will be described below to describe the features of the present invention in more detail.
図1は本発明の一実施例にかかるセラミック多層基板の構成を示す断面図、図2はその要部を拡大して模式的に示す図である。 FIG. 1 is a sectional view showing a configuration of a ceramic multilayer substrate according to an embodiment of the present invention, and FIG. 2 is a diagram schematically showing an enlarged main part thereof.
図1に示すように、この実施例1のセラミック多層基板Aは、基材層である複数のセラミック層1を積層してなる基板2と、層間に配設された内部導体3と、表面に形成された外部電極4と、層間接続用のビアホール導体5とを備えている。なお、異なる層に配置されている内部導体3と外部電極4は、ビアホール導体5を介して互いに電気的に接続されている。
As shown in FIG. 1, a ceramic multilayer substrate A of Example 1 includes a
そして、表面実装部品6がその上にはんだ8を介して実装される外部電極4は、基板2に埋設され、その上面が基板2の上面とほぼ面一になるように形成されている。
また、この実施例1のセラミック多層基板Aにおいて、外部電極4は、セラミック粒子を含む焼結金属から形成されたポーラスな電極とされている。
The
In the ceramic multilayer substrate A of Example 1, the
なお、この実施例1では、ポーラスな外部電極4を形成することができるように、セラミック粒子(この実施例ではAl2O3(アルミナ)粒子)を含む焼結金属(Cu焼結金属)から外部電極を形成している。
In Example 1, a sintered external metal (Cu sintered metal) containing ceramic particles (Al 2 O 3 (alumina) particles in this example) is used so that a porous
また、この実施例1のセラミック多層基板Aにおいては、図2に示すように、外部電極4の表面にめっき金属層11が配設されている。なお、めっき金属層11は、特に図示しないが、下地層であるNiめっき層と、その上に形成されたAuめっき層とを備えた2層構造を有している。
Further, in the ceramic multilayer substrate A of Example 1, a plated
このめっき金属層11は、外部電極4の表面の一部(図2では両端部4a,4b)を除いた中央部4cに形成されており、外部電極4の両端部4a,4bは露出している。
The plated
この実施例1のセラミック多層基板Aにおいて、外部電極4はセラミック粒子を含む焼結金属から形成されたポーラスな電極とされており、かつ、外部電極4の両端部4a,4bは、めっき金属層11に覆われておらず、外部に向かって露出し、基板2の内部から、水蒸気などのガスを効率よく通過させて外部に放出させることができるように構成されている。
In the ceramic multilayer substrate A of Example 1, the
次に、上記セラミック多層基板Aの製造方法について説明する。
(1)未焼成の積層体の作製
セラミック多層基板Aを製造するにあたっては、まず、セラミック層1となる複数の基板用セラミックグリーンシートを用意する。
Next, a method for manufacturing the ceramic multilayer substrate A will be described.
(1) Production of unfired laminated body In producing the ceramic multilayer substrate A, first, a plurality of ceramic green sheets for a substrate to be the
次に、所定の基板用セラミックグリーンシートに、ビアホール導体5を配設するための貫通孔を形成する。そして、この貫通孔に導電性ペーストを充填することにより、ビアホール導体5を形成する。
Next, a through hole for disposing the via-
また、所定の基板用セラミックグリーンシート上に、導電性ペーストを所定のパターンで印刷することにより、内部導体や外部電極となるべき導体膜を形成する。
なお、この実施例1では、外部電極となる導体膜については、十分にポーラスな外部電極を形成することができるように、Cu粉末とAl2O3粉末を主成分とする導電性ペーストを塗布することにより導体膜を形成する。
一方、内部導体となる導体膜は、Al2O3粉末を含まないCuペーストを用いて導体膜を形成する。ただし、内部導体を形成するための導電性ペーストの種類に特別の制約はない。
Further, a conductive film to be an internal conductor or an external electrode is formed by printing a conductive paste in a predetermined pattern on a predetermined ceramic green sheet for a substrate.
In Example 1, a conductive paste mainly composed of Cu powder and Al 2 O 3 powder is applied to the conductor film serving as the external electrode so that a sufficiently porous external electrode can be formed. By doing so, a conductor film is formed.
On the other hand, as the conductor film serving as the internal conductor, a conductor film is formed using a Cu paste not containing Al 2 O 3 powder. However, there is no special restriction on the type of conductive paste for forming the inner conductor.
次に、上述のように、ビアホール導体および/または導体膜が形成された基材用セラミックグリーンシート、およびビアホール導体や導体膜が形成されていない基材用セラミックグリーンシートを所定の順に積層して、圧着することにより、焼成後に図1に示すようなセラミック多層基板Aとなる積層体を作製する。なお、上記の積層体を圧着するにあたっては、例えば、静水圧プレスの方法が用いられる。 Next, as described above, the base-material ceramic green sheet on which the via-hole conductor and / or conductor film is formed and the base-material ceramic green sheet on which the via-hole conductor and conductor film are not formed are laminated in a predetermined order. The laminated body which becomes the ceramic multilayer substrate A as shown in FIG. In addition, in crimping | bonding said laminated body, the method of an isostatic press is used, for example.
(2)積層体の焼成
次に、上述のようにして作製した圧着後の積層体を脱脂した後、基板用セラミックグリーンシートを構成するセラミック材料粉末が焼結する温度で焼成する。
これにより、Al2O3粒子を含むCu焼結金属からなるポーラスな外部電極を備えた積層体(焼結体)が得られる。
(2) Firing of Laminate Next, the pressure-bonded laminate produced as described above is degreased and then fired at a temperature at which the ceramic material powder constituting the ceramic green sheet for a substrate is sintered.
Thus, the laminate having a porous outer electrode made of a Cu sintered metal containing Al 2 O 3 particles (sintered body) is obtained.
なお、積層体を焼成するにあたっては、積層体の主面に平行な方向への収縮を抑制、防止するために、積層体の少なくとも一方主面に、積層体の焼成温度では実質的に焼結しない材料からなる収縮抑制層(拘束層)を配設して焼成するようにしてもよい。 In firing the laminate, in order to suppress or prevent shrinkage in a direction parallel to the main surface of the laminate, at least one main surface of the laminate is substantially sintered at the firing temperature of the laminate. A shrinkage suppression layer (restraint layer) made of a material that is not used may be disposed and fired.
(3)外部電極へのめっき金属層の形成
それから、焼成後の積層体の、ポーラスな外部電極に、NiめっきおよびAuめっきを施して、外部電極の表面に下地層であるNiめっき層と、その上に形成されたAuめっき層の2層構造(図示せず)を有するめっき金属層11を形成する。
(3) Formation of plating metal layer on external electrode Then, Ni plating and Au plating are applied to the porous external electrode of the fired laminate, and a Ni plating layer as a base layer is formed on the surface of the external electrode; A plated
このとき、図3(a)に示すように、外部電極4の両端部4a,4b上に、レジスト剤12を塗布して、外部電極4の中央部4cが露出し、両端部4a,4bがレジスト剤12により被覆された状態で、無電解めっきの方法により、まずNiめっき行った後、Auめっきを行い、図3(b)に示すように、外部電極4の中央部4c上に、Niめっき層とその上に形成されたAuめっき層の2層構造(図示せず)を有するめっき金属層11を形成する。
At this time, as shown in FIG. 3A, a resist
それから、レジスト剤12を除去することにより、図2に示すように、外部電極4の両端部4a,4bを露出させる。
これにより、図2に示すように、外部電極4の両端部4a,4bは露出し、中央部4c上にはめっき金属層11が形成された構造を有するセラミック多層基板Aが得られる。
Then, by removing the resist
As a result, as shown in FIG. 2, both
(4)表面実装部品の実装
このセラミック多層基板Aに表面実装部品6をリフローはんだ付けの方法で搭載する。
この実施例のセラミック多層基板Aは、図2に示すように、外部電極4の中央部4cにめっき金属層11を設ける一方、外部電極4の一部(両端部4a,4b)を露出させるようにしているので、図4に示すように、表面実装部品6をはんだ8を用いて実装した場合に、外部電極4のめっき金属層に覆われていない両端部4a,4bから、めっき工程などにおいて基板2に浸入した水分が蒸発して発生する水蒸気などのガスが効率よく排出される。その結果、めっき金属層11上に付与されるはんだ8の内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制して、ショート不良の発生を確実に防止することが可能になる。
(4) Mounting of surface mount component The
In the ceramic multilayer substrate A of this embodiment, as shown in FIG. 2, the plated
なお、この実施例1のセラミック多層基板Aにおいては、外部電極4として、セラミック粒子(Al2O3粒子)を含む焼結金属からなるポーラスな電極を形成するようにしているので、外部電極4の上記めっき金属層11で覆われていない両端部4a,4bから、より確実にガスを排出させることができる。
In the ceramic multilayer substrate A of Example 1, a porous electrode made of a sintered metal containing ceramic particles (Al 2 O 3 particles) is formed as the
<ショート発生率>
また、図2に示すように、外部電極4の中央部4cにめっき金属層11を設ける一方、外部電極4の一部(両端部4a,4b)を露出させた構造を有するこの実施例1のセラミック多層基板Aと、図5に示すように、外部電極4の表面全体がめっき金属層11により被覆された構造を有する従来のセラミック多層基板について、はんだを用いて表面実装部品を実装して、ショート不良の発生状態を比較した。
<Short incidence>
In addition, as shown in FIG. 2, the plated
その結果、図5の従来のセラミック多層基板の場合、はんだボイドが発生して、試験に供した76個の試料のうち、44個の試料についてショート不良の発生が認められた。
これに対し、本発明のセラミック多層基板Aの場合、図4に示すように、外部電極4のめっき金属層に覆われていない両端部4a,4bから、めっき工程などにおいて基板2内に浸入した水分が蒸発して発生する水蒸気などのガスが効率よく排出されるため、試験に供した76個の試料のいずれにもショート不良の発生は認められなかった。
As a result, in the case of the conventional ceramic multilayer substrate of FIG. 5, solder voids were generated, and out of 76 samples subjected to the test, occurrence of short-circuit defects was observed in 44 samples.
On the other hand, in the case of the ceramic multilayer substrate A of the present invention, as shown in FIG. 4, it penetrated into the
また、この実施例1のセラミック多層基板Aでは、外部電極4を、基板2に埋設し、外部電極4の上面を基板2の主面と略面一にするとともに、露出した主面の両端部4a,4bにはめっき金属層を形成せず、中央部4cにめっき金属層11を形成するようにしているので、主面の平坦性に優れた、信頼性の高いセラミック多層基板を得ることができる。
Further, in the ceramic multilayer substrate A of Example 1, the
なお、外部電極4のめっき金属層により被覆されていない部分の面積は、通常、外部電極の表面積の25〜50%とすることが望ましい。これは、めっき金属層11の配設された領域の割合が小さくなり過ぎると、表面実装部品6の接合強度が低下し、実装信頼性が低下することによる。
The area of the portion of the
この実施例2では、以下に説明する方法で、上記実施例1のセラミック多層基板A(図1、図2)と同様の構造を有するセラミック多層基板を作製した。 In Example 2, a ceramic multilayer substrate having the same structure as the ceramic multilayer substrate A (FIGS. 1 and 2) of Example 1 was manufactured by the method described below.
(1)まず、上記実施例1における(2)の積層体の焼成の工程までは、同様の方法により焼成済みの基板2を作製した。
(1) First, the
(2)それから、この実施例では、外部電極4の主面にレジスト剤を塗布することなくめっきを行い、図6(a)に示すように、外部電極4の主面の全体にめっき金属層11を形成した。なお、めっき金属層11は、上記実施例1のセラミック多層基板の場合と同様、特に図示しないが、下地層であるNiめっき層と、その上に形成されたAuめっき層とを備えた2層構造を有している。
(2) Then, in this embodiment, the main surface of the
(3)次に、図6(b)に示すように、外部電極4の中央部4cにマスク13を施した後、ブラスト処理を行って、外部電極4の両端部4a,4b上のめっき金属層11を除去した。
これにより、図2に示すように、外部電極4の外部電極4の両端部4a,4bは露出し、中央部4c上にはめっき金属層11が形成された構造を有するセラミック多層基板が得られる。
(3) Next, as shown in FIG. 6B, after the
As a result, as shown in FIG. 2, both
このようにして製造される実施例2のセラミック多層基板も、上記実施例1のセラミック多層基板Aと同様に、外部電極のめっき金属層に覆われていない露出した両端部から水蒸気などのガスが効率よく排出されることから、表面実装部品の実装時に、水蒸気などのガスがはんだの内部に入り込むことによるはんだボイドの発生を抑制して、ショート不良の発生を確実に防止することができる。 Similarly to the ceramic multilayer substrate A of Example 1 described above, the ceramic multilayer substrate of Example 2 manufactured in this way also has a gas such as water vapor from the exposed ends that are not covered with the plated metal layer of the external electrode. Since it is efficiently discharged, it is possible to reliably prevent the occurrence of short-circuit defects by suppressing the generation of solder voids due to the entry of gas such as water vapor into the solder during the mounting of surface-mounted components.
なお、この実施例2のセラミック多層基板についても、表面実装部品を実装してショート不良の発生状態を調べたが、試験に供した76個の試料のいずれにもショート不良の発生は認められなかった。 For the ceramic multilayer substrate of Example 2, surface-mounted components were mounted and the occurrence of short-circuit failure was examined, but no occurrence of short-circuit failure was observed in any of the 76 samples used for the test. It was.
図7は本発明の実施例3にかかるセラミック多層基板A1の要部を示す断面図である。
この実施例3のセラミック多層基板A1においては、外部電極4の表面の所定の領域(この実施例3では両端部4a,4b)を覆うように、表面にめっき金属層が付着しない無機絶縁材料(この実施例3ではAl2O3(アルミナ))からなる多孔質層14a,14bが配設されており、無機絶縁材料からなる多孔質層14a,14bが配設されていない領域(中央部4c)には、Niめっき層と、その上に形成されたAuめっき層の2層構造(図示せず)を有するめっき金属層11が配設されている。
FIG. 7 is a cross-sectional view showing a main part of the ceramic multilayer substrate A1 according to Example 3 of the present invention.
In the ceramic multilayer substrate A1 of this Example 3, an inorganic insulating material (with no plated metal layer adhering to the surface so as to cover a predetermined region on the surface of the external electrode 4 (both ends 4a and 4b in this Example 3) In Example 3,
この実施例3のセラミック多層基板A1は、例えば、以下に説明する方法により製造することができる。
(1)まず、実施例1の(1),(2)の工程に準じる方法により、所定の基材用セラミックグリーンシートを積層、圧着し、焼成する工程を経て、図8に示すように、外部電極4の表面の所定の領域(両端部4a,4b)を覆うように、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層14a,14bが配設された、焼成済みの積層体(基板)2を形成する。
The ceramic multilayer substrate A1 of Example 3 can be manufactured, for example, by the method described below.
(1) First, by a method according to the steps (1) and (2) of Example 1, a step of laminating, press-bonding and firing predetermined ceramic green sheets for a substrate, as shown in FIG. A fired laminate in which
なお、多孔質層14a,14bは、例えば、最上層となる基材用セラミックグリーンシートに、外部電極用の導体層を形成するとともに、その両端部に、Al2O3粉末を無機絶縁材料とするアルミナペーストを塗布し、この基材用セラミックグリーンシートを他のセラミックグリーンシートとともに積層、圧着した後、得られた未焼成の積層体を焼成することにより形成することができる。
The
ただし、多孔質層14a,14bの形成方法それ自体に特別の制約はなく、他の方法によっても形成することができる。例えば、焼成済みの積層体の外部電極の両端部にアルミナペーストを塗布した後、これを焼成する方法によっても形成することができる。
However, the formation method of the
(2)次に、外部電極4の両端部4a,4bを覆うように、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層14a,14bが配設された、焼成済みの積層体2(図8)にめっきを行い、多孔質層14a,14bが配設されていない中央部4cに、Niめっき層とAuめっき層の2層構造を有するめっき金属層11(図7)を形成する。
(2) Next, a fired laminate in which
これにより、図7に示すように、外部電極4の両端部4a,4b上に形成された多孔質層14a,14bが露出し、中央部4c上にはめっき金属層11が形成された構造を有するセラミック多層基板A1が得られる。
As a result, as shown in FIG. 7, the
このセラミック多層基板A1も、上記実施例1のセラミック多層基板Aと同様に、めっき金属層11に覆われていない露出した多孔質層14a,14bを通って、水蒸気などのガスが効率よく排出されることから、表面実装部品の実装時に使用されるはんだの内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制して、ショート不良の発生を確実に防止することができる。
Similarly to the ceramic multilayer substrate A of Example 1, the ceramic multilayer substrate A1 also efficiently discharges gas such as water vapor through the exposed
なお、この実施例3のセラミック多層基板A1についても、表面実装部品を実装して、ショート不良の発生状態を調べたが、76個の試料のいずれにも、ショート不良の発生は認められなかった。 For the ceramic multilayer substrate A1 of Example 3, surface mount components were mounted and the occurrence of short-circuit failure was examined, but no occurrence of short-circuit failure was observed in any of the 76 samples. .
なお、多孔質層14a,14bが外部電極4の表面を被覆する割合は、通常、外部電極の表面積の25〜50%とすることが望ましい。これは、めっき金属層11の多孔質層14a,14bにより被覆された領域の割合が大きくなり過ぎると、表面実装部品6の接合強度が低下し、実装信頼性が低下することによる。
The ratio of the
なお、上記の各実施例では、ポーラスな外部電極を形成するために、セラミック粒子として、アルミナ粒子を含む焼結金属(Cu焼結金属)からなる外部電極を形成するようにしているが、セラミック粒子として、アルミナ粒子の代わりに、 ジルコニア(ZrO2)などを含有させることにより、ポーラスな外部電極を形成することも可能である。 In each of the above embodiments, in order to form a porous external electrode, an external electrode made of a sintered metal containing alumina particles (Cu sintered metal) is formed as ceramic particles. Porous external electrodes can be formed by adding zirconia (ZrO 2 ) or the like as particles instead of alumina particles.
また、上記実施例では、めっき金属層が、下地層であるNiめっき層と、その上に形成されたAuめっき層の2層構造を有するめっき金属層である場合を例にとって説明したが、めっき金属層の層構造、めっき金属層を構成する金属の種類や組み合わせなどはこれに限られるものではない。
なお、めっき金属層を構成する金属としては、上記のNi、Au以外にも、すず、はんだ、Ag、Cuなど種々のものが例示される。
Moreover, although the said Example demonstrated the case where the plating metal layer was a plating metal layer which has a 2 layer structure of Ni plating layer which is a base layer, and Au plating layer formed on it as an example, plating The layer structure of the metal layer, the type and combination of metals constituting the plated metal layer are not limited thereto.
In addition to the above Ni and Au, various metals such as tin, solder, Ag, and Cu are exemplified as the metal constituting the plated metal layer.
また、上記実施例1,2では、外部電極の所定の領域を露出させる方法として、レジスト剤を塗布してめっき処理を行う方法、所定の領域にマスクを施した状態でブラスト処理を行う方法を用いた場合について説明したが、外部電極の所定の領域を露出させる方法に特別の制約はなく、例えば、エッチング、ミリングなどの方法を適用することも可能である。 In the first and second embodiments, as a method of exposing a predetermined region of the external electrode, a method of performing a plating process by applying a resist agent, and a method of performing a blast process in a state where a mask is applied to the predetermined region. Although the case where it is used has been described, there is no particular restriction on the method of exposing a predetermined region of the external electrode, and for example, a method such as etching or milling can be applied.
また、上記実施例3では、外部電極の一部を被覆するように配設される多孔質層として、アルミナからなる多孔質層を形成するようにしたが、多孔質層を構成する材料としては、アルミナに限らず、種々の材料を用いることが可能であり、例えば、ジルコニア(ZrO2)などが好ましい例として挙げられる。 In Example 3 described above, a porous layer made of alumina was formed as a porous layer disposed so as to cover a part of the external electrode. However, as a material constituting the porous layer, In addition to alumina, various materials can be used, and preferred examples include zirconia (ZrO 2 ).
また、上記実施例では、外部電極が基板に埋設された状態のセラミック多層基板を例にとって説明したが、外部電極が基板の表面に形成され、外部電極の厚み分だけ基板の表面から突出した構成とすることも可能であり、その場合にも、外部電極に、めっき金属層により被覆されていない、水蒸気などのガスを効率よく排出させることが可能な領域を設けることにより、上記の各実施例の場合と同様の作用効果を得ることができる。 In the above embodiment, the ceramic multilayer substrate in which the external electrode is embedded in the substrate has been described as an example. However, the external electrode is formed on the surface of the substrate and protrudes from the surface of the substrate by the thickness of the external electrode. In this case, each of the above embodiments can be provided by providing a region in the external electrode that is not covered with the plating metal layer and can efficiently discharge a gas such as water vapor. The same effect as in the case of can be obtained.
本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、セラミック多層基板を構成するセラミック層の層数、外部電極や内部導体などの配設態様、セラミック層や内部導体などを構成する材料、セラミック多層基板の製造工程における具体的な条件などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。 In addition, the present invention is not limited to the above-described embodiments, but the number of ceramic layers constituting the ceramic multilayer substrate, the arrangement of external electrodes and internal conductors, the ceramic layers and internal conductors, and the like. Various applications and modifications can be made within the scope of the invention with respect to the materials constituting the above and the specific conditions in the manufacturing process of the ceramic multilayer substrate.
A,A1 セラミック多層基板
1 セラミック層
2 基板
3 内部導体
4 外部電極
4a,4b 外部電極の両端部
4c 外部電極の中央部
5 ビアホール導体
6 表面実装部品
8 はんだ
11 めっき金属層
12 レジスト剤
13 マスク
14a,14b 多孔質層
A, A1
Claims (8)
前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、
前記外部電極の表面の一部の領域を除いた所定の領域を被覆するように形成されためっき金属層と
を具備することを特徴とするセラミック多層基板。 A substrate having a plurality of laminated ceramic layers;
An external electrode made of sintered metal, formed on the main surface of the substrate, on which a surface mount component is mounted;
And a plated metal layer formed so as to cover a predetermined region excluding a partial region on the surface of the external electrode.
前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、
前記外部電極の表面の一部の領域を被覆するように配設された、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層と、
前記外部電極の表面の、前記多孔質層が配設されていない領域に形成されためっき金属層と
を具備することを特徴とするセラミック多層基板。 A substrate having a plurality of laminated ceramic layers;
An external electrode made of sintered metal, formed on the main surface of the substrate, on which a surface mount component is mounted;
A porous layer made of an inorganic insulating material, which is disposed so as to cover a partial region of the surface of the external electrode, and to which the plated metal layer does not adhere to the surface;
And a plated metal layer formed in a region of the surface of the external electrode where the porous layer is not disposed.
前記基板に焼結金属からなる前記外部電極を形成する工程と、
前記外部電極の所定の領域にレジストを塗布してめっきを行うことにより、前記外部電極の前記レジストを塗布した領域にはめっき金属層が形成されないようにしつつ、前記外部電極の前記レジストが塗布されていない領域に前記めっき金属層を形成する工程と
を具備することを特徴とするセラミック多層基板の製造方法。 A substrate having a plurality of laminated ceramic layers, an external electrode made of sintered metal, formed on the main surface of the substrate and mounted with a surface mount component thereon, and a part of the surface of the external electrode A method for producing a ceramic multilayer substrate comprising a plated metal layer formed so as to cover a predetermined region excluding a region,
Forming the external electrode made of sintered metal on the substrate;
By applying a resist to a predetermined region of the external electrode and performing plating, the resist of the external electrode is applied while preventing the plating metal layer from being formed in the region of the external electrode where the resist is applied. And a step of forming the plated metal layer in a region that is not formed.
前記基板に焼結金属からなる前記外部電極を形成する工程と、
前記外部電極の全面に前記めっき金属層を形成した後、前記めっき金属層の一部を除去して前記外部電極の一部を露出させる工程と
を具備することを特徴とするセラミック多層基板の製造方法。 A substrate having a plurality of laminated ceramic layers, an external electrode made of sintered metal, formed on the main surface of the substrate and mounted with a surface mount component thereon, and a part of the surface of the external electrode A method for producing a ceramic multilayer substrate comprising a plated metal layer formed so as to cover a predetermined region excluding a region,
Forming the external electrode made of sintered metal on the substrate;
Forming the plated metal layer on the entire surface of the external electrode, and then removing a part of the plated metal layer to expose a part of the external electrode. Method.
前記基板の表面に、焼結金属からなる前記外部電極が配設され、かつ、前記外部電極の表面の一部の領域を被覆するように、めっき金属層が付着しない無機絶縁材料からなる多孔質層が配設された構造体を形成する工程と、
前記外部電極にめっきを施して、前記外部電極の前記多孔質層により被覆されていない領域にめっき金属層を形成する工程と
を具備することを特徴とするセラミック多層基板の製造方法。 A substrate having a plurality of laminated ceramic layers, an external electrode made of sintered metal, formed on the main surface of the substrate and mounted with a surface mount component thereon, and a part of the surface of the external electrode A porous layer made of an inorganic insulating material, which is disposed so as to cover the region and does not adhere to the plated metal layer, and a region on the surface of the external electrode where the porous layer is not disposed. A method for producing a ceramic multilayer substrate comprising a plated metal layer,
The porous electrode made of an inorganic insulating material to which the plated metal layer does not adhere so that the external electrode made of sintered metal is disposed on the surface of the substrate and covers a partial region of the surface of the external electrode Forming a structure in which the layers are disposed;
And a step of plating the external electrode to form a plated metal layer in a region not covered with the porous layer of the external electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010187324A JP5609424B2 (en) | 2010-08-24 | 2010-08-24 | Ceramic multilayer substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010187324A JP5609424B2 (en) | 2010-08-24 | 2010-08-24 | Ceramic multilayer substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049187A true JP2012049187A (en) | 2012-03-08 |
JP5609424B2 JP5609424B2 (en) | 2014-10-22 |
Family
ID=45903760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010187324A Active JP5609424B2 (en) | 2010-08-24 | 2010-08-24 | Ceramic multilayer substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5609424B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018190933A (en) * | 2017-05-11 | 2018-11-29 | 大日本印刷株式会社 | Wiring board and manufacturing method of the same |
WO2019059017A1 (en) * | 2017-09-20 | 2019-03-28 | 株式会社村田製作所 | Method for producing ceramic substrate, ceramic substrate and module |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216843A (en) * | 2005-02-04 | 2006-08-17 | Matsushita Electric Ind Co Ltd | Memory card and printed wiring board |
JP2009147157A (en) * | 2007-12-14 | 2009-07-02 | Hitachi Metals Ltd | Multilayer ceramic substrate and manufacturing method thereof, and electronic component |
-
2010
- 2010-08-24 JP JP2010187324A patent/JP5609424B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216843A (en) * | 2005-02-04 | 2006-08-17 | Matsushita Electric Ind Co Ltd | Memory card and printed wiring board |
JP2009147157A (en) * | 2007-12-14 | 2009-07-02 | Hitachi Metals Ltd | Multilayer ceramic substrate and manufacturing method thereof, and electronic component |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018190933A (en) * | 2017-05-11 | 2018-11-29 | 大日本印刷株式会社 | Wiring board and manufacturing method of the same |
WO2019059017A1 (en) * | 2017-09-20 | 2019-03-28 | 株式会社村田製作所 | Method for producing ceramic substrate, ceramic substrate and module |
CN111096090A (en) * | 2017-09-20 | 2020-05-01 | 株式会社村田制作所 | Method for manufacturing ceramic substrate, and module |
JPWO2019059017A1 (en) * | 2017-09-20 | 2020-10-01 | 株式会社村田製作所 | Ceramic substrate manufacturing method, ceramic substrate, and module |
US10854385B2 (en) | 2017-09-20 | 2020-12-01 | Murata Manufacturing Co., Ltd. | Method for producing ceramic substrate, ceramic substrate, and module |
JP7031678B2 (en) | 2017-09-20 | 2022-03-08 | 株式会社村田製作所 | Ceramic substrate manufacturing method, ceramic substrate, and module |
Also Published As
Publication number | Publication date |
---|---|
JP5609424B2 (en) | 2014-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9424989B2 (en) | Embedded multilayer ceramic electronic component and printed circuit board having the same | |
JP2014123707A (en) | Substrate-embedded multilayer ceramic electronic component, method of manufacturing the same, and printed board including substrate-embedded multilayer ceramic electronic component | |
JP2006186316A (en) | Ceramic electronic component and laminated ceramic capacitor | |
JP6008138B2 (en) | Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component | |
JP2016219478A (en) | Wiring board and manufacturing method therefor | |
WO2009139272A1 (en) | Multilayer ceramic substrate and method for producing the same | |
JP2000281450A (en) | Green sheet and its production, and multilayer wiring board and production of double-sided wiring board | |
JP5609424B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
JP5582069B2 (en) | Ceramic multilayer substrate | |
JP4547164B2 (en) | Wiring board manufacturing method | |
JP4704866B2 (en) | Wiring board built-in capacitor and wiring board | |
JP5723577B2 (en) | Manufacturing method of electronic parts | |
JP4900226B2 (en) | Multilayer ceramic substrate, manufacturing method thereof, and electronic component | |
JP6309251B2 (en) | Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component | |
JP5457207B2 (en) | Board built-in component, method for manufacturing the same, and wiring board | |
JP7182856B2 (en) | Wiring board and its manufacturing method | |
JP4396426B2 (en) | Resistance element and multilayer printed wiring board incorporating the resistance element | |
KR100942944B1 (en) | Method for Manufacturing of Multi-layer Thin film Substrate and the multi-layer Thin film Substrate | |
KR100882101B1 (en) | Method of manufacturing the non-shrinkage ceramic substrate | |
JP4693284B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2008159726A (en) | Multilayer wiring substrate | |
JP2009158668A (en) | Ceramic multilayer wiring board and method of manufacturing the same | |
JP4254540B2 (en) | Multilayer ceramic substrate and composite electronic component | |
JP2006041225A (en) | Manufacture of ceramic wiring board | |
JP2023172732A (en) | wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5609424 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |