JP5723577B2 - Manufacturing method of electronic parts - Google Patents

Manufacturing method of electronic parts Download PDF

Info

Publication number
JP5723577B2
JP5723577B2 JP2010260625A JP2010260625A JP5723577B2 JP 5723577 B2 JP5723577 B2 JP 5723577B2 JP 2010260625 A JP2010260625 A JP 2010260625A JP 2010260625 A JP2010260625 A JP 2010260625A JP 5723577 B2 JP5723577 B2 JP 5723577B2
Authority
JP
Japan
Prior art keywords
surface electrode
coating layer
electronic component
ceramic coating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010260625A
Other languages
Japanese (ja)
Other versions
JP2012114172A (en
Inventor
貴道 小川
貴道 小川
山本 洋
洋 山本
大塚 淳
淳 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2010260625A priority Critical patent/JP5723577B2/en
Publication of JP2012114172A publication Critical patent/JP2012114172A/en
Application granted granted Critical
Publication of JP5723577B2 publication Critical patent/JP5723577B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

この発明は、電子部品の製造方法に関し、更に詳しくは、表面電極と基体との界面からめっき液が浸入し難く、かつ表面電極が剥離し難く、かつ高い耐湿性を有する電子部品製造方法関する。 The present invention relates to a method of manufacturing an electronic component, more particularly, from the interface between the surface electrode and the substrate hardly plating solution penetrates, and the surface electrode is hardly peeled off, and the method for manufacturing an electronic component having a high moisture resistance Related.

特許文献1には、セラミックコンデンサ焼結体に埋設された複数の内部電極層の露出両端面に外部電極を形成して積層セラミックコンデンサ素子とし、前記外部電極それぞれに金属銅板を接続し、セラミックコンデンサ素子部分が絶縁樹脂により被覆されている電子部品が記載されている(特許文献1の請求項1及び図1参照。)。また、特許文献1に記載の電子部品は、「基板への接続部が外部電極に接続したはんだ付け良好な金属板となっているため、はんだ付け方法や条件に左右されず良好なリフローはんだ付けは元より、良好なフローはんだ付けが可能であると同時に、セラミック焼結体の表面が樹脂で被覆されているため、振動フィーダ等での部品同士のぶつかり合いやチップマウンターの吸着ノズルの衝撃があってもクラック発生となることはない」という技術的効果、及び「基板実装の際の制約もなく、且つ、特性劣化要因も解消され、信頼性に富む積層セラミック電子部品が得られる」という技術的効果を奏すると、記載されている(特許文献1の段落番号0011欄及び0012欄参照。)。   In Patent Document 1, external electrodes are formed on both exposed end surfaces of a plurality of internal electrode layers embedded in a ceramic capacitor sintered body to form a multilayer ceramic capacitor element, and a metal copper plate is connected to each of the external electrodes, and the ceramic capacitor An electronic component whose element portion is covered with an insulating resin is described (see claim 1 of FIG. 1 and FIG. 1). In addition, the electronic component disclosed in Patent Document 1 is “a good reflow soldering regardless of the soldering method and conditions because the connection part to the board is a metal plate with good soldering connected to the external electrode” As a matter of course, good flow soldering is possible, and at the same time, the surface of the ceramic sintered body is coated with resin, so there is no collision between parts with a vibration feeder or the impact of the suction nozzle of the chip mounter. The technical effect that “no cracks will occur even if there is” and “there is no restriction when mounting on the board and the characteristic deterioration factor is eliminated, and a highly reliable multilayer ceramic electronic component can be obtained” (See paragraphs 0011 and 0012 of Patent Document 1).

更に、特許文献2には、ソリッドインダクタの表面を結晶化ガラスから成るコーティング層で形成して成る電子部品が記載されている(特許文献2の請求項1及び図1参照)。特許文献2に記載の電子部品は「チップ表面を改善して耐湿性をよくするとともに電気めっきの電解液の浸入を防止して電気特性の変動を回避できる」という技術的効果を奏することが記載されている(特許文献2の段落番号0006欄参照。)。   Furthermore, Patent Document 2 describes an electronic component in which the surface of a solid inductor is formed by a coating layer made of crystallized glass (see Claim 1 of Patent Document 2 and FIG. 1). It is described that the electronic component described in Patent Document 2 has the technical effect of “improvement of the chip surface to improve moisture resistance and prevent infiltration of the electrolytic solution of the electroplating to avoid variation in electrical characteristics”. (See paragraph No. 0006 of Patent Document 2).

特許文献3には、内部電極層及びセラミック層が積層されて成る積層部に蓋部が一体化されており、積層部をビア導体本体部が貫通し、蓋部上に形成される外部端子に接続されて成る第1端面と、ビア導体本体部に接続されかつ第1端面よりも大きい第2端面とを有し、蓋部を貫通するビア導体を備えて成る積層電子部品が記載されている(特許文献3の請求項1及び図1参照)。また、特許文献3に記載の積層電子部品は、外部端子とセラミック層との界面にめっき液が浸入することを防止することができるという技術的効果、及び、内部電極層間の電気的短絡を抑制することができるという技術的効果を奏すると記載されている(特許文献3の段落番号0002欄〜0005欄、0010欄、及び0043欄参照。)。   In Patent Document 3, a lid portion is integrated with a laminated portion formed by laminating an internal electrode layer and a ceramic layer, and the via conductor main body portion penetrates the laminated portion and serves as an external terminal formed on the lid portion. There is described a laminated electronic component having a first end face connected and a second end face connected to the via conductor main body and larger than the first end face, and including a via conductor penetrating the lid. (Refer to claim 1 of FIG. 1 and FIG. 1). Further, the multilayer electronic component described in Patent Document 3 suppresses the technical effect that the plating solution can be prevented from entering the interface between the external terminal and the ceramic layer, and the electrical short circuit between the internal electrode layers. It is described that there is a technical effect that it can be performed (see paragraph numbers 0002 to 0005, 0010, and 0043 in Patent Document 3).

特許文献4、5及び6には、セラミックペースト塗布後にセラミックグリーンシートを積層し、更に難焼結性無機材料を主材とする拘束シートを積層し、焼成後にセラミック層を除去して表面に導体を露出させることにより得られるセラミック基板が記載されている(特許文献4、5及び6の各請求項1、及び各図1参照。)。特許文献4、5及び6に記載のセラミック基板は、表面導体に不必要な凹凸をスタンプしたり、異物付着を起こしたり、メッキ性や半田濡れ性の低下といった問題の発生を防ぎつつ、焼成ひずみをより小さくできるという技術的効果を奏すると、記載されている(特許文献4の段落番号0006欄〜0016欄、特許文献5の段落番号0006欄〜0014欄、特許文献6の段落番号0006〜0015欄参照。)。   In Patent Documents 4, 5 and 6, a ceramic green sheet is laminated after applying a ceramic paste, a constraining sheet mainly composed of a hardly sinterable inorganic material is laminated, and after firing, the ceramic layer is removed to provide a conductor on the surface. The ceramic substrate obtained by exposing is described (refer to each claim 1 of patent documents 4, 5 and 6 and each FIG. 1). The ceramic substrates described in Patent Documents 4, 5 and 6 have the firing strain while preventing the occurrence of problems such as stamping unnecessary irregularities on the surface conductor, causing foreign matter adhesion, and deterioration of plating properties and solder wettability. Are described as being technically effective (Paragraph No. 0006 column to 0016 column, PTL 5 paragraph number 0006 to 0014 column, PTL 6 paragraph numbers 0006 to 0015). Column).

しかしながら、現今の電子部品においては、めっき液が表面電極と基体との界面に浸入することがより一層少なく、かつ表面電極が剥離し難く、高い耐湿性を有することが要請されている。
また、電子部品を内蔵する配線基板を作製するときに、通常、電子部品の表面に形成される表面電極が大きく突出しているので、配線基板の表面にも大きな凹凸が形成される。配線基板の表面に大きな凹凸が形成されていると、配線基板に接続される電極端子に対する接触不良が生じることがある。したがって、電子部品を内蔵し、かつ表面の凹凸が小さい配線基板が求められていた。
However, in the present electronic parts, it is required that the plating solution does not enter the interface between the surface electrode and the substrate, and the surface electrode is difficult to peel off and has high moisture resistance.
Further, when manufacturing a wiring board incorporating an electronic component, the surface electrode formed on the surface of the electronic component usually protrudes greatly, so that large irregularities are also formed on the surface of the wiring board. If large irregularities are formed on the surface of the wiring board, poor contact with the electrode terminals connected to the wiring board may occur. Therefore, there has been a demand for a wiring board having a built-in electronic component and small surface irregularities.

特許第3459186号公報Japanese Patent No. 3459186 特開平9−283359号公報JP-A-9-283359 特開2007−48768号公報JP 2007-48768 A 特開2005−85995号公報JP 2005-85995 A 特開2005−86017号公報JP 2005-86017 A 特開2005−109462号公報JP-A-2005-109462

この発明が解決しようとする課題は、表面電極と基体との界面にめっき液が浸入し難く、かつ表面電極が剥離し難く、かつ高い耐湿性を有する電子部品の製造方法、及び、表面電極の表面に外部端子を接合する金属めっきを施すときに用いるフォトレジストフィルムとの密着性を高くして金属めっき層を形成することができて、これにより不良品発生率の少ない電子部品の製造方法を提供することである The problem to be solved by the present invention is that the plating solution is difficult to enter the interface between the surface electrode and the substrate, the surface electrode is difficult to peel off, and a method of manufacturing an electronic component having high moisture resistance, and the surface electrode It is possible to form a metal plating layer by increasing the adhesion with a photoresist film used when performing metal plating for joining external terminals to the surface, thereby producing a method for manufacturing an electronic component with a low occurrence rate of defective products. Is to provide .

前記課題を解決するための手段として、
(1)結晶性無機化合物を含む基体と、その基体の表面に存在する表面電極とを備える電子部品であって、
前記基体の表面における前記表面電極により被覆されていない表面を被覆するとともに前記表面電極の縁辺表面部分を被覆するセラミック被覆層と、前記表面電極における前記セラミック被覆層に被覆されていない表面を直接に被覆するとともに、前記表面電極の縁辺表面部分を被覆するセラミック被覆層の縁辺表面部分を被覆する金属めっき層とを有する電子部品の製造方法であって、
前記基体となる未焼成基体の表面に前記表面電極となる未焼成表面電極を形成する工程と、
前記未焼成基体の表面における前記未焼成表面電極により被覆されていない表面と前記未焼成表面電極の縁辺表面部分とを前記セラミック被覆層となるセラミックペーストで被覆するセラミック被覆工程と、
前記セラミックペーストを被覆した前記未焼成基体を焼成する焼成工程と、
前記焼成工程により得られる前記表面電極における前記セラミック被覆層に被覆されていない表面と、前記表面電極の縁辺表面部分を被覆するセラミック被覆層の縁辺表面部分を前記金属めっき層で被覆する金属めっき工程と、
を有することを特徴とする電子部品の製造方法、
(2)前記セラミック被覆層が被覆する表面電極の縁辺表面部分における、前記基体の表面に平行な方向における前記セラミック被覆層の被覆長さaが、前記金属めっき層が被覆するセラミック被覆層の縁辺表面部分における、前記基体の表面に平行な方向における前記金属めっき層の被覆長さbよりも大きい電子部品を製造することを特徴とする前記(1)に記載の電子部品の製造方法、
(3)前記基体が導体層と、チタン酸バリウムを主体とする誘電体層とを積層して成る積層体であり、
前記表面電極がニッケルを主体とし、
前記金属めっき層は銅めっき層である積層電子部品を製造することを特徴とする前記(1)又は(2)に記載の電子部品の製造方法、
(4)前記基体の表面に対して交差する方向に、前記導体層と前記表面電極とを接続するビア導体を備え、
前記基体の表面に対して平行な面で前記基体を切断したときに、前記ビア導体が等間隔に整列して成るビアアレイ型積層セラミックコンデンサを製造することを特徴とする前記(3)に記載の電子部品の製造方法、及び、
(5)前記セラミック被覆層が前記結晶性無機化合物と同じ材料を主体とする電子部品を製造することを特徴とする前記(1)から(4)までのいずれか1つに記載の電子部品の製造方法を挙げることができる。
As means for solving the problems,
(1) An electronic component comprising a substrate containing a crystalline inorganic compound and a surface electrode present on the surface of the substrate,
A ceramic coating layer that covers a surface of the substrate that is not covered with the surface electrode and covers a surface portion of the edge of the surface electrode; and a surface of the surface electrode that is not covered with the ceramic coating layer directly A method of manufacturing an electronic component having a metal plating layer that covers and covers the edge surface portion of the ceramic coating layer that covers the edge surface portion of the surface electrode ,
Forming a green surface electrode to be the surface electrode on the surface of the green substrate to be the base;
A ceramic coating step of coating a surface of the unfired substrate that is not coated with the unfired surface electrode and an edge surface portion of the unfired surface electrode with a ceramic paste serving as the ceramic coating layer;
A firing step of firing the unfired substrate coated with the ceramic paste;
A metal plating step of covering the surface of the surface electrode obtained by the firing step that is not covered with the ceramic coating layer and the edge surface portion of the ceramic coating layer that covers the edge surface portion of the surface electrode with the metal plating layer When,
A method for manufacturing an electronic component, comprising:
(2) The coating length a of the ceramic coating layer in the direction parallel to the surface of the substrate at the edge surface portion of the surface electrode covered by the ceramic coating layer is the edge of the ceramic coating layer covered by the metal plating layer An electronic component manufacturing method according to (1), wherein an electronic component larger than a coating length b of the metal plating layer in a direction parallel to the surface of the base in the surface portion is manufactured;
(3) The substrate is a laminate in which a conductor layer and a dielectric layer mainly composed of barium titanate are laminated,
The surface electrode is mainly nickel,
The method for producing an electronic component according to (1) or (2), wherein the metal plating layer is a copper-plated layer to produce a laminated electronic component,
(4) A via conductor connecting the conductor layer and the surface electrode in a direction intersecting the surface of the base body,
The via array type multilayer ceramic capacitor in which the via conductors are arranged at equal intervals when the substrate is cut in a plane parallel to the surface of the substrate is manufactured according to (3), Electronic component manufacturing method, and
(5) The electronic component according to any one of (1) to (4), wherein the ceramic coating layer is an electronic component mainly composed of the same material as the crystalline inorganic compound. A manufacturing method can be mentioned.

この発明によると、
(1)基体の表面に形成されて成る表面電極の縁辺表面部分がセラミック被覆層で被覆されているので、基体表面に形成された表面電極とセラミック被覆層とが表面電極の端縁部即ち表面電極の基体表面からの立上がり部にセラミック被覆層の端縁部即ちセラミック被覆層の基体表面からの立上がり部が単に接する状態となっている場合に表面電極の端縁部とセラミック被覆層の端縁部との接合部からめっき液が基体に向って浸入するという現象を防止することができ、
(2)表面電極の縁辺表面部分がセラミック被覆層で被覆されているので、表面電極の縁辺表面部分をセラミック被覆層が係止した状態になり、これによって、表面電極が基体から剥離し難く、
(3)表面電極にはセラミック被覆層だけでなく、表面電極とセラミック被覆層との境界を跨るように、表面電極と表面電極の縁辺表面部を被覆するセラミック被覆層の縁辺表面部とを被覆する金属めっき層が形成されているので、外部環境に存在する湿気が表面電極に到達するパスが長くなり、これによって高い耐湿性を有する電子部品の製造方法を提供することができ、また、
(4)特開2005−85995号公報、特開2005−86017号公報及び特開2005−109462号公報に記載された電子部品は基板にセラミックペーストを塗布した後にセラミックグリーンシートを積層し、さらに難燃性無機材料を主材とする拘束シートを積層し、焼成後に表面電極を露出するためにセラミック層が除去された構造を有し、表面が凹凸になった形状を有する電子部品と本願発明の電子部品とを比較すると、本願発明に係る電子部品は、表面電極間にセラミック被覆層が形成されているので、基体表面に表面電極及びセラミック被覆層が形成された時点では、表面電極及びセラミック被覆層のそれぞれの厚みが近似しているから凹凸の小さな表面状態になっており、したがって、表面電極の表面に形成された外部端子接合用の金属めっき層を形成するときに用いるフォトレジストフィルムとセラミック被覆層との密着性を大きい状態にしてフォトレジストフィルムを配設することができ、したがって、金属めっき層を正確に表面電極上に形成してなる電子部品の製造方法を提供することができる。
According to this invention,
(1) Since the edge surface portion of the surface electrode formed on the surface of the substrate is coated with the ceramic coating layer, the surface electrode formed on the substrate surface and the ceramic coating layer are the edge of the surface electrode, that is, the surface. The edge of the surface electrode and the edge of the ceramic coating layer when the edge of the ceramic coating layer, i.e., the edge of the ceramic coating layer from the substrate surface is simply in contact with the rising edge of the electrode from the substrate surface The phenomenon that the plating solution infiltrates toward the substrate from the joint with the part can be prevented,
(2) Since the edge surface portion of the surface electrode is coated with the ceramic coating layer, the edge surface portion of the surface electrode is in a state in which the ceramic coating layer is locked, thereby making it difficult for the surface electrode to peel off from the substrate.
(3) The surface electrode is coated not only with the ceramic coating layer but also with the surface electrode and the edge surface portion of the ceramic coating layer covering the edge surface portion of the surface electrode so as to straddle the boundary between the surface electrode and the ceramic coating layer. Since the metal plating layer to be formed is formed, a path through which moisture existing in the external environment reaches the surface electrode is lengthened, thereby providing a method of manufacturing an electronic component having high moisture resistance.
(4) The electronic components described in JP-A-2005-85995, JP-A-2005-86017, and JP-A-2005-109462 are laminated on a substrate and then laminated with a ceramic green sheet. An electronic component having a structure in which a ceramic sheet is removed in order to expose a surface electrode after firing after laminating a restraint sheet mainly composed of a flammable inorganic material and the surface of the electronic component has an uneven shape and the present invention. As compared with the electronic component, the electronic component according to the present invention has a ceramic coating layer formed between the surface electrodes. Therefore, when the surface electrode and the ceramic coating layer are formed on the substrate surface, the surface electrode and the ceramic coating are formed. Since the thickness of each layer is approximate, it has a surface state with small irregularities, and therefore the external terminals formed on the surface of the surface electrode The photoresist film can be disposed with a high adhesion between the photoresist film and the ceramic coating layer used when forming the composite metal plating layer, so that the metal plating layer can be accurately placed on the surface electrode. The manufacturing method of the electronic component formed can be provided.

更に前記電子部品を内蔵していると、前記セラミック被覆層を設けない電子部品に比べて、表面電極の突出する長さが小さくなり、結果として電子部品の最表面における凹凸が小さくなるので、表面の凹凸が小さい配線基板を提供することができる。 Furthermore , when the electronic component is built in, the length of protrusion of the surface electrode is reduced compared to an electronic component not provided with the ceramic coating layer, and as a result, the unevenness on the outermost surface of the electronic component is reduced. A wiring board with small surface irregularities can be provided.

図1は、この発明に係る電子部品の製造方法により得られる電子部品(以下、「この発明に係る電子部品」と称することがある。)の一実施態様を示す断面図である。FIG. 1 is a cross-sectional view showing an embodiment of an electronic component obtained by the method of manufacturing an electronic component according to the present invention (hereinafter sometimes referred to as “electronic component according to the present invention”) . 図2は、この発明に係る電子部品の他の実施態様を示す断面図である。FIG. 2 is a sectional view showing another embodiment of the electronic component according to the present invention. 図3は、図2に示した電子部品のX−X’面における断面図である。FIG. 3 is a cross-sectional view of the electronic component shown in FIG. 2 along the X-X ′ plane. 図4は、図2に示した電子部品のY−Y’面における断面図である。4 is a cross-sectional view of the electronic component shown in FIG. 2 along the Y-Y ′ plane. 図5は、この発明に係る電子部品の一例を製造する方法を示す説明図である。FIG. 5 is an explanatory view showing a method of manufacturing an example of an electronic component according to the present invention. 図6は、この発明に係る電子部品の製造方法により得られる電子部品を内蔵する配線基板(以下、「この発明に係る配線基板」と称することがある。)の一例を示す概略断面図である。FIG. 6 is a schematic cross-sectional view showing an example of a wiring board (hereinafter, sometimes referred to as “wiring board according to the present invention”) incorporating an electronic component obtained by the electronic component manufacturing method according to the present invention. .

この発明に係る電子部品は、
(1) 結晶性無機化合物を主成分として形成された基体と、その基体の表面に形成された表面電極とを備える電子部品であり、かつ、
(2) 前記表面電極により被覆されていない前記基体の表面と前記表面電極の縁辺表面部分とを被覆するセラミック被覆層と、前記表面電極における前記セラミック被覆層に被覆されていない表面を直接被覆する金属めっき層とを有し、さらに、
(3) 前記金属めっき層は、少なくとも前記セラミック被覆層と前記表面電極との境界に跨っている。
ここで「跨っている」というのは、基体における表面電極及びセラミック被覆層が形成される面を平面とする場合に、表面電極の縁辺表面部分にまでセラミック被覆層が表面電極の表面を被覆した状態を基体の平面側から観察すると、金属めっき層が表面電極のセラミック被覆層に被覆されずに露出した表面電極の表面とセラミック被覆層の縁辺表面部分とを被覆した状態を指称する。
The electronic component according to the present invention is
(1) An electronic component comprising a substrate formed mainly of a crystalline inorganic compound and a surface electrode formed on the surface of the substrate, and
(2) A ceramic coating layer that covers the surface of the substrate that is not covered by the surface electrode and the edge surface portion of the surface electrode, and a surface that is not covered by the ceramic coating layer in the surface electrode is directly coated. A metal plating layer, and
(3) The metal plating layer straddles at least the boundary between the ceramic coating layer and the surface electrode.
Here, “stretching” means that when the surface of the substrate on which the surface electrode and the ceramic coating layer are formed is a flat surface, the ceramic coating layer covers the surface of the surface electrode up to the edge surface portion of the surface electrode. When the state is observed from the plane side of the substrate, the state in which the metal plating layer covers the surface of the surface electrode exposed without being coated with the ceramic coating layer of the surface electrode and the edge surface portion of the ceramic coating layer is designated.

ここで、この発明に係る電子部品の一実施態様について、図面を参照しつつ説明する。   Here, an embodiment of the electronic component according to the present invention will be described with reference to the drawings.

図1には、この発明の一実施態様である電子部品1が示されている。電子部品1は、基体2、表面電極3、セラミック被覆層4、金属めっき層5及びビア導体6を備えている。   FIG. 1 shows an electronic component 1 which is an embodiment of the present invention. The electronic component 1 includes a substrate 2, a surface electrode 3, a ceramic coating layer 4, a metal plating layer 5, and a via conductor 6.

基体2は、主成分として結晶性無機化合物を含む。結晶性無機化合物としては、高誘電率を有するセラミックを挙げることができ、例えばチタン酸バリウム、チタン酸鉛、マグネシウムニオブ酸鉛、亜鉛ニオブ酸鉛、ジルコン酸バリウム、チタン酸カルシウム、ジルコン酸カルシウム、チタン酸ストロンチウム、及びニオブ酸カリウムナトリウムリチウム等を挙げることができ、これらの化合物を単体で用いても良く、混合して用いても良い。なお、基体2を形成する材料としては、チタン酸バリウムを主体とするセラミックを用いるのが好ましい。詳述すると、基体2に主成分として含まれる結晶性無機化合物、例えば焼結前の原料でチタン酸バリウム等の含有割合は通常少なくとも90質量%である。この基体は、一定の焼結性及び高誘電率を維持することのできる範囲で、他のセラミックを含有していても良い。   The substrate 2 contains a crystalline inorganic compound as a main component. Examples of crystalline inorganic compounds include ceramics having a high dielectric constant, such as barium titanate, lead titanate, lead magnesium niobate, lead zinc niobate, barium zirconate, calcium titanate, calcium zirconate, Examples thereof include strontium titanate and potassium sodium lithium niobate. These compounds may be used alone or in combination. As a material for forming the base body 2, it is preferable to use a ceramic mainly composed of barium titanate. More specifically, the content of a crystalline inorganic compound contained in the substrate 2 as a main component, for example, a raw material before sintering, such as barium titanate is usually at least 90% by mass. The substrate may contain other ceramics as long as a constant sinterability and a high dielectric constant can be maintained.

基体2を形成するために使用される材料として、焼成後に好ましい高誘電率を有する基体2と成るように、上記結晶性無機化合物に加えて、アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、及びキシレン等の溶剤、ポリアクリル酸エステル、及びポリメチルメタクリレート等のアクリル系樹脂、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、並びにポリビニルブチラール等の結合剤、ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、及びトリクレゾールホスフェート等の可塑剤、グリセリントリオレートを一例とする脂肪酸等の解膠剤、ベンゼンスルホン酸等の界面活性剤、並びに、アルキルアリルポリエーテルアルコール、ポリエチレングリコールエチルエーテル、エチルフェニルグリコール、及びポリオキシエチレンエステル等の湿潤剤等を挙げることができる。   In addition to the crystalline inorganic compound, acetone, methyl ethyl ketone, diacetone, methyl isobutyl ketone, benzene, bromine are used as materials used to form the substrate 2 so that the substrate 2 has a preferable high dielectric constant after firing. Solvents such as chloromethane, ethanol, butanol, propanol, toluene and xylene; acrylic resins such as polyacrylates and polymethyl methacrylate; binders such as cellulose acetate butyrate, polyethylene, polyvinyl alcohol, and polyvinyl butyral; Plasticizers such as butyl benzyl phthalate, dibutyl phthalate, dimethyl phthalate, phthalate ester, polyethylene glycol derivatives, and tricresol phosphate, fatty acids such as glycerol trioleate Deflocculant, surfactants such as benzenesulfonic acid, and can include alkylaryl polyether alcohols, polyethylene glycol ethyl ether, ethyl phenyl glycol, and wetting agents such as polyoxyethylene esters.

基体2の形状としては、基体2の表面に後述の表面電極3及びセラミック被覆層4を形成することができる形状であれば良く、例えば板状、棒状、塊状、及び筒状等を挙げることができる。図1に示す基体2は、平滑な板状を成す部材である。   The shape of the substrate 2 may be any shape as long as a surface electrode 3 and a ceramic coating layer 4 described later can be formed on the surface of the substrate 2, and examples thereof include a plate shape, a rod shape, a lump shape, and a cylindrical shape. it can. A base 2 shown in FIG. 1 is a member having a smooth plate shape.

また、基体2の大きさとしては、特に制限は無く、例えばこの発明に係る電子部品が積層セラミックコンデンサである場合に電子部品が組み込まれて成る配線基板の大きさに合わせて決定されても良い。電子部品1が積層セラミックコンデンサとして使用される場合には、基体2は300〜3000μm程度の厚みを有するように形成されることが多い。   Further, the size of the substrate 2 is not particularly limited, and may be determined according to the size of the wiring board in which the electronic component is incorporated when the electronic component according to the present invention is a multilayer ceramic capacitor, for example. . When the electronic component 1 is used as a multilayer ceramic capacitor, the base 2 is often formed to have a thickness of about 300 to 3000 μm.

表面電極3は、基体2の表面に形成された導電体である。表面電極3は、電子部品1を使用するときに、後述の金属めっき層5を介して、適宜の導電体と電気的に接続される部材である。また、ビア導体6は、表面電極3から基体2の内部に向かって延在し、及び基体2の内部又は外部に設けられる適宜の表面電極3以外の導電体等と電気的に接続している導電体である。   The surface electrode 3 is a conductor formed on the surface of the substrate 2. The surface electrode 3 is a member that is electrically connected to an appropriate conductor through a metal plating layer 5 described later when the electronic component 1 is used. The via conductor 6 extends from the surface electrode 3 toward the inside of the base 2 and is electrically connected to a conductor other than the appropriate surface electrode 3 provided inside or outside the base 2. It is a conductor.

表面電極3及びビア導体6は、同一の材料により形成されても良く、異なる材料により形成されても良い。表面電極3及びビア導体6に含まれる金属成分としては、電子部品1の電極に求められる電気的特性を実現することができる金属成分が好ましく、例えばニッケル、銀、銅、金、白金、及び鉛、並びにこれらの金属成分の合金等を用いることができる。表面電極3及びビア導体6に含まれる好ましい金属成分としては、ニッケルを主体とする金属成分を挙げることができる。なお、表面電極3に含まれる金属成分としては、表面電極全質量に対して99.8質量%〜100質量%であるのが好ましい。   The surface electrode 3 and the via conductor 6 may be formed of the same material or different materials. The metal component contained in the surface electrode 3 and the via conductor 6 is preferably a metal component capable of realizing the electrical characteristics required for the electrode of the electronic component 1, for example, nickel, silver, copper, gold, platinum, and lead. In addition, alloys of these metal components can be used. As a preferable metal component contained in the surface electrode 3 and the via conductor 6, a metal component mainly composed of nickel can be exemplified. In addition, as a metal component contained in the surface electrode 3, it is preferable that it is 99.8 mass%-100 mass% with respect to the surface electrode total mass.

表面電極3は、例えば上記金属成分の粉末とブチルジグリコール等の有機溶剤とを混合して得られるペーストを用いて、基材2の表面にスクリーン印刷等により塗工した後に、焼成することにより形成することができる。また、ビア導体6は、例えば上記ペーストに、基体2の結晶性無機化合物、酸化アルミニウム、二酸化珪素、及び酸化チタン等の無機化合物の粉末、並びに/又はエチルセルロース等の有機バインダを添加して、基材2における適宜の箇所に設けた貫通孔内に流し込み、更に焼成することで形成することができる。表面電極3の大きさとしては基体2の表面積に応じて決定されれば良く、ビア導体6の大きさとしては、基体2の厚みに応じて決定されれば良い。なお、表面電極3の厚みが2〜20μmであると、後述のセラミック被覆層4の厚みを大きくする必要が無く、セラミック被覆層4の材料を削減することができるので、好ましい。   The surface electrode 3 is formed by, for example, applying a paste obtained by mixing the above metal component powder and an organic solvent such as butyl diglycol to the surface of the substrate 2 by screen printing or the like and then baking the paste. Can be formed. In addition, the via conductor 6 is formed by adding, for example, a crystalline inorganic compound of the base 2, powder of an inorganic compound such as aluminum oxide, silicon dioxide, and titanium oxide and / or an organic binder such as ethyl cellulose to the paste. It can be formed by pouring into a through-hole provided at an appropriate location in the material 2 and further firing. The size of the surface electrode 3 may be determined according to the surface area of the substrate 2, and the size of the via conductor 6 may be determined according to the thickness of the substrate 2. It is preferable that the thickness of the surface electrode 3 is 2 to 20 μm because it is not necessary to increase the thickness of the ceramic coating layer 4 described later, and the material of the ceramic coating layer 4 can be reduced.

また、表面電極3の断面形状としては、半円状、方形状、横長の長方形状、図1に示されるように、基体から垂直又は斜めに立上がり、その立上がり先が丸みを帯びて湾曲し、湾曲してから水平又は上に緩やかな凸状に形成され、次いで丸みを帯びて下方へと湾曲し、湾曲してから垂直又は斜めに基体へと続く断面輪郭を有する形状等を挙げることができる。
ビア導体6の形状としては、図1に示す電子部品1のようにビア導体6が基体2を貫通する態様である場合は、棒状であれば良い。
Further, as the cross-sectional shape of the surface electrode 3, as shown in FIG. 1, a semicircular shape, a square shape, a horizontally long rectangular shape, rise vertically or obliquely from the base, and the rising tip is rounded and curved, Examples include a shape having a cross-sectional contour that is formed into a gentle convex shape horizontally or upward after being curved, then rounded downward and curved downward, and then vertically or diagonally to the substrate. .
The shape of the via conductor 6 may be a bar shape when the via conductor 6 penetrates the base 2 as in the electronic component 1 shown in FIG.

続いて、セラミック被覆層4は、表面電極3により被覆されていない基体2の表面を被覆すると共に、表面電極3の縁辺表面部分を被覆する。表面電極3はその縁辺表面部分がセラミック被覆層4により被覆されているが前記縁辺表面部分以外の表面は金属めっき層で直接に被覆されている。もっとも、金属めっき層5は、表面電極3におけるセラミック被覆層4に被覆されていない表面を被覆するとともに、少なくともセラミック被覆層4と表面電極3との境界に跨って、セラミック被覆層4の縁辺表面部分をも被覆している。   Subsequently, the ceramic coating layer 4 covers the surface of the base 2 not covered with the surface electrode 3 and also covers the edge surface portion of the surface electrode 3. The surface electrode 3 is covered with a ceramic coating layer 4 at the edge surface portion, but the surface other than the edge surface portion is directly covered with a metal plating layer. However, the metal plating layer 5 covers the surface of the surface electrode 3 that is not covered with the ceramic coating layer 4, and at least the boundary surface of the ceramic coating layer 4 across the boundary between the ceramic coating layer 4 and the surface electrode 3. The part is also covered.

電子部品1における基体2、表面電極3、セラミック被覆層4、及び金属めっき層5の厚み方向に切断した断面図である図1において、基体2の表面は、表面電極3により被覆される部位と、セラミック被覆層4により被覆される部位とに分けられる。更に、表面電極3の表面は、セラミック被覆層4により被覆される部位と、金属めっき層5により直接被覆される部位とに分けられる。図1においては、基体2の表面を示す輪郭線と、表面電極3の表面を示す輪郭線とが交わる点を、基体−電極接合点7として示している。また、表面電極3の表面を示す輪郭線と、セラミック被覆層4の基体2に接していない側の表面を示す輪郭線とが交わる点を、電極−被覆層接合点8として示している。換言すると、表面電極3とセラミック被覆層4と金属めっき層5との境界が電極−被覆層接合点8である。更に、セラミック被覆層4の基体2に接していない側の表面を示す輪郭線と、金属めっき層5の表面を示す輪郭線とが交わる点を、被覆層−めっき層接合点9として示している。   In FIG. 1, which is a cross-sectional view taken in the thickness direction of the substrate 2, the surface electrode 3, the ceramic coating layer 4, and the metal plating layer 5 in the electronic component 1, the surface of the substrate 2 is a portion covered with the surface electrode 3. And the portion covered with the ceramic coating layer 4. Furthermore, the surface of the surface electrode 3 is divided into a portion covered with the ceramic coating layer 4 and a portion covered directly with the metal plating layer 5. In FIG. 1, a point where a contour line indicating the surface of the substrate 2 and a contour line indicating the surface of the surface electrode 3 intersect is shown as a substrate-electrode junction 7. Further, the point where the contour line indicating the surface of the surface electrode 3 and the contour line indicating the surface of the ceramic coating layer 4 on the side not in contact with the substrate 2 intersect is shown as an electrode-coating layer junction 8. In other words, the boundary between the surface electrode 3, the ceramic coating layer 4, and the metal plating layer 5 is the electrode-coating layer junction 8. Furthermore, the point where the contour line indicating the surface of the ceramic coating layer 4 on the side not in contact with the substrate 2 and the contour line indicating the surface of the metal plating layer 5 intersect is shown as a coating layer-plating layer junction 9. .

上述の表面電極3及びセラミック被覆層4の配置の説明を換言すると、表面電極3は、その縁辺表面部分、つまり表面電極3の表面における基体−電極接合点7から電極−被覆層接合点8までの部分がセラミック被覆層4により被覆されている。よって、表面電極3の表面を示す輪郭線において、一方の電極−被覆層接合点8から他方の電極−被覆層接合点8までの部分は、セラミック被覆層4によっては被覆されていない。   In other words, the description of the arrangement of the surface electrode 3 and the ceramic coating layer 4 described above is that the surface electrode 3 is from the base-electrode junction 7 to the electrode-coating layer junction 8 on the edge surface portion, that is, the surface of the surface electrode 3. Are covered with the ceramic coating layer 4. Therefore, in the contour line indicating the surface of the surface electrode 3, the portion from one electrode-coating layer junction 8 to the other electrode-coating layer junction 8 is not covered with the ceramic coating layer 4.

また、上述の表面電極3、セラミック被覆層4及び金属めっき層5の配置の説明を換言すると、表面電極3の表面を示す輪郭線において、一方の電極−被覆層接合点8から他方の電極−被覆層接合点8までの部分と、セラミック被覆層4の基体2に接していない側の表面を示す輪郭線において、電極−被覆層接合点8から被覆層−めっき層接合点9までの部分が、金属めっき層5により被覆されている。   In other words, the description of the arrangement of the surface electrode 3, the ceramic coating layer 4, and the metal plating layer 5 is as follows. In the contour line indicating the surface of the surface electrode 3, from one electrode—coating layer junction 8 to the other electrode— In the contour line indicating the portion up to the coating layer junction point 8 and the surface of the ceramic coating layer 4 on the side not in contact with the substrate 2, the portion from the electrode-coating layer junction point 8 to the coating layer-plating layer junction point 9 is The metal plating layer 5 is covered.

この発明に係る電子部品の好ましい態様としては、図1のように電子部品の切断面を水平方向に観察したときに基体−電極接合点7、電極−被覆層接合点8、及び被覆層−めっき層接合点9が特定の位置関係にある態様を挙げることができる。   As a preferred embodiment of the electronic component according to the present invention, as shown in FIG. 1, when the cut surface of the electronic component is observed in the horizontal direction, the substrate-electrode junction 7, the electrode-coating layer junction 8, and the coating layer-plating An embodiment in which the layer junction 9 is in a specific positional relationship can be given.

詳述すると、電子部品1は、セラミック被覆層4が被覆する表面電極3の縁辺表面部分における、基体2の表面に平行な方向におけるセラミック被覆層4の被覆長さaが、金属めっき層5が被覆するセラミック被覆層4の縁辺表面部分における、基体2の表面に平行な方向における金属めっき層5の被覆長さbよりも大きい態様であるのが好ましい。換言すると、電子部品1は、図1における基体−電極接合点7と電極−被覆層接合点8との水平距離であるa(以下において水平距離aと称する。)が、及び電極−被覆層接合点8と被覆層−めっき層接合点9との水平距離であるb(以下において水平距離bと称する。)よりも大きい態様であるのが好ましい。水平距離aが水平距離bよりも大きいと、金属めっき層5とセラミック被覆層4とが重なる面積が、水平距離aが水平距離bよりも小さい場合に比べて相対的に小さくなる。金属めっき層5とセラミック被覆層4とが重なる面積が小さければ、セラミック被覆層4と金属めっき層5との熱膨張係数差に起因する残留内部応力がかかったとしても、異種材料である金属めっき層5とセラミック被覆層4との界面に加わる前記残留内部応力が低減されるので、金属めっき層5とセラミック被覆層4との密着性を保持することができると共に、クラックを防止することができるという利点がある。逆に、水平距離aが水平距離bよりも小さいと、残留内部応力によりセラミック被覆層4の被覆層−めっき層接合点9付近でクラックが発生する虞がある。   Specifically, in the electronic component 1, the coating length “a” of the ceramic coating layer 4 in the direction parallel to the surface of the substrate 2 at the edge surface portion of the surface electrode 3 coated with the ceramic coating layer 4 is It is preferable that the surface of the edge of the ceramic coating layer 4 to be coated is larger than the coating length b of the metal plating layer 5 in the direction parallel to the surface of the substrate 2. In other words, the electronic component 1 has the horizontal distance a (hereinafter referred to as the horizontal distance a) between the substrate-electrode junction 7 and the electrode-coating layer junction 8 in FIG. It is preferable that the aspect is larger than b (hereinafter referred to as horizontal distance b) which is a horizontal distance between the point 8 and the coating layer-plating layer junction 9. When the horizontal distance a is greater than the horizontal distance b, the area where the metal plating layer 5 and the ceramic coating layer 4 overlap is relatively smaller than when the horizontal distance a is smaller than the horizontal distance b. If the area where the metal plating layer 5 and the ceramic coating layer 4 overlap is small, even if residual internal stress due to the difference in thermal expansion coefficient between the ceramic coating layer 4 and the metal plating layer 5 is applied, the metal plating which is a different material is used. Since the residual internal stress applied to the interface between the layer 5 and the ceramic coating layer 4 is reduced, the adhesion between the metal plating layer 5 and the ceramic coating layer 4 can be maintained, and cracks can be prevented. There is an advantage. Conversely, if the horizontal distance a is smaller than the horizontal distance b, cracks may occur near the coating layer-plating layer junction 9 of the ceramic coating layer 4 due to residual internal stress.

なお、基体−電極接合点7と電極−被覆層接合点8との水平距離であるaの好適な寸法は20μm以上125μm以下であり、電極−被覆層接合点8と被覆層−めっき層接合点9との水平距離であるbの好適な寸法は5μm以上124μm以下であるのが好ましい。
水平距離aが20μm以上125μm以下であると、表面電極3において基体2とセラミック被覆層4とで挟まれる領域が大きいので、基体2と表面電極3との界面にめっき液が浸入することを、より一層確実に防止可能になると共に、表面電極3が基体2から剥離することも抑制することができるようになり、一方、水平距離aが20μm未満であると、セラミック被覆層が表面電極を被覆する面積が相対的に小さくなるので、セラミック被覆層と表面電極との界面にめっき液が侵入して表面電極と基体との界面にめっき液が侵入し易くなるとともに、セラミック被覆層による表面電極に対する押さえの利きが悪くなって表面電極が基体から脱落する虞が大きくなり、また、水平距離aが125μmを超えると、表面電極3のセラミック被覆層4に被覆されていない表面(露出表面)の表面積が小さくなるので、通電状態の不良を引き起こすおそれがある。
更に、水平距離bが5μm以上124μm以下であると、セラミック被覆層4、特に、セラミック被覆層4における表面電極3の縁辺表面部分を被覆している部位に、クラック及びチッピング等が発生することを防止可能となる。クラック及びチッピング等の断面水平方向の長さが通常120μm以下であるから水平距離bを120μmを超えて長くする必要性は小さい。水平距離bが5μm未満であると、クラック及びチッピング等の成長が早いと短期間の内に表面電極3と基体2との間にめっき液が侵入する事態が将来する虞がある。
The preferred dimension of a which is the horizontal distance between the substrate-electrode junction 7 and the electrode-coating layer junction 8 is 20 μm or more and 125 μm or less, and the electrode-coating layer junction 8 and the coating layer-plating layer junction The preferred dimension of b, which is the horizontal distance from 9, is preferably 5 μm to 124 μm.
When the horizontal distance a is 20 μm or more and 125 μm or less, the surface electrode 3 has a large area sandwiched between the base 2 and the ceramic coating layer 4, so that the plating solution enters the interface between the base 2 and the surface electrode 3. It becomes possible to prevent the surface electrode 3 more reliably and to prevent the surface electrode 3 from being peeled off from the substrate 2. On the other hand, when the horizontal distance a is less than 20 μm, the ceramic coating layer covers the surface electrode. Therefore, the plating solution enters the interface between the ceramic coating layer and the surface electrode, and the plating solution easily enters the interface between the surface electrode and the substrate. There is a high possibility that the surface electrode will fall off the substrate due to poor pressing, and if the horizontal distance a exceeds 125 μm, the ceramic coating of the surface electrode 3 The surface area of 4 surface which is not covered by the (exposed surface) is small, it can cause failure of the energized state.
Further, when the horizontal distance b is 5 μm or more and 124 μm or less, cracks and chipping occur in the ceramic coating layer 4, particularly in the portion covering the edge surface portion of the surface electrode 3 in the ceramic coating layer 4. It becomes possible to prevent. Since the length in the horizontal direction of the cross section, such as cracking and chipping, is usually 120 μm or less, there is little need to increase the horizontal distance b beyond 120 μm. When the horizontal distance b is less than 5 μm, if the growth such as cracking and chipping is fast, there is a possibility that a situation in which the plating solution enters between the surface electrode 3 and the substrate 2 within a short period of time may occur in the future.

セラミック被覆層4の材料としては、金属めっき層5を形成するときにめっき液がアルカリ性であることが多いので、アルカリ性めっき液によって侵されないセラミックが好ましく、例えばチタン酸バリウム、チタン酸鉛、マグネシウムニオブ酸鉛、亜鉛ニオブ酸鉛、ジルコン酸バリウム、チタン酸カルシウム、ジルコン酸カルシウム、チタン酸ストロンチウム、及びニオブ酸カリウム・ナトリウム・リチウム等を挙げることができ、これらの化合物を単体で用いても良く、混合して用いても良い。   As the material of the ceramic coating layer 4, since the plating solution is often alkaline when forming the metal plating layer 5, a ceramic that is not attacked by the alkaline plating solution is preferable. For example, barium titanate, lead titanate, magnesium niobium Lead acid, zinc zinc niobate, barium zirconate, calcium titanate, calcium zirconate, strontium titanate, and potassium, sodium, lithium niobate, etc., these compounds may be used alone, You may mix and use.

セラミック被覆層4の好ましい実施態様としては、基体2に含まれる結晶性無機化合物と同じ材料を主体とする態様を挙げることができる。基体2とセラミック被覆層4とが同じ材料を主体とすることにより、基体2及びセラミック被覆層4を焼結したときに、基体2とセラミック被覆層4とが馴染み易く、セラミック被覆層4と基体2との接合強度が高くなる。その接合強度が高まることにより、基体2からセラミック被覆層4が剥離し難くなる。基体2からセラミック被覆層4が剥離し難いと、セラミック被覆層4の一部が基体2の表面と共に表面電極3を挟み込むようにして形成されているので、換言するとセラミック被覆層4により表面電極3が基体2に対して押し付けられるようにして形成されているので、表面電極3が基体2から剥離し難くなる。セラミック被覆層4に基体2の結晶性無機化合物と同種の材料が、セラミック被覆層4全質量に対して90質量%以上含まれる場合に、基体2とセラミック被覆層4との接合強度が高くなるという上記効果を得易くなる。   As a preferable embodiment of the ceramic coating layer 4, an embodiment mainly composed of the same material as the crystalline inorganic compound contained in the substrate 2 can be mentioned. Since the base 2 and the ceramic coating layer 4 are mainly composed of the same material, when the base 2 and the ceramic coating layer 4 are sintered, the base 2 and the ceramic coating layer 4 are easily adapted to each other. The bonding strength with 2 is increased. The increase in the bonding strength makes it difficult for the ceramic coating layer 4 to peel from the base 2. If the ceramic coating layer 4 is difficult to peel from the substrate 2, a part of the ceramic coating layer 4 is formed so as to sandwich the surface electrode 3 together with the surface of the substrate 2. In other words, the surface coating 3 is formed by the ceramic coating layer 4. Is pressed against the substrate 2, the surface electrode 3 is difficult to peel from the substrate 2. When the ceramic coating layer 4 contains 90% by mass or more of the same material as the crystalline inorganic compound of the substrate 2 with respect to the total mass of the ceramic coating layer 4, the bonding strength between the substrate 2 and the ceramic coating layer 4 is increased. The above effect can be easily obtained.

セラミック被覆層4の大きさとしては、基体2の表面であって表面電極3によって被覆されていない部分の大きさに応じて決定されれば良く、セラミック被覆層4の厚みとしては、上述したように、基体−電極接合点7と電極−被覆層接合点8との水平距離であるaよりも、電極−被覆層接合点8と被覆層−めっき層接合点9との水平距離であるbが小さくなるようにして決定されれば良い。具体的には、例えば表面電極3の形状が図1に示すような扁平なドーム状であり、表面電極3の最も隆起している部位の厚みが2〜20μmである場合、また、表面電極3の断面形状が方形又は長方形である場合、表面電極の厚みが2〜20μmである場合、セラミック被覆層4の厚みとしては1.5〜15μmである態様を挙げることができる。   The size of the ceramic coating layer 4 may be determined according to the size of the surface of the substrate 2 and not covered by the surface electrode 3, and the thickness of the ceramic coating layer 4 is as described above. In addition, the horizontal distance b between the electrode-coating layer bonding point 8 and the coating layer-plating layer bonding point 9 is larger than the horizontal distance a between the substrate-electrode bonding point 7 and the electrode-coating layer bonding point 8. What is necessary is just to determine so that it may become small. Specifically, for example, when the shape of the surface electrode 3 is a flat dome shape as shown in FIG. 1 and the thickness of the most raised portion of the surface electrode 3 is 2 to 20 μm, the surface electrode 3 When the cross-sectional shape is square or rectangular, when the thickness of the surface electrode is 2 to 20 μm, the thickness of the ceramic coating layer 4 may be 1.5 to 15 μm.

セラミック被覆層4の形状としては、基体2の表面であって表面電極3によって被覆されていない部分の形状、及び表面電極3の縁辺表面部分の形状に応じて決定されるので、特に制限は無い。   The shape of the ceramic coating layer 4 is not particularly limited because it is determined according to the shape of the surface of the substrate 2 that is not covered by the surface electrode 3 and the shape of the edge surface portion of the surface electrode 3. .

また、セラミック被覆層4の形成方法としては、基体2の表面に表面電極3の材料を上述したようにスクリーン印刷で塗工し、未焼成の表面電極3を形成した後に、未焼成の基体2と未焼成の表面電極3の縁辺表面部分とに対して、セラミック被覆層4の上記材料をスクリーン印刷等で塗工した後に焼成する方法を挙げることができる。なお、電子部品1が所望の電気的特性を有し、かつこの発明の目的を達成することができる限り、基体2、表面電極3及びセラミック被覆層4の焼成は分けて行っても良く、同時に行っても良い。   As a method for forming the ceramic coating layer 4, the material of the surface electrode 3 is applied to the surface of the substrate 2 by screen printing as described above to form the unfired surface electrode 3, and then the unfired substrate 2. And a method of firing after applying the above material of the ceramic coating layer 4 to the edge surface portion of the unfired surface electrode 3 by screen printing or the like. As long as the electronic component 1 has desired electrical characteristics and the object of the present invention can be achieved, the substrate 2, the surface electrode 3, and the ceramic coating layer 4 may be fired separately, and at the same time You can go.

金属めっき層5の材料としては、表面電極3の酸化を防止し、かつ電子部品1に求められる電気的特性及び機械的特性を満たし、かつ電子部品1を内蔵する配線基板を作製するときに必要であるはんだの濡れ性を確保することができれば良く、例えば銅、金、銀、アルミニウム、ニッケル、亜鉛、錫、鉄、ロジウム、パラジウム及び白金、並びにこれらの合金等を挙げることができる。金属めっき層5の好ましい材料は銅である。   As a material for the metal plating layer 5, it is necessary for preventing the oxidation of the surface electrode 3 and satisfying the electrical and mechanical properties required for the electronic component 1 and for producing a wiring board incorporating the electronic component 1. As long as the wettability of the solder can be ensured, examples thereof include copper, gold, silver, aluminum, nickel, zinc, tin, iron, rhodium, palladium and platinum, and alloys thereof. A preferred material for the metal plating layer 5 is copper.

金属めっき層5の形成方法としては、従来公知のめっき方法を採用することができ、例えば表面電極3及びセラミック被覆層4の境界を跨ぐようにしつつ、表面電極3のセラミック被覆層4に被覆されていない部分に金属めっき層5が形成されるように、アルカリ性のピロリン酸銅浴による電解銅めっきを用いてめっきをする方法を挙げることができる。なお、金属めっき層5は、図1に示すような一層構造であっても良く、複数層構造であっても良い。   As a method for forming the metal plating layer 5, a conventionally known plating method can be employed. For example, the metal coating layer 5 is covered with the ceramic coating layer 4 of the surface electrode 3 while straddling the boundary between the surface electrode 3 and the ceramic coating layer 4. Examples of the method include plating using electrolytic copper plating with an alkaline copper pyrophosphate bath so that the metal plating layer 5 is formed in a portion that is not. The metal plating layer 5 may have a single layer structure as shown in FIG. 1 or a multi-layer structure.

電子部品1においては、表面電極3の縁辺表面部分がセラミック被覆層4により被覆されているので、金属めっき層5を形成するときのめっき液が基体2と表面電極3との界面に浸入し難い。めっき液が基体2と表面電極3との界面に浸入し難いと、基体2内部における本来は絶縁すべき部材同士が浸入しためっき液により導通状態となってしまう事態を防止することができる。   In the electronic component 1, the edge surface portion of the surface electrode 3 is covered with the ceramic coating layer 4, so that the plating solution for forming the metal plating layer 5 does not easily enter the interface between the substrate 2 and the surface electrode 3. . If the plating solution does not easily enter the interface between the substrate 2 and the surface electrode 3, it is possible to prevent a situation in which a member to be insulated in the substrate 2 enters a conductive state due to the infiltration of the members to be insulated.

また、電子部品1は、図1に示すように、金属めっき層5により電極−被覆層接合点8が被覆され、かつセラミック被覆層4により基体−電極接合点7が被覆されているので、金属めっき層5とセラミック被覆層4との間、セラミック被覆層4と表面電極3との間、及び表面電極3と基体2との間に、湿気が浸入し難い。各部材間に湿気が浸入し難いと、基体2内部における本来は絶縁すべき部材同士が浸入した湿気により導通状態となってしまう事態、及び各部材が湿気により早期に劣化する事態を防止することができる。   Further, as shown in FIG. 1, the electronic component 1 is coated with the metal-plated layer 5 at the electrode-coating layer junction 8 and the ceramic coating layer 4 at the substrate-electrode junction 7 so that It is difficult for moisture to enter between the plating layer 5 and the ceramic coating layer 4, between the ceramic coating layer 4 and the surface electrode 3, and between the surface electrode 3 and the substrate 2. Preventing moisture from entering between each member and preventing a situation in which the members to be insulated in the base body 2 are in a conductive state due to the penetration of moisture, and a situation in which each member deteriorates early due to moisture. Can do.

形成される金属めっき層5の厚みとしては、例えば10〜20μmであれば、容易に金属めっき層5が剥離又は破損することが無く、各部材間における湿気の浸入も防止することができるので、好ましい。   As the thickness of the metal plating layer 5 to be formed, for example, if it is 10 to 20 μm, the metal plating layer 5 is not easily peeled off or damaged, and moisture can be prevented from entering between the members. preferable.

電子部品1においては、基体2及びセラミック被覆層4にガラスを含んでいても良い。基体2及びセラミック被覆層4に含まれるガラスとしては結晶性及び非結晶性のいずれであっても良く、例えば二酸化珪素を挙げることができる。なお、基体2及びセラミック被覆層4に含まれるガラスが基体2及びセラミック被覆層4の全質量に対して1質量%以下であると、金属めっき層5を形成するときに用いることが多いアルカリ性のめっき液に侵されることが無いので好ましい。
好適な基体は、チタン酸バリウム、酸化マグネシウム、二酸化ケイ素、二酸化マンガン、酸化イットリウムの混合物で形成されることができ、好適な基体を形成するための組成物としては、チタン酸バリウム95〜99質量部、酸化マグネシウム0.1〜0.8質量部、二酸化ケイ素0.1〜1.0質量部、二酸化マンガン0.01〜0.4質量部、酸化イットリウム0.3〜2.7質量部、及び酸化カルシウム0〜0.1質量部からなる組成物により形成することができる。
In the electronic component 1, the substrate 2 and the ceramic coating layer 4 may contain glass. The glass contained in the substrate 2 and the ceramic coating layer 4 may be either crystalline or non-crystalline, for example, silicon dioxide. In addition, when the glass contained in the base body 2 and the ceramic coating layer 4 is 1% by mass or less with respect to the total mass of the base body 2 and the ceramic coating layer 4, it is often used when forming the metal plating layer 5. It is preferable because it is not affected by the plating solution.
A suitable substrate can be formed of a mixture of barium titanate, magnesium oxide, silicon dioxide, manganese dioxide, yttrium oxide, and the composition for forming a suitable substrate includes 95 to 99 masses of barium titanate. Parts, magnesium oxide 0.1-0.8 parts by mass, silicon dioxide 0.1-1.0 parts by mass, manganese dioxide 0.01-0.4 parts by mass, yttrium oxide 0.3-2.7 parts by mass, And a composition comprising 0 to 0.1 parts by mass of calcium oxide.

この発明に係る電子部品が積層セラッミックコンデンサである場合、その積層セラミックコンデンサの好ましい態様としては、基体が導体層とチタン酸バリウムを主体として成る誘電体層とが積層された積層体であり、かつ表面電極がニッケルを主体とし、かつ金属めっき層が銅めっき層である積層構造を挙げることができる。この好ましい態様であると、この発明に係る電子部品が積層セラッミックコンデンサとして使用することができる電気的及び機械的特性を有するようになる。   When the electronic component according to the present invention is a multilayer ceramic capacitor, a preferable embodiment of the multilayer ceramic capacitor is a multilayer body in which a base is laminated with a conductor layer and a dielectric layer mainly composed of barium titanate. Further, there can be mentioned a laminated structure in which the surface electrode is mainly nickel and the metal plating layer is a copper plating layer. With this preferred embodiment, the electronic component according to the present invention has electrical and mechanical characteristics that can be used as a multilayer ceramic capacitor.

この発明に係る電子部品の更に好ましい態様を、図2に示す。図2に示される電子部品101は、基体21の表面に対して垂直な方向に、グランド用導体層10Aと表面電極31とを接続するグランド用ビア導体601、及び、電源用導体層10Bと表面電極31とを接続する電源用ビア導体602が形成されている。また、基体21の表面に対して平行な面で前記基体21を切断したときに、前記グランド用ビア導体601及び電源用ビア導体602が等間隔に整列して成るビアアレイ型積層セラミックコンデンサである。   A further preferred embodiment of the electronic component according to the present invention is shown in FIG. The electronic component 101 shown in FIG. 2 includes a ground via conductor 601 that connects the ground conductor layer 10A and the surface electrode 31 in a direction perpendicular to the surface of the base 21, and the power conductor layer 10B and the surface. A power supply via conductor 602 connecting the electrode 31 is formed. The via array type multilayer ceramic capacitor is configured such that the ground via conductor 601 and the power supply via conductor 602 are aligned at equal intervals when the substrate 21 is cut in a plane parallel to the surface of the substrate 21.

基体21は、上記の好ましい態様のようにグランド用導体層10Aと電源用導体層10Bと誘電体層11とを積層してなる積層体である。なお、グランド用導体層10Aと電源用導体層10Bとは交互に積層されている。   The base 21 is a laminate formed by laminating the ground conductor layer 10A, the power source conductor layer 10B, and the dielectric layer 11 as in the above-described preferred embodiment. The ground conductor layers 10A and the power source conductor layers 10B are alternately stacked.

グランド用導体層10Aは、導電性を有しており、グランド用ビア導体601に電気的に接続されている。更に、電源用導体層10Bは、導電性を有しており、電源用ビア導体602に電気的に接続されている。また、グランド用導体層10A及び電源用導体層10Bは、例えば板状の誘電体層11の表面にスクリーン印刷等により形成される。グランド用導体層10A及び電源用導体層10Bは、その形状及び大きさについて特に制限は無く、電子部品101に要求される部材間の電気的接続態様、及び基体21の大きさ等に応じて適宜に決定されれば良い。グランド用導体層10A及び電源用導体層10Bの材料としては、電子部品101に要求される電気的特性、並びに、誘電体層11に対する密着性及び親和性等に応じて決定されれば良く、例えばニッケルを主体とするのが好ましい。グランド用導体層10A及び電源用導体層10Bの材料として、ニッケルを主体として、例えばチタン酸バリウム、又は、チタン酸バリウムを主材として酸化マグネシウム、二酸化珪素、二酸化マンガン及び酸化イットリウム等を含む誘電体を含むのが更に好ましい。   The ground conductor layer 10 </ b> A has conductivity and is electrically connected to the ground via conductor 601. Furthermore, the power supply conductor layer 10 </ b> B has conductivity and is electrically connected to the power supply via conductor 602. The ground conductor layer 10A and the power source conductor layer 10B are formed on the surface of the plate-like dielectric layer 11 by screen printing or the like, for example. The shape and size of the ground conductor layer 10A and the power source conductor layer 10B are not particularly limited, and are appropriately determined depending on the electrical connection between members required for the electronic component 101, the size of the base 21, and the like. It only has to be decided. The material for the ground conductor layer 10A and the power source conductor layer 10B may be determined according to the electrical characteristics required for the electronic component 101 and the adhesion and affinity to the dielectric layer 11, for example. It is preferable to use nickel as a main component. As a material of the ground conductor layer 10A and the power source conductor layer 10B, a dielectric containing nickel as a main component, for example, barium titanate, or magnesium oxide, silicon dioxide, manganese dioxide, yttrium oxide or the like mainly containing barium titanate. It is further preferable to contain.

誘電体層11は、基体21の大部分を形成する部分であり、シート状物が積層されてなる部材である。また、誘電体層11は、板状を成し、前記グランド用導体層10A及び電源用導体層10Bを内部に挟み込むようにして積層されており、グランド用ビア導体601及び電源用ビア導体602が厚み方向に貫通する部材である。誘電体層11の大きさ及び形状は、特に制限は無いが、例えば電子部品101がコンデンサであり、配線基板に組み込まれるときに、配線基板の大きさ及び形状に合うように決定されると良い。誘電体層11の材料としては、チタン酸バリウムを主体とするのが好ましい。また、誘電体層11の材料として、チタン酸バリウムを主体として、酸化マグネシウム、二酸化珪素、二酸化マンガン及び酸化イットリウム等の誘電体を含むのが更に好ましい。   The dielectric layer 11 is a part that forms most of the base 21 and is a member in which sheet-like materials are laminated. The dielectric layer 11 has a plate shape, and is laminated so as to sandwich the ground conductor layer 10A and the power supply conductor layer 10B. The ground via conductor 601 and the power supply via conductor 602 are stacked. It is a member that penetrates in the thickness direction. The size and shape of the dielectric layer 11 are not particularly limited. For example, when the electronic component 101 is a capacitor and is incorporated in the wiring substrate, it may be determined so as to match the size and shape of the wiring substrate. . The material of the dielectric layer 11 is preferably mainly composed of barium titanate. Further, it is more preferable that the dielectric layer 11 includes a dielectric material such as magnesium oxide, silicon dioxide, manganese dioxide and yttrium oxide mainly composed of barium titanate.

図2に示されるように、グランド用ビア導体601及び電源用ビア導体602は、基体21の一表面から、基体21内のグランド用導体層10A及び電源用導体層10Bを反対側の表面まで貫通することにより、基体21の一表面及び反対側の表面に形成される表面電極31を電気的に接続している。なお、この発明に係る電子部品においては、基体の一表面と反対側の表面とに表面電極が形成される場合、基体の一表面から反対側の表面までを一本の棒状のビア導体が貫通する必要は無く、少なくとも導体層と表面電極とを電気的に接続している限り、基体の表面に対してビア導体が傾斜して形成されていても良く、また基体の厚み方向に短い棒状のビア導体が軸線をずらして配置されていても良い。グランド用ビア導体601及び電源用ビア導体602の材料、形状及び大きさ等については、図1に示すビア導体6と同様である。グランド用ビア導体601及び電源用ビア導体602の好ましい態様としては、例えば複数のグランド用ビア導体601及び電源用ビア導体602が基体21の一表面から反対側の表面までを貫通し、更に各グランド用ビア導体601及び電源用ビア導体602の軸線が平行に成るように設置され、基体21の表面に対して平行な面で前記基体21を切断したときに、グランド用ビア導体601及び電源用ビア導体602が等間隔に整列して成り、グランド用ビア導体601と電源用ビア導体602とが交互に配置されている態様を挙げることができる。この態様の電子部品は、隣接するビア導体の極性を互い違いにすることによって、インダクタンスの低減を図ることができる。   As shown in FIG. 2, the ground via conductor 601 and the power supply via conductor 602 penetrate from one surface of the base body 21 to the surface on the opposite side of the ground conductor layer 10 </ b> A and the power supply conductor layer 10 </ b> B in the base body 21. By doing so, the surface electrode 31 formed on one surface of the base 21 and the opposite surface is electrically connected. In the electronic component according to the present invention, when a surface electrode is formed on one surface of the substrate and the surface on the opposite side, a single bar-shaped via conductor penetrates from one surface of the substrate to the surface on the opposite side. As long as at least the conductor layer and the surface electrode are electrically connected to each other, the via conductor may be formed to be inclined with respect to the surface of the substrate, and the rod-like shape may be short in the thickness direction of the substrate. Via conductors may be arranged with their axes shifted. The material, shape, size, and the like of the ground via conductor 601 and the power supply via conductor 602 are the same as those of the via conductor 6 shown in FIG. As a preferred embodiment of the ground via conductor 601 and the power supply via conductor 602, for example, a plurality of ground via conductors 601 and power supply via conductors 602 penetrate from one surface of the base 21 to the opposite surface, and further each ground. When the base 21 is cut along a plane parallel to the surface of the base 21, the via via conductor 601 and the power supply via conductor 602 are installed so that the axes thereof are parallel to each other. An example is an embodiment in which the conductors 602 are arranged at equal intervals, and the ground via conductors 601 and the power supply via conductors 602 are alternately arranged. In the electronic component of this aspect, inductance can be reduced by making the polarities of adjacent via conductors alternate.

図2に示す電子部品101の表面電極31とセラミック被覆層41と金属めっき層51との位置関係、つまり表面電極31の縁辺表面部分にセラミック被覆層41が形成され、表面電極31とセラミック被覆層41との境界を跨ぐようにして表面電極31の表面に金属めっき層51が形成される態様については、図1に示す電子部品1の表面電極3とセラミック被覆層4と金属めっき層5との位置関係と同様である。   The positional relationship among the surface electrode 31, the ceramic coating layer 41, and the metal plating layer 51 of the electronic component 101 shown in FIG. 2, that is, the ceramic coating layer 41 is formed on the edge surface portion of the surface electrode 31, and the surface electrode 31 and the ceramic coating layer are formed. As for the aspect in which the metal plating layer 51 is formed on the surface of the surface electrode 31 so as to straddle the boundary with 41, the surface electrode 3, the ceramic coating layer 4 and the metal plating layer 5 of the electronic component 1 shown in FIG. This is the same as the positional relationship.

ここで、図2に示す電子部品101をX−X’面で切断した断面図を図3に示すと共に、電子部品101をY−Y’面で切断した断面図を図4に示す。   Here, FIG. 3 shows a cross-sectional view of the electronic component 101 shown in FIG. 2 cut along the X-X ′ plane, and FIG. 4 shows a cross-sectional view of the electronic component 101 cut along the Y-Y ′ plane.

前記電子部品101をX−X’面で切断すると、図3に示すように、グランド用導体層10Aが露出し、かつグランド用ビア導体601と電源用ビア導体602とが7行7列で等間隔に配置されており、かつ各グランド用ビア導体601がグランド用導体層10Aによって電気的に接続されており、かつグランド用導体層10Aと各電源用ビア導体602とが電気的に接続されていないので、各グランド用ビア導体601と各電源用ビア導体602とは電気的に接続されていないことが分かる。   When the electronic component 101 is cut along the XX ′ plane, as shown in FIG. 3, the ground conductor layer 10A is exposed, and the ground via conductor 601 and the power via conductor 602 are arranged in 7 rows and 7 columns, etc. The ground via conductors 601 are electrically connected by the ground conductor layer 10A, and the ground conductor layer 10A and each power supply via conductor 602 are electrically connected. Therefore, it can be seen that the ground via conductors 601 and the power supply via conductors 602 are not electrically connected.

前記電子部品101をY−Y’面で切断すると、図4に示すように、電源用導体層10Bが露出し、かつグランド用ビア導体601と電源用ビア導体602とが7行7列で等間隔に配置されており、かつ各電源用ビア導体602が電源用導体層10Bによって電気的に接続されており、かつ電源用導体層10Bと各グランド用ビア導体601とが電気的に接続されていないので、各グランド用ビア導体601と各電源用ビア導体602とは電気的に接続されていないことが分かる。   When the electronic component 101 is cut along the YY ′ plane, as shown in FIG. 4, the power supply conductor layer 10B is exposed, and the ground via conductor 601 and the power supply via conductor 602 are arranged in 7 rows and 7 columns, etc. The power supply via conductors 602 are electrically connected by the power supply conductor layer 10B, and the power supply conductor layer 10B and the ground via conductors 601 are electrically connected. Therefore, it can be seen that the ground via conductors 601 and the power supply via conductors 602 are not electrically connected.

ここで、この発明に係る電子部品の製造方法について、説明する。   Here, a method for manufacturing an electronic component according to the present invention will be described.

この発明に係る電子部品の製造方法は、基体となる未焼成基体の表面に表面電極となる未焼成表面電極を形成する工程と、未焼成基体の表面における未焼成表面電極により被覆されていない表面と未焼成表面電極の縁辺表面部分とをセラミック被覆層となるセラミックペーストで被覆するセラミック被覆工程と、セラミックペーストを被覆した未焼成基体を焼成する焼成工程と、焼成工程により得られる表面電極において、セラミック被覆層に被覆されていない表面を少なくともセラミック被覆層と表面電極との境界に跨って金属めっき層で被覆する金属めっき工程とを挙げることができる。以下においては、具体例として、この発明の一実施態様である電子部品101の製造方法を例示しつつ説明する。   The method of manufacturing an electronic component according to the present invention includes a step of forming an unfired surface electrode as a surface electrode on the surface of an unfired substrate as a substrate, and a surface not covered with the unfired surface electrode on the surface of the unfired substrate And a ceramic coating step of coating the peripheral surface portion of the unfired surface electrode with a ceramic paste to be a ceramic coating layer, a firing step of firing an unfired substrate coated with the ceramic paste, and a surface electrode obtained by the firing step, The metal plating process which coat | covers the surface which is not coat | covered with the ceramic coating layer with a metal plating layer across the boundary of a ceramic coating layer and a surface electrode at least can be mentioned. Hereinafter, as a specific example, a method for manufacturing the electronic component 101 according to one embodiment of the present invention will be described.

電子部品101の基体21は、グランド用導体層10A及び電源用導体層10Bと誘電体層11とを有しており、それぞれを形成する工程は別である。   The base 21 of the electronic component 101 includes the ground conductor layer 10A, the power source conductor layer 10B, and the dielectric layer 11, and the steps for forming each of them are different.

基体21となる未焼成基体を形成するためには、先ず誘電体層11となる未焼成誘電体層を準備する。未焼成誘電体層は、例えばチタン酸バリウム粉末を主体として、酸化マグネシウム、二酸化珪素、二酸化マンガン及び酸化イットリウム等の誘電体粉末と、適宜の分散剤と、適宜の可塑剤とを、エタノール及びトルエン等の混合溶媒中で湿式混合し、バインダを添加して更に混合することにより得られるスラリーをドクターブレード法等でグリーンシートと称されることのあるシート状物に成形することで形成することができる。   In order to form an unfired substrate to be the substrate 21, an unfired dielectric layer to be the dielectric layer 11 is first prepared. The unfired dielectric layer is composed of, for example, a barium titanate powder as a main component, a dielectric powder such as magnesium oxide, silicon dioxide, manganese dioxide and yttrium oxide, an appropriate dispersant, an appropriate plasticizer, ethanol, and toluene. It can be formed by forming a slurry obtained by wet mixing in a mixed solvent, etc., adding a binder and further mixing into a sheet-like material sometimes called a green sheet by the doctor blade method or the like. it can.

更に、電子部品101のように、基体21内にグランド用導体層10A及び電源用導体層10Bが設けられる場合は、未焼成誘電体層の表面にグランド用導体層10A及び電源用導体層10Bとなる未焼成導体層を形成する。未焼成導体層は、例えばニッケル粉末と、チタン酸バリウムを主材として酸化マグネシウム、二酸化珪素、二酸化マンガン、酸化イットリウム等を含む誘電体粉末と、テルピネオール及びブチルジグリコール系溶剤、並びにセルロース系樹脂等を含む有機ビヒクルとを適宜の体積比で湿式混合して得られるペーストをスクリーン印刷で未焼成誘電体層等の対象物に塗工することにより形成することができる。このとき、未焼成導体層のクリアランスホールの口径は100〜800μm程度であれば良い。もっとも、この発明に係る電子部品が基体内に導体層が設けられない態様である場合は、未焼成導体層を形成する工程は必要無い。   Further, when the ground conductor layer 10A and the power source conductor layer 10B are provided in the base body 21 as in the electronic component 101, the ground conductor layer 10A and the power source conductor layer 10B are formed on the surface of the unfired dielectric layer. An unsintered conductor layer is formed. The unfired conductor layer is, for example, nickel powder, dielectric powder containing barium titanate as the main material, magnesium oxide, silicon dioxide, manganese dioxide, yttrium oxide, terpineol and butyldiglycol solvent, and cellulose resin. It can be formed by applying a paste obtained by wet-mixing an organic vehicle containing an appropriate volume ratio to an object such as an unfired dielectric layer by screen printing. At this time, the diameter of the clearance hole of the unfired conductor layer may be about 100 to 800 μm. But when the electronic component which concerns on this invention is an aspect by which a conductor layer is not provided in a base | substrate, the process of forming an unbaking conductor layer is unnecessary.

未焼成基体を準備する工程は、未焼成導体層を表面に形成して成る複数枚の未焼成誘電体層を、例えば60〜80℃、200〜500kgf/cmという条件で、所望の基体21の厚みにまで積層及び圧着することで達成される。 In the step of preparing the unfired substrate, a plurality of unfired dielectric layers formed by forming an unfired conductor layer on the surface are formed on a desired substrate 21 under conditions of, for example, 60 to 80 ° C. and 200 to 500 kgf / cm 2. This is achieved by laminating and pressure bonding to a thickness of.

なお、電子部品101のように、グランド用ビア導体601及び電源用ビア導体602が形成されている場合は、未焼成基体の表面に表面電極31となる未焼成表面電極を形成する工程の前に、未焼成ビア導体を未焼成基体内に形成すると良い。未焼成ビア導体は、ニッケル粉末と、チタン酸バリウムを主材とする酸化マグネシウム、二酸化珪素、二酸化マンガン、酸化イットリウム等の誘電体粉末と、テルピネオール及びブチルジグリコール系溶剤、並びにセルロース系樹脂等を含む有機ビヒクルとを適宜の体積比で湿式混合して得られるペーストを用いて形成することができる。未焼成ビア導体の形成方法としては、例えば、未焼成基体にレーザー成形機等によって口径100〜300μm程度の貫通孔を形成し、貫通孔内にスクリーン印刷等によって得られたペーストを充填する方法を挙げることができる。   When the ground via conductor 601 and the power supply via conductor 602 are formed as in the electronic component 101, before the step of forming the unfired surface electrode to be the surface electrode 31 on the surface of the unfired substrate. An unfired via conductor may be formed in the unfired substrate. The unfired via conductor is composed of nickel powder, dielectric powder such as magnesium oxide, silicon dioxide, manganese dioxide, yttrium oxide based on barium titanate, terpineol and butyldiglycol solvent, and cellulose resin. It can be formed using a paste obtained by wet-mixing the organic vehicle containing with an appropriate volume ratio. As a method for forming an unfired via conductor, for example, a method is used in which a through hole having a diameter of about 100 to 300 μm is formed in an unfired substrate by a laser molding machine or the like, and a paste obtained by screen printing or the like is filled in the through hole. Can be mentioned.

なお、電子部品101においてグランド用ビア導体601及び電源用ビア導体602は、基体21の表面に垂直な一本の棒状に形成されているが、短い棒状のビア導体をそれぞれの軸線をずらして配置するようにした場合、未焼成導体層が印刷されて成る未焼成誘電体層に貫通孔を設けてペーストを充填した上で、未焼成誘電体層同士を積層圧着することで未焼成ビア導体が形成された未焼成基体を作製することができる。   In the electronic component 101, the ground via conductor 601 and the power supply via conductor 602 are formed in a single bar shape perpendicular to the surface of the base 21, but short bar-shaped via conductors are arranged with their axes shifted. In this case, an unsintered via conductor is formed by laminating and pressing the unsintered dielectric layers after providing through holes in the unsintered dielectric layer formed by printing the unsintered conductor layer and filling the paste. A formed green substrate can be produced.

次いで、未焼成基体の表面に表面電極31となる未焼成表面電極を形成する工程としては、先ずニッケル粉末と、チタン酸バリウム、チタン酸バリウムを主材として酸化マグネシウム、二酸化珪素、二酸化マンガン、酸化イットリウム等を含む誘電体粉末と、テルピネオール及びブチルジグリコール系溶剤、並びにセルロース系樹脂等を含む有機ビヒクルとを適宜の体積比で湿式混合してペーストを作製してこれを表面電極形成用ペーストとし、未焼成基体の表面に前記表面電極形成用ペーストをスクリーン印刷等で所望の表面電極31の配置に成るように塗工すると、図5に示されるように、未焼成基体21Aの表面に未焼成表面電極31Aが形成される。未焼成表面電極31Aは、未焼成基体21Aの裏面にも形成される。図5において、61Aで示すのは未焼成ビア導体である。なお、表面電極形成用ペーストの印刷後に未焼成表面電極を乾燥させて、未焼成表面電極をある程度固化させると、一旦形成した未焼成表面電極の形状を崩すことなく、この後の工程でセラミック被覆層41を形成し易くなるので好ましい。   Next, as a step of forming an unfired surface electrode to be the surface electrode 31 on the surface of the unfired substrate, first, nickel powder, barium titanate, and barium titanate are used as the main materials, magnesium oxide, silicon dioxide, manganese dioxide, and oxidation. A dielectric powder containing yttrium, etc., and a terpineol and butyl diglycol solvent, and an organic vehicle containing a cellulose resin, etc. are wet mixed at an appropriate volume ratio to prepare a paste, which is used as a surface electrode forming paste. When the surface electrode forming paste is applied on the surface of the unfired substrate by screen printing or the like so that the desired surface electrode 31 is disposed, the surface of the unfired substrate 21A is unfired as shown in FIG. A surface electrode 31A is formed. The unsintered surface electrode 31A is also formed on the back surface of the unsintered substrate 21A. In FIG. 5, reference numeral 61A denotes an unfired via conductor. After printing the surface electrode forming paste, dry the unfired surface electrode and solidify the unfired surface electrode to some extent, without breaking the shape of the formed unfired surface electrode. The layer 41 is preferable because it is easy to form.

更に、未焼成基体の表面における未焼成表面電極により被覆されていない表面と未焼成表面電極の縁辺表面部分とをセラミック被覆層41と成るセラミックペーストで被覆するセラミック被覆工程は、図5に示されるように、未焼成表面電極31Aを形成した未焼成基体21Aの表面にマスク部材27を配設し、チタン酸バリウム、酸化マグネシウム、二酸化珪素、二酸化マンガン、及び酸化イットリウム等のセラミック粉末と、適宜の分散剤及びバインダと、テルピネオール及びブチルジグリコール系溶剤とを混練することにより得られるセラミック被覆層形成用ペースト28を、前記マスク部材27を介して、未焼成表面電極31Aの縁辺表面部分と未焼成基体21Aの表面とを被覆するようにするいわゆるスクリーン印刷等で塗工することにより、未焼成セラミック被覆層41Aが形成される。ここで、未焼成セラミック被覆層41Aには、二酸化珪素が含まれることになるが、二酸化珪素の含有量が未焼成セラミック被覆層41全質量に対して1質量%以下であるので、未焼成セラミック被覆層を焼成することにより形成されるセラミック被覆層41がアルカリ性のめっき液に侵されることは無い。   Further, the ceramic coating process for coating the surface of the unfired substrate that is not covered with the unfired surface electrode and the edge surface portion of the unfired surface electrode with a ceramic paste that forms the ceramic coating layer 41 is shown in FIG. Thus, the mask member 27 is disposed on the surface of the unfired substrate 21A on which the unfired surface electrode 31A is formed, and ceramic powders such as barium titanate, magnesium oxide, silicon dioxide, manganese dioxide, and yttrium oxide, A ceramic coating layer forming paste 28 obtained by kneading a dispersant and a binder with terpineol and a butyl diglycol solvent is used to paste the peripheral surface portion of the green surface electrode 31A and the green surface through the mask member 27. Coating is performed by so-called screen printing or the like that covers the surface of the base 21A. And, the green ceramic coating layer 41A is formed. Here, the unfired ceramic coating layer 41A contains silicon dioxide, but the content of silicon dioxide is 1% by mass or less with respect to the total mass of the unfired ceramic coating layer 41. The ceramic coating layer 41 formed by firing the coating layer is not attacked by the alkaline plating solution.

なお、未焼成表面電極及び未焼成セラミック被覆層は、焼成による材料の変形又は収縮を考慮して、図1に示すような基体−電極接合点7と電極−被覆層接合点8との水平距離aが所望の大きさになるように形成すると良い。   The unfired surface electrode and the unfired ceramic coating layer take into account the deformation or shrinkage of the material due to firing, and the horizontal distance between the substrate-electrode junction 7 and the electrode-coating layer junction 8 as shown in FIG. It may be formed so that a has a desired size.

続いて、セラミックペーストを被覆した未焼成基体を焼成する焼成工程は、未焼成基体と未焼成ビア導体と未焼成表面電極と未焼成セラミック被覆層とを焼成する工程であり、焼成条件としては例えば未焼成基体を大気中、200〜300℃で5〜20時間脱脂した後に、還元雰囲気下、1100〜1400℃で焼成するという条件を挙げることができる。焼成により、図5に示されるように、基体21の表面に表面電極31及びセラミック被覆層41を備えた焼成体が形成される。   Subsequently, the firing step of firing the unfired substrate coated with the ceramic paste is a step of firing the unfired substrate, the unfired via conductor, the unfired surface electrode, and the unfired ceramic coating layer. An example is a condition in which an unfired substrate is defatted at 200 to 300 ° C. for 5 to 20 hours in the air and then fired at 1100 to 1400 ° C. in a reducing atmosphere. As shown in FIG. 5, a fired body including the surface electrode 31 and the ceramic coating layer 41 is formed on the surface of the base 21 by firing.

次いで、焼成工程により得られる表面電極31においてセラミック被覆層41に被覆されていない表面を、少なくともセラミック被覆層41と表面電極31との境界に跨って金属めっき層51で被覆する金属めっき工程は、例えばセラミック被覆層41と表面電極31との境界を跨ぐようにして表面電極31の表面に、アルカリ性のピロリン酸銅浴による電解めっきを施すことで達成される。つまり、電子部品101における表面電極とセラミック被覆層と金属めっき層との位置関係が同じである電子部品1について言うと、金属めっき層5(51)は、図1及び図5に示すように、表面電極3(31)を直接被覆すると共に、電極−被覆層接合点8を跨いでセラミック被覆層4(41)の一部も被覆するように形成される。   Next, the metal plating step of covering the surface of the surface electrode 31 obtained by the firing step that is not covered with the ceramic coating layer 41 with at least the boundary between the ceramic coating layer 41 and the surface electrode 31 with the metal plating layer 51, For example, it is achieved by applying electrolytic plating with an alkaline copper pyrophosphate bath to the surface of the surface electrode 31 so as to straddle the boundary between the ceramic coating layer 41 and the surface electrode 31. That is, regarding the electronic component 1 in which the positional relationship among the surface electrode, the ceramic coating layer, and the metal plating layer in the electronic component 101 is the same, the metal plating layer 5 (51) is as shown in FIGS. The front electrode 3 (31) is directly covered, and a part of the ceramic covering layer 4 (41) is also covered across the electrode-covering layer junction 8.

以上の工程により、例えば図2に示されるような電子部品101を作製することができる。作製された電子部品101は、セラミック被覆層41が表面電極31の縁辺表面部分を被覆しているので、金属めっき層を形成するときに、表面電極31と基体21との界面からめっき液が浸入し難く、セラミック被覆層41を形成することにより表面電極31が露出する部分が小さくなるので、表面電極31が外部環境から受ける衝撃が小さくなり、結果として表面電極31が剥離し難くなり、更に、通常は基体の誘電体層とビア導体との間、及び、導体層と誘電体層との間に使用環境中の湿気等が浸入する可能性があるが、表面電極31の一部がセラミック被覆層41で被覆され、かつセラミック被覆層41の一部と表面電極31とが金属めっき層51で被覆されているので、高い耐湿性を有する。なお、電子部品が耐湿性を有していると、本来は絶縁すべき部材同士が浸入した湿気により導通状態となってしまう事態、及び各部材が湿気により早期に劣化する事態を防止することができる。   Through the above steps, for example, an electronic component 101 as shown in FIG. 2 can be manufactured. In the manufactured electronic component 101, the ceramic coating layer 41 covers the edge surface portion of the surface electrode 31, so that when the metal plating layer is formed, the plating solution enters from the interface between the surface electrode 31 and the substrate 21. Since the portion where the surface electrode 31 is exposed is reduced by forming the ceramic coating layer 41, the impact that the surface electrode 31 receives from the external environment is reduced, and as a result, the surface electrode 31 becomes difficult to peel, Normally, there is a possibility that moisture in the use environment may enter between the dielectric layer of the substrate and the via conductor, and between the conductor layer and the dielectric layer. Since it coat | covers with the layer 41 and a part of ceramic coating layer 41 and the surface electrode 31 are coat | covered with the metal plating layer 51, it has high moisture resistance. In addition, when the electronic component has moisture resistance, it is possible to prevent a situation in which a member to be insulated is in a conductive state due to moisture that has entered, and a situation in which each member is deteriorated early due to moisture. it can.

この発明に係る電子部品は、積層セラミックコンデンサ、インダクタ、及び超音波振動子に適用することができ、特に、積層セラミックコンデンサに適している。   The electronic component according to the present invention can be applied to a multilayer ceramic capacitor, an inductor, and an ultrasonic vibrator, and is particularly suitable for a multilayer ceramic capacitor.

更に、この発明に係る配線基板は、この発明に係る電子部品を内蔵して成る。通常、コンデンサ等の電子部品を内蔵する配線基板は、電子部品の表面の凹凸に合わせて配線基板の外形が形成され、積層電子部品の表面電極上に外部端子用の金属めっきを施す場合には、マスキングとして用いるフォトレジストフィルムを電子部品の表面の凹凸に合わせて密着させる必要がある。したがって、電子部品の表面における凹凸が大きい場合には、電子部品の表面にフォトレジストフィルムの密着性が低下し、外部端子用の金属めっきの厚みにおけるバラつき、及び、配線基板の外形における凹凸等が起こり得る。なお、配線基板の外形に凹凸が生じていると、配線基板と他の電子装置とを電気的な接続をするときに、接触不良を起こす可能性がある。   Furthermore, the wiring board according to the present invention includes the electronic component according to the present invention. Normally, when a wiring board that contains electronic components such as capacitors is formed, the outer shape of the wiring board is formed according to the unevenness of the surface of the electronic component, and when metal plating for external terminals is applied on the surface electrode of the laminated electronic component The photoresist film used as the masking needs to be closely attached to the unevenness of the surface of the electronic component. Therefore, when the unevenness on the surface of the electronic component is large, the adhesion of the photoresist film on the surface of the electronic component is reduced, the variation in the thickness of the metal plating for the external terminal, the unevenness in the outer shape of the wiring board, etc. Can happen. Note that if the wiring board has irregularities in its outer shape, contact failure may occur when the wiring board is electrically connected to another electronic device.

この発明に係る電子部品は、従来の電子部品に比べて、基体から表面電極の突出している長さが小さい。詳述すると、セラミック被覆層を設けない場合の表面電極の厚み、つまり基体の表面から表面電極の最も突出している部位の表面電極の厚みに比べて、この発明に係る電子部品は、基体の表面にセラミック被覆層を設けて成るので、表面電極の厚みであるセラミック被覆層の表面から表面電極が突出する長さが小さい。換言すると、この発明に係る電子部品は、その表面における凹凸が、従来に比べて小さい。したがって、この発明に係る電子部品は、電子部品における凹凸の少ない表面に対してフォトレジストフィルムを密着させるときに、高い密着性を得ることができる。   In the electronic component according to the present invention, the length of the surface electrode protruding from the base is smaller than that of the conventional electronic component. More specifically, compared with the thickness of the surface electrode when the ceramic coating layer is not provided, that is, the thickness of the surface electrode at the most protruding portion of the surface electrode from the surface of the substrate, the electronic component according to the present invention Since the ceramic coating layer is provided on the surface, the length of the surface electrode protruding from the surface of the ceramic coating layer, which is the thickness of the surface electrode, is small. In other words, the electronic component according to the present invention has less unevenness on the surface than in the past. Therefore, the electronic component according to the present invention can obtain high adhesion when the photoresist film is brought into close contact with the surface having less unevenness in the electronic component.

よって、この発明に係る電子部品が内蔵されているこの発明に係る配線基板は、この発明に係る電子部品の表面における凹凸が小さいので、外部端子用の金属めっきの厚みにバラつきが生じ難く、それによって配線基板の外形に凹凸も生じ難い。また、外部端子用の金属めっきの厚みにおけるバラつき、及び配線基板の外形における凹凸が生じたとしても、非常に小さい範囲で済む。したがって、この発明に係る配線基板は、外形に凹凸が生じないこと、又は凹凸が生じたとしても僅かであることにより、配線基板と他の電子装置との電気的な接触不良が発生し難い。   Therefore, since the wiring board according to the present invention in which the electronic component according to the present invention is incorporated has small irregularities on the surface of the electronic component according to the present invention, the thickness of the metal plating for the external terminal is less likely to vary. As a result, the outer shape of the wiring board is less likely to be uneven. Further, even if variations in the thickness of the metal plating for the external terminal and irregularities in the outer shape of the wiring board occur, it can be in a very small range. Therefore, the wiring board according to the present invention is less likely to cause an electrical contact failure between the wiring board and another electronic device due to the fact that there is no unevenness in the outer shape, or even if the unevenness occurs.

ここで、この発明に係る配線基板の一実施態様について、図を参照しつつ説明する。   Here, an embodiment of the wiring board according to the present invention will be described with reference to the drawings.

図6は、この発明に係る配線基板の一例を示す概略断面図である。配線基板12は、コア主面13a及びコア裏面13bを有する基材141と、基材141のコア主面13a上に形成される配線積層部15aと、基材141のコア裏面13b上に形成される配線積層部15bと、前記基材141内、又は配線積層部15a、15b内に収容される電子部品101とを備える。また、基材141と後述の樹脂絶縁層23a及び23bとを積層して成る部材を、以下において「樹脂コア基板14」と称することがある。なお、図6に示す電子部品101は、図2に示す電子部品101と同様の部材により成るので、電子部品101についての詳細な説明は省略する。   FIG. 6 is a schematic sectional view showing an example of a wiring board according to the present invention. The wiring board 12 is formed on the base 141 having the core main surface 13a and the core back 13b, the wiring laminated portion 15a formed on the core main surface 13a of the base 141, and the core back 13b of the base 141. And the electronic component 101 accommodated in the substrate 141 or the wiring laminate portions 15a and 15b. In addition, a member formed by laminating a base material 141 and resin insulating layers 23a and 23b described later may be referred to as “resin core substrate 14” below. Note that the electronic component 101 shown in FIG. 6 is made of the same member as the electronic component 101 shown in FIG.

前記樹脂コア基板14は、電子部品101を収容し、配線基板12全体を支持するコア基板である。樹脂コア基板14は、通常、電子部品101を収容する収容部16を有する。収容部16は、樹脂コア基板14に設けられた貫通孔及び有底穴のうちの少なくとも一方により形成される。樹脂コア基板14の材料としては、特に限定されないが、例えばエポキシ樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等の耐熱性を有する高分子材料を用いるのが好ましい。更に、より一層優れた強度及び熱特性を有する樹脂コア基板14とするために、ガラス繊維、ガラス繊維織布、ガラス繊維不織布、ポリアミド繊維織布等を芯材として備えていても良い。   The resin core substrate 14 is a core substrate that accommodates the electronic component 101 and supports the entire wiring substrate 12. The resin core substrate 14 usually has a housing portion 16 that houses the electronic component 101. The accommodating portion 16 is formed by at least one of a through hole and a bottomed hole provided in the resin core substrate 14. The material of the resin core substrate 14 is not particularly limited, but it is preferable to use a heat-resistant polymer material such as an epoxy resin, a polyimide resin, a bismaleimide / triazine resin, or a polyphenylene ether resin. Furthermore, in order to obtain a resin core substrate 14 having even better strength and thermal characteristics, glass fiber, glass fiber woven fabric, glass fiber nonwoven fabric, polyamide fiber woven fabric, or the like may be provided as a core material.

また、樹脂コア基板14には、コア主面13aとコア裏面13bとを導通するスルーホール導体17を設けることができる。スルーホール導体17は、貫通孔の内部に充填されても良く、また、貫通孔の内壁面に形成されたスルーホール導体17を除く他の部分が絶縁性硬化体18により閉塞された形態であっても良い。   The resin core substrate 14 can be provided with a through-hole conductor 17 that conducts the core main surface 13a and the core back surface 13b. The through-hole conductor 17 may be filled in the through-hole, and other portions except for the through-hole conductor 17 formed on the inner wall surface of the through-hole are closed by the insulating cured body 18. May be.

電子部品101は、通常、樹脂コア基板14を有する収容部16内に収容された状態で、エポキシ樹脂等の樹脂材料を含む充填剤19によって、収容部16内に固定されている。   The electronic component 101 is usually fixed in the housing portion 16 with a filler 19 containing a resin material such as an epoxy resin while being housed in the housing portion 16 having the resin core substrate 14.

配線積層部部15a、15bは、通常、樹脂コア基板14と、樹脂コア基板14に収容された電子部品101との両面に積層されている。配線積層部15aは、導電層20a、20bと樹脂絶縁層22a、22b、23a、23bとが交互に積層して形成され、かつ最外層にはレジスト層24a、24bを備えている。この配線積層部15a、15bは、配線基板12の一面側のみに形成されても良いが、通常、両面側に形成され、更に積層方向に対称形状に形成されることが好ましい。   The wiring laminated portions 15 a and 15 b are usually laminated on both surfaces of the resin core substrate 14 and the electronic component 101 accommodated in the resin core substrate 14. The wiring laminated portion 15a is formed by alternately laminating conductive layers 20a and 20b and resin insulating layers 22a, 22b, 23a, and 23b, and includes resist layers 24a and 24b in the outermost layer. The wiring laminated portions 15a and 15b may be formed only on one surface side of the wiring substrate 12, but are usually formed on both surface sides and are preferably formed symmetrically in the stacking direction.

一般に、積層電子部品等を内蔵する配線基板12の半導体素子26側に配置される接続端子25aの端子間ピッチと、配線基板12のマザーボード側に配置される接続端子25bの端子間ピッチとには、大きな差がある。したがって、配線積層部15a、15bを設けることで、この配線積層部15a、15b内でピッチを自在に調整して配線基板12の図6における上面側から下面側へ異なる端子側ピッチの出力を行うようにすることができる。   In general, the inter-terminal pitch of the connection terminals 25a arranged on the semiconductor element 26 side of the wiring board 12 incorporating the laminated electronic component and the like and the inter-terminal pitch of the connection terminals 25b arranged on the motherboard side of the wiring board 12 are: There is a big difference. Therefore, by providing the wiring laminated portions 15a and 15b, the pitch can be freely adjusted in the wiring laminated portions 15a and 15b, and the terminal board pitch of the wiring board 12 is output from the upper surface side to the lower surface side in FIG. Can be.

更に、配線積層部15a、15bにおける樹脂絶縁層22a、22b、23a、23bの材料としては、特に制限されないが、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等の耐熱性を有する高分子材料を用いることが好ましい。また、配線積層部15a、15bの導電層20a、20bは、必要に応じて他の層の導電層とビア等を用いて導通しても良い。   Further, the material of the resin insulating layers 22a, 22b, 23a, and 23b in the wiring laminated portions 15a and 15b is not particularly limited, but has heat resistance such as epoxy resin, polyimide resin, bismaleimide / triazine resin, polyphenylene ether resin, and the like. It is preferable to use a polymer material. In addition, the conductive layers 20a and 20b of the wiring laminated portions 15a and 15b may be electrically connected to other conductive layers using vias or the like as necessary.

ここで、図6に示す配線基板12の製造方法について、説明する。   Here, a method for manufacturing the wiring board 12 shown in FIG. 6 will be described.

先ず、例えば縦400mm×横400mm×厚さ0.65mmの基材141の両面に銅箔が貼付された銅張積層板(図示せず)を準備する。基材141の上面及び下面を粗化した後、基材141の上面及び下面に、無機フィラーが添加された厚さ80μmのエポキシ樹脂フィルムを熱圧着により貼付し、樹脂絶縁層23a及び23bを形成する。   First, for example, a copper clad laminate (not shown) in which a copper foil is pasted on both surfaces of a base material 141 having a length of 400 mm, a width of 400 mm, and a thickness of 0.65 mm is prepared. After roughening the upper surface and the lower surface of the substrate 141, an epoxy resin film with a thickness of 80 μm to which an inorganic filler has been added is attached to the upper surface and the lower surface of the substrate 141 by thermocompression to form the resin insulating layers 23a and 23b. To do.

次に、樹脂絶縁層23aの上面及び樹脂絶縁層23bの下面に、厚さ50μmの導電層20aをパターン形成する。具体的には、樹脂絶縁層23aの上面及び樹脂絶縁層23bの下面に対する無電解銅めっきを行った後に、エッチングレジストを形成し、次いで電解銅めっきを行う。更に、エッチングレジストを除去してソフトエッチングを行う。次に、基材141、樹脂絶縁層23a及び23bから成る積層体に対してルータを用いて孔開け加工を行い、収容部16となる貫通孔を所定位置に形成し、樹脂コア基板14の中間製品を得る。   Next, a conductive layer 20a having a thickness of 50 μm is formed on the upper surface of the resin insulating layer 23a and the lower surface of the resin insulating layer 23b. Specifically, after performing electroless copper plating on the upper surface of the resin insulating layer 23a and the lower surface of the resin insulating layer 23b, an etching resist is formed, and then electrolytic copper plating is performed. Further, the etching resist is removed and soft etching is performed. Next, the laminated body composed of the base material 141 and the resin insulating layers 23a and 23b is perforated using a router to form a through hole serving as the accommodating portion 16 at a predetermined position, Get the product.

続いて、コア主面13aと電子部品主面13cとを同じ側に向け、かつ、コア裏面13bと電子部品裏面13dとを同じ側に向けた状態で、収容部16内に電子部品101を適宜のマウント装置を用いて収容する。なお、収容部16のコア裏面13b側の開口部は剥離可能な粘着テープでシールされ、同テープの粘着面には電子部品101が貼り付けられて仮固定される。   Subsequently, with the core main surface 13a and the electronic component main surface 13c facing the same side, and the core back surface 13b and the electronic component back surface 13d facing the same side, the electronic component 101 is appropriately placed in the housing portion 16. It is accommodated using a mounting device. The opening on the core back surface 13b side of the housing portion 16 is sealed with a peelable adhesive tape, and the electronic component 101 is attached to the adhesive surface of the tape and temporarily fixed.

更に、収容部16の内面と電子部品101の側面との間隙に、適宜のディスペンサ装置を用いて、熱硬化性樹脂製の充填剤19を充填する。その後、加熱処理を行うと、充填剤19が硬化することにより、電子部品101が収容部16内に固定される。粘着テープはこの時点で剥離する。   Further, a filler 19 made of a thermosetting resin is filled in the gap between the inner surface of the housing portion 16 and the side surface of the electronic component 101 using an appropriate dispenser device. Then, when heat processing are performed, the electronic component 101 is fixed in the accommodating part 16 because the filler 19 hardens | cures. The adhesive tape peels at this point.

その後、電子部品101における表面電極31を覆う金属めっき層51の表面を粗化し、表面粗さRaが約0.3μmの粗面とする。   Thereafter, the surface of the metal plating layer 51 covering the surface electrode 31 in the electronic component 101 is roughened to obtain a rough surface having a surface roughness Ra of about 0.3 μm.

更に、従来周知の手法に基づいて、コア主面13a上に配線積層部15aを形成すると共に、コア裏面13bの上に配線積層部15bを形成する。なお、レジスト層24a及び24bは、樹脂絶縁層23a及び23bの表面に形成されて成る導電層20a及び20bを含む層の表面に、感光性エポキシ樹脂を塗布して硬化させることにより形成される。その後、所定のマスクを配置した状態で露光及び現像を行うことにより、レジスト層24a及び24bに、接続端子25a及び25bを形成するための開口部をパターニングする。更に、開口部内にはんだによって接続端子25a及び25bを形成することにより、配線基板12を完成させる。   Further, based on a conventionally known method, the wiring laminated portion 15a is formed on the core main surface 13a, and the wiring laminated portion 15b is formed on the core back surface 13b. The resist layers 24a and 24b are formed by applying and curing a photosensitive epoxy resin on the surface of the layer including the conductive layers 20a and 20b formed on the surfaces of the resin insulating layers 23a and 23b. Thereafter, exposure and development are performed in a state where a predetermined mask is arranged, thereby patterning openings for forming the connection terminals 25a and 25b in the resist layers 24a and 24b. Further, the connection terminals 25a and 25b are formed in the opening by solder, thereby completing the wiring board 12.

この発明に係る電子部品の、電子部品めっき液の浸入のし難さ、表面電極の剥離のし難さ、及びセラミック被覆層のクラックの生じ難さについて、検証を行った。   The electronic component according to the present invention was verified with respect to the difficulty of penetrating the electronic component plating solution, the difficulty of peeling off the surface electrode, and the difficulty of generating cracks in the ceramic coating layer.

(実施例1)
実施例1においては、導体層と誘電体層とを積層して成る積層体と、ビア導体と、表面電極と、セラミック被覆層と、金属めっき層とを備える積層電子部品を作製することとした。積層電子部品の作製工程は以下の通りである。
(1) グリーンシート
チタン酸バリウム98.5質量部、酸化マグネシウム0.3質量部、二酸化ケイ素0.4質量部、二酸化マンガン0.2質量部、及び酸化イットリウム0.6質量部を含む平均粒径0.5μmの誘電体粉末混合物と、分散剤として1.0質量部の高分子型陰イオン分散剤と、可塑剤として3.0質量部のジブチルフタレートとを、エタノール15質量部及びトルエン25質量部との混合溶媒を用いて湿式混合した。湿式混合により得られた混合物に、ブチラール系バインダとして9.0質量部の分子量約50000のポリビニルブチラールを添加して更に混合し、スラリーを得た。そのスラリーをドクターブレード法により、厚み7μmのシート状物と、厚み30μmのシート状物とを作製した。なお、厚み7μmのシート状物は、積層体である基体の表面以外の層、つまり内側に位置することになる層を形成するグリーンシートであり、厚み30μmのシート状物は、基体の表面層を形成するグリーンシートである。
(2) 表面電極用ペースト
次に、いずれも粒径0.4〜10.0μmである、ニッケル粉末80質量部と、チタン酸バリウム粉末19.7質量部、並びに、酸化マグネシウム0.06質量部、二酸化珪素0.08質量部、二酸化マンガン0.04質量部、及び酸化イットリウム0.12質量部の希土類酸化物を主に含み、かつチタン酸バリウムを主材とする誘電体磁器組成物粉末とを混合して成る無機固形分80質量部と、テルピネオール20質量部及びエチルセルロース80質量部を含む有機ビヒクルとを混練することにより表面電極用ペーストを作製した。なお、表面電極用ペーストは、3本ロールにより混練し、ペーストを塗工するときに粘度が約100Pa・sとなるように調整した。
(3) 導体層用ペースト
続いて、平均粒径が0.2μmであるニッケル粉末を12体積%、平均粒径0.1μmである前記誘電体粉末混合物を3体積%、及び前記有機ビヒクルを85体積%の割合で湿式混合することにより導体層用ペーストを作製した。なお、導体層用ペーストは、粘度が約11Pa・sとなるように調整した。
(4) ビア導体用ペースト
更に、平均粒径が2.5μmであるニッケル粉末を40体積%、平均粒径が0.5μmである前記誘電体粉末混合物を16体積%、及び前記有機ビヒクルを44体積%の割合で湿式混合することによりビア導体用ペーストを作製した。なお、ビア導体用ペーストは、粘度が約1000Pa・sとなるように調整した。
(5) セラミック被覆層用ペースト
スラリーの粘度が約100Pa/sと成るように調整したほかは(1)の工程におけるのと同様にして得られるスラリーをセラミック被覆層用ペーストとした。
(6) 未焼成積層体
次いで、(1)で作製した厚み7μmのグリーンシートの表面に、未焼成の状態で導体層のクリアランスホールの孔径が約400μmとなるように、導体層用ペーストをスクリーン印刷により塗工した。導体層用ペーストを塗工して成る100〜150枚のグリーンシートを、60〜80℃、約300kgf/cmの条件で圧着及び積層した。更に、導体層用ペーストが塗工されて成るグリーンシートの積層体の両面に、(1)で作製した厚み30μmのグリーンシートを60〜80℃、約300kgf/cmの条件で圧着することにより、厚み約1200μmの未焼成積層体を形成した。
(7) 貫通孔
上記未焼成積層体に、レーザー成形機によって、孔径約120μmの貫通孔を450〜700μm間隔で形成した。
(8) 未焼成ビア導体
未焼成積層体に形成された貫通孔に、ビア導体用ペーストをスクリーン印刷により充填することによって、未焼成積層体内部に未焼成ビア導体を形成した。
(9) 未焼成の表面電極
次に、内部に未焼成ビア導体が形成されている未焼成積層体をスクリーン印刷装置に設置する。設置された未焼成積層体の表面には、所望の位置に表面電極が形成されるように、適宜の形状の貫通孔が形成されたマスク部材を配置する。更に、マスク部材を配置したままで、表面電極用ペーストをマスク部材の表面に供給し、表面電極用ペーストをマスク部材に対して撫で付けるようにして、スキージをマスク部材に摺動させる。このスキージの摺動によって、表面電極用ペーストがマスク部材の貫通孔内に刷り込まれる。したがって、未焼成積層体の表面に、マスク部材の各貫通孔を介して、表面電極のパターンが印刷されることになる。印刷後には、マスク部材を未焼成積層体から取り外す。未焼成の表面電極が印刷された未焼成積層体を、スクリーン印刷装置から取り外して乾燥を行い、未焼成の表面電極をある程度固化させる。
(10) セラミック被覆層用ペーストの塗工
(9)で作製した未焼成積層体に、前記セラミック被覆層用ペーストを塗工した。セラミック被覆層用ペーストの塗工は、基本的には上記(9)で示した工程に沿って行うこととし、表面電極の位置に貫通孔が設けられて成るマスク部材に代えて、未焼成積層体の表面にマスク部材を配置したときに積層体の表面と未焼成の表面電極の縁辺表面部分とに当接する箇所に貫通孔が設けられて成るマスク部材を用いた。
(11) 焼成積層体
未焼成のビア導体と、未焼成の表面電極と、未焼成のセラミック被覆層とが形成されて成る未焼成積層体を、大気中250〜300℃で10〜20時間脱脂した後、還元雰囲気下1200〜1300℃で焼成することにより、焼成積層体を得た。
(12) 金属めっき層
焼成積層体の表面に対してウェットブラストを行うことにより、焼成積層体表面の酸化層を除去する等して清浄化した。更に、アルカリ性のピロリン酸銅浴による電解銅めっきによって、表面電極とセラミック被覆層との境界を跨ぎ、かつ表面電極を被覆する金属めっき層を、めっきの厚みが10〜20μmと成るように調整しつつ形成した。なお、めっきの厚みは蛍光X線により測定した。
以上の工程によって、基体と表面電極とビア導体とセラミック被覆層と金属めっき層とを備える積層電子部品を作製した。
Example 1
In Example 1, a laminated electronic component including a laminate formed by laminating a conductor layer and a dielectric layer, a via conductor, a surface electrode, a ceramic coating layer, and a metal plating layer was prepared. . The manufacturing process of the multilayer electronic component is as follows.
(1) Green sheet Average grain containing 98.5 parts by mass of barium titanate, 0.3 parts by mass of magnesium oxide, 0.4 parts by mass of silicon dioxide, 0.2 parts by mass of manganese dioxide, and 0.6 parts by mass of yttrium oxide A dielectric powder mixture having a diameter of 0.5 μm, 1.0 part by mass of a polymer type anionic dispersant as a dispersant, 3.0 parts by mass of dibutyl phthalate as a plasticizer, 15 parts by mass of ethanol and 25 toluene. Wet mixing was performed using a mixed solvent with parts by mass. To the mixture obtained by wet mixing, 9.0 parts by weight of polyvinyl butyral having a molecular weight of about 50000 was added as a butyral binder and further mixed to obtain a slurry. A 7 μm thick sheet and 30 μm thick sheet were produced from the slurry by a doctor blade method. The sheet-like material having a thickness of 7 μm is a green sheet that forms a layer other than the surface of the substrate that is a laminate, that is, a layer that will be positioned inside, and the sheet-like material having a thickness of 30 μm is a surface layer of the substrate. Is a green sheet.
(2) Surface electrode paste Next, 80 parts by mass of nickel powder, 19.7 parts by mass of barium titanate powder, and 0.06 parts by mass of magnesium oxide, all having a particle size of 0.4 to 10.0 μm. A dielectric ceramic composition powder mainly comprising rare earth oxides of 0.08 parts by mass of silicon dioxide, 0.04 parts by mass of manganese dioxide, and 0.12 parts by mass of yttrium oxide, and mainly composed of barium titanate; A paste for a surface electrode was prepared by kneading 80 parts by mass of an inorganic solid formed by mixing an organic vehicle containing 20 parts by mass of terpineol and 80 parts by mass of ethyl cellulose. The surface electrode paste was kneaded with three rolls and adjusted so that the viscosity was about 100 Pa · s when the paste was applied.
(3) Conductor layer paste Subsequently, 12% by volume of nickel powder having an average particle size of 0.2 μm, 3% by volume of the dielectric powder mixture having an average particle size of 0.1 μm, and 85 of the organic vehicle. A conductor layer paste was prepared by wet mixing at a volume percentage. The conductor layer paste was adjusted to have a viscosity of about 11 Pa · s.
(4) Via conductor paste Furthermore, 40% by volume of nickel powder having an average particle diameter of 2.5 μm, 16% by volume of the dielectric powder mixture having an average particle diameter of 0.5 μm, and 44 of the organic vehicle. A via conductor paste was prepared by wet mixing at a volume percentage. The via conductor paste was adjusted to have a viscosity of about 1000 Pa · s.
(5) Ceramic coating layer paste A slurry obtained in the same manner as in step (1) except that the viscosity of the slurry was adjusted to about 100 Pa / s was used as the ceramic coating layer paste.
(6) Unsintered laminated body Next, the conductor layer paste is screened on the surface of the 7 μm thick green sheet prepared in (1) so that the hole diameter of the clearance hole of the conductor layer is about 400 μm in the unsintered state. It was coated by printing. 100 to 150 green sheets formed by applying the conductor layer paste were pressure-bonded and laminated under the conditions of 60 to 80 ° C. and about 300 kgf / cm 2 . Further, the green sheet having a thickness of 30 μm prepared in (1) is pressure-bonded to both sides of the laminate of the green sheets coated with the conductor layer paste under the conditions of 60 to 80 ° C. and about 300 kgf / cm 2. A green laminate having a thickness of about 1200 μm was formed.
(7) Through-holes Through-holes having a hole diameter of about 120 μm were formed at 450 to 700 μm intervals on the unfired laminate by a laser molding machine.
(8) Unsintered via conductor By filling the through-hole formed in the unsintered laminate with via conductor paste by screen printing, an unsintered via conductor was formed inside the unsintered laminate.
(9) Unsintered surface electrode Next, the unsintered laminated body in which the unsintered via conductor is formed is installed in a screen printing apparatus. On the surface of the installed unfired laminate, a mask member in which a through-hole having an appropriate shape is formed is disposed so that a surface electrode is formed at a desired position. Further, the surface electrode paste is supplied to the surface of the mask member while the mask member is arranged, and the squeegee is slid on the mask member so that the surface electrode paste is applied to the mask member by scissors. By this sliding of the squeegee, the surface electrode paste is imprinted in the through hole of the mask member. Therefore, the pattern of the surface electrode is printed on the surface of the unfired laminated body through each through hole of the mask member. After printing, the mask member is removed from the green laminate. The unfired laminate on which the unfired surface electrode is printed is removed from the screen printing apparatus and dried to solidify the unfired surface electrode to some extent.
(10) Coating of ceramic coating layer paste The ceramic coating layer paste was applied to the green laminate produced in (9). The coating of the ceramic coating layer paste is basically performed in accordance with the process shown in (9) above, and instead of a mask member in which a through-hole is provided at the position of the surface electrode, an unfired laminate A mask member was used in which a through hole was provided at a location where the mask member was placed on the surface of the body and contacted with the surface of the laminate and the peripheral surface portion of the unfired surface electrode.
(11) Firing laminate A non-firing laminate formed by forming an unfired via conductor, an unfired surface electrode, and an unfired ceramic coating layer is degreased at 250 to 300 ° C in the atmosphere for 10 to 20 hours. Then, a fired laminate was obtained by firing at 1200 to 1300 ° C. in a reducing atmosphere.
(12) Metal plating layer The surface of the fired laminate was cleaned by wet blasting, for example, by removing the oxide layer on the surface of the fired laminate. Furthermore, the metal plating layer that straddles the boundary between the surface electrode and the ceramic coating layer and covers the surface electrode by electrolytic copper plating using an alkaline copper pyrophosphate bath is adjusted so that the thickness of the plating is 10 to 20 μm. While forming. The plating thickness was measured by fluorescent X-ray.
Through the above steps, a laminated electronic component including a substrate, a surface electrode, a via conductor, a ceramic coating layer, and a metal plating layer was produced.

表面電極とセラミック被覆層との重なり状態、及びセラミック被覆層と金属めっき層との重なり状態を示すデータとして、図1で示すような基体−電極接合点7と電極−被覆層接合点8との水平距離a、及び、電極−被覆層接合点8と被覆層−めっき層接合点9との水平距離bを測定した。水平距離aと水平距離bとの測定方法は、先ず作製した電子部品を基体、表面電極及びセラミック被覆層の厚み方向に切断し、切断面を鏡面研磨することにより、図1に示すような電子部品の断面を観察可能にし、更に、切断面を走査型電子顕微鏡により、倍率1000倍で得られる画像に基づいて水平距離aと水平距離bとを測定する方法を採用することにした。実施例1で作製した電子部品の水平距離a及び水平距離bの測定結果を、表1に示す。   As data indicating the overlapping state of the surface electrode and the ceramic coating layer and the overlapping state of the ceramic coating layer and the metal plating layer, the substrate-electrode junction point 7 and the electrode-coating layer junction point 8 as shown in FIG. The horizontal distance a and the horizontal distance b between the electrode-coating layer junction 8 and the coating layer-plating layer junction 9 were measured. The horizontal distance a and the horizontal distance b are measured by first cutting the manufactured electronic component in the thickness direction of the substrate, the surface electrode, and the ceramic coating layer, and mirror-polishing the cut surface to obtain an electronic device as shown in FIG. The cross section of the part can be observed, and a method of measuring the horizontal distance a and the horizontal distance b on the cut surface with a scanning electron microscope based on an image obtained at a magnification of 1000 times was adopted. Table 1 shows the measurement results of the horizontal distance a and the horizontal distance b of the electronic component manufactured in Example 1.

(実施例2〜4及び6)
実施例2〜4及び6においては、実施例1で作製した積層電子部品の表面電極とセラミック被覆層との重複長さである水平距離aを変更したこと以外は、実施例1と同様の工程に沿って積層電子部品を作製した。実施例2〜4及び6の水平距離a及び水平距離bを、それぞれ表1に示す。
(Examples 2-4 and 6)
In Examples 2 to 4 and 6, the same steps as in Example 1 except that the horizontal distance a, which is the overlap length between the surface electrode and the ceramic coating layer of the multilayer electronic component produced in Example 1, was changed. A laminated electronic component was fabricated along The horizontal distance a and the horizontal distance b of Examples 2 to 4 and 6 are shown in Table 1, respectively.

(実施例5、6)
水平距離a及び水平距離bをそれぞれ表1に示す値にしたほかは前記実施例1と同様に実施して積層電子部品を作製した。
(Examples 5 and 6)
A laminated electronic component was manufactured in the same manner as in Example 1 except that the horizontal distance a and the horizontal distance b were set to the values shown in Table 1, respectively.

(比較例1)
水平距離bを表1に示す値にしたほかは前記実施例1と同様にして積層電子部品を作製した。
(Comparative Example 1)
A laminated electronic component was produced in the same manner as in Example 1 except that the horizontal distance b was changed to the value shown in Table 1.

(比較例2)
比較例2においては、実施例1で作製した積層電子部品のセラミック被覆層及び金属めっき層を形成しなかったこと以外は、実施例1と同様の工程に沿って積層電子部品を作製した。
(Comparative Example 2)
In Comparative Example 2, a laminated electronic component was produced according to the same steps as in Example 1 except that the ceramic coating layer and the metal plating layer of the laminated electronic component produced in Example 1 were not formed.

(比較例3)
比較例3においては、実施例1で作製した積層電子部品のセラミック被覆層に代えてガラス層を形成したこと以外は、実施例1と同様の工程に沿って積層電子部品を作製した。ガラス層は、次に述べるように、セラミック被覆層とは全く相違した。ガラス層の材料としては、ガラスペーストを用いることとした。先ず、二酸化珪素、酸化バリウム、酸化アルミニウム、酸化カルシウム、酸化亜鉛、炭酸ナトリウム、炭酸カリウム、酸化マグネシウム、酸化バリウム、酸化ストロンチウム、及び酸化ジルコニウム等の粉末を混合して加熱溶融後、水に投入することにより急冷すると共に粉砕されたガラスフリットを得る。次に、ガラスフリットをボールミルにより平均粒径3μmの粉末状になるまで粉砕し、ガラス粉末を得る。次いで、得られたガラス粉末50質量%と、酸化アルミニウム粉末50質量%とをボールミルにより混合した。混合した粉末100質量部に、バインダとしてエチルセルロース18質量部、可塑剤としてジブチルフタレート2質量部、及び溶剤としてテルピネオール80質量部を添加し、混練することによって、ガラスペーストを作製した。
セラミック被覆層用ペーストの代わりに前記ガラスペーストを用いた他は前記実施例4と同様に実施して積層電子部品を製造した。
(Comparative Example 3)
In Comparative Example 3, a laminated electronic component was produced according to the same steps as in Example 1 except that a glass layer was formed instead of the ceramic coating layer of the laminated electronic component produced in Example 1. The glass layer was completely different from the ceramic coating layer as described below. Glass paste was used as the material for the glass layer. First, powders such as silicon dioxide, barium oxide, aluminum oxide, calcium oxide, zinc oxide, sodium carbonate, potassium carbonate, magnesium oxide, barium oxide, strontium oxide, and zirconium oxide are mixed, heated, melted, and then poured into water. By this, the glass frit crushed and ground is obtained. Next, the glass frit is pulverized by a ball mill until it becomes a powder having an average particle diameter of 3 μm to obtain glass powder. Next, 50% by mass of the obtained glass powder and 50% by mass of the aluminum oxide powder were mixed by a ball mill. A glass paste was prepared by adding 18 parts by mass of ethyl cellulose as a binder, 2 parts by mass of dibutyl phthalate as a plasticizer, and 80 parts by mass of terpineol as a solvent to 100 parts by mass of the mixed powder.
A laminated electronic component was manufactured in the same manner as in Example 4 except that the glass paste was used instead of the ceramic coating layer paste.

表1では、実施例1〜6及び比較例1〜3におけるセラミック被覆層の形成に用いた材料が結晶性無機化合物である場合は「誘電体磁器組成物」と示し、二酸化珪素等のガラスである場合は「ガラスペースト」と示し、セラミック被覆層を形成しなかった場合は「−」と示すこととした。   In Table 1, when the material used for forming the ceramic coating layer in Examples 1 to 6 and Comparative Examples 1 to 3 is a crystalline inorganic compound, it is indicated as “dielectric porcelain composition” and is made of glass such as silicon dioxide. In some cases, “glass paste” was indicated, and in the case where the ceramic coating layer was not formed, “−” was indicated.

Figure 0005723577
Figure 0005723577

作製した電子部品におけるめっき液の浸入のし難さについては、金属めっき層の形成前後において絶縁抵抗率を測定し、絶縁抵抗率の低下率を算出することにより、評価した。絶縁抵抗値の測定には、超高抵抗計を用いて上記(12)の金属めっき層の形成前後における電気抵抗の測定を行った。なお、電気抵抗の測定前には、めっき前後のいずれであっても、ウェットブラストによる処理をした。めっき液が表面電極と基体との間、更にはビア導体、導体層及び誘電体層の間にまで浸入している場合は、絶縁抵抗値が低下した。また、評価基準としては、絶縁抵抗値の低下率が30%以上であった電子部品は、実用に耐えないとした。   The difficulty of penetration of the plating solution in the manufactured electronic component was evaluated by measuring the insulation resistivity before and after the formation of the metal plating layer and calculating the reduction rate of the insulation resistivity. For the measurement of the insulation resistance value, the electrical resistance was measured before and after the formation of the metal plating layer of the above (12) using an ultrahigh resistance meter. In addition, before the measurement of electrical resistance, the process by wet blasting was performed before and after plating. When the plating solution entered between the surface electrode and the substrate, and further between the via conductor, the conductor layer, and the dielectric layer, the insulation resistance value decreased. In addition, as an evaluation standard, an electronic component having a decrease rate of the insulation resistance value of 30% or more cannot be practically used.

作製した電子部品における表面電極の剥離の有無については、断面を鏡面研磨し、操作型顕微鏡により倍率1000倍で表面電極を観察することにより評価した。   The presence or absence of peeling of the surface electrode in the produced electronic component was evaluated by mirror-polishing the cross section and observing the surface electrode with a magnification of 1000 times using an operation microscope.

作製した電子部品におけるセラミック被覆層のクラックの生じ難さについては、走査型電子顕微鏡により、電子部品のセラミック被覆層、特に表面電極の縁辺表面部分を被覆しているセラミック被覆層の厚みが小さくなっている部位を倍率1000倍で観察してクラックの有無により判断した。それぞれの測定結果を表2に示す。   Regarding the difficulty of cracking of the ceramic coating layer in the fabricated electronic component, the thickness of the ceramic coating layer of the electronic component, particularly the ceramic coating layer covering the edge surface portion of the surface electrode, is reduced by a scanning electron microscope. The observed part was observed at a magnification of 1000 times, and judged by the presence or absence of cracks. Each measurement result is shown in Table 2.

Figure 0005723577
Figure 0005723577

実施例1〜6の結果に示されるように、表面電極の縁辺表面部分を被覆するようにしてセラミック被覆層が形成され、かつ表面電極とセラミック被覆層との境界を跨ぐようにして表面電極を被覆する金属めっき層が形成されていると、めっき液の浸入が無く、又は少なく、表面電極の剥離を生じることが無く、セラミック被覆層にクラックが生じなかった。めっき液の浸入が無いこと又は少ないことは、絶縁抵抗値の低下率が大きかった比較例2及び3に比べて、実施例1〜6の電子部品には意図しない電気的接続が生じ難い。更に、セラミック被覆層にクラックが生じなかったことも合わせて考えると、比較例2及び3だけでなく、クラックが生じていた比較例1に比べても、実施例1〜6の電子部品は耐湿性が高い。セラミック被覆層を形成しなかった比較例2に比べて、実施例1〜6の電子部品は表面電極の剥離が生じ難かった。   As shown in the results of Examples 1 to 6, the ceramic coating layer is formed so as to cover the edge surface portion of the surface electrode, and the surface electrode is formed so as to straddle the boundary between the surface electrode and the ceramic coating layer. When the metal plating layer to be coated was formed, there was little or no penetration of the plating solution, no peeling of the surface electrode occurred, and no crack was generated in the ceramic coating layer. The absence or small penetration of the plating solution is less likely to cause unintended electrical connection in the electronic components of Examples 1 to 6 than in Comparative Examples 2 and 3 in which the rate of decrease in the insulation resistance value was large. Further, considering that no cracks were generated in the ceramic coating layer, the electronic components of Examples 1 to 6 were not resistant to moisture as compared to Comparative Examples 1 and 2 in addition to Comparative Examples 2 and 3. High nature. As compared with Comparative Example 2 in which the ceramic coating layer was not formed, the electronic components of Examples 1 to 6 were less likely to cause the surface electrode to peel off.

比較例3の電子部品については、セラミック被覆層に代えて形成したガラス層が金属めっき層を形成するときに、アルカリ性のめっき液にガラス層が侵されてめっき液の浸入を許容してしまっただけでなく、表面電極の一部を被覆して表面電極を基体に対して押え付ける応力が低下して表面電極の剥離を招いたとも考えられる。   For the electronic component of Comparative Example 3, when the glass layer formed in place of the ceramic coating layer formed the metal plating layer, the glass layer was attacked by the alkaline plating solution and the infiltration of the plating solution was allowed. In addition to this, it is considered that the stress that presses the surface electrode against the substrate by covering a part of the surface electrode is lowered and the surface electrode is peeled off.

したがって、基体の表面における表面電極により被覆されていない表面を被覆するとともに表面電極の縁辺表面部分を被覆するセラミック被覆層と、表面電極におけるセラミック被覆層に被覆されていない表面を被覆する金属めっき層とを有し、かつ金属めっき層は、少なくともセラミック被覆層と表面電極との境界に跨っている電子部品は、めっき液の浸入、表面電極の剥離、及び、セラミック被覆層におけるクラックの発生を防止することができる。   Therefore, a ceramic coating layer that covers the surface of the substrate that is not covered by the surface electrode and covers the edge surface portion of the surface electrode, and a metal plating layer that covers the surface of the surface electrode that is not covered by the ceramic coating layer In addition, the metal plating layer prevents at least the penetration of plating solution, peeling of the surface electrode, and the generation of cracks in the ceramic coating layer when the metal plating layer straddles the boundary between the ceramic coating layer and the surface electrode. can do.

1、101 電子部品
2、21 基体
21A 未焼成基体
3、31 表面電極
31A 未焼成表面電極
4、41 セラミック被覆層
41A 未焼成セラミック被覆層
5、51 金属めっき層
6 ビア導体
601 グランド用ビア導体
602 電源用ビア導体
61A 未焼成ビア導体
7 基体−電極接合点
8 電極−被覆層接合点
9 被覆層−めっき層接合点
10A グランド用ビア導体
10B 電源用導体層
11 誘電体層
12 配線基板
13a コア主面
13b コア裏面
13c 電子部品主面
13d 電子部品裏面
14 樹脂コア基板
14 基材
15a、15b 配線積層部
16 収容部
17 スルーホール導体
18 絶縁性硬化体
19 充填剤
20a、20b 導電層
22a、22b、23a、23b 樹脂絶縁層
24a、24b レジスト層
25a、25b 接続端子
26 半導体素子
27 マスク部材
28 セラミック被覆層形成用ペースト
DESCRIPTION OF SYMBOLS 1,101 Electronic component 2,21 Base | substrate 21A Unbaked base | substrate 3,31 Surface electrode 31A Unbaked surface electrode 4,41 Ceramic coating layer 41A Unbaked ceramic coating layer 5,51 Metal plating layer 6 Via conductor 601 Ground via conductor 602 Via conductor for power supply 61A Unfired via conductor 7 Substrate-electrode junction 8 Electrode-coating layer junction 9 Covering layer-plating layer junction 10A Ground via conductor 10B Power conductor layer 11 Dielectric layer 12 Wiring substrate 13a Core main Surface 13b Core back surface 13c Electronic component main surface 13d Electronic component back surface 14 Resin core substrate 14 Base material 15a, 15b Wiring laminated portion 16 Housing portion 17 Through-hole conductor 18 Insulating cured body 19 Filler 20a, 20b Conductive layers 22a, 22b, 23a, 23b Resin insulating layer 24a, 24b Resist layer 25a, 25b Connection terminal 26 Semiconductor element 27 Mask member 28 Ceramic coating layer forming paste

Claims (5)

結晶性無機化合物を含む基体と、その基体の表面に存在する表面電極とを備える電子部品であって、
前記基体の表面における前記表面電極により被覆されていない表面を被覆するとともに前記表面電極の縁辺表面部分を被覆するセラミック被覆層と、前記表面電極における前記セラミック被覆層に被覆されていない表面を直接に被覆するとともに、前記表面電極の縁辺表面部分を被覆するセラミック被覆層の縁辺表面部分を被覆する金属めっき層とを有する電子部品の製造方法であって、
前記基体となる未焼成基体の表面に前記表面電極となる未焼成表面電極を形成する工程と、
前記未焼成基体の表面における前記未焼成表面電極により被覆されていない表面と前記未焼成表面電極の縁辺表面部分とを前記セラミック被覆層となるセラミックペーストで被覆するセラミック被覆工程と、
前記セラミックペーストを被覆した前記未焼成基体を焼成する焼成工程と、
前記焼成工程により得られる前記表面電極における前記セラミック被覆層に被覆されていない表面と、前記表面電極の縁辺表面部分を被覆するセラミック被覆層の縁辺表面部分を前記金属めっき層で被覆する金属めっき工程と、
を有することを特徴とする電子部品の製造方法。
An electronic component comprising a substrate containing a crystalline inorganic compound and a surface electrode present on the surface of the substrate,
A ceramic coating layer that covers a surface of the substrate that is not covered with the surface electrode and covers a surface portion of the edge of the surface electrode; and a surface of the surface electrode that is not covered with the ceramic coating layer directly A method of manufacturing an electronic component having a metal plating layer that covers and covers the edge surface portion of the ceramic coating layer that covers the edge surface portion of the surface electrode ,
Forming a green surface electrode to be the surface electrode on the surface of the green substrate to be the base;
A ceramic coating step of coating a surface of the unfired substrate that is not coated with the unfired surface electrode and an edge surface portion of the unfired surface electrode with a ceramic paste serving as the ceramic coating layer;
A firing step of firing the unfired substrate coated with the ceramic paste;
A metal plating step of covering the surface of the surface electrode obtained by the firing step that is not covered with the ceramic coating layer and the edge surface portion of the ceramic coating layer that covers the edge surface portion of the surface electrode with the metal plating layer When,
A method for manufacturing an electronic component, comprising:
前記セラミック被覆層が被覆する表面電極の縁辺表面部分における、前記基体の表面に平行な方向における前記セラミック被覆層の被覆長さaが、前記金属めっき層が被覆するセラミック被覆層の縁辺表面部分における、前記基体の表面に平行な方向における前記金属めっき層の被覆長さbよりも大きい電子部品を製造することを特徴とする前記請求項1に記載の電子部品の製造方法。The coating length a of the ceramic coating layer in the direction parallel to the surface of the substrate in the edge surface portion of the surface electrode covered by the ceramic coating layer is the edge surface portion of the ceramic coating layer covered by the metal plating layer. 2. The method of manufacturing an electronic component according to claim 1, wherein an electronic component having a length greater than a coating length b of the metal plating layer in a direction parallel to the surface of the substrate is manufactured. 前記基体が導体層と、チタン酸バリウムを主体とする誘電体層とを積層して成る積層体であり、  The base is a laminate formed by laminating a conductor layer and a dielectric layer mainly composed of barium titanate,
前記表面電極がニッケルを主体とし、  The surface electrode is mainly nickel,
前記金属めっき層は銅めっき層である積層電子部品を製造することを特徴とする前記請求項1又は2に記載の電子部品の製造方法。  3. The method of manufacturing an electronic component according to claim 1, wherein the metal plating layer is a multilayer electronic component that is a copper plating layer.
前記基体の表面に対して交差する方向に、前記導体層と前記表面電極とを接続するビア導体を備え、  A via conductor connecting the conductor layer and the surface electrode in a direction intersecting the surface of the substrate;
前記基体の表面に対して平行な面で前記基体を切断したときに、前記ビア導体が等間隔に整列して成るビアアレイ型積層セラミックコンデンサを製造することを特徴とする前記請求項3に記載の電子部品の製造方法。  4. The via array type multilayer ceramic capacitor in which the via conductors are arranged at equal intervals when the base is cut along a plane parallel to the surface of the base. Manufacturing method of electronic components.
前記セラミック被覆層が前記結晶性無機化合物と同じ材料を主体とする電子部品を製造することを特徴とする請求項1から4までのいずれか一項に記載の電子部品の製造方法。  5. The method of manufacturing an electronic component according to claim 1, wherein the ceramic coating layer is an electronic component mainly composed of the same material as the crystalline inorganic compound.
JP2010260625A 2010-11-22 2010-11-22 Manufacturing method of electronic parts Expired - Fee Related JP5723577B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010260625A JP5723577B2 (en) 2010-11-22 2010-11-22 Manufacturing method of electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010260625A JP5723577B2 (en) 2010-11-22 2010-11-22 Manufacturing method of electronic parts

Publications (2)

Publication Number Publication Date
JP2012114172A JP2012114172A (en) 2012-06-14
JP5723577B2 true JP5723577B2 (en) 2015-05-27

Family

ID=46498078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010260625A Expired - Fee Related JP5723577B2 (en) 2010-11-22 2010-11-22 Manufacturing method of electronic parts

Country Status (1)

Country Link
JP (1) JP5723577B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6962178B2 (en) * 2017-12-25 2021-11-05 Tdk株式会社 Electronic components
JP2021150300A (en) * 2020-03-16 2021-09-27 株式会社村田製作所 Multilayer ceramic capacitor
WO2023054059A1 (en) * 2021-09-29 2023-04-06 株式会社村田製作所 Capacitor element, module and semiconductor composite device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793580B2 (en) * 1996-12-16 1998-09-03 ティーディーケイ株式会社 Thin film magnetic head
JP2007048768A (en) * 2005-08-05 2007-02-22 Ngk Spark Plug Co Ltd Laminated electronic component and its manufacturing method

Also Published As

Publication number Publication date
JP2012114172A (en) 2012-06-14

Similar Documents

Publication Publication Date Title
TWI453883B (en) Parts built-in wiring substrate
JP5723577B2 (en) Manufacturing method of electronic parts
JP5409261B2 (en) Manufacturing method of electronic component mounting board
JP2955442B2 (en) Manufacturing method of ceramic circuit board
JPH11354370A (en) Layered ceramic electronic parts
JP2011124257A (en) Component built in wiring board, method of manufacturing the same, and the wiring board
JP5166212B2 (en) Manufacturing method of multilayer capacitor
JP2006100422A (en) Multilayer capacitor and manufacturing method thereof
JP5457207B2 (en) Board built-in component, method for manufacturing the same, and wiring board
JP5463195B2 (en) Ceramic electronic components and wiring boards
JP2005268672A (en) Substrate
JP5609424B2 (en) Ceramic multilayer substrate and manufacturing method thereof
JP4693284B2 (en) Multilayer wiring board and manufacturing method thereof
JP3948411B2 (en) Multilayer ceramic substrate and manufacturing method thereof
WO2006051821A1 (en) Ceramic multilayer substrate and production method therefor
JP2004172412A (en) Capacitor element and multilayer wiring board with built-in capacitor element
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JP3111865B2 (en) Manufacturing method of ceramic substrate
JP3898653B2 (en) Manufacturing method of glass ceramic multilayer wiring board
JP4610185B2 (en) Wiring board and manufacturing method thereof
JP2005268290A (en) Multilayer ceramic electronic component and its production process
JP2009212420A (en) Wiring board
WO2011152544A1 (en) Ceramic substrate and method for manufacturing same
WO2007010705A1 (en) Capacitor, method for manufacturing capacitor, substrate with built-in capacitor, and method for manufacturing substrate with built-in capacitor
JPH11340082A (en) Multilayer chip component and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150330

R150 Certificate of patent or registration of utility model

Ref document number: 5723577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees