JP2015185791A - センサー検知用基板及びその製造方法 - Google Patents

センサー検知用基板及びその製造方法 Download PDF

Info

Publication number
JP2015185791A
JP2015185791A JP2014063226A JP2014063226A JP2015185791A JP 2015185791 A JP2015185791 A JP 2015185791A JP 2014063226 A JP2014063226 A JP 2014063226A JP 2014063226 A JP2014063226 A JP 2014063226A JP 2015185791 A JP2015185791 A JP 2015185791A
Authority
JP
Japan
Prior art keywords
substrate
film
transparent substrate
quartz substrate
sensor detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014063226A
Other languages
English (en)
Inventor
浩志 岡村
Hiroshi Okamura
浩志 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014063226A priority Critical patent/JP2015185791A/ja
Publication of JP2015185791A publication Critical patent/JP2015185791A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】センサーが透明基板を検知でき、透明基板を処理した後に金属汚染の発生及び残渣の発生を抑制できるセンサー検知用基板を提供する。【解決手段】本発明の一態様は、透明基板101と、前記透明基板の第2の面に形成された凹凸101cと、前記第2の面に形成された非金属膜102と、前記透明基板の第1の面に形成された研磨面101aと、を具備するセンサー検知用基板である。【選択図】図1

Description

本発明は、センサー検知用基板及びその製造方法に関する。
ディスプレイ関連材料に用いられる従来例1の透明基板には、これまで両面ともに鏡面状態のものが広く使われてきた。その透明基板の製造方法は特許文献1に示されている。具体的には、スライスされた合成石英基板をラッピングして所望の板厚にし、両面ポリッシュ装置により粗研磨と、仕上げ研磨がなされて、両面ともに鏡面の透明基板が作製される。
上記の透明基板の使用例としては、透明基板の一方の面上にTFT素子、マイクロレンズアレイなどの構造体を形成したものが挙げられる(例えば特許文献2参照)。
また、従来例2として両面が鏡面になっているサファイア基板と、シリコン基板と、を貼り合わせた基板が挙げられる。サファイア基板のB面側を粗面化し、さらにシリサイドを形成する高融点金属(W,Ti,Mo,Taなど)でその粗面化したB面を覆う。粗面化によって、基板どうしの貼り合わせの際の熱による基板変形の抑制、各装置ステージからの吸脱着を容易にする効果をもたらす(例えば特許文献3参照)。
ところで、昨今のパネル高精細化要求から、TFTや、集光レンズパーツであるマイクロレンズなどの構造体の微細化要求が高まっている。
一方、微細化技術で先行するICラインでは、TFTなどの構造体にこれから求められる微細化要求に対応できるサブミクロンルールのラインに余剰が生まれつつある。
そこで、ICラインの余剰設備をTFTなどの構造体を作製する基板にも融通することで投資を抑制することができ、さらにICの微細化技術を活用することもできると考えられる。
ICラインのIC生産用装置を用いて透明基板の処理を行う場合、その透明基板をIC生産用装置がセンサーによって検知する際に検知できないという問題がある。その理由は、IC生産用装置のセンサーが基板に光を照射してその光が基板を透過したか否かによって基板の存在を検知するものだからである。
詳細には、上述した従来例1の透明基板では、両面が鏡面になっているため、その透明基板にセンサーが光を照射しても光が基板の両面で散乱することなく透過してしまう。その結果、多くのIC生産用装置において透明基板を検知できないという問題が発生する。
また、透明基板として従来例2のサファイア基板を用いた場合、そのサファイア基板のB面に高融点金属膜が形成されているため、IC生産用装置がセンサーによって検知できない問題はある程度解決できる。しかし、サファイア基板のA面側にトランジスターなどの構造体を形成する際に、B面に形成された高融点金属膜から生じる金属汚染による特性劣化が問題となる。
また、石英やサファイアに代表される透明基板の多くは、熱伝導率がICで使用されているシリコン基板に比べて著しく低い。そのため、IC生産用装置の基板のステージ形状や構造によって透明基板の処理中に透明基板の均熱性が低下することがある。それによって透明基板の温度の面内ばらつきによる残渣(具体的には、エッチング時の膜残りや、レジスト焦げなど)の発生が問題となる。
特開2010−17841 特開2006−330142 特開2009−229753
本発明の幾つかの態様は、センサーが透明基板を検知でき、透明基板を処理した後に金属汚染の発生及び残渣の発生を抑制できるセンサー検知用基板またはその製造方法に関連している。
本発明の一態様は、透明基板と、前記透明基板の第1の面に形成された研磨面と、前記透明基板の第1の面とは反対側の第2の面に形成された凹凸と、前記第2の面に形成された非金属膜と、を具備することを特徴とするセンサー検知用基板である。なお、本明細書において「センサー検知用基板」とは、光を照射するセンサーによって検知できる基板を意味する。
上記本発明の一態様によれば、透明基板の第2の面に凹凸を形成し、その凹凸を形成した面に非金属膜を形成するため、センサーから透明基板に入射した光がその凹凸によって散乱され、その非金属膜によって遮蔽される。その結果、センサーの受光側に到達する光量を減少させることができ、それにより透明基板を検知することが容易になる。また、凹凸を形成した面に非金属膜を形成するため、金属汚染の発生を抑制できる。また、透明基板の第2の面に凹凸を形成することで表面積を増加させ、それによって処理中に透明基板に蓄えられる熱を逃がす効率を高めることができ、さらにその凹凸を形成した面に非金属膜を形成することで透明基板の熱伝導率を高めることができる。その結果、透明基板の面内の均熱性向上に寄与することができ、透明基板の温度の面内ばらつきによる残渣の発生を抑制できる。
また、本発明の一態様において、前記研磨面の表面粗さ(算術平均粗さ)Raが下記式1を満たし、前記凹凸を形成した前記第2の面の表面粗さ(算術平均粗さ)Raが下記式2を満たす。これにより、センサーが透明基板を容易に検知でき、透明基板を処理した後に金属汚染の発生及び残渣の発生を抑制する効果を高めることができる。
Ra≦0.5nm ・・・(式1)
Ra≧0.1μm ・・・(式2)
また、本発明の一態様において、前記非金属膜は半導体膜である。なお、半導体膜はシリコン膜であることが好ましく、シリコン膜は多結晶シリコン膜、アモルファスシリコン膜を含む。
本発明の一態様は、透明基板の第1の面を研磨し、前記透明基板の第1の面とは反対側の第2の面に凹凸を形成し、前記第2の面に非金属膜を形成することを特徴とするセンサー検知用基板の製造方法である。
上記本発明の一態様によれば、センサーから透明基板に入射した光が、透明基板の第2の面に形成した凹凸によって散乱され、透明基板の第2の面に形成した非金属膜によって遮蔽される。それにより透明基板を検知することが容易になり、非金属膜によって金属汚染の発生を抑制でき、凹凸及び非金属膜によって透明基板の面内の均熱性を向上させ、透明基板の温度の面内ばらつきによる残渣の発生を抑制できる。
また、本発明の一態様において、前記透明基板の第1の面を研磨することで、当該研磨した面の表面粗さ(算術平均粗さ)Raが下記式1を満たし、
前記凹凸を形成した面の表面粗さ(算術平均粗さ)Raが下記式2を満たす。これにより、センサーが透明基板を検知でき、透明基板を処理した後に金属汚染の発生及び残渣の発生を抑制する効果を高めることができる。
Ra≦0.5nm ・・・(式1)
Ra≧0.1μm ・・・(式2)
また、本発明の一態様において、前記非金属膜は半導体膜である。なお、半導体膜はシリコン膜であることが好ましい。
また、本発明の一態様において、前記非金属膜を形成した後に、前記透明基板の第1の面上に酸化膜または酸窒化膜を形成し、前記酸化膜または酸窒化膜をドライエッチングしても残渣が前記透明基板の外周に残らない。なお、残渣には、ドライエッチング時の膜残り、レジスト焦げなどを含む。
上記本発明の一態様によれば、透明基板に形成した凹凸及び非金属膜によって透明基板の面内の均熱性を向上させることができる。そのため、酸化膜または酸窒化膜をドライエッチングした際、プラズマ輻射熱によって蓄えられた熱を逃がすことができ、それにより、エッチングレートの低下に起因する膜残りなどの残渣の発生を抑制できる。
(A)〜(D)は、本発明の一態様に係るセンサー検知用基板の製造方法を説明するための断面図。 (A)〜(D)は、比較例としてのセンサー検知用基板の製造方法を説明するための断面図。 本実施形態の石英基板(片面研磨)及び比較例の石英基板(両面研磨)の光の散乱特性評価結果を示す図。 (A),(B)は比較例の多結晶シリコン膜の膜残りの有無の観察結果を示図、(C),(D)は実施形態の多結晶シリコン膜の膜残りの有無の観察結果を示す図。 実施形態の第2の面に凹凸と多結晶シリコン膜を形成した石英基板(片面研磨)及び比較例の第2の面に多結晶シリコン膜を形成し、凹凸は形成していない石英基板(両面研磨)について基板検知評価を行った結果を示す図。 (A),(B)は比較例の外観検査によるレジスト焦げの有無の観察結果を示す図、(C),(D)は実施形態の外観検査によるレジスト焦げの有無の観察結果を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
[実施形態のセンサー検知用基板の製造方法]
本発明の一態様に係るセンサー検知用基板の製造方法について図1を参照しつつ説明する。
まず、図1(A)に示すように、透明基板としての石英基板101を用意する。石英基板101のサイズは、φ200mm、厚さ0.725mmである。なお、本実施形態では、石英基板を用いているが、透明基板であれば他の材質の基板でもよく、例えば石英ガラス基板またはガラス基板でもよい。
次いで、石英基板101の両面を研磨することで、その研磨面101aの表面粗さ(算術平均粗さ)Raが下記式1を満たすものとなる。
Ra≦0.5nm ・・・(式1)
その後、石英基板101の第2の面101bを粗面化して凹凸101cを形成する。この凹凸101cを形成した面の表面粗さ(算術平均粗さ)Raは下記式2を満たすものとなる。
Ra≧0.1μm ・・・(式2)
なお本実施形態では、石英基板101の両面を研磨した後に、第2の面101bに凹凸101cを形成するが、これに限定されない。石英基板101の両面に凹凸を形成した後に、第1の面を研磨して研磨面101aを形成してもよい。また、石英基板101の第2の面101bに凹凸101cを形成した後に、第2の面101bとは反対側の第1の面を研磨して研磨面101aを形成してもよい。石英基板101の第1の面を研磨して研磨面101aを形成した後に、第1の面とは反対側の第2の面101bに凹凸101cを形成してもよい。その研磨面101aの表面粗さ(算術平均粗さ)Raは上記式1を満たすものとなる。その凹凸101cを形成した面の表面粗さ(算術平均粗さ)Raは上記式2を満たすものとなる。
次いで、上記のようにして得られた石英基板101の光の散乱特性評価を行った。その結果は、図3に示すとおりであり、後述する。
次に、図1(B)に示すように、石英基板101の両面にLP−CVD(Low Pressure CVD)法により膜厚400nmの多結晶シリコン膜102を堆積させる。詳細には、石英基板101の研磨面101a上及び凹凸101cを形成した面上に膜厚400nmの多結晶シリコン膜102を堆積させる。なお、本実施形態では、多結晶シリコン膜102の膜厚を400nmとしているが、100nm〜1μmの膜厚であれば他の膜厚を用いてもよい。また、本実施形態では、多結晶シリコン膜102を用いているが、非金属膜であれば他の材質の膜を用いてもよく、例えば半導体膜を用いてもよい。
この後、図1(C)に示すように、石英基板101の研磨面101a上に形成した多結晶シリコン膜102にドライエッチングによって全面エッチバックを行う。この際、石英基板101は図示せぬ静電チャック方式のステージ上に保持され、石英基板の温度がコントロールされている。基板の温度コントロールは、適宜温調されたステージとチャックされた基板との間にHeなどの不活性ガスを充填し、冷却することで、プラズマの輻射熱による温度上昇を抑え、一定温度に保つ仕組みになっている。
次いで、上記の全面エッチバック後の石英基板101の研磨面101a側に集光器をあてて外観検査を行い、多結晶シリコン膜102の膜残りの有無を観察した。その結果は、図4に示すとおりであり、後述する。
次いで、上記の全面エッチバック後の石英基板101についてIC生産用装置で実際に基板検知ができるか否かを評価した。その結果は、図5に示すとおりであり、後述する。
次に、図1(D)に示すように、石英基板101の研磨面101a上にプラズマCVD法により膜厚2.5μmのSiON膜103を堆積する。なお、本実施形態では、SiON膜103を用いているが、これに限定されるものではなく、SiO膜などの酸化膜を用いてもよい。
次いで、SiON膜103上にフォトリソグラフィ技術によりレジスト膜104を形成し、このレジスト膜104をマスクとしてSiON膜103を1.0μmの深さまでドライエッチングする。この際、石英基板101は図示せぬ静電チャック方式のステージ上に保持され、石英基板の温度がコントロールされている。
次いで、上記のドライエッチング後の石英基板101の研磨面101a側に集光器をあてて外観検査を行い、レジスト焦げの有無を観察した。その結果は、図6に示すとおりであり、後述する。
[比較例のセンサー検知用基板の製造方法]
比較例としてのセンサー検知用基板の製造方法について図2を参照しつつ説明する。
まず、図2(A)に示すように、石英基板101を用意する。石英基板101は図1(A)に示す石英基板と同様のものである。次いで、石英基板101の両面を図1(A)と同様の方法で研磨する。その研磨面101aの表面粗さ(算術平均粗さ)Raは図1(A)に示すものと同様である。
次いで、上記のようにして得られた石英基板101の光の散乱特性評価を行った。その結果は、図3に示すとおりであり、図1(A)に示す石英基板101の光の散乱特性評価結果と比較しつつ後述する。
次に、図2(B)に示すように、石英基板101の両面に膜厚400nmの多結晶シリコン膜102を図1(B)と同様の方法で堆積させる。
この後、図2(C)に示すように、石英基板101の研磨面101a上に形成した多結晶シリコン膜102にドライエッチングによって全面エッチバックを行う。この際のドライエッチング条件は図1(C)に示す工程と同様である。
次いで、上記の全面エッチバック後の石英基板101の研磨面101a側に集光器をあてて外観検査を行い、多結晶シリコン膜102の膜残りの有無を観察した。その結果は、図4に示すとおりであり、図1(C)に示す多結晶シリコン膜102の膜残りの有無の観察結果と比較しつつ後述する。
次いで、上記の全面エッチバック後の石英基板101についてIC生産用装置で実際に基板検知ができるか否かを評価した。その結果は、図5に示すとおりであり、図1(C)に示す石英基板101についての基板検知評価結果と比較しつつ後述する。
次に、図2(D)に示すように、石英基板101の研磨面101a上にプラズマCVD法により膜厚2.5μmのSiON膜103を堆積する。次いで、SiON膜103上にフォトリソグラフィ技術によりレジスト膜104を形成し、このレジスト膜104をマスクとしてSiON膜103を1.0μmの深さまでドライエッチングする。
次いで、上記のドライエッチング後の石英基板101の研磨面101a側に集光器をあてて外観検査を行い、レジスト焦げの有無を観察した。その結果は、図6に示すとおりであり、図1(D)に示す石英基板101のレジスト焦げの有無観察結果と比較しつつ後述する。
[光の散乱特性評価]
図3は、図1(A)に示す本実施形態の石英基板(片面研磨)及び図2(A)に示す比較例の石英基板(両面研磨)の光の散乱特性評価を行った結果を示す図である。
図3に示すように、比較例の両面研磨した石英基板は、検出器との距離fを大きくしても受光率の低下が見られないのに対して、本実施形態の第2の面に凹凸を形成し、第1の面を研磨した石英基板(片面研磨)は、光の散乱によって受光部に到達する光量を抑制できることが分かる。例えば、f/D=5にて、波長800nmでも受光率を50%以下に抑制できる。なお、光源を短波長側にすることで、さらに受光率低減効果が見られる。
つまり、本実施形態の石英基板101では、第2の面に凹凸101cを形成し、その凹凸101cを形成した面に多結晶シリコン膜102を形成するため、センサーから石英基板101に入射した光がその凹凸101cによって散乱され、多結晶シリコン膜102によって遮蔽される。その結果、センサーの受光側に到達する光量を減少させることができ、それにより石英基板101を検知することが容易になることが予測できる。
[外観検査:多結晶シリコン膜102の膜残り]
図4(A),(B)は、図2(C)に示す比較例のドライエッチングによる全面エッチバック後の石英基板101の研磨面101a側に集光器をあてて外観検査を行い、多結晶シリコン膜102の膜残りの有無を観察した結果を示すものである。図4(A)は、全面エッチバックした際の静電チャック(ESC)方式のステージと石英基板の位置関係を示す断面図であり、図4(B)は、全面エッチバック後の石英基板の研磨面101a側を示す平面図である。
図4(C),(D)は、図1(C)に示す本実施形態のドライエッチングによる全面エッチバック後の石英基板101の研磨面101a側に集光器をあてて外観検査を行い、多結晶シリコン膜102の膜残りの有無を観察した結果を示すものである。図4(C)は、全面エッチバックした際の静電チャック(ESC)方式のステージと石英基板の位置関係を示す断面図であり、図4(D)は、全面エッチバック後の石英基板の研磨面101a側を示す平面図である。
図4(A),(B)に示すように、比較例の石英基板(両面研磨基板)では、ESCに接していない石英基板(ウエハー)の最外周で、プラズマ輻射熱の蓄熱により、エッチングレートが低下して多結晶シリコン膜の膜残り111が発生したものと考えられる。
これに対し、図4(D)に示すように、本実施形態の石英基板(片面研磨基板)は、多結晶シリコン膜の残りが無く、研磨面が全面きれいに露出している。これは、石英基板の第2の面の粗面化によってその面の表面積が増えたため、多結晶シリコン膜からの放熱効果が向上し、膜残りに至らなかったものと考えられる。
[基板検知評価]
図5は、図1(C)に示す本実施形態の第2の面に凹凸と多結晶シリコン膜を形成した石英基板(片面研磨)及び図2(C)に示す比較例の第2の面に多結晶シリコン膜を形成し、凹凸は形成していない石英基板(両面研磨)について基板検知評価を行った結果を示す図である。
図5に示すように、比較例の両面研磨後の石英基板では、ウエハー有無センサーにて30枚中1枚検知することができただけであった。このことから多結晶シリコン膜を形成するだけでは基板検知をすることが十分にはできないことが分かった。
一方、本実施形態の第2の面に凹凸と多結晶シリコン膜を形成した石英基板(片面研磨)では、多くのセンサーで基板検知が可能となった。主には、光の散乱によって受光部側に到達する光量が抑制できたためと推察できる。
[外観検査:レジスト焦げ]
図6(A),(B)は、図2(D)に示す比較例のドライエッチング後の石英基板101の研磨面101a側に集光器をあてて外観検査を行い、レジスト焦げの有無を観察した結果を示すものであり、図6(A)は、ドライエッチングした際の静電チャック(ESC)方式のステージと石英基板の位置関係を示す断面図であり、図6(B)は、ドライエッチング後の石英基板の研磨面101a側を示す平面図である。
図6(C),(D)は、図1(D)に示す本実施形態のドライエッチング後の石英基板101の研磨面101a側に集光器をあてて外観検査を行い、レジスト焦げの有無を観察した結果を示すものであり、図6(C)は、ドライエッチングした際の静電チャック(ESC)方式のステージと石英基板の位置関係を示す断面図であり、図6(D)は、ドライエッチング後の石英基板の研磨面101a側を示す平面図である。
図6(A),(B)に示すように、比較例の石英基板(両面研磨基板)では、ESCに接していない石英基板(ウエハー)の最外周で、プラズマ輻射熱の蓄熱により、レジスト焦げ112が発生したものと考えられる。
これに対し、図6(D)に示すように、本実施形態の石英基板(片面研磨基板)は、レジスト焦げが無かった。これは、石英基板の第2の面の粗面化によってその面の表面積が増えたため、多結晶シリコン膜102からの放熱効果が向上し、膜残りに至らなかったものと考えられる。
本実施形態によれば、透明基板の第2の面を粗面化して凹凸を形成することで光散乱効果が得られ、その凹凸を形成した面に多結晶シリコン膜を形成することで透過光が減衰する効果が得られる。その結果、微細加工技術で先行するICラインの製造装置での基板検知精度を向上させることができる。また、多結晶シリコン膜を用いるため、金属汚染の懸念がない。また、上記の粗面化による表面積の増大が冷却効率の向上に寄与する。即ち、粗面化による表面積の増大がIC生産用装置の基板のステージからの温調効率を高めることができる。また、熱伝導率の高い多結晶シリコン膜が透明基板からの放熱効果の向上に寄与する。即ち、多結晶シリコン膜がIC生産用装置の基板のステージからの温調効率を高め、均熱性向上に寄与する。
また、透明基板の第2の面を粗面化による光散乱効果と、多結晶シリコン膜による透過光の減衰効果により、基板検知精度を大幅に向上させることができる。その結果、IC生産用装置の活用に必要となる改造費用など投資金額を抑制することができる。
また、透明基板の凹凸を形成した面に形成する膜として非金属膜を使用しているため、透明基板上にトランジスターを形成する工程での重金属汚染による特性劣化などの心配がない。そのため、マイクロレンズアレイなどの構造体に限らず、TFTなどのトランジスター素子作成用途にも幅広く適用できる透明基板(センサー検知用基板)を得ることができる。
また、透明基板の第2の面の粗面化と、熱伝導率の高い多結晶シリコン膜などの採用により、透明基板からの放熱効果を向上させ、均熱性を向上させることができる。その結果、透明基板の面内ばらつきの少ない均質な構造体および素子形成を可能とする。またTFTなどのディスプレイ関連素子の高精細化に寄与する。
また、本発明の種々の態様において、特定のA(以下「A」という)の上(または下)に特定のB(以下「B」という)を形成する(Bが形成される)というとき、Aの上(または下)に直接Bを形成する(Bが形成される)場合に限定されない。Aの上(または下)に本発明の作用効果を阻害しない範囲で、他のものを介してBを形成する(Bが形成される)場合も含む。
101…石英基板、101a…研磨面、101b…石英基板の第2の面、101c…凹凸、102…多結晶シリコン膜、103…SiON膜、104…レジスト膜、111…多結晶シリコン膜の膜残り、112…レジスト焦げ。

Claims (7)

  1. 透明基板と、
    前記透明基板の第1の面に形成された研磨面と、
    前記透明基板の第1の面とは反対側の第2の面に形成された凹凸と、
    前記第2の面に形成された非金属膜と、
    を具備することを特徴とするセンサー検知用基板。
  2. 請求項1において、
    前記研磨面の表面粗さRaが下記式1を満たし、
    前記凹凸を形成した前記第2の面の表面粗さRaが下記式2を満たすことを特徴とするセンサー検知用基板。
    Ra≦0.5nm ・・・(式1)
    Ra≧0.1μm ・・・(式2)
  3. 請求項1または2において、
    前記非金属膜は半導体膜であることを特徴とするセンサー検知用基板。
  4. 透明基板の第1の面を研磨し、
    前記透明基板の第1の面とは反対側の第2の面に凹凸を形成し、 前記第2の面に非金属膜を形成することを特徴とするセンサー検知用基板の製造方法。
  5. 請求項4において、
    前記透明基板の第1の面を研磨することで、当該研磨した面の表面粗さRaが下記式1を満たし、
    前記凹凸を形成した面の表面粗さRaが下記式2を満たすことを特徴とするセンサー検知用基板。
    Ra≦0.5nm ・・・(式1)
    Ra≧0.1μm ・・・(式2)
  6. 請求項4または5において、
    前記非金属膜は半導体膜であることを特徴とするセンサー検知用基板の製造方法。
  7. 請求項4乃至6のいずれか一項において、
    前記非金属膜を形成した後に、前記透明基板の第1の面上に酸化膜または酸窒化膜を形成し、前記酸化膜または酸窒化膜をドライエッチングしても残渣が前記透明基板の外周に残らないことを特徴とするセンサー検知用基板の製造方法。
JP2014063226A 2014-03-26 2014-03-26 センサー検知用基板及びその製造方法 Withdrawn JP2015185791A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014063226A JP2015185791A (ja) 2014-03-26 2014-03-26 センサー検知用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014063226A JP2015185791A (ja) 2014-03-26 2014-03-26 センサー検知用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015185791A true JP2015185791A (ja) 2015-10-22

Family

ID=54351978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014063226A Withdrawn JP2015185791A (ja) 2014-03-26 2014-03-26 センサー検知用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2015185791A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204115A (en) * 1981-06-10 1982-12-14 Toshiba Corp Manufacture of semiconductor device
JPH11330480A (ja) * 1998-05-19 1999-11-30 Matsushita Electron Corp 薄膜トランジスタの製造方法
JP2001147311A (ja) * 1999-11-22 2001-05-29 Canon Inc 光学素子の製造方法
JP2009229753A (ja) * 2008-03-21 2009-10-08 Citizen Finetech Miyota Co Ltd 透過型液晶表示素子の製造方法及び透過型液晶表示素子ならびに液晶プロジェクタ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204115A (en) * 1981-06-10 1982-12-14 Toshiba Corp Manufacture of semiconductor device
JPH11330480A (ja) * 1998-05-19 1999-11-30 Matsushita Electron Corp 薄膜トランジスタの製造方法
JP2001147311A (ja) * 1999-11-22 2001-05-29 Canon Inc 光学素子の製造方法
JP2009229753A (ja) * 2008-03-21 2009-10-08 Citizen Finetech Miyota Co Ltd 透過型液晶表示素子の製造方法及び透過型液晶表示素子ならびに液晶プロジェクタ装置

Similar Documents

Publication Publication Date Title
US9281251B2 (en) Substrate backside texturing
JP2011086828A (ja) 半導体装置およびその製造方法
TWI680168B (zh) 碳化矽晶片
JPWO2012066752A1 (ja) サセプタ及びエピタキシャルウェーハの製造方法
TW201603196A (zh) 在電漿切割期間藉由晶圓框架支撐環冷卻之切割膠帶熱管理
JP2011103409A (ja) ウェーハ貼り合わせ方法
TWI759272B (zh) 光罩及其製造方法
US20160043007A1 (en) Substrate backside texturing
JP2013532587A (ja) ウエハを台形研削するための研削工具
JP2008088051A (ja) エピタキシャルウェーハおよびその製造方法
JP2011044491A (ja) エピタキシャルシリコンウェーハの製造方法
JP2011023422A (ja) エピタキシャルウェーハの製造方法
TW201005803A (en) Silicon epitaxial wafer and method for manufacturing the same
JP2008166762A (ja) イメージセンサの製造方法
JP2012129416A (ja) 半導体ウェーハ及びその製造方法
JP2015185791A (ja) センサー検知用基板及びその製造方法
US20150371879A1 (en) Roll to roll wafer backside particle and contamination removal
JP2007214255A (ja) 貼り合わせsoiウェーハの製造方法
JP2008021686A (ja) 基板保持トレー
JP2009027095A (ja) 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP2007150036A (ja) プラズマエッチング用治具及びそれを用いた半導体ウエーハのプラズマエッチング方法
JP6256576B1 (ja) エピタキシャルウェーハ及びその製造方法
TW201942962A (zh) 晶圓切割方法
TW201515067A (zh) 減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構
JP4517370B2 (ja) プラズマエッチング装置用シリコンリング

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20171220