JP2015177134A - 集積回路装置及びその製造方法 - Google Patents
集積回路装置及びその製造方法 Download PDFInfo
- Publication number
- JP2015177134A JP2015177134A JP2014054155A JP2014054155A JP2015177134A JP 2015177134 A JP2015177134 A JP 2015177134A JP 2014054155 A JP2014054155 A JP 2014054155A JP 2014054155 A JP2014054155 A JP 2014054155A JP 2015177134 A JP2015177134 A JP 2015177134A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- base film
- stopper film
- stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 72
- 229920005591 polysilicon Polymers 0.000 description 72
- 239000010410 layer Substances 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011572 manganese Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 210000000078 claw Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Chemical & Material Sciences (AREA)
- Non-Volatile Memory (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
Abstract
【課題】微細化しても製造が容易な集積回路装置及びその製造方法を提供する。【解決手段】集積回路装置１は、下地膜１４と、下地膜内に選択的に設けられ、上面の一部が下地膜１４によって覆われたストッパ膜２０と、下地膜上に設けられた積層構造体２７と、下地膜内及び積層構造体内に設けられ、上下方向に延び、下端がストッパ膜内に進入した第１垂直部材３１と、下地膜内及び積層構造体内に設けられ、上下方向に延び、ストッパ膜２０の側方を通過する第２垂直部材３４と、を備える。【選択図】図１
Description
本発明の実施形態は、集積回路装置及びその製造方法に関する。
近年、絶縁膜と電極膜を交互に積層させて積層体を形成し、この積層体に貫通孔を形成し、貫通孔の内面上に電荷を蓄積可能なメモリ膜を形成し、貫通孔の内部にシリコンピラーを形成することにより、シリコンピラーと電極膜との間にメモリセルを形成した積層型記憶装置が提案されている。また、このような積層型記憶装置においては、積層体にスリットを形成することで電極膜を複数の部分に分割し、各メモリセルの制御性を高めている。
本発明の目的は、製造が容易な集積回路装置及びその製造方法を提供することである。
実施形態に係る集積回路装置は、下地膜と、前記下地膜内に選択的に設けられ、上面の一部が前記下地膜によって覆われたストッパ膜と、前記下地膜上に設けられた積層構造体と、前記下地膜内及び前記積層構造体内に設けられ、上下方向に延び、下端が前記ストッパ膜内に進入した第１垂直部材と、前記下地膜内及び前記積層構造体内に設けられ、上下方向に延び、前記ストッパ膜の側方を通過する第２垂直部材と、を備える。
実施形態に係る集積回路装置の製造方法は、第１下地膜上にストッパ膜を選択的に形成すると共に、前記ストッパ膜の上面の一部を覆い残部を露出させる第２下地膜を形成する工程と、前記第２下地膜上に積層構造体を形成する工程と、前記積層構造体をエッチングすることにより、前記ストッパ膜の前記残部に到達する第１孔を形成する工程と、前記第１孔内に第１垂直部材を形成する工程と、前記積層構造体、前記第２下地膜及び前記第１下地膜をエッチングすることにより、前記ストッパ膜の側方を通過する第２孔を形成する工程と、前記第２孔内に第２垂直部材を形成する工程と、を備える。
（第１の実施形態）
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
本実施形態に係る集積回路装置は、積層型の不揮発性半導体記憶装置である。
図１は、本実施形態に係る集積回路装置を例示する断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
本実施形態に係る集積回路装置は、積層型の不揮発性半導体記憶装置である。
図１は、本実施形態に係る集積回路装置を例示する断面図である。
図１に示すように、本実施形態に係る集積回路装置１においては、シリコン基板１０が設けられており、シリコン基板１０上に、シリコン酸化膜１１、ポリシリコン膜１２、１３及び１４がこの順に積層されている。ポリシリコン膜１２、１３及び１４は、ボロン（Ｂ）をドープしたポリシリコンにより形成されており、ポリシリコン膜１２、１３及び１４により、下地膜としてのバックゲート電極が形成されている。なお、シリコン基板１０とシリコン酸化膜１１との間には、周辺回路が形成されていてもよい。ポリシリコン膜１２の上層部内には、例えばポリシリコンからなるパイプコネクタ１５が設けられている。
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。シリコン基板１０の上面に対して平行であり、相互に直交する２方向を「Ｘ方向」及び「Ｙ方向」とし、シリコン基板１０の上面に対して垂直な方向を「Ｚ方向」とする。パイプコネクタ１５の形状は、Ｘ方向を長手方向とする略直方体形である。
ポリシリコン膜１４内には、複数個のストッパ膜２０が選択的に設けられている。複数個のストッパ膜２０は、Ｘ方向において相互に離隔して配置されており、各ストッパ膜２０は、Ｙ方向に沿ってライン状に延びている。ストッパ膜２０はポリシリコン膜１４内に埋め込まれており、ストッパ膜２０の上面２０ａは、ポリシリコン膜１４の上面１４ａよりも低い位置にある。このため、ポリシリコン膜１４の上層部分１４ｂの一部は、ストッパ膜２０の上面２０ａにおけるＸ方向両端部上に配置され、Ｘ方向両端部を覆っている。一方、ポリシリコン膜１４はストッパ膜２０の上面におけるＸ方向中央部は覆っていない。
ストッパ膜２０は、例えば金属、金属酸化物又は金属窒化物により形成されており、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）及びジルコニウム（Ｚｒ）からなる群より選択された１種以上の金属、その酸化物又はその窒化物により形成されており、例えば、タンタル酸化物（ＴａＯ）により形成されている。
各ストッパ膜２０の下面とポリシリコン膜１３との間には、界面層２１が設けられている。界面層２１はポリシリコン膜１３及びストッパ膜２０に接している。また、界面層２１の組成はポリシリコン膜１３の組成及びストッパ膜２０の組成とは異なる。界面層２１は、例えば、金属若しくはシリコン、それらの酸化物、又はそれらの窒化物により形成されており、例えば、シリコン（Ｓｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）及びジルコニウム（Ｚｒ）からなる群より選択された１種以上の材料、その酸化物又はその窒化物により形成されており、例えば、シリコン酸化物（ＳｉＯ２）により形成されている。
ポリシリコン膜１４上には、電極間絶縁膜２５及び制御ゲート電極膜２６が交互に積層された積層体２７が設けられている。電極間絶縁膜２５は例えばノンドープのポリシリコン又はシリコン酸化物からなり、制御ゲート電極膜２６は例えばボロンを含むポリシリコンからなる。図１には、電極間絶縁膜２５及び制御ゲート電極膜２６の積層数がそれぞれ４層である例を示したが、これには限定されない。積層体２７上には、電極間絶縁膜２８及び選択ゲート電極膜２９がこの順に積層されている。積層体２７、電極間絶縁膜２８及び選択ゲート電極膜２９により、積層構造体３０が形成されている。また、電極間絶縁膜２５、制御ゲート電極膜２６、電極間絶縁膜２８及び選択ゲート電極膜２９のそれぞれの組成は、ストッパ膜２０の組成とは異なっている。
ポリシリコン膜１４及び積層体２７の内部には、Ｙ方向及びＺ方向に拡がる板状の絶縁部材３１が設けられている。絶縁部材３１の下端は、ストッパ膜２０のＸ方向中央部内に進入している。電極間絶縁膜２８及び選択ゲート電極膜２９の内部には、Ｙ方向及びＺ方向に拡がる板状の絶縁部材３２が設けられている。絶縁部材３２は絶縁部材３１の直上域に配置され、絶縁部材３１に接している。絶縁部材３１及び３２は、例えばシリコン酸化物等の絶縁材料によって形成されている。絶縁部材３１及び３２により、積層構造体３０内及びポリシリコン膜１４内に設けられ、上下方向（Ｚ方向）に延び、下端がストッパ膜２０内に進入した第１垂直部材が形成されている。
また、ポリシリコン膜１３及び１４、積層体２７、電極間絶縁膜２８並びに選択ゲート電極膜２９を貫通するように、Ｚ方向に延びる複数本のシリコンピラー３４が設けられている。シリコンピラー３４の形状は、下方にいくほど細くなった略円柱形である。シリコンピラー３４は、ストッパ膜２０に接触することなく、ストッパ膜２０間を通過し、その下端はパイプコネクタ１５のＸ方向両端部に接している。シリコンピラー３４は、積層構造体３０内、ポリシリコン膜１４内及びポリシリコン膜１３内に設けられ、上下方向（Ｚ方向）に延び、ストッパ膜２０の側方を通過する第２垂直部材である。
１本のパイプコネクタ１５及びこれに連結された２本のシリコンピラー３４からなる構造体はポリシリコンにより一体的に形成されており、この構造体の表面上には、メモリ膜３５が設けられている。メモリ膜３５は、シリコンピラー３４との間で電荷をやりとりすると共に、電荷を蓄積することができる膜である。
例えば、メモリ膜３５においては、パイプコネクタ１５及びシリコンピラー３４側から、トンネル絶縁層、電荷蓄積層及びブロック絶縁層がこの順に積層されている。トンネル絶縁層は、通常は絶縁性であるが、集積回路装置１の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す層である。電荷蓄積層は、電荷を蓄積する能力がある層であり、例えば、電子のトラップサイトを含む層である。ブロック絶縁層は、集積回路装置１の駆動電圧の範囲内で電圧が印加されても実質的に電流を流さない層である。例えば、トンネル絶縁層及びブロック絶縁層はシリコン酸化物によって形成され、電荷蓄積層はシリコン窒化物によって形成されている。
積層構造体３０上には、層間絶縁膜４１が設けられており、層間絶縁膜４１内には、シリコンピラー３４に接続されたプラグ４２が設けられている。層間絶縁膜４１上には層間絶縁膜４３が設けられており、層間絶縁膜４３内には、プラグ４２に接続されたプラグ４４が設けられている。
次に、本実施形態に係る集積回路装置の製造方法について説明する。
図２（ａ）〜図１０は、本実施形態に係る集積回路装置の製造方法を例示する断面図である。
先ず、図２（ａ）に示すように、シリコン基板１０上にシリコン酸化膜１１を形成し、その上にポリシリコン膜１２を形成する。なお、シリコン基板１０とシリコン酸化膜１１との間に、周辺回路を形成してもよい。
図２（ａ）〜図１０は、本実施形態に係る集積回路装置の製造方法を例示する断面図である。
先ず、図２（ａ）に示すように、シリコン基板１０上にシリコン酸化膜１１を形成し、その上にポリシリコン膜１２を形成する。なお、シリコン基板１０とシリコン酸化膜１１との間に、周辺回路を形成してもよい。
次に、図２（ｂ）に示すように、ポリシリコン膜１２の上面に、Ｘ方向を長手方向とする凹部１２ａを形成する。
次に、図２（ｃ）に示すように、ポリシリコン膜１２上に犠牲材料５１、例えば、シリコン窒化物を堆積させる。犠牲材料５１は凹部１２ａ内にも埋め込まれる。
次に、図２（ｃ）に示すように、ポリシリコン膜１２上に犠牲材料５１、例えば、シリコン窒化物を堆積させる。犠牲材料５１は凹部１２ａ内にも埋め込まれる。
次に、図３（ａ）に示すように、犠牲材料５１の上面に対してＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）を施し、犠牲材料５１のうち、凹部１２ａの外部に堆積された部分を除去する。
次に、図３（ｂ）に示すように、ポリシリコン膜１２及び犠牲材料５１の上方に、ポリシリコン膜１３を形成する。
次に、図３（ｂ）に示すように、ポリシリコン膜１２及び犠牲材料５１の上方に、ポリシリコン膜１３を形成する。
次に、図３（ｃ）に示すように、ポリシリコン膜１３上に界面層２１を形成する。界面層２１は、例えば、金属若しくはシリコン、それらの酸化物、又はそれらの窒化物により形成し、例えば、シリコン酸化物（ＳｉＯ２）により形成する。なお、界面層２１を、シリコン（Ｓｉ）又はシリコン窒化物（ＳｉＮ）によって形成してもよい。
次に、ストッパ膜２０を形成する。ストッパ膜２０の組成は界面層２１の組成とは異ならせる。ストッパ膜２０は、例えば、金属、金属酸化物、又は金属窒化物により形成し、例えば、タンタル酸化物（ＴａＯ）により形成する。界面層２１及びストッパ膜２０は、例えば、ＬＰ−ＣＶＤ（Low Pressure Chemical Vapor Deposition：低圧化学気相成長）法、ＰＥ−ＣＶＤ（Plasma Enhanced CVD：プラズマ化学気相成長）法、ＰＶＤ（Physical Vapor Deposition：物理気相成長法）法又はＡＬＤ（Atomic Layer Deposition：原子層堆積）法によって形成する。次に、ストッパ層２０上にハードマスク５２を形成する。なお、図３（ｃ）〜図７においては、簡略化のために、ポリシリコン膜１３よりも下方の構造の図示を省略している。
次に、図４（ａ）に示すように、リソグラフィ法により、ハードマスク５２をＹ方向に延びるラインアンドスペース状に加工する。次に、ハードマスク５２をマスクとして、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等の異方性エッチングを施す。これにより、ストッパ膜２０及び界面層２１が選択的に除去されて、Ｙ方向に延びるラインアンドスペース状に加工される。
次に、図４（ｂ）に示すように、例えばウェットエッチングを行うことにより、ハードマスク５２をスリミングし、ハードマスク５２の幅を減少させる。
次に、図４（ｃ）に示すように、ストッパ膜２０及びハードマスク５２を覆うように、全面にボロン（Ｂ）をドープしたポリシリコンを堆積させて、ポリシリコン膜１４を成膜する。
次に、図４（ｃ）に示すように、ストッパ膜２０及びハードマスク５２を覆うように、全面にボロン（Ｂ）をドープしたポリシリコンを堆積させて、ポリシリコン膜１４を成膜する。
次に、図５（ａ）に示すように、ＣＭＰ又は全面エッチバックを行うことにより、ポリシリコン膜１４の上面１４ａを平坦化する。このとき、ハードマスク５２の上端部はポリシリコン膜１４の上面１４ａから露出させるが、ストッパ膜２０の上面２０ａは露出させない。すなわち、ポリシリコン膜１４の上面１４ａがストッパ膜２０の上面２０ａよりも上方に位置する状態を保ったまま、ポリシリコン膜１４の上面１４ａに対して平坦化処理を施す。これにより、ポリシリコン膜１４の上層部分１４ｂの一部が、ストッパ膜２０の上面２０ａのＸ方向両端部上に残留する。
次に、図５（ｂ）に示すように、例えばウェットエッチングを施し、ハードマスク５２を除去する。これにより、ポリシリコン膜１４の上層部分１４ｂに凹部１４ｃが形成される。凹部１４ｃの形状はＹ方向に延びるライン状であり、凹部１４ｃの底面には、ストッパ膜２０の上面２０ａが露出する。この結果、ポリシリコン膜１４は、ストッパ膜２０の上面のＸ方向両端部を覆い、Ｘ方向中央部を露出させる。
次に、図５（ｃ）に示すように、例えばノンドープのポリシリコン又はシリコン酸化物からなる電極間絶縁膜２５、及び、例えばボロンをドープしたポリシリコンからなる制御ゲート電極膜２６を交互に積層させて、積層体２７を形成する。このとき、積層体２７の最下段の電極間絶縁膜２５の一部は、ポリシリコン膜１４の凹部１４ｃ内に進入し、ストッパ膜２０の上面２０ａに接触する。
次に、図６（ａ）に示すように、リソグラフィ及びドライエッチングを用いて積層体２７を選択的に除去することにより、ストッパ膜２０の直上域に、Ｙ方向及びＺ方向に拡がるスリット５４を形成する。このとき、スリット５４の直下域にはポリシリコン膜１４の凹部１４ｃが形成されているため、スリット５４は凹部１４ｃに連通される。従って、ポリシリコン膜１４をエッチングする必要はほとんどない。また、エッチングはストッパ膜２０において停止するため、スリット５４の下端はストッパ膜２０内に進入するが、ストッパ膜２０を突き抜けることはない。
次に、図６（ｂ）に示すように、全面に絶縁材料を堆積させて、上面を平坦化することにより、スリット５４内に絶縁部材３１を埋め込む。
次に、図６（ｂ）に示すように、全面に絶縁材料を堆積させて、上面を平坦化することにより、スリット５４内に絶縁部材３１を埋め込む。
次に、図７に示すように、例えばシリコン酸化物からなる電極間絶縁膜２８、及び例えばポリシリコンからなる選択ゲート電極膜２９を形成する。このように、ストッパ膜２０を覆う電極間絶縁膜２５、制御ゲート電極膜２６、電極間絶縁膜２８及び選択ゲート電極膜２９のそれぞれの組成は、ストッパ膜２０の組成とは異ならせる。
次に、図８に示すように、リソグラフィ及びエッチングにより、ストッパ膜２０間の領域を通過して、ポリシリコン膜１２の凹部１２ａのＸ方向両端部に到達するように、選択ゲート電極膜２９、電極間絶縁膜２８、積層体２７、ポリシリコン膜１４及び１３を貫通してＺ方向に延びるメモリホール５５を形成し、凹部１２ａに連通させる。このとき、メモリホール５５はストッパ膜２０の側方を通過するように形成し、ストッパ膜２０には接触させないようにする。
次に、図９に示すように、メモリホール５５を介してウェットエッチングを行い、凹部１２ａ内から犠牲材料５１を除去する。次に、凹部１２ａ及びメモリホール５５からなる空洞の内面上にブロック絶縁層、電荷蓄積層及びトンネル絶縁層をこの順に形成して、メモリ膜３５を成膜する。次に、凹部１２ａ及びメモリホール５５からなる空洞内にポリシリコンを埋め込む。これにより、凹部１２ａ内にパイプコネクタ１５が形成されると共に、メモリホール５５内にシリコンピラー３４が形成される。
次に、図１０に示すように、リソグラフィ及びエッチングにより、選択ゲート電極膜２９及び電極間絶縁膜２８を選択的に除去し、絶縁部材３１の直上域にスリット５６を形成する。
次に、図１に示すように、例えばシリコン酸化物等の絶縁材料を堆積させて、平坦化処理を施すことにより、スリット５６内に絶縁部材３２を埋め込む。
次に、図１に示すように、例えばシリコン酸化物等の絶縁材料を堆積させて、平坦化処理を施すことにより、スリット５６内に絶縁部材３２を埋め込む。
次に、層間絶縁膜４１を形成し、層間絶縁膜４１にホールを形成し、金属材料を堆積させて、ＣＭＰを施すことにより、層間絶縁膜４１内にプラグ４２を形成する。次に、層間絶縁膜４３を形成し、層間絶縁膜４３にホールを形成し、金属材料を堆積させて、ＣＭＰを施すことにより、層間絶縁膜４３内にプラグ４４を形成する。このようにして、本実施形態に係る集積回路装置１が製造される。
次に、本実施形態の効果について説明する。
本実施形態においては、図５（ａ）に示す工程において、ポリシリコン膜１４の上面１４ａに対して平坦化処理を施す際に、ポリシリコン膜１４の上面１４ａがストッパ膜２０の上面２０ａよりも上方に位置した状態のまま、平坦化処理を停止する。このため、図５（ｂ）に示す工程において、ハードマスク５２を除去した後も、ポリシリコン膜１４の上層部分１４ｂがストッパ膜２０の上面２０ａにおけるＸ方向両端部上に鉤爪状に残留する。この結果、集積回路装置１の製造過程において、ストッパ膜２０がポリシリコン膜１４から脱落しにくくなり、集積回路装置１の製造が容易になる。
本実施形態においては、図５（ａ）に示す工程において、ポリシリコン膜１４の上面１４ａに対して平坦化処理を施す際に、ポリシリコン膜１４の上面１４ａがストッパ膜２０の上面２０ａよりも上方に位置した状態のまま、平坦化処理を停止する。このため、図５（ｂ）に示す工程において、ハードマスク５２を除去した後も、ポリシリコン膜１４の上層部分１４ｂがストッパ膜２０の上面２０ａにおけるＸ方向両端部上に鉤爪状に残留する。この結果、集積回路装置１の製造過程において、ストッパ膜２０がポリシリコン膜１４から脱落しにくくなり、集積回路装置１の製造が容易になる。
これに対して、仮に、図５（ａ）及び（ｂ）に示す工程において、ポリシリコン膜１４の上面にストッパ膜２０の全体を露出させると、ストッパ膜２０がポリシリコン膜１４からリフトオフして脱落してしまう虞がある。
また、本実施形態によれば、ポリシリコン膜１３とストッパ膜２０との間に、界面層２１を設けている。これにより、ポリシリコン膜１３とストッパ膜２０との密着性が向上し、ストッパ膜２０がポリシリコン膜１４から脱落しにくくなる。
なお、界面層２１及びストッパ膜２０のうちの少なくとも一方は、金属等の導電性材料によって形成してもよい。これにより、ポリシリコン膜１２〜１４からなるバックゲート電極の抵抗を低減することができる。
また、界面層２１は、下地膜とストッパ膜２０との化学反応により形成してもよい。例えば、ポリシリコン膜１３上に酸素を含む材料、例えば、シリコン酸化物からなる酸素含有膜（図示せず）を形成し、ストッパ膜２０を金属により形成し、酸素含有膜によりストッパ膜２０を酸化させてもよい。これにより、界面層２１として、ストッパ膜２０を形成する金属の酸化物からなる金属酸化層が形成される。
又は、ストッパ膜２０を金属により形成し、ポリシリコン膜１３とストッパ膜２０との間でシリサイド化反応を生じさせてもよい。これにより、界面層２１として、ストッパ膜２０を形成する金属のシリサイドからなるシリサイド層が形成される。
更に、ポリシリコン膜１３とストッパ膜２０の密着性が実用上問題が無い程度に良好である場合は、界面層２１は形成しなくてもよい。更にまた、図６（ａ）に示すスリット５４を形成する工程と、図８に示すメモリホール５５を形成する工程とは、順序を逆にしてもよい。
（第２の実施形態）
次に、第２の実施形態について説明する。
図１１（ａ）〜（ｃ）は、本実施形態に係る集積回路装置の製造方法を例示する断面図である。
先ず、図２（ａ）〜図４（ａ）に示す工程を実施する。すなわち、シリコン基板１０上に、シリコン酸化膜１１、ポリシリコン膜１２及び１３を形成し、その上に界面層２１及びストッパ膜２０を形成し、ハードマスク５２を用いてラインアンドスペース状に加工する。
次に、第２の実施形態について説明する。
図１１（ａ）〜（ｃ）は、本実施形態に係る集積回路装置の製造方法を例示する断面図である。
先ず、図２（ａ）〜図４（ａ）に示す工程を実施する。すなわち、シリコン基板１０上に、シリコン酸化膜１１、ポリシリコン膜１２及び１３を形成し、その上に界面層２１及びストッパ膜２０を形成し、ハードマスク５２を用いてラインアンドスペース状に加工する。
次に、図１１（ａ）に示すように、ハードマスク５２を除去する。次に、加工された界面層２１及びストッパ膜２０を覆うように、ポリシリコン膜１４を形成する。
次に、図１１（ｂ）に示すように、リソグラフィにより、ポリシリコン膜１４におけるストッパ膜２０のＸ方向中央部の直上域に、Ｙ方向に延びるライン状のスリット６０を形成する。スリット６０の底面には、ストッパ膜２０の上面２０ａが露出する。
次に、図１１（ｂ）に示すように、リソグラフィにより、ポリシリコン膜１４におけるストッパ膜２０のＸ方向中央部の直上域に、Ｙ方向に延びるライン状のスリット６０を形成する。スリット６０の底面には、ストッパ膜２０の上面２０ａが露出する。
次に、図１１（ｃ）に示すように、ポリシリコン膜１４の上面１４ａに対して平坦化処理を施し、ポリシリコン膜１４の上面１４ａがストッパ膜２０の上面２０ａよりも上方に位置する状態で停止させる。これにより、ポリシリコン膜１４の上層部分１４ｂの一部が、ストッパ膜２０の上面２０ａの上方に残留する。
以後の工程は、前述の第１の実施形態と同様である。すなわち、図５（ｃ）〜図１０に示す工程を実施する。
以後の工程は、前述の第１の実施形態と同様である。すなわち、図５（ｃ）〜図１０に示す工程を実施する。
本実施形態においても、ストッパ膜２０の上面２０ａ上にポリシリコン膜１４の上層部分１４ｂの一部を残留させることにより、ストッパ膜２０がポリシリコン膜１４から脱落することを防止できる。本実施形態における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
なお、前述の各実施形態においては、Ｘ方向におけるシリコンピラー３４間毎に、ストッパ膜２０、絶縁部材３１及び絶縁部材３２からなる構造体を設ける例を示したが、必ずしも、全てのシリコンピラー３４間にこの構造体を設けなくてもよい。すなわち、ストッパ膜２０、絶縁部材３１及び絶縁部材２１からなる構造体の配置は、任意である。
以上説明した実施形態によれば、製造が容易な集積回路装置及びその製造方法を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１：集積回路装置、１０：シリコン基板、１１：シリコン酸化膜、１２：ポリシリコン膜、１２ａ：凹部、１３：ポリシリコン膜、１４：ポリシリコン膜、１４ａ：上面、１４ｂ：上層部分、１４ｃ：凹部、１５：パイプコネクタ、２０：ストッパ膜、２０ａ：上面、２１：界面層、２５：電極間絶縁膜、２６：制御ゲート電極膜、２７：積層体、２８：電極間絶縁膜、２９：選択ゲート電極膜、３０：積層構造体、３１、３２：絶縁部材、３４：シリコンピラー、３５：メモリ膜、４１：層間絶縁膜、４２：プラグ、４３：層間絶縁膜、４４：プラグ、５１：犠牲材料、５２：ハードマスク、５４：スリット、５５：メモリホール、５６：スリット、６０：スリット
Claims (9)
- 下地膜と、
前記下地膜内に選択的に設けられ、上面の一部が前記下地膜によって覆われたストッパ膜と、
前記下地膜上に設けられた積層構造体と、
前記下地膜内及び前記積層構造体内に設けられ、上下方向に延び、下端が前記ストッパ膜内に進入した第１垂直部材と、
前記下地膜内及び前記積層構造体内に設けられ、上下方向に延び、前記ストッパ膜の側方を通過する第２垂直部材と、
を備えた集積回路装置。 - 前記第２垂直部材の表面上に設けられたメモリ膜をさらに備え、
前記積層構造体は、交互に積層されたそれぞれ複数の電極膜及び絶縁膜を有し、
前記第１垂直部材は絶縁材料からなり、
前記第２垂直部材は半導体材料からなり、
前記ストッパ膜の組成は、前記絶縁膜の組成及び前記電極膜の組成とは異なる請求項１記載の集積回路装置。 - 前記ストッパ膜の下面と前記下地膜との間に設けられ、組成が前記ストッパ膜の組成とは異なる界面層をさらに備えた請求項１または２に記載の集積回路装置。
- 前記下地膜における前記ストッパ膜の側方に配置された部分は、導電材料からなる請求項１〜３のいずれか１つに記載の集積回路装置。
- 前記ストッパ膜の形状は、前記上下方向に対して直交した第１方向に延びるライン状であり、
前記第１垂直部材の形状は、前記上下方向及び前記第１方向に拡がる板状であり、
前記第２垂直部材の形状は、柱状である請求項１〜４のいずれか１つに記載の集積回路装置。 - 第１下地膜上にストッパ膜を選択的に形成すると共に、前記ストッパ膜の上面の一部を覆い残部を露出させる第２下地膜を形成する工程と、
前記第２下地膜上に積層構造体を形成する工程と、
前記積層構造体をエッチングすることにより、前記ストッパ膜の前記残部に到達する第１孔を形成する工程と、
前記第１孔内に第１垂直部材を形成する工程と、
前記積層構造体、前記第２下地膜及び前記第１下地膜をエッチングすることにより、前記ストッパ膜の側方を通過する第２孔を形成する工程と、
前記第２孔内に第２垂直部材を形成する工程と、
を備えた集積回路装置の製造方法。 - 前記第２下地膜を形成する工程は、
前記第１下地膜上の全面に前記ストッパ膜を形成する工程と、
前記ストッパ膜上にマスク材を形成する工程と、
前記マスク材をマスクとして、前記ストッパ膜をエッチングする工程と、
前記マスク材の幅を減少させる工程と、
前記ストッパ膜及び前記幅を減少させたマスク材を覆うように、前記第２下地膜を形成する工程と、
前記マスク材を除去する工程と、
を有した請求項６記載の集積回路装置の製造方法。 - 前記第２下地膜を形成する工程は、
前記ストッパ膜の全体を覆うように前記第２下地膜を形成する工程と、
前記第２下地膜に前記ストッパ膜に到達する第３孔を形成する工程と、
を有した請求項６記載の集積回路装置の製造方法。 - 前記第２孔の内面上にメモリ膜を形成する工程をさらに備え、
前記積層構造体を形成する工程は、電極膜及び絶縁膜を交互に積層させる工程を有し、
前記第１垂直部材を絶縁材料により形成し、
前記第２垂直部材を半導体材料により形成する請求項６〜８のいずれか１つに記載の集積回路装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014054155A JP2015177134A (ja) | 2014-03-17 | 2014-03-17 | 集積回路装置及びその製造方法 |
| US14/644,714 US20150263037A1 (en) | 2014-03-17 | 2015-03-11 | Integrated circuit device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014054155A JP2015177134A (ja) | 2014-03-17 | 2014-03-17 | 集積回路装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015177134A true JP2015177134A (ja) | 2015-10-05 |
Family
ID=54069769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014054155A Pending JP2015177134A (ja) | 2014-03-17 | 2014-03-17 | 集積回路装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150263037A1 (ja) |
| JP (1) | JP2015177134A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9842854B2 (en) | 2016-05-12 | 2017-12-12 | Toshiba Memory Corporation | Manufacturing method of a semiconductor device and semiconductor device |
| US10510770B2 (en) | 2018-03-14 | 2019-12-17 | Toshiba Memory Corporation | Three-dimensional memory device |
| KR20200116486A (ko) * | 2018-03-05 | 2020-10-12 | 가부시키가이샤 스크린 홀딩스 | 기판 처리 방법 및 기판 처리 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170027571A (ko) * | 2015-09-02 | 2017-03-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
-
2014
- 2014-03-17 JP JP2014054155A patent/JP2015177134A/ja active Pending
-
2015
- 2015-03-11 US US14/644,714 patent/US20150263037A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9842854B2 (en) | 2016-05-12 | 2017-12-12 | Toshiba Memory Corporation | Manufacturing method of a semiconductor device and semiconductor device |
| KR20200116486A (ko) * | 2018-03-05 | 2020-10-12 | 가부시키가이샤 스크린 홀딩스 | 기판 처리 방법 및 기판 처리 장치 |
| KR102525266B1 (ko) * | 2018-03-05 | 2023-04-24 | 가부시키가이샤 스크린 홀딩스 | 기판 처리 방법 및 기판 처리 장치 |
| US10510770B2 (en) | 2018-03-14 | 2019-12-17 | Toshiba Memory Corporation | Three-dimensional memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150263037A1 (en) | 2015-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109585646B (zh) | 存储器装置及其制造方法 | |
| US11024802B2 (en) | Method of fabricating resistive memory | |
| US9023702B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US9184177B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9240416B2 (en) | Semiconductor memory device | |
| US9530788B2 (en) | Metallic etch stop layer in a three-dimensional memory structure | |
| US9754956B2 (en) | Uniform thickness blocking dielectric portions in a three-dimensional memory structure | |
| JP5394270B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2017092471A (ja) | Ｒｒａｍ構造の下電極 | |
| JP6613177B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2012174961A (ja) | 半導体記憶装置の製造方法 | |
| US20160079252A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| CN109473437A (zh) | 非易失性存储器件及其制造方法 | |
| US9997536B2 (en) | Semiconductor memory device | |
| JP2021535627A (ja) | 三次元メモリデバイスおよびその製作方法 | |
| JP2015177134A (ja) | 集積回路装置及びその製造方法 | |
| US9337208B2 (en) | Semiconductor memory array with air gaps between adjacent gate structures and method of manufacturing the same | |
| KR20120113596A (ko) | 3차원 구조의 비휘발성 메모리 소자 | |
| US20150206897A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007294750A (ja) | 半導体装置及びその製造方法 | |
| US9202846B2 (en) | Resistance random access memory device | |
| JP2015170742A (ja) | 集積回路装置及びその製造方法 | |
| US9099646B2 (en) | Manufacturing method of non-volatile storage device, and non-volatile storage device | |
| US9059303B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| JP2009059987A (ja) | 半導体装置およびその製造方法 |