JP2015167348A - 差動増幅器 - Google Patents
差動増幅器 Download PDFInfo
- Publication number
- JP2015167348A JP2015167348A JP2014209884A JP2014209884A JP2015167348A JP 2015167348 A JP2015167348 A JP 2015167348A JP 2014209884 A JP2014209884 A JP 2014209884A JP 2014209884 A JP2014209884 A JP 2014209884A JP 2015167348 A JP2015167348 A JP 2015167348A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- terminal
- input
- energization
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45332—Indexing scheme relating to differential amplifiers the AAC comprising one or more capacitors as feedback circuit elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45458—Indexing scheme relating to differential amplifiers the CSC comprising one or more capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】回路面積の増大を抑えつつ、入力端子に加わる高周波ノイズに起因するオフセット電圧の発生を抑制する。
【解決手段】第1補償コンデンサCaを第1差動入力トランジスタM1のゲート・ソース間に接続し、第2補償コンデンサCbを第1、第2差動入力トランジスタM1、M2のソースと第1電源線7との間に接続する。第1、第2差動入力トランジスタM1、M2のゲート・ソース間に伝播する交流ノイズの各振幅の差が所定値以内となるように、第1、第2補償コンデンサの容量値が設定されている。
【選択図】図1
【解決手段】第1補償コンデンサCaを第1差動入力トランジスタM1のゲート・ソース間に接続し、第2補償コンデンサCbを第1、第2差動入力トランジスタM1、M2のソースと第1電源線7との間に接続する。第1、第2差動入力トランジスタM1、M2のゲート・ソース間に伝播する交流ノイズの各振幅の差が所定値以内となるように、第1、第2補償コンデンサの容量値が設定されている。
【選択図】図1
Description
本発明は、オフセット電圧の発生を抑制した差動増幅器に関する。
差動増幅器の入力端子に高周波ノイズが印加されると、入力端子から差動入力トランジスタの寄生容量(ゲート・ソース間容量)および定電流回路を通してグランドにノイズが伝播する。このとき差動対を構成する2つの差動入力トランジスタの電流バランスが崩れ、出力電圧にオフセット電圧が発生する虞がある。
この問題に対しては、差動増幅器の入力端子に高周波ノイズを除去するフィルタ回路を設ける構成が考えられる。しかし、フィルタ回路を設けると回路規模が大きくなる。他の構成として、特許文献1に記載されているように、差動入力トランジスタと定電流回路との間に高周波ノイズに対し高インピーダンスとなる素子(例えばインダクタ)を接続し、高周波ノイズがグランドに流れることを防ぐことでオフセット電圧を抑制するものもある。しかし、高周波ノイズに対し高インピーダンスとなる素子(インダクタ)を回路上で形成するには大きな回路面積を必要とする。
本発明は上記事情に鑑みてなされたもので、その目的は、回路面積の増大を抑えつつ、入力端子に加わる高周波ノイズに起因するオフセット電圧の発生を抑制可能な差動増幅器を提供することにある。
請求項1に記載した差動増幅器は、差動対と電流生成回路を備えている。差動対は、一対の入力端子、一対の入力端子の内の一方の入力端子に自身の制御端子が接続された第1差動入力トランジスタ、および、一対の入力端子の内の他方の入力端子に自身の制御端子が接続された第2差動入力トランジスタを備えている。これら差動入力トランジスタのそれぞれが有する2つの通電端子の内の1つの第1通電端子同士が接続されている。電流生成回路は、第1、第2差動入力トランジスタの第1通電端子と第1電源線との間に接続され、差動対に流す電流を生成する。ここで、制御端子はゲートまたはベースに相当し、第1通電端子はソースまたはエミッタに相当する。
さらに、差動増幅器は、第1補償コンデンサと第2補償コンデンサを備えている。第1補償コンデンサは、第1差動入力トランジスタの制御端子と第1通電端子との間に接続されている。第2補償コンデンサは、第1、第2差動入力トランジスタの互いに接続された第1通電端子と、第1電源線または当該第1電源線と交流的に同電位となる接地線との間に接続されている。そして、一方の入力端子に交流ノイズを含む電圧が印加された際に、第1、第2差動入力トランジスタの制御端子と第1通電端子との間を伝播する交流ノイズの各振幅の差が所定値以内となるように、第1、第2補償コンデンサの容量値が設定されている。これにより、高周波ノイズに起因するオフセット電圧の発生を抑制できる。また、例えばインダクタを形成する必要がなくなるため、回路面積の増大を抑制できる。
請求項2記載の発明のように、第1、第2補償コンデンサの容量値を、第1、第2差動入力トランジスタの制御端子と第1通電端子との間を伝播する交流ノイズの各振幅の差を0とするように設定することが望ましい。
請求項3記載の発明によれば、第1、第2差動入力トランジスタの制御端子と第1通電端子との間に伝播するノイズが同振幅となるように、第1、第2補償コンデンサの容量値は互いに等しく、且つ、第1、第2差動入力トランジスタの制御端子と第1通電端子との間の寄生容量および電流生成回路の出力寄生容量よりも大きい値に設定されている。このため、第1差動入力トランジスタの制御端子に接続された一方の入力端子に高周波ノイズが印加されたとき、第1、第2補償コンデンサの作用により、第1、第2差動入力トランジスタの制御端子と第1通電端子との間にそれぞれ伝播する交流ノイズが同振幅となる。従って、第1、第2差動入力トランジスタにおいて、伝播された交流ノイズにより生じるドレイン電流またはコレクタ電流の変化分が互いに等しくなる。
その結果、第1、第2差動入力トランジスタのドレイン電流またはコレクタ電流の変化分が打ち消し合うので、出力されるオフセット電圧を抑制することができる。第1、第2補償コンデンサは、寄生容量よりも大きい容量値とすればよく、比較的小さい面積で実現できるため、従来構成と比べて回路面積の増大を抑制できる。
請求項4に記載した差動増幅器は、請求項1に記載した差動増幅器と同様の差動対と電流生成回路を備えている。さらに、差動増幅器は、第1差動入力トランジスタの制御端子と第1通電端子との間に接続された補償コンデンサを備えている。そして、一方の入力端子に交流ノイズを含む電圧が印加された際に、第1、第2差動入力トランジスタの制御端子と第1通電端子との間を伝播する交流ノイズの各振幅の差が所定値以内となるように、補償コンデンサの容量値が設定されている。これにより、高周波ノイズに起因するオフセット電圧の発生を抑制できる。また、例えばインダクタを形成する必要がなくなるため、回路面積の増大を抑制できる。
請求項5記載の発明のように、第1、第2補償コンデンサの容量値を、第1、第2差動入力トランジスタの制御端子と第1通電端子との間を伝播する交流ノイズの各振幅の差を0とするように設定することが望ましい。
請求項6記載の発明によれば、第1、第2差動入力トランジスタの制御端子と第1通電端子との間の寄生容量をそれぞれCgs1、Cgs2とし、電流生成回路の両端子間の出力寄生容量をCt3としたとき、第1、第2差動入力トランジスタの制御端子と第1通電端子との間に伝播するノイズが同振幅となるように、補償コンデンサの容量値はCgs2+Ct3−Cgs1に等しく設定されている。このため、第1差動入力トランジスタの制御端子に接続された一方の入力端子に高周波ノイズが印加されたとき、補償コンデンサの作用により、第1、第2差動入力トランジスタの制御端子と第1通電端子との間にそれぞれ伝播する交流ノイズが同振幅となる。従って、第1、第2差動入力トランジスタにおいて、伝播された交流ノイズにより生じるドレイン電流またはコレクタ電流の変化分が互いに等しくなる。
その結果、第1、第2差動入力トランジスタのドレイン電流またはコレクタ電流の変化分が打ち消し合うので、出力されるオフセット電圧を抑制することができる。また、寄生容量Cgs1、Cgs2、Ct3は小さく、第1、第2差動入力トランジスタの寄生容量Cgs1、Cgs2はほぼ等しい。このため、補償コンデンサの容量値Cgs2+Ct3−Cgs1も非常に小さい値になり、小さい面積で実現できるため、従来構成と比べて回路面積の増大を抑制できる。
請求項7記載の手段によれば、差動対から出力される信号を入力端子に帰還させる形態を備えている。この場合、非帰還側の入力端子に第1差動入力トランジスタの制御端子が接続されていれば、当該入力端子に高周波ノイズが加わっても、出力されるオフセット電圧が抑制される。
請求項8記載の手段によれば、第2電源線と第1、第2差動入力トランジスタの第2通電端子との間に負荷回路を備え、電流生成回路は定電流回路から構成されている。第2通電端子は、ドレインまたはコレクタに相当する。この構成により、上述した各請求項に記載した手段は種々の差動増幅器に対し広く適用できる。
以下、差動増幅器の幾つかの実施形態について図面を参照しながら説明する。各実施形態において実質的に同一又は類似部分には同一又は類似符号を付して必要に応じて説明を省略する。
(第1の実施形態)
第1の実施形態について図1から図3を参照しながら説明する。差動増幅器1は、図1および図2に示すように差動対2、定電流回路3、第1補償コンデンサCa、第2補償コンデンサCbおよび能動負荷4を備えている。
第1の実施形態について図1から図3を参照しながら説明する。差動増幅器1は、図1および図2に示すように差動対2、定電流回路3、第1補償コンデンサCa、第2補償コンデンサCbおよび能動負荷4を備えている。
差動対2は、非反転入力端子5と反転入力端子6とからなる一対の入力端子、第1差動入力トランジスタM1および第2差動入力トランジスタM2から構成されている。トランジスタM1、M2はNチャネル型のMOSトランジスタであって、ソース同士がノードN1で接続されている。トランジスタM1、M2のゲートは、それぞれ入力端子5、6に接続されている。トランジスタM1、M2のゲート・ソース間には、それぞれ寄生容量Cgs1、Cgs2が存在する。トランジスタM1、M2のゲート、ソース、ドレインは、それぞれ本発明で言う制御端子、第1通電端子、第2通電端子に相当する。
定電流回路3は、ノードN1と第1電源線7(グランド線)との間に接続されており、差動対2に定電流を流す電流生成回路である。この定電流回路3は、Nチャネル型のMOSトランジスタM3、M4からなるカレントミラー回路の構成を備えている。図示しない定電流回路からトランジスタM4に定電流Irefが流れ込むことにより、ノードN1と電源線7との間に接続されたトランジスタM3にも同じ電流Irefが流れる。トランジスタM3のドレイン・ソース間の寄生容量Ct3は、定電流回路3の両端子間の出力寄生容量となる。
第1補償コンデンサCaは、高周波ノイズが加わる非反転入力端子5に接続されたトランジスタM1のゲート・ソース間に接続されている。第2補償コンデンサCbは、ノードN1と電源線7との間に接続されている。能動負荷4は、第2電源線8とトランジスタM1、M2のドレインとの間に接続されたPチャネル型のMOSトランジスタM5、M6から構成されている。トランジスタM5、M6の各ゲートとトランジスタM5のドレインは互いに接続されている。差動増幅された電圧Voutは、トランジスタM2、M6のドレインに接続された端子9から出力される。
次に、本実施形態の作用について図3も参照しながら説明する。図2に示すように、非反転入力端子5に電圧Vin1が入力されており、反転入力端子6に電圧Vin2が入力されている。電圧Vin1は、入力信号である直流成分Vdcに高周波ノイズ成分である交流成分vrfが重畳した電圧である。電圧Vin2は一定の電圧Vrefである。すなわち、第1補償コンデンサCaが接続されている側の入力端子5に高周波ノイズが加わる。
はじめにオフセット電圧が生じる理由について説明する。MOSトランジスタのゲート酸化膜の単位容量をCox、チャネルの平均電子移動度をμ、チャネル幅をW、チャネル長をL、しきい値電圧をVtと定義する。ゲート・ソース間電圧の直流成分をVGS、交流成分(高周波ノイズ成分、交流ノイズ相当)をvgsとすると、MOSトランジスタのドレイン電流Idは(1)式のように表せる。
そこで、非反転入力端子5に高周波ノイズが加わったとき、トランジスタM1、M2のゲート・ソース間に伝搬されるノイズの振幅が等しくなる条件を求める。図3は、トランジスタM1、M2のゲート・ソース間電圧の交流成分vgs1、vgs2を求めるための非反転入力端子5から電源線7までの交流等価回路である。交流領域では、非反転入力端子5と電源線7との間には交流成分vrfだけが存在し、反転入力端子6は電源線7に接地された状態となる。
ノードN1と電源線7との間の電圧vtは(6)式となる。
トランジスタM1、M2のゲート・ソース間電圧の交流成分vgs1、vgs2は、それぞれ(7)式、(8)式となる。
補償コンデンサCa、Cbの容量が寄生容量Cgs1、Cgs2、Ct3よりも大きいとすれば、(7)式、(8)式はそれぞれ(9)式、(10)式のように近似できる。この近似は、補償コンデンサCa、Cbの容量が寄生容量Cgs1、Cgs2、Ct3に比べて大きいほど精度が高まる。一例を示せば、補償コンデンサCa、Cbが数pF、寄生容量Cgs1、Cgs2、Ct3が数十fFである。
本実施形態の差動増幅器1によれば、互いに容量値が等しく且つ寄生容量Cgs1、Cgs2、Ct3よりも大きい容量値を持つ補償コンデンサCa、Cbを備えたので、非反転入力端子5に高周波ノイズが加わっても、出力端子6におけるオフセット電圧の発生を抑えることができる。すなわち、ノイズ耐量を高める効果が得られる。
第1、第2補償コンデンサCa、Cbは、寄生容量Cgs1、Cgs2、Ct3よりも大きい容量値とすればよく、比較的小さい面積で実現できるため、インダクタなどの素子を用いる従来構成と比べて回路面積の増大を抑制できる。差動増幅器1は、センサ信号を増幅する集積回路などに好適となる。
(第2の実施形態)
第2の実施形態について図4を参照しながら説明する。本実施形態は、上述した差動増幅器1の出力端子9を反転入力端子6に接続し、出力電圧Voutを帰還させるボルテージフォロワの形態を備えている。非反転入力端子5から入力された電圧Vin1がゲイン1倍されて出力端子9から出力される。第1の実施形態で説明したように、入力電圧Vin1に高周波ノイズが重畳しても、出力電圧Voutには高周波ノイズによるオフセット電圧は発生しない。
第2の実施形態について図4を参照しながら説明する。本実施形態は、上述した差動増幅器1の出力端子9を反転入力端子6に接続し、出力電圧Voutを帰還させるボルテージフォロワの形態を備えている。非反転入力端子5から入力された電圧Vin1がゲイン1倍されて出力端子9から出力される。第1の実施形態で説明したように、入力電圧Vin1に高周波ノイズが重畳しても、出力電圧Voutには高周波ノイズによるオフセット電圧は発生しない。
(第3の実施形態)
第3の実施形態について図5を参照しながら説明する。差動増幅器11は、図1に示した差動増幅器1の第2補償コンデンサCbを備えておらず、トランジスタM1のゲート・ソース間に第1補償コンデンサCaに替えて補償コンデンサCdを備えている点において異なる。
第3の実施形態について図5を参照しながら説明する。差動増幅器11は、図1に示した差動増幅器1の第2補償コンデンサCbを備えておらず、トランジスタM1のゲート・ソース間に第1補償コンデンサCaに替えて補償コンデンサCdを備えている点において異なる。
補償コンデンサCdも、上述した補償コンデンサCa、Cbと同様に、非反転入力端子5に高周波ノイズが加わったときにトランジスタM1、M2のゲート・ソース間に伝搬されるノイズの振幅が等しくなるように容量値が設定されている。その条件は、(14)式に示す通りである。
Cd=Cgs2+Ct3−Cgs1 …(14)
上述した(7)式、(8)式にCt3=0および(14)式を代入すると、トランジスタM1、M2のゲート・ソース間電圧の交流成分vgs1、vgs2は、それぞれ(15)式、(16)式となる。
上述した(7)式、(8)式にCt3=0および(14)式を代入すると、トランジスタM1、M2のゲート・ソース間電圧の交流成分vgs1、vgs2は、それぞれ(15)式、(16)式となる。
また、(14)式に示す関係において、寄生容量Cgs1とCgs2とは非常に近い値であり、寄生容量は数十fF程度の極めて小さい値なので、補償コンデンサCdの容量値も数十fF程度の値となる。従って、補償コンデンサCdは非常に小さい面積で実現でき、インダクタなどの素子を用いる従来構成と比べて回路面積の増大を抑制できる。本実施形態の差動増幅器11も、センサ信号を増幅する集積回路などに好適となる。
(第4の実施形態)
第4の実施形態について図6および図7を参照しながら説明する。図6に示す差動増幅器21は、図1に示した差動増幅器1に対し、トランジスタM1、M2のソースとノードN1との間にソース抵抗R1、R2を備えている。
第4の実施形態について図6および図7を参照しながら説明する。図6に示す差動増幅器21は、図1に示した差動増幅器1に対し、トランジスタM1、M2のソースとノードN1との間にソース抵抗R1、R2を備えている。
ソース接地回路のトランジスタM1、M2のトランスコンダクタンスgmは入力電圧に依存するため、入力と出力の関係は非線形になる。これに対し、ソース抵抗R1、R2を挿入すると、負帰還によりトランスコンダクタンスgmへの依存性が減り、入出力特性の線形性が向上する。ただし、ソース抵抗R1、R2がない差動増幅器1に比べゲインは低下する。
図7に示したソース抵抗付きのソース接地回路の場合、トランスコンダクタンスGmは(17)式となり、小信号電圧利得Avは(18)式となる。gmは、トランジスタM1のトランスコンダクタンスである。
(第1、第2、第4の実施形態の変形例)
第1、第2、第4の実施形態では、補償コンデンサCa、Cbの容量値が互いに等しく且つ寄生容量Cgs1、Cgs2、Ct3よりも大きい形態を示したが、高周波ノイズによるオフセット電圧を抑制できれば、第1、第2補償コンデンサCa、Cbの容量値は適宜変更しても良い。例えば、第1、第2補償コンデンサCa、Cbを互いに異なる容量値としても良い。トランジスタM1、M2のゲート・ソース間電圧の交流成分vgs1、vgs2は、前述したように、それぞれ(7)式、(8)式に示すように表すことができる。これらのトランジスタM1、M2のゲート・ソース間に伝播される高周波ノイズの振幅の差は、下記の(19)式に示す通りである。
第1、第2、第4の実施形態では、補償コンデンサCa、Cbの容量値が互いに等しく且つ寄生容量Cgs1、Cgs2、Ct3よりも大きい形態を示したが、高周波ノイズによるオフセット電圧を抑制できれば、第1、第2補償コンデンサCa、Cbの容量値は適宜変更しても良い。例えば、第1、第2補償コンデンサCa、Cbを互いに異なる容量値としても良い。トランジスタM1、M2のゲート・ソース間電圧の交流成分vgs1、vgs2は、前述したように、それぞれ(7)式、(8)式に示すように表すことができる。これらのトランジスタM1、M2のゲート・ソース間に伝播される高周波ノイズの振幅の差は、下記の(19)式に示す通りである。
(第3の実施形態の変形例)
第3の実施形態においても、高周波ノイズによるオフセット電圧を抑制できれば、補償コンデンサCdの容量値は適宜変更しても良い。トランジスタM1、M2のゲート・ソース間電圧の交流成分vgs1、vgs2は、前述したように、それぞれ(15)式、(16)式のように表すことができる。これらのトランジスタM1、M2のゲート・ソース間に伝播される高周波ノイズの振幅の差は、下記の(20)式に示す通りである。
第3の実施形態においても、高周波ノイズによるオフセット電圧を抑制できれば、補償コンデンサCdの容量値は適宜変更しても良い。トランジスタM1、M2のゲート・ソース間電圧の交流成分vgs1、vgs2は、前述したように、それぞれ(15)式、(16)式のように表すことができる。これらのトランジスタM1、M2のゲート・ソース間に伝播される高周波ノイズの振幅の差は、下記の(20)式に示す通りである。
(第5の実施形態)
図8は第5の実施形態の説明図を示しており、第1の実施形態の図2に対応して示している。図2のトランジスタM1〜M6と同一機能を備える図8のトランジスタM1b〜M6bには、対応する図2のトランジスタM1〜M6に添え字「b」を付して示している。
図8は第5の実施形態の説明図を示しており、第1の実施形態の図2に対応して示している。図2のトランジスタM1〜M6と同一機能を備える図8のトランジスタM1b〜M6bには、対応する図2のトランジスタM1〜M6に添え字「b」を付して示している。
図8の差動増幅器101は、差動入力トランジスタとしてPチャネル型のMOSトランジスタM1b、M2bを用いている。図8に示す回路構成の詳細説明は省略するが、負荷回路としての能動負荷4が第1電源線7(グランド)側に構成され、定電流回路3が第2電源線8側に構成されている。本実施形態でも第1の実施形態とほぼ同様の作用効果を奏する。
また、図示しないが、第2の実施形態に示したボルテージフォロワの形態を用いることもできる。すなわち、差動増幅器101の出力端子9を反転入力端子6に接続し、電圧Vrefに代えてコンデンサCLを接続し、出力電圧Voutを帰還させることも可能である。また、図示しないが、第4の実施形態に示したソース抵抗付きのソース接地回路の形態を用いることもできる。
(第6の実施形態)
図9は第6の実施形態の説明図を示しており、第3の実施形態の図5に対応して示している。図5のトランジスタM1〜M6と同一機能を備える図9のトランジスタM1b〜M6bには、対応する図5のトランジスタM1〜M6に添え字「b」を付して示している。
図9は第6の実施形態の説明図を示しており、第3の実施形態の図5に対応して示している。図5のトランジスタM1〜M6と同一機能を備える図9のトランジスタM1b〜M6bには、対応する図5のトランジスタM1〜M6に添え字「b」を付して示している。
図9の差動増幅器201は、差動入力トランジスタとしてPチャネル型のMOSトランジスタM1b、M2bを用いている。図9の回路構成の詳細説明は省略するが、負荷回路としての能動負荷4が第1電源線7(グランド)側に構成され、定電流回路3が第2電源線8側に構成されている。本実施形態においても、第3の実施形態とほぼ同様の作用効果を奏する。
また、図示しないが、第2の実施形態に示したボルテージフォロワの形態を用いることもできる。すなわち、差動増幅器201の出力端子9を反転入力端子6に接続し、電圧Vrefに代えてコンデンサCLを接続し、出力電圧Voutを帰還させることも可能である。また、図示しないが、第4の実施形態に示したソース抵抗付きのソース接地回路の形態を用いることもできる。
(第7の実施形態)
図10は第7の実施形態の説明図を示しており、第1の実施形態の図2に対応して示している。図2のトランジスタM1〜M6と同一機能を備えるトランジスタにはトランジスタT1〜T6として図10に符号を付している。
図10は第7の実施形態の説明図を示しており、第1の実施形態の図2に対応して示している。図2のトランジスタM1〜M6と同一機能を備えるトランジスタにはトランジスタT1〜T6として図10に符号を付している。
この図10の差動増幅器301に示すように、ベース(制御端子)、コレクタ(第2通電端子)、エミッタ(第1通電端子)の各端子を備えたバイポーラジャンクショントランジスタT1〜T6を用いて構成しても良い。
また、図示しないが、第2の実施形態に示したボルテージフォロワの形態を用いることもできる。すなわち、差動増幅器301の出力端子9を反転入力端子6に接続し、電圧Vrefに代えてコンデンサCLを接続し、出力電圧Voutを帰還させることも可能である。また、図示しないが、第4の実施形態に類似構成(ソース接地回路)を示すように、エミッタ抵抗付きのエミッタ接地回路の形態を用いることもできる。
(第8の実施形態)
図11は第8の実施形態の説明図を示しており、第3の実施形態の図5に対応して示している。図5のトランジスタM1〜M6と同一機能を備えるトランジスタにはトランジスタT1〜T6として図11に符号を付している。この図11の差動増幅器401に示すように、第3の実施形態の構成についても、バイポーラジャンクショントランジスタT1〜T6を用いて構成しても良い。
図11は第8の実施形態の説明図を示しており、第3の実施形態の図5に対応して示している。図5のトランジスタM1〜M6と同一機能を備えるトランジスタにはトランジスタT1〜T6として図11に符号を付している。この図11の差動増幅器401に示すように、第3の実施形態の構成についても、バイポーラジャンクショントランジスタT1〜T6を用いて構成しても良い。
また、図示しないが、第2の実施形態に示したボルテージフォロワの形態を用いることもできる。すなわち、差動増幅器401の出力端子9を反転入力端子6に接続し、電圧Vrefに代えてコンデンサCLを接続し、出力電圧Voutを帰還させることも可能である。また、図示しないが、第4の実施形態に類似構成(ソース接地回路)を示したように、エミッタ抵抗付きのエミッタ接地回路の形態を用いることもできる。
(第9の実施形態)
図12は第9の実施形態の説明図を示しており、第1の実施形態の図2に対応して示している。図2のトランジスタM1〜M6と同一機能を備える図12のトランジスタM1c〜M6cには、対応する図2のトランジスタM1〜M6に添え字「c」を付して示している。図12の差動増幅器501に示すように、負荷回路4cとしては、例えばトランジスタM1c、M2cによる差動対2のドレインが折り返された回路(例えば一定バイアスb1が印加されたフォールデッドカスコード(folded cascode)回路M5c〜M8c)を用いても良い。また、一定のバイアスb2〜b3が印加された能動負荷M9c〜M12cをフォールデッドカスコード回路M5c〜M8cに直列接続して構成しても良いし、この能動負荷M9c〜M12cに代えて抵抗を接続しても良い。
図12は第9の実施形態の説明図を示しており、第1の実施形態の図2に対応して示している。図2のトランジスタM1〜M6と同一機能を備える図12のトランジスタM1c〜M6cには、対応する図2のトランジスタM1〜M6に添え字「c」を付して示している。図12の差動増幅器501に示すように、負荷回路4cとしては、例えばトランジスタM1c、M2cによる差動対2のドレインが折り返された回路(例えば一定バイアスb1が印加されたフォールデッドカスコード(folded cascode)回路M5c〜M8c)を用いても良い。また、一定のバイアスb2〜b3が印加された能動負荷M9c〜M12cをフォールデッドカスコード回路M5c〜M8cに直列接続して構成しても良いし、この能動負荷M9c〜M12cに代えて抵抗を接続しても良い。
(第10の実施形態)
図13は第10の実施形態の説明図を示しており、第3の実施形態の図5に対応して示している。図5のトランジスタM1〜M6と同一機能を備える図13のトランジスタM1c〜M6cには、対応する図5のトランジスタM1〜M6に添え字「c」を付して示している。図13の差動増幅器601に示すように、負荷回路4cは、例えばトランジスタM1c、M2cによる差動対2のドレインが折り返された回路(例えばフォールデッドカスコード(folded cascode)回路M5c〜M8c)を用いても良い。また、一定のバイアスb2〜b3が印加された能動負荷M9c〜M12cをフォールデッドカスコード回路M5c〜M8cに直列接続して構成しても良いし、この能動負荷M9c〜M12cに代えて抵抗を接続しても良い。
図13は第10の実施形態の説明図を示しており、第3の実施形態の図5に対応して示している。図5のトランジスタM1〜M6と同一機能を備える図13のトランジスタM1c〜M6cには、対応する図5のトランジスタM1〜M6に添え字「c」を付して示している。図13の差動増幅器601に示すように、負荷回路4cは、例えばトランジスタM1c、M2cによる差動対2のドレインが折り返された回路(例えばフォールデッドカスコード(folded cascode)回路M5c〜M8c)を用いても良い。また、一定のバイアスb2〜b3が印加された能動負荷M9c〜M12cをフォールデッドカスコード回路M5c〜M8cに直列接続して構成しても良いし、この能動負荷M9c〜M12cに代えて抵抗を接続しても良い。
(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
反転入力端子6に高周波ノイズが加わる場合には、第1補償コンデンサCaおよび補償コンデンサCdは、反転入力端子6に接続されたトランジスタM2のゲート・ソース間に接続すればよい。
第2の実施形態に一例を示したように、第1、第3の実施形態に示した差動増幅器1、11について、差動対2から出力される信号を入力端子に帰還させる形態とすることができる。
第2の実施形態に一例を示したように、第1、第3の実施形態に示した差動増幅器1、11について、差動対2から出力される信号を入力端子に帰還させる形態とすることができる。
第3の実施形態に示した差動増幅器11にソース抵抗R1、R2を加えても、第4の実施形態と同様にノイズ耐量を高める効果を奏する。
第2補償コンデンサCbは、ノードN1と第1電源線7との間に設けたが、ノードN1と接地線(第1電源線7と交流的に同電位となる接地線)との間に設けてもよい。
第2補償コンデンサCbは、ノードN1と第1電源線7との間に設けたが、ノードN1と接地線(第1電源線7と交流的に同電位となる接地線)との間に設けてもよい。
定電流回路3の代わりに抵抗を設け、差動対2のトランジスタM1、M2のコモンソースが抵抗に接続される構成であってもよい。
前述の各実施形態では、本願に係る代表的な回路構成を図示しているが、各実施形態の構成又は技術思想は適宜組み合わせて適用できる。また、一般的な回路構成を組み合わせて適用でき、前述実施形態で説明した回路トポロジに限られるものではない。
前述の各実施形態では、本願に係る代表的な回路構成を図示しているが、各実施形態の構成又は技術思想は適宜組み合わせて適用できる。また、一般的な回路構成を組み合わせて適用でき、前述実施形態で説明した回路トポロジに限られるものではない。
図面中、1、11は差動増幅器、2は差動対、3は定電流回路(電流生成回路)、4は能動負荷(負荷回路)、5は非反転入力端子、6は反転入力端子、7は第1電源線、8は第2電源線、M1は第1差動入力トランジスタ、M2は第2差動入力トランジスタ、Caは第1補償コンデンサ、Cbは第2補償コンデンサ、Cdは補償コンデンサ、Cgs1、Cgs2は寄生容量、Ct3は出力寄生容量である。
Claims (8)
- 一対の入力端子(5,6)、前記一対の入力端子の内の一方の入力端子(5)に自身の制御端子が接続された第1差動入力トランジスタ(M1、M1b、M1c、T1)、および、前記一対の入力端子の内の他方の入力端子(6)に自身の制御端子が接続された第2差動入力トランジスタ(M2、M2b、M2c、T2)を備え、これら差動入力トランジスタそれぞれが有する2つの通電端子の内の1つの第1通電端子同士が接続された差動対(2)と、
前記第1、第2差動入力トランジスタの第1通電端子と第1電源線(7)との間に接続され、前記差動対に流す電流を生成する電流生成回路(3)と、
前記第1差動入力トランジスタの制御端子と第1通電端子との間に接続された第1補償コンデンサ(Ca)と、
前記第1、第2差動入力トランジスタの第1通電端子と、前記第1電源線または当該第1電源線と交流的に同電位となる接地線との間に接続された第2補償コンデンサ(Cb)と、を備え、
前記一方の入力端子に交流ノイズを含む電圧が印加された際に、前記第1、第2差動入力トランジスタの前記制御端子と前記第1通電端子との間を伝播する交流ノイズの各振幅の差が所定値以内となるように、前記第1、第2補償コンデンサの容量値が設定されていることを特徴とする差動増幅器。 - 前記第1、第2補償コンデンサの容量値は、前記第1、第2差動入力トランジスタの前記制御端子と前記第1通電端子との間を伝播する交流ノイズの各振幅の差が0となるように設定されていることを特徴とする請求項1記載の差動増幅器。
- 前記第1、第2差動入力トランジスタの制御端子と第1通電端子との間に伝播する交流ノイズが同振幅となるように、前記第1、第2補償コンデンサの容量値は互いに等しく、且つ、前記第1、第2差動入力トランジスタの制御端子と第1通電端子との間の寄生容量(Cgs1,Cgs2)および前記電流生成回路の出力寄生容量(Ct3)よりも大きい値に設定されていることを特徴とする請求項1または2記載の差動増幅器。
- 一対の入力端子(5,6)、前記一対の入力端子の内の一方の入力端子(5)に自身の制御端子が接続された第1差動入力トランジスタ(M1、M1b、M1c、T1)、および、前記一対の入力端子の内の他方の入力端子(6)に自身の制御端子が接続された第2差動入力トランジスタ(M2、M2b、M2c、T2)を備え、これら差動入力トランジスタそれぞれが有する2つの通電端子の内の1つの第1通電端子同士が接続された差動対(2)と、
前記第1、第2差動入力トランジスタの第1通電端子と第1電源線(7)との間に接続され、前記差動対に流す電流を生成する電流生成回路(3)と、
前記第1差動入力トランジスタの制御端子と第1通電端子との間に接続された補償コンデンサ(Cd)とを備え、
前記一方の入力端子に交流ノイズを含む電圧が印加された際に、前記第1、第2差動入力トランジスタの制御端子と前記第1通電端子との間を伝播する交流ノイズの各振幅の差が所定値以内となるように、前記補償コンデンサ(Cd)の容量値が設定されていることを特徴とする差動増幅器。 - 前記補償コンデンサの容量値は、前記第1、第2差動入力トランジスタの前記制御端子と前記第1通電端子との間を伝播する交流ノイズの各振幅の差が0となるように設定されていることを特徴とする請求項4記載の差動増幅器。
- 前記第1、第2差動入力トランジスタの制御端子と第1通電端子との間の寄生容量をそれぞれCgs1、Cgs2とし、前記電流生成回路の両端子間の出力寄生容量をCt3としたとき、前記第1、第2差動入力トランジスタの制御端子と第1通電端子との間に伝播する交流ノイズが同振幅となるように、前記補償コンデンサ(Cd)の容量値はCgs2+Ct3−Cgs1に等しく設定されていることを特徴とする請求項4または5記載の差動増幅器。
- 前記差動対から出力される信号を前記入力端子に帰還させる形態を備えていることを特徴とする請求項1から6の何れか一項に記載の差動増幅器。
- 第2電源線(8)と前記第1、第2差動入力トランジスタの第2通電端子との間に負荷回路(4、4c)を備え、
前記電流生成回路は定電流回路から構成されていることを特徴とする請求項1から7の何れか一項に記載の差動増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014209884A JP2015167348A (ja) | 2014-02-12 | 2014-10-14 | 差動増幅器 |
PCT/JP2015/000397 WO2015122139A1 (ja) | 2014-02-12 | 2015-01-29 | 差動増幅器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024296 | 2014-02-12 | ||
JP2014024296 | 2014-02-12 | ||
JP2014209884A JP2015167348A (ja) | 2014-02-12 | 2014-10-14 | 差動増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015167348A true JP2015167348A (ja) | 2015-09-24 |
Family
ID=53799892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014209884A Pending JP2015167348A (ja) | 2014-02-12 | 2014-10-14 | 差動増幅器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2015167348A (ja) |
WO (1) | WO2015122139A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59182608A (ja) * | 1983-03-31 | 1984-10-17 | Matsushita Electric Ind Co Ltd | 低雑音増幅器 |
JP2003037458A (ja) * | 2001-07-23 | 2003-02-07 | Nec Corp | 差動増幅回路 |
JP2005124175A (ja) * | 2003-09-24 | 2005-05-12 | Matsushita Electric Ind Co Ltd | 増幅装置および周波数変換装置 |
-
2014
- 2014-10-14 JP JP2014209884A patent/JP2015167348A/ja active Pending
-
2015
- 2015-01-29 WO PCT/JP2015/000397 patent/WO2015122139A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2015122139A1 (ja) | 2015-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4528394B2 (ja) | アクティブ補償容量性の増加 | |
US7348851B2 (en) | Miller-compensated amplifier | |
KR101926003B1 (ko) | 초저 작동 전압 레일 대 레일 연산 증폭기 및 차동 입력 증폭단 회로 및 그 출력단 회로 | |
JP5092687B2 (ja) | 増幅装置及びGm補償バイアス回路 | |
TWI547125B (zh) | 線性等化器及其方法 | |
JP2011515968A (ja) | キャパシタンス乗算器回路 | |
Veldandi et al. | An ultra-low-voltage bulk-driven analog voltage buffer with rail-to-rail input/output range | |
US7408410B2 (en) | Apparatus for biasing a complementary metal-oxide semiconductor differential amplifier | |
Ghorbanzadeh et al. | Two-stage class-AB OTA with improved specifications | |
JP5865815B2 (ja) | 演算増幅器 | |
WO2017030091A1 (ja) | 半導体装置、オペアンプ及び電子機器 | |
Jindal et al. | High slew rate and low output resistance class-AB flipped voltage follower cell with increased current driving capability | |
US9450549B2 (en) | Differential amplification circuit | |
WO2015122139A1 (ja) | 差動増幅器 | |
US8723600B1 (en) | Cancellation of dynamic offset in MOS resistors | |
JP7001468B2 (ja) | オペアンプ | |
JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
US9385677B2 (en) | Method and apparatus for gain enhancement of differential amplifier | |
Shedge et al. | CMOS telescopic cascode operational amplifier | |
JP4838760B2 (ja) | 演算増幅器 | |
Barthélemy et al. | Two-stage unbuffered CFOA based non-inverting resistive-feedback amplifier: a study based on the description of the operational transconductance conveyor (OTC) | |
Cleber et al. | A new low power and all-MOS voltage-to-current converter for current mode ADCs with high linearity, high bandwidth and rail-to-rail input range | |
JP5046162B2 (ja) | 信号入力回路、および信号増幅回路 |