JP5046162B2 - 信号入力回路、および信号増幅回路 - Google Patents

Description

本発明は、信号を増幅して出力するアンプ機能の実現に適し、歪みがない信号電流を出力する線形化に関し、入力信号源から電圧信号を入力し、歪みを低減した電流信号を出力する信号入力回路、および歪みを低減した信号増幅を行う信号増幅回路に関する。

図９は、増幅に信号入力回路を接続した信号増幅回路の一構成例を説明するための回路ブロック図である。この回路例では、抵抗を用いて回路構成によって歪みを低減した信号増幅を図っている。

図９に示す構成例では、高周波信号の増幅に適するゲート接地増幅回路を用いてアンプ機能を実現する例を示している。図９に示す回路構成は、入力信号源１０（入力信号Ｖ₁）、入力回路１００Ａのインピーダンス手段２０（抵抗Ｒ₁）、および回路ブロック２００Ａを備える。回路ブロック２００Ａは、出力端子に係わる負荷抵抗２４０（抵抗Ｒ₂）、ＮＭＯＳトランジスタ２３０（Ｍ₁）、電源２５０（電圧Ｖ_cc）、バイアス電圧源２２０（電圧Ｖ_b）、およびバイアス用定電流源２１０（電流Ｉ_b）により構成される例を示している。

また、ここではインピーダンス手段２０として抵抗の例を示し、インピーダンス手段２０と入力信号源１０との間に、直流遮断用コンデンサ１５（容量Ｃ）を接続している。

図９において、入力信号源１０からの信号電圧ｖ₁は入力回路１００Ａ中のインピーダンス手段２０（抵抗Ｒ₁）の一端に加えられ、入力回路１００Ａ中のインピーダンス手段２０（抵抗Ｒ₁）の他端はＮＭＯＳトランジスタ２３０のソース端子に接続される。ＮＭＯＳトランジスタ２３０のソース端子はゲート接地増幅回路の入力端子となるため、その入力インピーダンスは低い。したがって、入力信号源１０からの信号電圧ｖ₁は入力回路１００Ａ中のインピーダンス手段２０によって電圧−電流変換され、その結果、入力回路１００Ａ中のインピーダンス手段２０の抵抗Ｒ₁には、概略、式（１）に示すような入力信号電流ｉ₁が流れる。
ｉ₁＝ｖ₁／Ｒ₁ …（１）

回路ブロック２００Ａの入力端子２Ａに流入する信号電流ｉ₂はバイアス用定電流源２１０の電流値が一定であるため入力信号電流ｉ₁に一致する。信号電流ｉ₂はＮＭＯＳトランジスタ２３０のソース端子、ドレイン端子、さらに回路ブロック２００Ａ内の出力端子に係わる負荷抵抗２４０通して電源２５０に流れ込む。この信号電流をｉ_outとすると、ｉ₂＝ｉ_outの関係があるため、入力信号電流ｉ₁の大きさは増幅されない。これは通常のゲート接地増幅回路の動作と同一といえる。

上記動作から、回路ブロック２００Ａ内の出力端子に係わる負荷抵抗２４０の両端に現れる出力電圧ｖ_outは、
ｖ_out＝ｉ_out・Ｒ₂＝ｉ₁・Ｒ₂＝ｉ₁・Ｒ₂＝（Ｒ₂／Ｒ₁）・ｖ₁ …（２）
となる。

式（２）は、入力信号v₁が、回路ブロック２００Ａ内の出力端子に係わる負荷抵抗２４０のＲ₂と入力回路１００Ａ中のインピーダンス手段２０の抵抗Ｒ₁との比（Ｒ₂／Ｒ₁）で増幅されることを示している。一般に回路中で使用する抵抗の線形性は良好で、抵抗比のばらつきも小さく設定できる。したがって、図９の回路構成によれば、歪みの少ない、安定な増幅度を持つ増幅器を実現することができる。

図９において、回路ブロック２００Ａの入力端子２Ａ−２Ａ’間の入力インピーダンスすなわちＮＭＯＳトランジスタ２３０をソース端子側から見たインピーダンスＺ_igは、ＮＭＯＳトランジスタ２３０の伝達コンダクタンスをｇ_mとして、以下の式（３）で表される。

ただし、式（３）において、Ｗ：ＮＭＯＳトランジスタ２３０のゲート幅、Ｌ：ＮＭＯＳトランジスタ２３０のゲート長、μ_n：電子の移動度、Ｃ_ox：ＮＭＯＳトランジスタ２３０の単位面積当たりのゲート容量、Ｉ_ds：ＮＭＯＳトランジスタ２３０のドレイン電流を表している。

式（３）は、インピーダンスＺ_igの値が零ではないこと、およびドレイン電流Ｉ_dsの変化に対してインピーダンスＺ_igの値は非線形となり、直線関係で変化しないことを示している。実際の回路例においても、インピーダンスＺ_igの値は数百Ω程度であり、さらに入力信号電流の流入によりドレイン電流Ｉ_dsも大きく変わるため、インピーダンスＺ_igの変化も大きいと予想される。また図９では、Ｉ_ds＋ｉ₂＝Ｉ_b（一定）の関係が成り立つため、信号により電流ｉ₂が変化するとＩ_dsも変化する。したがって図９の回路では、信号によりｉ₂が変化してＩ_dsが変化し、このＩ_dsの変化の１/２乗に逆比例してＺ_igの値が非線形に変化する形であることがわかる。

したがって、ＮＭＯＳトランジスタ２３０のソース端子には、比較的大きな値で歪んだ信号電圧が現れる。その結果、図９において入力回路１００Ａ中のインピーダンス手段２０の抵抗Ｒ₁の両端の電圧差は入力信号に依存して非線形に変化し、入力信号電流ｉ₁が歪む現象が生じる。入力信号電流ｉ₁が歪むと回路ブロック２００Ａ内の信号電流ｉ₂も歪むため、回路ブロック２００Ａ中の出力端子に係わる負荷抵抗２４０のＲ₂の両端Ｖ_outも歪むことになる。

ＦＥＴ電力増幅器において、ＦＥＴのゲート入力電圧対ドレイン出力電流の関係の非直線性に起因する歪みを改善する回路構成が提案されている（特許文献１参照）。この回路構成では、ＦＥＴ電力増幅器において、終段の電力増幅ＦＥＴの２乗特性に起因する非直線性を、反対の１／２乗特性を持つ前段増幅ユニットによって打ち消し、直線的な電圧−電流関係を実現するものである。
実開平６−３４３２２号公報（段落０００８〜００１２）

特許文献１に記載される構成は、プリディストーションと呼ばれる手法であり、出力側で波形が歪む場合、その歪み方が予め既知であれば、入力信号として逆の歪みを持ったものを入力することによって打ち消しあわせ、歪みの無い出力波形を取得するものである。

特許文献１の回路では、終段の電力増幅器はゲート電圧−ドレイン電圧特性が２次の関数となるため、その前段のＦＥＴで構成した非線形インピーダンスによってゲート電圧を信号の平方に比例させることによって歪のない出力波形を得るものである。

しかしながら、上記のプリディストーションによる構成では、出力側での波形歪が既知である必要があるため、上記の構成の終段の電力増幅器と前段の非線形インピーダンスとの組み合わせに限定されるという問題があり、また、出力側での波形歪みが既知のものと異なった場合には対応が困難であるという問題がある。

また、波形歪みを改善するには、非線形インピーダンス素子と電力増幅ＦＥＴの特性（トランジスタのデバイスパラメータ、各端子の電圧、動作状態、電流密度）が揃っている必要がある。例えば、歪みの補正が必要な大信号が入力された場合（入力電圧が増大した場合）には、電力増幅ＦＥＴに大きな電流が流れているため出力電圧は下がる。電力増幅ＦＥＴの出力電圧が下がった場合には、電力増幅ＦＥＴは線形領域という動作領域となる。これに対し非線形インピーダンス素子は、常に飽和領域という動作領域で動作している。このように、動作領域が異なると両トランジスタの特性は揃わなくなる。そのため、歪みの補正が必要な大信号時に効果的な改善は行われないことになる。

また、特許文献１の構成では、非線形インピーダンスを構成するＦＥＴは電流駆動であるため、入力端子と非線形インピーダンスとの間に電圧−電圧変換器を接続する必要があるという問題もある。

そこで、本発明は上述した課題を解決して、信号電圧を信号電流に変換して回路ブロックに入力する構成において、回路ブロックの入力端子における信号に依存する非線形なインピーダンスが逐次変化した場合であっても、インピーダンス変化の影響を受けることなく、回路ブロックへの入力電流を低歪みで線形な信号とすることを目的とする。

また、変換後の信号電流を入力する回路ブロックの構成に依存することなく、歪みを補正するための回路構成することを目的とする。

本発明において、信号電圧を入力して抵抗等のインピーダンス手段により電圧を電流に変換し、変換で得られた信号電流を回路ブロックに入力する。この回路ブロックは、負荷インピーダンス回路や増幅回路等、インピーダンスが非線形で変化する任意の回路ブロックとすることができる。

この回路ブロックの入力インピーダンスは信号に依存して非線形に変化するが、前記インピーダンス手段とこの非線形入力インピーダンスとは信号に対し直列に接続されるため、回路ブロックに入力される電流にはこの非線形入力インピーダンスの影響が残って歪みが生じる。

この歪み成分は、インピーダンス手段と回路ブロックとの接続点における電圧の歪みとして現れる。本発明は、この電圧歪みに比例した電流を電圧−電流変換手段で生成してインピーダンス手段に加えることによって、このインピーダンス手段に流れる電流の歪みを除去する。

本発明の電圧−電流変換手段は、インピーダンス手段と回路ブロックとの接続点における電圧に基づいて電流を生成するため、回路ブロックの入力端子における信号に依存する非線形なインピーダンスが逐次変化した場合であってもその変化に応じた電流を生成し、インピーダンス手段に流れる電流の歪みを除去することができる。

本発明の信号入力回路は、入力信号源の出力端子と回路ブロックの入力端子との間に、入力信号源からの信号電圧を信号電流に変換して前記回路ブロックの入力端子に入力する第１のインピーダンス手段と、回路ブロックの入力端子に現れる信号に依存する電圧をその入力端子で検出し、検出した検出信号に比例した電流を出力端子から出力する電圧−電流変換手段とを備え、電圧−電流変換手段の入力端子および出力端子を共に回路ブロックの入力端子に接続する。

電圧−電流変換手段は、この電圧−電流変換手段のアドミタンス値を設定することによって回路ブロックの入力端子の電圧に比例した電流を生成し、生成した電流を回路ブロックの入力端子に入力することによって、回路ブロックの入力端子の電圧変動により生じる前記第1のインピーダンス手段中を流れる電流の誤差を補正する電流を供給する。

本発明の信号入力回路に接続する回路ブロックは、非線形な可変インピーダンス負荷、あるいは増幅器に適用することができる。

回路ブロックが非線形の可変インピーダンス負荷である場合には、入力信号源の出力端子と回路ブロックの入力端子との間に、入力信号源からの信号電圧を信号電流に変換して回路ブロックの入力端子に入力する第１のインピーダンス手段と、回路ブロックの入力端子に現れる信号に依存する電圧を当該入力端子で検出し、検出した検出信号に比例した電流を出力端子から出力する電圧−電流変換手段とを備え、電圧−電流変換手段の入力端子および出力端子を共に回路ブロックの入力端子に接続する。

回路ブロックは、回路ブロックの入力インピーダンスが信号依存性を持つ可変インピーダンスを有するインピーダンス負荷であり、電圧−電流変換手段は、アドミタンス値を第１のインピーダンス手段のインピーダンス値に対して逆数の関係となるように設定する。これによって、回路ブロックの入力端子の電圧に比例した電流を生成し、生成した電流を回路ブロックの入力端子に入力することによって、回路ブロックの入力端子の電圧変動により生じる前記第1のインピーダンス手段中を流れる電流の誤差を補正する電流を供給する。

回路ブロックが非線形な増幅特性を有する増幅器である場合、回路ブロックの増幅器は少なくとも逆相入力端子および出力端子を備えるアンプ手段と第２のインピーダンス手段とを備える逆相増幅器であって、第２のインピーダンス手段の一端とアンプ手段の逆相入力端子を接続して回路ブロックの入力端子となし、第２のインピーダンス手段の他端はアンプ手段の出力端子に接続し、アンプ手段の正相入力端子がある場合にはその端子をバイアス電源またはグラウンドに接続する。

電圧−電流変換手段は、第１のインピーダンス手段のインピーダンスと第２のインピーダンス手段のインピーダンスとの並列インピーダンス値に対して、アドミタンス値が逆数の関係となるように設定する。

また、本発明は、前記した入力信号回路と増幅器とを備えた信号増幅回路の形態とすることもできる。

本発明の信号増幅回路は、少なくとも逆相入力端子および出力端子を備えるアンプ手段と第２のインピーダンス手段とを備える逆相増幅器と、入力信号源の出力端子と増幅器の入力端子との間に、入力信号源からの信号電圧を信号電流に変換して逆相増幅器の入力端子に入力する第１のインピーダンス手段と、逆相増幅器の入力端子に現れる信号に依存する電圧をこの入力端子で検出し、検出した検出信号に比例した電流を出力端子から出力する電圧−電流変換手段とを備える。

第２のインピーダンス手段の一端とアンプ手段の逆相入力端子を接続して逆相増幅器の入力端子とし、第２のインピーダンス手段の他端はアンプ手段の出力端子に接続し、アンプ手段の正相入力端子がある場合にはその端子をバイアス電源またはグラウンドに接続する。

電圧−電流変換手段は、第１のインピーダンス手段のインピーダンスと第２のインピーダンス手段のインピーダンスとの並列インピーダンス値に対して、アドミタンス値が逆数の関係となるように設定する。

本発明の態様によれば、回路ブロックが増幅器である構成において、増幅器入力の歪みを検出してその歪み成分に比例した電流を発生させ、この電流を再び増幅器入力に注入する構成であるのため、増幅器の歪みはどのようなひずみでも良く、増幅器に依存しない構成である。

特許文献１に示される構成では、非線形インピーダンスの両端の電圧を歪ませるために入力信号電圧に比例した電流が必要であり、そのために電圧−電流変換器が使用されているが、本発明の態様では抵抗などのインピーダンス手段を介して直接信号電圧を入力するため、非線形インピーダンス素子および電圧−電流変換器を要さない構成とすることができる。

特許文献１に示される構成では、非線形インピーダンス素子のＦＥＴと電力増幅ＦＥＴのトランジスタのデバイスパラメータ、各端子の電圧、動作状態、電流密度等の特性が揃っている必要があるが、大信号時を補正する場合には、非線形インピーダンス素子のＦＥＴと電力増幅ＦＥＴの動作領域が異なるため両トランジスタの特性が揃わず、歪みの補正の効果が不十分となる。これに対して、本発明の態様では、第１インピーダンスの抵抗と、増幅器の歪み成分に比例した電流を発生させる電圧−電流変換手段との比例係数の比がある程度揃う必要があるものの、大信号時においてもＦＥＴの動作領域が異なることよる大きな電圧変化は起こらず、歪みの補正の効果を奏することができる。

本発明によれば、信号電圧を信号電流に変換して回路ブロックに入力する構成において、回路ブロックの入力端子における信号に依存する非線形なインピーダンスが逐次変化した場合であっても、インピーダンス変化の影響を受けることなく、回路ブロックへの入力電流を低歪みで線形な信号とすることができる。

また、変換後の信号電流を入力する回路ブロックの構成に依存することなく、歪みを補正するための回路構成とすることができる。

以下、本発明の実施の形態を実施例に基づき詳細に説明する。図１は、本発明実施例の入力回路の一般形の構成を示す図である。

入力信号源１０と回路ブロック２００との間に入力回路１００を接続する。入力回路１００は第１のインピーダンス手段２０と電圧−電流変換手段３０とを備え、電圧−電流変換手段３０の入力端子と出力端子を回路ブロック２００の入力端子２に接続し、入力端子２の電圧を検出し、この検出電圧に対応する電流ｉ_gを入力端子２に入力する。回路ブロック２００の入力インピーダンス２０１（Ｚ₂）は信号依存性を持つ可変インピーダンスを代表するものである。

第１のインピーダンス手段２０は、入力信号源１０の入力電圧ｖ₁に基づく入力信号電流ｉ₁を生成する。第１のインピーダンス手段２０は抵抗に限らず、任意のインピーダンスとすることができる。電圧−電流変換手段３０は入力端子２−２′間の電圧ｖ₂に比例した電流ｉ_gを出力する。

図１において、入力回路１００では以下の式（４）が成り立つ。
ｉ₂＝ｉ₁＋ｉ_g
ｉ₁＝（ｖ₁−ｖ₂）／Ｚ₁
ｉ_g＝Ｇ・ｖ₂ …（４）

上記式において、ｉ₁は入力信号源１０から得られる入力信号電流、ｉ₂は回路ブロック２００に入力する信号電流、ｉ_gは電圧−電流変換手段３０からの出力電流、ｖ₁は入力信号源１０の入力電圧、ｖ₂は入力端子２−２′間の電圧、Ｇは電圧−電流変換手段３０のコンダクタンス値である。なお、ここでは、以下では、電圧−電流変換手段３０のアドミッタンス値として実部のコンダクタンス値を用いて説明する。

上記式（４）から以下の式（５）で表される関係が得られる。

ここで、電圧−電流変換手段３０のコンダクタンス値Ｇを第１のインピーダンス手段２０のインピーダンスＺ₁と逆数の関係（Ｇ＝１／Ｚ₁）に設定することによって、信号電流ｉ₂は信号依存性を持たない歪みのない電流とすることができる。

本発明によれば、回路ブロックに流入する信号電流ｉ₂を、入力信号ｖ₁のみに比例した、かつ歪みの少ない電流とすることができる。以下、この理由を説明する。

図２は図９で示した従来の回路構成に、コンダクタンス値Ｇを持つ電圧−電流変換手段３０を追加した構成を示すものである。電圧−電流変換手段３０の働きは、図２中の２−２’端子間の信号電圧ｖ₂に比例した電流ｉ₂を出力することにあり、以下の式（６）で表される。
ｉ_g＝Ｇ・ｖ₂ …（６）

図２において、この電流ｉ_gを電圧−電流変換手段３０の入力端子が接続する端子２（グラウンドが基準）に再び加える。

図２の構成では、信号に依存する電圧ｖ₂が端子２に発生する。この電圧ｖ₂は、図９で示したように、ＮＭＯＳトランジスタ２３０のソース端子のインピーダンスＺ_igが信号に依存して非線形に変化することから歪んだ信号となっている。

ここで、端子２ではキルヒホフの電流則が成立している。端子２に流入する信号電流は入力信号電流ｉ₁、端子２の信号に依存した電圧ｖ₂を変換した電圧−電流変換手段３０の出力電流ｉ_g、およびＮＭＯＳトランジスタ２３０のドレイン−ソース間に流れる信号電流ｉ_dsである。なお、入力信号電流ｉ₁と電圧−電流変換手段３０の出力電流ｉ_gの和は回路ブロック２０２の信号電流ｉ₂に等しい。キルヒホフの電流則によれば、ある点において流入する電流の和と流出する電流の和は等しい。

直流電流分はすでに条件を満足しているはずであるから、信号（交流）電流成分のみを考えると、
ｉ₁＋ｉ_g＋ｉ_ds＝０ …（７）
である。

図２においてＮＭＯＳトランジスタ２３０の信号電流ｉ_dsの方向は、負荷抵抗Ｒ₂を流れる出力信号電流ｉ_outの方向と逆方向である。したがって、
ｉ₁＋ｉ_g−ｉ_out＝０ …（８）
が成り立つ。

以上を総合すると、
ｖ_out＝ｉ_out・Ｒ₂＝（ｉ₁＋ｉ_g）・Ｒ₂
ｉ₁＝（ｖ₁−ｖ₂）／Ｒ₁
ｉ_g＝Ｇ・ｖ₂ …（９）
が成立する。

その結果、出力電圧ｖ_outは、以下の式（１０）で表される。

ここで、電圧−電流変換手段３０のコンダクタンス値Ｇと第１のインピーダンス手段２０の抵抗Ｒ₁を、Ｇ＝１／Ｒ₁の関係に設定することによって、式（１０）より、出力電圧ｖ_outは信号依存性を持つ電圧ｖ₂の影響を一切受けず、入力信号ｖ₁を正確にＲ₂／Ｒ₁倍した歪みのない出力信号とすることができる。

図３は、本発明の入力回路をサンプル・ホールドＩＣに適用した構成例であり、０．３５μｍＣＭＯＳプロセスを用いて低歪み特性を実現するサンプル・ホールドＩＣを試作し、その検討結果から本発明の効果を示す。

図３に示す回路は差動構成であり、左（Ｌ）チャネルと右（Ｒ）チャネルを備えている。２つの入力信号源１０と入力信号源１１からの各入力信号ｖ_1L、ｖ_1Rは互いに位相が１８０°違ったいわゆる差動信号である。２０（Ｒ_1L）と２１（Ｒ_1R）は、それぞれのチャネルにおいて図１の第１のインピーダンス手段２０に相当し、差動Ｇ回路３００は図１の電圧−電流変換手段３０に相当する差動構成である。

差動Ｇ回路３００が図１の電圧−電流変換手段３０に相当することを、左チャネルの動作を例に説明する。

２Ｌ端子に発生する信号依存性を持つ電圧は、周波数特性の調整のための低域通過フィルタを通過する。図４中では低域通過フィルタ１４０（Ｒ_GL）および低域通過フィルタ１４２（ＣＧＬ）で構成されている。

低域通過フィルタを通過した電圧は、その後、トランジスタ１１０およびトランジスタ１１１により構成される差動増幅器で電流に変換される。この差動増幅器によって電圧−電流変換が行われる。この時の変換係数はトランジスタ１１０あるいはトランジスタ１１１に加わる信号電圧成分が小さいとすれば、それぞれのトランジスタの小信号時の伝達コンダクタンスｇ_mと同一である。

伝達コンダクタンスｇ_mの値は、定電流１３０の電流値を調整することで変えることができる。ｇ_m＝１／Ｒ_1Lになるよう定電流１３０の値を設定することによって、図３中の左チャネル回路ブロック２００Ｌに流入する電流を信号依存性のない電流とすることができる。

差動Ｇ回路の働きが図１の電圧−電流変換手段３０と全く同一であることを回路動作により更に説明する。２Ｌ端子において信号依存性のある電圧成分が増大した場合にはトランジスタ１１０の電流が増加し、これに対しトランジスタ１１１の電流は減少する。２Ｌ端子には電源Ｖ_ccより一定の電流Ｉ_GLが供給されているので、トランジスタ１１１の電流が減少した分、２Ｌ端子に電流が流れ込むことになる。この動作は、図１および図２において、端子２の電圧ｖ₂をＧ倍した電流を再び端子２に注入する電圧−電流変換手段３０（Ｇ）の働きと同一である。

図４は図３の回路における回路シミュレーション結果を示している。なおＩＣ回路は図３において、ｖ_1L、ｖ_1R、Ｃ_L、Ｃ_Rを除く全てである。この回路シミュレーションでは、互いに位相が１８０°違った１ＭＨｚの差動信号電圧をｖ_1L、ｖ_1Rとして１Ｌおよび１Ｒ端子に与え、ＩＣ内部の抵抗Ｒ_1L、Ｒ_1Rにより電流に変換して差動Ｇ回路３００と回路ブロック２００Ｌおよび２００Ｒに入力する。この入力された電流信号は、ＩＣ中のカレントミラー回路を通って出力側に伝達された後に、左チャネルおよび右チャネルの出力端子より出力される。図４はこの出力された両チャネルの差動電流の差分を取り、その周波数成分を示したものである。

図４において、横軸は周波数であり、縦軸は信号や高調波のエネルギー（パワー）比を対数で表したものである。入力信号の周波数は１ＭＨｚであり、その高調波レベルの大小を５０ＭＨｚの周波数範囲まで観測している。最大の高調波は３ＭＨｚであり、これが信号歪みの主成分となる。

図４中の拡大部分に、この第３高調波の大きさを示している。Ｇ_conは図３に示す回路中の１／Ｒ_1Lあるいは１／Ｒ_1Rの値であり、Ｇ₀は同図において差動Ｇ回路のコンダクタンス値である。Ｇ_con＝Ｇ₀＝０．５ｍｓが設定値の標準値となる。図４にはＧ_conやＧ₀の値が素子ばらつきなどにより変化した場合の特性もあわせて示した。差動Ｇ回路が有る場合と無い場合（Without G と表記）とを比べると、差動Ｇ回路を使った場合には、第３高調波のレベルが小さくなることを示している。さらに、同一値のＧ_conを持つ場合を比較すると、差動Ｇ回路を使用した場合には、約８ｄB〜１１ｄB程第３高調波のレベルが小さいと言える。これは差動Ｇ回路を使用した場合には出力電流中に含まれる歪みが少ないということを意味している。

図５は、図３の構成とは異なる電圧−電流変換手段を図２の回路ブロックに適用させた構成例であり、差動信号を扱う第２の信号入力回路の実施例を示すものである。差動構成の電圧−電流変換手段４００は、トランジスタのソース端子間に抵抗を用いた差動増幅回路を使用する。ここで、差動増幅回路は、トランジスタ１１０および１１１、抵抗１２０、定電流源１３０および１３１により構成される。この構成例の電圧−電流変換手段４００の伝達コンダクタンスＧはＲ_G／２とトランジスタのｇ_mにより、以下の式（１１）
Ｇ＝（２／Ｒ_G）＋ｇ_m …（１１）
で表される。

ここで、伝達コンダクタンスＧを、Ｇ＝１／Ｒ_1L又はＧ＝１／Ｒ_1Rとすることにより信号電流の線形性が確保され、歪みの低減が期待される。

また、この場合、２／Ｒ_G＞ｇ_mとすることができればコンダクタンス値Ｇは抵抗の値により決まるので、入力抵抗Ｒ_1L又はＲ_1Rの値がばらつくＩＣやＬＳＩ上の回路においてもコンダクタンス値Ｇと入力抵抗Ｒ_1L又はＲ_1Rのばらつきは同一傾向を呈するから、ばらつきの影響についても軽減することができる。

なお、図５においては、電圧−電流変換手段４００は回路ブロックの入力端子２Ｌおよび２Ｒと第１のインピーダンス手段２０および２１とを接続する同じ端子に接続され、図１および図２と同様な回路構成となっている。

次に、回路ブロックとして逆相増幅器を用いた構成例を図６を用いて示す。図６に示す回路では、図１の非線形素子を備えた回路ブロック２００に代えて増幅器と第２のインピーダンス手段を備えた回路ブロック２００を備える。回路ブロック２００は、負極性のアンプ２７０（通常はオペアンプを使用するが、それに限るわけではない）と、負極性のアンプ２７０の一方の入力端子と出力端子間に接続する負荷インピーダンス２６０（Ｚ₂）を接続した構成を示している。

この回路構成は、電圧−電流変換手段３０（Ｇ）がなければ通常のオペアンプを用いた逆相増幅器と同一の構成である。ここでアンプの利得Ａは特に高周波領域では有限な値であり、そのため電圧ｖ₂を十分に小さいとみなすことができない。また。アンプの利得Ａ自体もその出力レベルにより変化する他、飽和する性質を持っている。このため、大信号を出力するような場合には、図６の回路の増幅度や電圧ｖ₂の大きさが非線形に変わり、そのため出力信号に歪みの発生が考えられる。この現象は、本発明の電圧−電流変換手段３０を導入することにより改善することができる。

以下、この動作について示す。
図６においては、以下の式（１２）
ｉ_out＝ｉ₂＝ｉ₁＋ｉ_g＝（ｖ₂−ｖ_out）／Ｚ₂
ｖ_out＝−Ａ・ｖ₂
ｉ₁＝（ｖ₁―ｖ₂）／Ｚ₁
ｉ_g＝Ｇｖ₂ …（１２）
が成立する。その結果、出力電圧ｖ_outと入力信号ｖ₁との間の関係は以下の式（１３）で表される。

式（１３）によれば、コンダクタンス値ＧとインピーダンスＺ１，Ｚ２との間に以下の式（１４）で示される関係があると、

出力電圧ｖ_outはｖ_out＝−（Ｚ₂／Ｚ₁）ｖ₁となるので、出力電圧ｖ_outは利得Ａの影響を受けない。

したがって図６に示すような電圧−電流変換手段を付加することによって、有限利得のアンプあるいは利得が非線形なアンプを用いて大出力信号を増幅する場合の線形化に適用することができる。

図７は、差動構成のＯＴＡ（Operational Transconductans Amplifier）に適用した回路構成例を示している。図７に示すＯＴＡの回路構成では、電圧信号Ｖin（Ｖinp，Ｖinm）は抵抗Ｒinによって電流信号Ｉinに変換される。ここで、Ｉinが増加すると、トランジスタＭn1のドレイン電流Ｉdが減少し、トランジスタＭn1のゲートソース間電圧Ｖgsが減少して、ノードａの電圧が上昇する。その結果、Iinが減少して入力電流信号に歪みが生じる。

このノードａの電圧が上昇によるIinの減少分を補うように、トランジスタＭpgm2からノードａに電流を注入して、誤差分を補償する。これによって、入力電圧Ｖinを電流信号Ｉinに正確に変換し、直線性を確保することができる。なお、入力部のＣinは信号成分を正しく伝達するために直流分をカットするものである。応用回路によっては不要の場合もあり得る。実施例では、電源電圧は１Ｖ、回路全体のコンダクタンス値は約０．４mSである。

図８は、図７の回路構成のシミュレーション例であり、シミュレーションパラメータには、0.18umCMOSプロセスを用いている。

表１は、ＦＦＴ結果を示し、ｆinが１００ＭＨｚと１０ＭＨｚにおけるSFDR（Spurious-Free Dynamic Range）を示している。また、−３dB帯域は１．６５ＧＨｚである。

本発明は、入力インピーダンスが信号により変化する増幅回路や、出力が飽和するアンプなどにおいて、信号の入出力特性を線形化し広い入力信号の範囲で低歪みの出力信号を得るのに適用することができる。

本発明の回路構成を示す図である。 本発明による低歪み増幅器の構成を示す図である。 本発明をサンプル・ホールドIC回路に適用した回路例を示す図である。 本発明の効果を実験した結果を示す図である。 本発明の回路を差動構成とし、抵抗値ばらつきの影響を軽減した構成例を示す図である。 本発明による線形化された逆相増幅器を示す図である。 本発明の差動構成のＯＴＡに適用した回路構成の例を示す図である。 本発明の差動構成のＯＴＡに適用した回路構成の例のシミュレーション結果を示すグラフである。 従来例の低歪み増幅器の構成を示す図である。

符号の説明

１ 入力端子
２ 入力端子
２Ｌ，２Ｒ 入力端子
１０，１１ 入力信号源
１５ 直流遮断用コンデンサ
２０ インピーダンス手段
３０ 電圧−電流変換手段
１００，１００Ａ 入力回路
１１０ トランジスタ
１１１ トランジスタ
１２０ 抵抗
１３０ 定電流源
１４０ 低域通過フィルタ
１４２ 低域通過フィルタ
２００，２００Ａ 回路ブロック
２００Ｌ 左チャネル回路ブロック
２００Ｒ 右チャネル回路ブロック
２０１ 入力インピーダンス
２０２ 回路ブロック
２１０ バイアス用定電流源
２２０ バイアス電圧源
２３０ トランジスタ
２４０ 負荷抵抗
２５０ 電源
２６０ 負荷インピーダンス
２７０ アンプ
３００ 回路
４００ 電圧−電流変換手段

Claims (5)

1. 入力信号源の出力端子と回路ブロックの入力端子との間に、
   前記入力信号源からの信号電圧を信号電流に変換して前記回路ブロックの入力端子に入力する第１のインピーダンス手段と、
   前記回路ブロックの入力端子に現れる信号に依存する電圧を当該入力端子で検出し、当該検出信号に比例した電流を出力端子から出力する電圧−電流変換手段とを接続して備え、
   前記電圧−電流変換手段の入力端子および出力端子を共に前記回路ブロックの入力端子に接続し、
   前記電圧−電流変換手段は、当該電圧−電流変換手段のアドミタンス値を設定することによって前記回路ブロックの入力端子の電圧に比例した電流を生成し、当該電流を回路ブロックの入力端子に入力することによって、回路ブロックの入力端子の電圧変動により生じる前記第１のインピーダンス手段中を流れる電流の誤差を補正する電流を供給することを特徴とする、信号入力回路。
2. 入力信号源の出力端子と回路ブロックの入力端子との間に、
   前記入力信号源からの信号電圧を信号電流に変換して前記回路ブロックの入力端子に入力する第１のインピーダンス手段と、
   前記回路ブロックの入力端子に現れる信号に依存する電圧を当該入力端子で検出し、当該検出信号に比例した電流を出力端子から出力する電圧−電流変換手段とを接続して備え、
   前記電圧−電流変換手段の入力端子および出力端子を共に前記回路ブロックの入力端子に接続し、
   前記回路ブロックは、当該回路ブロックの入力インピーダンスが信号依存性を持つ可変インピーダンスを有するインピーダンス負荷であり、
   前記電圧−電流変換手段は、アドミタンス値を前記第１のインピーダンス手段のインピーダンス値に対して逆数の関係となるように設定することを特徴とする、信号入力回路。
3. 前記回路ブロックの入力端子における入力インピーダンスは、入力信号に依存して非線形変化することを特徴とする、請求項２に記載の信号入力回路。
4. 入力信号源の出力端子と回路ブロックの入力端子との間に、
   前記入力信号源からの信号電圧を信号電流に変換して前記回路ブロックの入力端子に入力する第１のインピーダンス手段と、
   前記回路ブロックの入力端子に現れる信号に依存する電圧を当該入力端子で検出し、当該検出信号に比例した電流を出力端子から出力する電圧−電流変換手段とを接続して備え、
   前記電圧−電流変換手段の入力端子および出力端子を共に前記回路ブロックの入力端子に接続し、
   前記回路ブロックは、少なくとも逆相入力端子および出力端子を備えるアンプ手段と第２のインピーダンス手段とを備える逆相増幅器であり、
   前記第２のインピーダンス手段の一端とアンプ手段の逆相入力端子を接続して前記回路ブロックの入力端子となし、前記第２のインピーダンス手段の他端はアンプ手段の出力端子に接続し、前記アンプ手段の正相入力端子がある場合にはその端子をバイアス電源またはグラウンドに接続し、
   前記電圧−電流変換手段は、第１のインピーダンス手段のインピーダンスと前記第２のインピーダンス手段のインピーダンスとの並列インピーダンス値に対して、アドミタンス値が逆数の関係となるように設定したことを特徴とする、信号入力回路。
5. 少なくとも逆相入力端子および出力端子を備えるアンプ手段と第２のインピーダンス手段とを備える逆相増幅器と、
   入力信号源の出力端子と前記増幅器の入力端子との間に、前記入力信号源からの信号電圧を信号電流に変換して前記逆相増幅器の入力端子に入力する第１のインピーダンス手段と、
   前記逆相増幅器の入力端子に現れる信号に依存する電圧を当該入力端子で検出し、当該検出信号に比例した電流を出力端子から出力する電圧−電流変換手段とを備え、
   前記第２のインピーダンス手段の一端とアンプ手段の逆相入力端子を接続して前記逆相増幅器の入力端子とし、前記第２のインピーダンス手段の他端はアンプ手段の出力端子に接続し、前記アンプ手段の正相入力端子がある場合にはその端子をバイアス電源またはグラウンドに接続し、
   前記電圧−電流変換手段は、第１のインピーダンス手段のインピーダンスと前記第２のインピーダンス手段のインピーダンスとの並列インピーダンス値に対して、アドミタンス値が逆数の関係となるように設定したことを特徴とする、信号増幅回路。

Images