JP2015154659A - 回路装置及び電子機器 - Google Patents

Abstract

【課題】トランジスターの破壊による過電流を検出可能な回路装置及び電子機器等を提供すること。【解決手段】回路装置２００は、ハイサイド側のトランジスターＱ１、Ｑ２とローサイド側のトランジスターＱ３、Ｑ４とを有するブリッジ回路２１０と、ローサイド側のトランジスターＱ４及びハイサイド側のトランジスターＱ１の少なくとも一方である検出対象トランジスターのドレインノードとソースノードの間の電圧である検出電圧ＶＤ１が、所与の比較電圧ＶＰ１を超えたか否かを検出する故障検出回路２３０と、故障検出回路２３０からの検出結果に基づいて、チャージ期間が完了するまでに検出電圧ＶＤ１が所与の比較電圧ＶＰ１を超えなかったと判断した場合に、故障を検出する制御回路２４０と、を含む。【選択図】 図５

Description

本発明は、回路装置及び電子機器等に関する。

モーターのトルクを制御する手法として、Ｈブリッジ回路のトランジスターをＰＷＭ制御する手法が知られている。この手法では、Ｈブリッジ回路の出力電流が増加するチャージ期間と、Ｈブリッジ回路の出力電流が減少するディケイ期間とを繰り返し、それらの期間の長さを制御することでモーターの駆動電流を制御する。

このような制御を行う場合、モーターやＨブリッジを過電流による故障から守るために、故障検出回路が設けられる。例えば特許文献１には、Ｈブリッジの電源側に第１のセンス抵抗を設け、Ｈブリッジのグランド側に第２のセンス抵抗を設け、第１のセンス抵抗の両端の電圧と、第２のセンス抵抗の両端の電圧とを検出することで、過電流を検出する技術が開示されている。

特開２００７−７４７９４号公報

特許文献１では、センス抵抗に過電流が流れた場合に、そのセンス抵抗の両端の電圧が上昇したことを故障として検出する。しかしながら、センス抵抗とは別の電流経路が発生した場合には、過電流を正しく検出できなくなってしまう。例えば、Ｈブリッジのトランジスターのドレインとサブストレートとの間が過電圧により破壊された場合、過電流の一部がサブストレートに流れ、センス抵抗の電圧上昇が小さくなる。

このように、抵抗に過電流が流れたときの電圧上昇を検出する手法では、トランジスターが破壊した場合に、その破壊によって流れる過電流を故障として検出できないという課題がある。

本発明の幾つかの態様によれば、トランジスターの破壊による過電流を検出可能な回路装置及び電子機器等を提供できる。

本発明の一態様は、ハイサイド側のトランジスターとローサイド側のトランジスターとを有するブリッジ回路と、前記ローサイド側のトランジスター及び前記ハイサイド側のトランジスターの少なくとも一方である検出対象トランジスターのドレインノードとソースノードの間の電圧である検出電圧が、所与の比較電圧を超えたか否かを検出する故障検出回路と、前記故障検出回路からの検出結果に基づいて、前記ブリッジ回路の出力電流を増加させるチャージ期間が完了するまでに前記検出電圧が前記所与の比較電圧を超えなかったと判断した場合に、故障を検出する制御回路と、を含む回路装置に関係する。

本発明の一態様によれば、チャージ期間が完了するまでに、検出対象トランジスターのドレインノードとソースノードの間の電圧である検出電圧が所与の比較電圧を超えなかった場合に、故障が検出される。故障がなければチャージ期間が完了するまでに検出電圧が所与の比較電圧を超えると予想されるので、本発明の一態様によればトランジスターの破壊による過電流を検出することが可能である。

また本発明の一態様では、前記所与の比較電圧は、前記チャージ期間が完了するときの前記ブリッジ回路の出力電流であるチョッピング電流の設定値に応じて変化する電圧であってもよい。

ブリッジ回路は例えば直流モーターを駆動する。この場合、チョッピング電流の設定値を変更することで直流モーターのトルクを制御できる。このような場合に、チョッピング電流の設定値に連動して所与の比較電圧を設定することで、チョッピング電流の設定値から予想される、達するべき下限の電圧を設定できる。そして、その電圧に達しなかった場合に故障であると判断できる。

また本発明の一態様では、前記制御回路は、モニターした過去の前記チャージ期間又は予め設定された期間が経過したときに、前記故障検出回路からの前記検出結果に基づいて前記検出電圧が前記所与の比較電圧を超えているか否かを判断してもよい。

チャージ期間は、例えばブリッジ回路の出力電流がチョッピング電流の設定値に達したことが検出されたときに完了する。しかしながら、故障がある場合にはチョッピング電流の設定値に達しないので、チャージ期間の完了を知ることができない。そのため、モニターした過去のチャージ期間又は予め設定された期間が経過したときをチャージ期間の完了とみなすことで故障検出を行うことができる。

また本発明の一態様では、前記故障検出回路は、電流源回路と、ドレインに前記電流源回路からの電流が入力され、ソースが前記検出対象トランジスターのソースに接続される電圧出力用トランジスターと、を有し、前記電圧出力用トランジスターのドレイン電圧を前記所与の比較電圧として出力してもよい。

このように電流源回路からの電流を電圧出力用トランジスターのドレインに入力することで、その電流をオン抵抗により電圧変換して所与の比較電圧として出力できる。トランジスターを用いることで検出対象トランジスターとのオン抵抗の比が決まるので、検出電圧と所与の比較電圧との関係を電流の関係に置き換えて設定することができる。

また本発明の一態様では、前記電流源回路からの電流は、前記チャージ期間が完了するときの前記ブリッジ回路の出力電流であるチョッピング電流の設定値に応じて設定されてもよい。

上述のように、検出電圧と所与の比較電圧との関係を電流の関係に置き換えることができるので、チョッピング電流の設定値に対して電流源回路からの電流を設定することで、チョッピング電流の設定値に応じた適切な所与の比較電圧を設定できる。

また本発明の一態様では、前記故障検出回路は、前記電圧出力用トランジスターと前記検出対象トランジスターとのサイズ比を１／ｎ（ｎは２以上の自然数）とする場合に、前記電流源回路からの電流は、前記チョッピング電流の前記設定値の１／ｎ以下に設定されてもよい。

電圧出力用トランジスターと検出対象トランジスターとのサイズ比により、オン抵抗の比が１／ｎとなる。このオン抵抗の比によって、チョッピング電流の設定値と電流源回路の出力電流との関係を決めることができる。即ち、チョッピング電流の設定値の１／ｎ以下に設定することで、チャージ期間が完了するまでにチョッピング電流の設定値に達したか否かを判断し、故障を検出できる。

また本発明の一態様では、前記故障検出回路は、第１の耐圧のトランジスターにより構成され、前記検出電圧と前記所与の比較電圧を比較するコンパレーターを有し、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターは、前記第１の耐圧より高い第２の耐圧のトランジスターであってもよい。

このようにコンパレーターを設けることで検出電圧と所与の比較電圧を比較でき、チャージ期間が完了するまでに検出電圧が所与の比較電圧を超えたか否かを判断できる。

また本発明の一態様では、前記故障検出回路は、前記第２の耐圧のトランジスターにより構成され、前記検出対象トランジスターの前記ドレインノードと前記コンパレーターの前記検出電圧の入力端子との間に設けられるスイッチ回路を有し、前記スイッチ回路は、前記ブリッジ回路の前記出力電流を減少させるディケイ期間ではオフになってもよい。

上述のようにブリッジ回路のトランジスターは第１の耐圧より高い第２の耐圧である。ディケイ期間では検出対象トランジスターのドレイン電圧が第１の耐圧を超えるため、スイッチ回路を設けることで、第１の耐圧のトランジスターで構成されるコンパレーターを保護できる。

また本発明の一態様では、前記制御回路は、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターをオン・オフ制御し、前記故障を検出した場合には、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターの前記オン・オフ制御を停止してもよい。

故障を検出したときにブリッジ回路のオン・オフ制御を停止することで、ブリッジ回路から過電流が出力されることを抑制できる。これにより、ブリッジ回路の駆動対象が過電流により破壊されることを抑制できる。

また本発明の一態様では、前記チャージ期間において、前記ブリッジ回路に流れる電流がチョッピング電流の設定値に達したか否かを検出する検出回路と、前記ブリッジ回路に流れる電流が前記チョッピング電流の設定値に達したことが検出された場合に、前記チャージ期間から、前記ブリッジ回路の前記出力電流を減少させるディケイ期間に切り替える制御回路と、を含んでもよい。

このようにすれば、チョッピング電流の設定値を変更することでブリッジ回路の出力を制御できる。本発明の一態様によれば、チャージ期間が完了するまでに達すべきチョッピング電流の設定値に達したか否かを検出できるので、それにより故障を判断できる。

また本発明の一態様では、前記検出対象トランジスターは、前記ローサイド側のトランジスターであり、前記回路装置の基板は、グランド電圧に設定されるＰ型基板であり、前記ローサイド側のトランジスターの前記ドレインノードは、前記Ｐ型基板に形成されるＮ型領域に接続されてもよい。

グランド電圧に設定されるＰ型基板と、そのＰ型基板に形成されるＮ型領域に接続されたドレインノードの間はＰＮ接合となる。このＰＮ接合が例えば静電破壊等された場合、ローサイド側のトランジスターのドレインからグランド電圧へ電流経路が発生する。この電流経路は、ローサイド側のトランジスターのドレイン−ソース間電圧を低下させる。本発明の一態様によれば、この電圧低下を所与の比較電圧と比較して検出することで、故障を検出できる。

また本発明の一態様では、前記検出対象トランジスターは、前記ハイサイド側のトランジスターであり、前記回路装置の基板はＰ型基板であり、前記Ｐ型基板に形成されるＮ型領域は電源電圧に設定され、前記ハイサイド側のトランジスターのドレインノードは、前記Ｎ型領域に形成されるＰ型領域に接続されてもよい。

電源電圧に設定されるＮ型領域と、そのＮ型領域に形成されるＰ型領域に接続されるドレインノードとの間はＰＮ接合となる。このＰＮ接合が例えば静電破壊等された場合、電源電圧からハイサイド側のトランジスターのドレインへ電流経路が発生する。この電流経路は、ハイサイド側のトランジスターのドレイン−ソース間電圧を低下させる。本発明の一態様によれば、この電圧低下を所与の比較電圧と比較して検出することで、故障を検出できる。

また本発明の一態様では、前記Ｎ型領域は、前記Ｐ型基板の上に形成されたＮ型埋め込み層と、前記Ｎ型埋め込み層の上に形成されたＮ型ウェルとにより形成されてもよい。

このような構造は、例えば半導体基板に形成されたＤＭＯＳ（Double-Diffused MOSFET）トランジスターに用いられる。このような半導体基板上のトランジスターでは、上述のような電流経路が発生する可能性がある。本発明の一態様によれば、このような半導体基板上のトランジスターでブリッジ回路を形成した場合に発生するトランジスターの破壊を検出できる。

また本発明の他の態様は、上記のいずれかに記載された回路装置を含む電子機器に関係する。

故障検出回路の比較例。 本実施形態の回路装置の構成例。 本実施形態の回路装置の動作説明図。 本実施形態の故障検出動作の説明図。 故障検出回路の詳細な構成例。 故障検出回路の詳細な構成例が行う故障検出動作のタイミングチャート。 故障検出回路の変形構成例。 電流源回路の詳細な構成例。 故障検出回路の第２の詳細な構成例。 電流源回路の第２の詳細な構成例。 Ｎ型のＤＭＯＳトランジスターの断面図。 Ｐ型のＤＭＯＳトランジスターの断面図。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．比較例
図１に、本実施形態の故障検出回路の比較例を示す。故障検出回路２３０は、基準電圧Ｖｒｅｆ１を出力する基準電圧生成回路２３２と、基準電圧Ｖｒｅｆ１とトランジスターＱ４のドレイン電圧ＶＤ１＋ＶＳとを比較するコンパレーター２３１と、を含む。ここで、ＶＤ１はトランジスターＱ４のソース−ドレイン間電圧である。

図３で後述するように、チャージ期間ではブリッジ回路２１０のトランジスターＱ１、Ｑ４がオンし、モーター２８０に流れる電流Ｉｄが上昇する。電流Ｉｄは、ディケイ期間に切り替わるときに最大となり、その最大値をチョッピング電流Ｉｃｈｇと呼ぶ。ブリッジ回路２１０に何らかの故障（例えば端子の短絡やトランジスターＱ１〜Ｑ４の破壊等）があった場合には、予定したチョッピング電流Ｉｃｈｇを超える電流がモーター２８０やブリッジ回路２１０に流れることになる。このような過電流はモーター２８０を破損させる原因となるため、所定値を超える過電流が流れた場合にはブリッジ回路２１０の駆動を停止し、モーター２８０の破損を防ぐ。

図１の比較例では、トランジスターＱ４のドレイン電圧ＶＤ１＋ＶＳが基準電圧Ｖｒｅｆ１を超えた場合に、コンパレーター２３１が信号ＱＤ１をアクティブにし、それを受けて制御回路２４０がブリッジ回路２１０の駆動を停止させる。基準電圧Ｖｒｅｆ１は、駆動を停止させる過電流の電流値に対応した電圧である。即ち、電流値Ｉｍａｘで駆動を停止させたい場合、Ｖｒｅｆ１＝Ｉｍａｘ・（Ｒｏｎ４＋Ｒｓｅｎｓ）に設定する。Ｒｏｎ４はトランジスターＱ４のオン抵抗をＲｏｎ４であり、Ｒｓｅｎｓはセンス抵抗２９０の抵抗値である。

このように、比較例ではＶＤ１＋ＶＳ＞Ｖｒｅｆ１となったときに故障を検出するが、これは過電流がトランジスターＱ４のドレイン−ソース間に流れ、そのオン抵抗Ｒｏｎ４によりドレイン電圧ＶＤ１＋ＶＳが上昇することを前提としている。そのため、別の電流経路に過電流の一部が分岐した（又は過電流の全部が流れた）場合、ドレイン電圧ＶＤ１＋ＶＳの上昇が抑えられ、所定値以上の過電流がモーター２８０に流れるという課題がある。

例えば、別の電流経路としてトランジスターＱ４のドレイン−サブストレート間が静電破壊されることが考えられる。図１１で後述するように、半導体基板にブリッジ回路２１０を集積した場合、Ｎ型のトランジスターＱ４のドレインと基板の間には寄生ダイオードＤｐ１が存在する。このＰＮ接合が破壊された場合、基板はグランドに接続されているためトランジスターＱ４のドレインからグランドに電流経路が発生する。この経路に過電流が分岐すると、トランジスターＱ４のドレイン−ソース間に流れる過電流は減少してしまう。

また、上記のような電流経路が発生した場合にはトランジスターＱ４の故障として検出できないという課題がある。具体的には、トランジスターＱ１のドレイン電圧ＶＢＢ−ＶＤ２を同様の故障検出回路で検出することで、トランジスターＱ１に流れる過電流についても検出可能である。このとき、トランジスターＱ４の寄生ダイオードＤｐ１が破壊した場合、それによって過電流がトランジスターＱ１に流れる。そのため、トランジスターＱ４が破壊されたにも関わらず、トランジスターＱ１側の故障検出回路により過電流が検出される。この故障検出の結果からは、過電流が流れた原因までは分からないため、トランジスターＱ４が破壊したことまでは不明である。

２．回路装置
図２に、上記の課題を解決できる本実施形態の回路装置の構成例を示す。回路装置２００は、ブリッジ回路２１０と、検出回路２２０と、故障検出回路２３０と、制御回路２４０と、レジスター部２５０と、プリドライバー２６０と、を含む。

まず、モーター２８０を駆動するための基本的な構成及び動作について説明する。

ブリッジ回路２１０は、モーター２８０（例えば、直流モーター、ステッピングモーター）に駆動電流を供給する回路である。具体的には、ブリッジ回路２１０は、高電位電源（電源電圧ＶＢＢ）側に接続されるハイサイド側のトランジスターＱ１、Ｑ２と、低電位電源（グランド電圧）側に接続されるローサイド側のトランジスターＱ３、Ｑ４と、を含む。

トランジスターＱ１〜Ｑ４はＭＯＳトランジスターであり、例えば、トランジスターＱ１、Ｑ２はＰ型トランジスターであり、トランジスターＱ３、Ｑ４はＮ型トランジスターである。これらのトランジスターＱ１〜Ｑ４はＨブリッジに構成される。即ち、トランジスターＱ１、Ｑ２のソースノードは電源電圧ＶＢＢのノードに接続され、トランジスターＱ３、Ｑ４のソースノードは、第３の端子ＲＮＦに接続された第１のノードＮ１に接続される。第３の端子ＲＮＦには、センス抵抗２９０の一端が接続される。トランジスターＱ１、Ｑ３のドレインノードは、モーター２８０の一端が接続された端子ＯＵＴ１に接続される。トランジスターＱ２、Ｑ４のドレインノードは、モーター２８０の他端が接続された端子ＯＵＴ２に接続される。

ここで、上記ではトランジスターＱ１、Ｑ２をＰ型トランジスターで構成する場合を例に説明したが、トランジスターＱ１〜Ｑ４を全てＮ型のＭＯＳトランジスターで構成してもよい。

検出回路２２０は、ブリッジ回路２１０が出力する電流Ｉｄを、センス抵抗２９０の一端の電圧ＶＳに基づいて検出する。具体的には、検出回路２２０は、基準電圧ＶＲを出力するＤ／Ａ変換回路２２２と、基準電圧ＶＲとセンス抵抗２９０の一端の電圧ＶＳとを比較するコンパレーター２２１と、を含む。

制御回路２４０は、コンパレーター２２１からの比較結果の信号ＣＱ１に基づいてＰＷＭ信号Ｓ１〜Ｓ４（制御信号）を出力し、そのＰＷＭ信号Ｓ１〜Ｓ４によりトランジスターＱ１〜Ｑ４のオン・オフ制御を行う。

プリドライバー２６０は、バッファー２６１〜２６４を含む。バッファー２６１〜２６４は、ＰＷＭ信号Ｓ１〜Ｓ４をバッファリングし、駆動信号Ｇ１〜Ｇ４としてトランジスターＱ１〜Ｑ４のゲートに出力する。

図３を用いて、モーター２８０を駆動する動作を説明する。チャージ期間ＴＣでは、制御回路２４０はブリッジ回路２１０のトランジスターＱ１、Ｑ４をオンにし、トランジスターＱ２、Ｑ３をオフにする。このとき、モーター２８０を流れる電流Ｉｄ（チャージ電流）は増加するため、電圧ＶＳが上昇していく。コンパレーター２２１は、電圧ＶＳが基準電圧ＶＲに達したことを検出して信号ＣＱ１をアクティブにし、制御回路２４０は、アクティブになった信号ＣＱ１を受けて、チャージ期間ＴＣからディケイ期間ＴＤに切り替える。電圧ＶＳが基準電圧ＶＲに達したときの電流をチョッピング電流Ｉｃｈｇと呼ぶ。

ディケイ期間ＴＤでは、制御回路２４０はブリッジ回路２１０のトランジスターＱ２、Ｑ３をオンにし、トランジスターＱ１、Ｑ４をオフにする。このとき、モーター２８０を流れる電流Ｉｄ（ディケイ電流）は減少していく。制御回路２４０は、例えばカウンターにより所定時間の経過をカウントして、ディケイ期間ＴＤからチャージ期間ＴＣに切り替える。

このようにして、モーター２８０を流れる電流Ｉｄがチョッピング電流Ｉｃｈｇを上限として上下し、その平均がモーター２８０の駆動電流となる。チョッピング電流Ｉｃｈｇは基準電圧ＶＲによって決まるので、例えば外部の処理部（図１３の処理部３００）からレジスター部２５０にチョッピング電流Ｉｃｈｇの設定値を書き込み、その設定値に対応した基準電圧ＶＲをＤ／Ａ変換回路２２２が出力することによって、モーター２８０のトルクを制御できる。

次に、ブリッジ回路２１０の故障を検出する構成及び動作について説明する。図４に、故障検出回路２３０の動作説明図を示す。

故障検出回路２３０は、ローサイド側のトランジスターＱ４を検出対象トランジスターとして、そのドレインノードとソースノードの間の電圧ＶＤ１（検出電圧）が、所与の比較電圧ＶＰ１を超えたか否かを検出する。そして、制御回路２４０は、故障検出回路２３０からの検出結果（信号ＱＤ１）に基づいて、チャージ期間ＴＣが完了するまでに検出電圧ＶＤ１が所与の比較電圧ＶＰ１を超えなかったと判断した場合に、故障と判断する。制御回路２４０は、故障と判断した場合、ブリッジ回路２１０の駆動を停止し、モーター２８０に電流が流れないようにする。

具体的には、所与の比較電圧ＶＰ１は、チョッピング電流Ｉｃｈｇに対応する電圧であり、トランジスターＱ４のオン抵抗をＲｏｎ４として、ＶＰ１＜Ｉｃｈｇ・Ｒｏｎ４に設定する。

チョッピング電流Ｉｃｈｇが全てトランジスターＱ４のドレイン−ソース間に流れた場合、ドレイン−ソース間の電流ＩＱ４＝Ｉｃｈｇとなるので、ドレイン−ソース間の電圧ＶＤ１＝Ｉｃｈｇ・Ｒｏｎ４となる。この場合、チャージ期間ＴＣが終わるまでにＶＤ１＞ＶＰ１となるので、故障は検出されない。

一方、チョッピング電流Ｉｃｈｇの一部がトランジスターＱ４のドレインからサブストレートに流れた場合、ドレイン−ソース間の電流ＩＱ４＜Ｉｃｈｇとなるので、ドレイン−ソース間の電圧ＶＤ１＜Ｉｃｈｇ・Ｒｏｎ４となる。この場合には、ＶＤ１＜ＶＰ１となり得る。即ち、チャージ期間が完了するときにＶＤ１＜ＶＰ１である場合、トランジスターＱ４が故障していると判断する。

なお、所与の比較電圧ＶＰ１＝Ｉｃｈｇ・Ｒｏｎ４に設定すれば、ちょうどＶＤ１＝ＶＰ１を検出できることになるが、実際にはチョッピング電流Ｉｃｈｇが多少ばらつくため、所与の比較電圧をＶＰ１＜Ｉｃｈｇ・Ｒｏｎ４に設定する。例えば、事前にシミュレーションや測定により、チョッピング電流Ｉｃｈｇのばらつきと、トランジスターＱ４が破壊したときの電圧ＶＤ１を求め、それらの結果から適切な比較電圧ＶＰ１を設定すればよい。

以上のように、トランジスターＱ４のドレイン間の電圧ＶＤ１が所与の比較電圧ＶＰ１を超えなかった場合に故障を検出することで、トランジスターＱ４のドレイン−ソース間とは別の電流経路が発生するような故障を検出できる。また、比較例では、このような別の電流経路が発生した場合にはハイサイド側のトランジスターＱ１に対応する故障検出回路で検出されていたが、本実施形態によれば、トランジスターＱ４の故障は、そのトランジスターＱ４に対応する故障検出回路で検出できる。これにより、どのトランジスターが故障したのかを明確に検出できる。

図９で後述のように、ハイサイド側のトランジスターＱ１についても同様の故障検出回路を行うことが可能である。即ち、トランジスターＱ１及びＱ４の少なくとも一方（Ｑ１、又はＱ４、又はＱ１及びＱ４）を検出対象トランジスターとすることができる。

さて、上述のように、所与の比較電圧ＶＰ１はチョッピング電流Ｉｃｈｇに達したか否かを判断するための電圧である。即ち、所与の比較電圧ＶＰ１は、チョッピング電流Ｉｃｈｇの設定値に応じて変化する電圧である。

具体的には、Ｄ／Ａ変換回路２２２は例えばラダー抵抗で構成され、レジスター部２５０に設定されたコード値に対応してラダー抵抗のタップを選択し、そのタップの電圧を基準電圧ＶＲとして出力し、チョッピング電流Ｉｃｈｇが決まる。故障検出回路２３０は、レジスター部２５０に設定されたＤ／Ａ変換回路２２２のコード値に応じて所与の比較電圧ＶＰ１を設定する。

図１の比較例では、超えてはいけない上限の電圧Ｖｒｅｆ１を決めていたので、その電圧Ｖｒｅｆ１は固定でよく、チョッピング電流Ｉｃｈｇに連動する必要はない。一方、本実施形態では、チョッピング電流Ｉｃｈｇの設定値に連動して比較電圧ＶＰ１を設定することで、チョッピング電流Ｉｃｈｇの設定値から予想される、達するべき下限の電圧ＶＰ１を設定することができる。チョッピング電流Ｉｃｈｇはモーター２８０のトルクに応じて変更されるが、そのトルクの設定に関わらずブリッジ回路２１０の故障を検出できる。

３．故障検出回路の詳細
図５に、ローサイド側のトランジスターＱ４を検出対象とする場合の故障検出回路２３０の詳細な構成例を示す。故障検出回路２３０は、コンパレーター２３３（比較回路）と、電流源回路２３４と、電圧出力用トランジスターＱＰ１と、スイッチ回路２３５と、を含む。

電流源回路２３４は、チョッピング電流Ｉｃｈｇの設定値に応じて電流ＩＰ１を設定し、その電流ＩＰ１を出力する。電圧出力用トランジスターＱＰ１は、Ｎ型のＭＯＳトランジスターであり、そのドレインに電流源回路２３４からの電流ＩＰ１が入力され、そのソースは検出対象トランジスターＱ４のソースに接続される。そして、電圧出力用トランジスターＱＰ１は、そのドレイン電圧を所与の比較電圧ＶＰ１として出力する。なお、トランジスターＱＰ１のドレイン電圧は実際にはＶＰ１＋ＶＳであるが、そのソースはトランジスターＱ４のソースと共通の電圧ＶＳのノードに接続される。そのため、検出電圧ＶＤ１と比較されるべき所与の比較電圧としてはＶＰ１となる。

より具体的には、レジスター部２５０は、チョッピング電流Ｉｃｈｇを設定するための電流設定レジスター２５１を含む。電流源回路２３４は、電流設定レジスター２５１に書き込まれた設定値に対応する電流ＩＰ１を出力する。トランジスターＱＰ１のオン抵抗をＲｏｎＰ１とすると、比較電圧として、チョッピング電流Ｉｃｈｇの設定値に対応したＶＰ１＝ＩＰ１・ＲｏｎＰ１が出力される。トランジスターＱＰ１は、トランジスターＱ４と同様にバッファー２６４からの駆動信号Ｇ４によりオン・オフされる。即ち、チャージ期間において上記の比較電圧ＶＰ１が出力されることになる。

このように、電流源回路２３４がチョッピング電流Ｉｃｈｇの設定値に応じた電流ＩＰ１を出力することで、所与の比較電圧ＶＰ１をチョッピング電流Ｉｃｈｇに連動させることができ、各設定値において最適な比較電圧ＶＰ１を得ることができる。また、電圧出力用トランジスターＱＰ１に電流ＩＰ１を入力することで、そのオン抵抗により電流電圧変換を行い、電流ＩＰ１に対応した比較電圧ＶＰ１を出力できる。

電流ＩＰ１とトランジスターＱＰ１のオン抵抗ＲｏｎＰ１は、次のように設定する。即ち、電圧出力用トランジスターＱＰ１と検出対象トランジスターＱ４とのサイズ比を１／ｎ（ｎは２以上の自然数）とする。そして、電流源回路２３４からの電流ＩＰ１は、チョッピング電流Ｉｃｈｇの設定値の１／ｎ以下に設定される。

具体的には、トランジスターＱＰ１、Ｑ４のゲート長Ｌを同じにし、トランジスターＱＰ１のゲート幅ＷをトランジスターＱ４のゲート幅Ｗの１／ｎにする。そうすると、オン抵抗はＲｏｎＰ１＝ｎ・Ｒｏｎ４となる。比較電圧は、ＶＰ１＝ＲｏｎＰ１・ＩＰ１≦ｎ・Ｒｏｎ４・（１／ｎ）・Ｉｃｈｇ＝Ｒｏｎ４・Ｉｃｈｇとなり、チョッピング電流Ｉｃｈｇの設定値に応じた正しい比較電圧ＶＰ１を設定できる。

コンパレーター２３３は、以上のようにして設定された比較電圧ＶＰ１と、トランジスターＱ４のドレイン電圧である検出電圧ＶＤ１＝Ｒｏｎ４・Ｉｄとを比較する。具体的には、電圧ＶＰ１＋ＶＳがコンパレーター２３３の非反転入力端子に入力され、電圧ＶＤ１＋ＶＳがコンパレーター２３３の反転入力端子に入力される。ＶＤ１＋ＶＳ＞ＶＰ１＋ＶＳ、即ちＶＤ１＞ＶＰ１の場合にはコンパレーター２３３はＨレベルの信号ＱＤ１を出力する。

コンパレーター２３３や電流源回路２３４は、第１の耐圧のトランジスターで構成される。第１の耐圧は、いわゆる低耐圧であり、例えば５Ｖ程度の電源電圧（アナログ回路用の電源電圧Ｖａｎａ）で用いる耐圧である。一方、ブリッジ回路２１０を構成するトランジスターＱ１〜Ｑ４や、電圧出力用トランジスターＱＰ１は、第１の耐圧よりも高い第２の耐圧のトランジスターである。第２の耐圧は、いわゆる高耐圧であり、例えば４２Ｖ程度の電源電圧（電源電圧ＶＢＢ）で用いる耐圧である。ディケイ期間では、ブリッジ回路２１０のトランジスターＱ２がオンになるため、電圧ＶＤ１＋ＶＳは電源電圧ＶＢＢと同じ４２Ｖ程度の電圧となる。そのため、スイッチ回路２３５を設け、コンパレーター２３３の破壊を防止している。

具体的には、スイッチ回路２３５は、コンパレーター２３３の検出電圧ＶＤ１＋ＶＳの入力端子と、トランジスターＱ４のドレインノードとの間に設けられる。スイッチ回路２３５は第２の耐圧のＮ型のＭＯＳトランジスターＱＳ１で構成され、ドレイン（又はソース）はトランジスターＱ４のドレインに接続され、ソース（又はドレイン）はコンパレーター２３３の非反転入力端子に接続される。トランジスターＱＳ１のゲートには制御回路２４０からのオン・オフ制御信号が入力され、制御回路２４０は、チャージ期間ではトランジスターＱＳ１をオンにし、ディケイ期間ではトランジスターＱＳ１をオフにする。

なお、レジスター部２５０や制御回路２４０に用いるロジック回路用の電源電圧と、アナログ回路用の電源電圧Ｖａｎａが異なる場合には、レジスター部２５０と電流源回路２３４との間、及びコンパレーター２３３と制御回路２４０との間に、レベルシフト回路を設けてもよい。

４．故障検出動作
次に、上記の故障検出回路２３０を用いた場合の故障検出動作について説明する。図５に示すように、制御回路２４０は、コンパレーター２３３からの信号ＱＤ１に基づいて故障の判断を行う判断部２４１と、チャージ期間をモニターするモニター部２４２と、モニターしたチャージ期間を記憶するチャージ期間記憶部２４３と、を含む。

図６に、故障検出動作のタイミングチャートを示す。制御回路２４０は、クロック信号生成部２７０からのクロック信号ＣＬＫに基づいて動作する。クロック信号生成部２７０は、図２では図示を省略しているが回路装置２００に含まれる。

トランジスターＱ４のドレイン−サブストレート間のダイオードＤｐ１が破壊されておらず、ドレイン−ソース間の電流ＩＱ４＝Ｉｄである場合には、電流ＩＱ４はチョッピング電流の設定値を超える。そのとき、チョッピング電流検出用のコンパレーター２２１の出力信号ＣＱ１はＬレベル（非アクティブ）からＨレベル（アクティブ）となる。

判断部２４１は、Ａ１に示すクロック信号ＣＬＫの立ち上がりで、信号ＣＱ１がＨレベルであることを確認した場合、その同じ立ち上がりで故障検出用のコンパレーター２３３の出力信号ＱＤ１を確認する。故障検出の電流設定値はチョッピング電流Ｉｃｈｇより低いので、信号ＱＤ１は、正常を示すＨレベル（非アクティブ）である。判断部２４１は、信号ＱＤ１がＨレベルであることを確認すると正常の判断結果を出力し、制御回路２４０は、その判断結果に基づいて、Ａ２に示すクロック信号ＣＬＫの立ち下がり（Ａ１の立ち上がりの次の立ち下がり）でディケイ期間に切り替える。

このように、チョッピング電流Ｉｃｈｇに達したことを検出できた場合には、チョッピング電流検出用のコンパレーター２２１の出力からチャージ期間の完了を知ることができるので、そのタイミングで故障検出を行うことができる。

一方、トランジスターＱ４のドレイン−サブストレート間のダイオードＤｐ１が破壊され、ドレイン−ソース間の電流ＩＱ４＜Ｉｄである場合には、電流ＩＱ４はチョッピング電流の設定値を超えない。この場合、チャージ期間の完了を知る別の手法が必要である。本実施形態では、モニターした過去のチャージ期間が経過したときに、故障の判断を行う。

具体的には、モニター部２４２は不図示のカウンターを有し、ディケイ期間からチャージ期間に切り替わったときにカウントを開始する。モニター部２４２は、チョッピング電流検出用のコンパレーター２２１の出力信号ＣＱ１がアクティブになった場合、そのタイミングでのカウント値をチャージ期間記憶部２４３に記憶する。このモニター動作を各チャージ期間で行い、モニター結果を更新していく。なお、複数回のモニター結果の平均値を、チャージ期間記憶部２４３に記憶してもよい。

図６のＡ３に示すクロック信号ＣＬＫの立ち上がりで、チャージ期間記憶部２４３に記憶されたチャージ期間が経過したとする。判断部２４１は、その立ち上がりで故障検出用コンパレーター２３３の出力信号ＱＤ１を確認し、出力信号ＱＤ１が異常を示すＬレベル（アクティブ）であった場合には、異常の判断結果を出力する。その結果を受けて制御回路２４０は、Ａ４に示すクロック信号ＣＬＫの立ち下がり（Ａ３の立ち上がりの次の立ち下がり）でブリッジ回路２１０のトランジスターＱ１〜Ｑ４のオン・オフ制御を停止する。例えば、トランジスターＱ１〜Ｑ４を全てオフにし、モーター２８０への駆動電流をゼロにする。

チャージ期間は基本的には毎回同じ長さとなるので、仮に正常な状態であれば、モニターした過去のチャージ期間が経過したときにはチョッピング電流Ｉｃｈｇに達しているはずである。即ち、モニターした過去のチャージ期間をチャージ期間の完了とみなすことが可能であり、そのタイミングにおいて所与の比較電圧ＶＰ１を超えたか否かを検出することで、故障検出が可能となる。

なお、モニターした過去のチャージ期間に限らず、予め設定されたチャージ期間が経過したときに故障検出を行ってもよい。図７に、その場合のレジスター部２５０及び制御回路２４０の構成例を示す。

レジスター部２５０は、電流設定レジスター２５１と、チャージ期間設定レジスター２５２と、を含む。制御回路２４０は、判断部２４１を含む。

チャージ期間設定レジスター２５２には、外部の処理部（図１３の処理部３００）から、故障検出用のチャージ期間が可変に設定される。判断部２４１は、チャージ期間に切り替わってから、チャージ期間設定レジスター２５２に設定された期間が経過したときに、故障検出回路２３０からの検出結果に基づいて故障を判断する。

例えば、チョッピング電流Ｉｃｈｇの各設定値でモーター２８０を駆動して予めチャージ期間を測定しておき、その測定結果に基づいて、チョッピング電流Ｉｃｈｇの設定値に応じた故障検出用のチャージ期間を設定すればよい。

５．電流源回路
図８に、電流源回路２３４の詳細な構成例を示す。電流源回路２３４は、Ｐ型のＭＯＳトランジスターである第１〜第ｎのトランジスターＭＡ１〜ＭＡｎを含む。なお、図８にはトランジスターＭＡ１〜ＭＡ４のみを図示している。

トランジスターＭＡ１〜ＭＡｎのソースはアナログ回路用の電源電圧Ｖａｎａのノードに接続され、ドレインは電圧出力用トランジスターＱＰ１のドレインに共通接続される。トランジスターＭＡ１〜ＭＡｎは、電流設定レジスター２５１に設定されたチョッピング電流Ｉｃｈｇの設定値に応じてオン・オフ制御される。例えば、トランジスターＭＡ１〜ＭＡｎは異なるゲートサイズである（例えばチャネル長Ｌは共通であり、チャネル幅Ｗが異なる）。そして、電流設定レジスター２５１に設定されたＤ／Ａ変換回路２２２のコード値に対応して、トランジスターＭＡ１〜ＭＡｎのいずれかがオンになり、そのオンになったトランジスターに応じた電流ＩＰ１が出力される。

６．故障検出回路の第２構成例
上述のように、ハイサイド側のトランジスターＱ１についても故障検出を行うことができる。図９に、この場合の故障検出回路の詳細な構成例を示す。

故障検出回路２３０は、コンパレーター２３６（比較回路）と、電流源回路２３７と、電圧出力用トランジスターＱＰ２と、スイッチ回路２３８と、レベルシフト回路ＬＳ１、ＬＳ２と、を含む。

電流源回路２３７は、チョッピング電流Ｉｃｈｇの設定値に応じて電流ＩＰ２を設定し、その電流ＩＰ２を出力する。電圧出力用トランジスターＱＰ２は、Ｐ型のＭＯＳトランジスターであり、そのドレインに電流源回路２３７からの電流ＩＰ２が入力され、そのソースは検出対象トランジスターＱ１のソース（電源電圧ＶＢＢのノード）に接続される。そして、電圧出力用トランジスターＱＰ２は、そのドレイン電圧を所与の比較電圧ＶＰ２として出力する。ここで、トランジスターＱＰ２のオン抵抗をＲｏｎＰ２とすると、ＶＰ２＝ＩＰ２・ＲｏｎＰ２である。なお、トランジスターＱＰ２のドレイン電圧は実際にはＶＢＢ−ＶＰ２であるが、そのソースはトランジスターＱ１のソースと共通の電圧ＶＢＢのノードに接続される。そのため、検出電圧ＶＤ２と比較されるべき所与の比較電圧としてはＶＰ２となる。

トランジスターＱＰ２は、トランジスターＱ１と同様にバッファー２６１からの駆動信号Ｇ１によりオン・オフされる。即ち、チャージ期間において上記の比較電圧ＶＰ２が出力されることになる。

コンパレーター２３６は、所与の比較電圧ＶＰ２と、トランジスターＱ１のドレイン−ソース間電圧である検出電圧ＶＤ２とを比較する。ここで、トランジスターＱ１のオン抵抗をＲｏｎ１とすると、ＶＤ２＝Ｒｏｎ１・Ｉｄである。例えば、電圧ＶＢＢ−ＶＰ２がコンパレーター２３６の非反転入力端子に入力され、電圧ＶＢＢ−ＶＤ２がコンパレーター２３６の反転入力端子に入力される。ＶＢＢ−ＶＤ２＞ＶＢＢ−ＶＰ２、即ちＶＤ２＜ＶＰ２の場合にはコンパレーター２３６はＨレベルの信号ＱＤ２を出力する。コンパレーター２３６は、電源電圧ＶＢＢ（例えば４２Ｖ）とアナログ回路用の電源電圧ＶａｎａＨ＝ＶＢＢ−Ｖａｎａ（例えば４２Ｖ−５Ｖ＝３７Ｖ）で動作するので、信号ＱＤ２の電圧レベルはＶＢＢ又はＶａｎａＨである。レベルシフト回路ＬＳ２は、その信号ＱＤ２の電圧レベルを、制御回路２４０の信号電圧レベル（ロジック回路用の電源電圧（例えば３Ｖ、０Ｖ））に変換し、信号ＱＤ２’を出力する。制御回路２４０は、信号ＱＤ２’に基づいて故障を検出する。なお、検出動作は、ローサイド側のトランジスターＱ４の場合と同様である。

スイッチ回路２３８は、コンパレーター２３６の検出電圧ＶＢＢ−ＶＤ２の入力端子と、トランジスターＱ１のドレインノードとの間に設けられる。スイッチ回路２３８はＰ型のＭＯＳトランジスターＱＳ２で構成され、ドレイン（又はソース）はトランジスターＱ１のドレインに接続され、ソース（又はドレイン）はコンパレーター２３６の非反転入力端子に接続される。トランジスターＱＳ２のゲートには制御回路２４０からのオン・オフ制御信号が入力され、制御回路２４０は、チャージ期間ではトランジスターＱＳ２をオンにし、ディケイ期間ではトランジスターＱＳ２をオフにする。

コンパレーター２３６や電流源回路２３７は、第１の耐圧（低耐圧）のトランジスターで構成される。一方、電圧出力用トランジスターＱＰ２、スイッチ回路２３８のトランジスターＱＳ２は、第２の耐圧（高耐圧）のトランジスターである。

図１０に、電流源回路２３７の詳細な構成例を示す。電流源回路２３７は、Ｎ型のＭＯＳトランジスターである第１〜第ｎのトランジスターＭＢ１〜ＭＢｎを含む。なお、図１０にはトランジスターＭＢ１〜ＭＢ４のみを図示している。

トランジスターＭＢ１〜ＭＢｎのソースは、アナログ回路用の電源電圧ＶａｎａＨ（例えば３７Ｖ）のノードに接続され、ドレインは電圧出力用トランジスターＱＰ２のドレインに共通接続される。トランジスターＭＢ１〜ＭＢｎは、電流設定レジスター２５１に設定されたチョッピング電流Ｉｃｈｇの設定値に応じてオン・オフ制御される。例えば、トランジスターＭＢ１〜ＭＢｎは異なるゲートサイズである（例えば、チャネル長Ｌは共通であり、チャネル幅Ｗが異なる）。そして、電流設定レジスター２５１に設定されたＤ／Ａ変換回路２２２のコード値に対応して、トランジスターＭＢ１〜ＭＢｎのいずれかがオンになり、そのオンになったトランジスターに応じた電流ＩＰ２が出力される。なお、レベルシフト回路ＬＳ２は、電流設定レジスター２５１の信号電圧レベル（ロジック回路用の電源電圧（例えば３Ｖ、０Ｖ））を、トランジスターＭＢ１〜ＭＢｎのゲート信号の電圧レベル（ＶＢＢ、ＶａｎａＨ）に変換する。

７．ブリッジ回路のトランジスター
ブリッジ回路のトランジスターＱ１〜Ｑ４は、ドレイン−サブストレート間の寄生ダイオードを有することを上述した。このような寄生ダイオードを有するトランジスターの構成例を以下に示す。

図１１に、ローサイド側のトランジスターＱ３、Ｑ４の断面構造の例を示す。この例では、Ｐ型のシリコン基板上に、ＤＭＯＳ（Double-Diffused MOSFET）構造のＮ型トランジスターが形成される。

具体的には、Ｐ型基板（Ｐｓｕｂ）にＮ型埋め込み層（ＮＢＬＡ）を形成し、その埋め込み層の上にＰ型エピタキシャル層を形成し、そのエピタキシャル層にＮ型ウェル（ＮＷＬＣ）を形成する。Ｎ型ウェルの上にＮ型拡散層を形成してドレインを形成する。また、Ｎ型ウェルの上にＰ型ウェル（ＰＢＤＡ）を形成し、そのＰ型ウェルの上にＮ型拡散層を形成してソースを形成する。

Ｐ型基板は、グランド電圧に設定（グランド電圧のノードに接続）される。ドレインはＮ型領域（Ｎ型拡散層）に接続され、その下のＮ型層（ＮＷＬＣ、ＮＢＬＡ）を介してＰ型基板に接するので、ドレインとＰ型基板との間には寄生ダイオードＤｐ１が生じている。この寄生ダイオードＤｐ１が例えばモーター駆動時の過電圧サージ等によって破壊された場合、ドレインからグランド電圧へ電流経路が発生することになる。

図１２に、ハイサイド側のトランジスターＱ１、Ｑ２の断面構造の例を示す。この例では、Ｐ型のシリコン基板上に、ＤＭＯＳ（Double-Diffused MOSFET）構造のＰ型トランジスターが形成される。

具体的には、Ｐ型基板（Ｐｓｕｂ）にＮ型埋め込み層（ＮＢＬＡ）を形成し、その埋め込み層の上にＰ型エピタキシャル層を形成し、そのエピタキシャル層にＮ型ウェル（ＮＷＬＣ）を形成する。Ｎ型ウェルの上にＰ型ウェル（ＰＤＰＭ）を形成し、そのＰ型ウェルの上にＰ型拡散層を形成してドレインを形成する。また、Ｎ型ウェルの上に更にＮ型ウェル（ＮＷＬＢ）を形成し、そのＮ型ウェルの上にＮ型拡散層とＰ型拡散層を形成してソースを形成する。

Ｐ型基板はグランド電圧に設定される。その上のＮ型領域（Ｎ型層ＮＷＬＣ、ＮＢＬＡ）は、ソースのＮ型ウェル（ＮＷＬＢ）を介して電源電圧ＶＢＢに設定（電源電圧ＶＢＢのノードに接続）される。ドレインはＰ型領域（Ｐ型拡散層）に接続され、その下のＰ型層（ＰＤＰＭ）を介してＮ型領域に接するので、ドレインとＮ型領域との間には寄生ダイオードＤｐ２が生じている。この寄生ダイオードＤｐ２が例えばモーター駆動時の過電圧サージ等によって破壊された場合、電源電圧ＶＢＢからドレインへ電流経路が発生することになる。

８．電子機器
図１３に、本実施形態の回路装置２００が適用された電子機器の構成例を示す。電子機器は、処理部３００、記憶部３１０、操作部３２０、入出力部３３０、回路装置２００、これらの各部を接続するバス３４０、モーター２８０を含む。回路装置２００は、例えば集積回路装置により実現できる。

以下ではモーター駆動により印刷ヘッドの移動や紙送りを制御するプリンターを例にとり説明するが、本実施形態はこれに限定されず、種々の電子機器に適用可能である。

入出力部３３０は例えばＵＳＢコネクターや無線ＬＡＮ等のインターフェースで構成され、画像データや文書データが入力される。入力されたデータは、例えばＤＲＡＭ等の内部記憶装置である記憶部３１０に記憶される。操作部３２０により印刷指示を受け付けると、処理部３００は、記憶部３１０に記憶されたデータの印刷動作を開始する。処理部３００は、データの印刷レイアウトに合わせて回路装置２００に指示を送り、回路装置２００は、その指示に基づいてモーター２８０を回転させ、印刷ヘッドの移動や紙送りを行う。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また故障検出回路、検出回路、制御回路、ブリッジ回路、プリドライバー、回路装置、電子機器の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

２００ 回路装置、２１０ ブリッジ回路、２２０ 検出回路、
２２１ コンパレーター、２２２ Ｄ／Ａ変換回路、２３０ 故障検出回路、
２３１ コンパレーター、２３２ 基準電圧生成回路、２３３ コンパレーター、
２３４ 電流源回路、２３５ スイッチ回路、２３６ コンパレーター、
２３７ 電流源回路、２３８ スイッチ回路、２４０ 制御回路、２４１ 判断部、
２４２ モニター部、２４３ チャージ期間記憶部、２５０ レジスター部、
２５１ 電流設定レジスター、２５２ チャージ期間設定レジスター、
２６０ プリドライバー、２６１〜２６４ バッファー、２７０ クロック信号生成部、
２８０ モーター、２９０ センス抵抗、３００ 処理部、３１０ 記憶部、
３２０ 操作部、３３０ 入出力部、３４０ バス、
ＣＬＫ クロック信号、Ｄｐ１，Ｄｐ２ 寄生ダイオード、
ＩＰ１，ＩＰ２ 電流源回路の出力電流、Ｉｃｈｇ チョッピング電流、
Ｉｄ ブリッジ回路の出力電流、Ｑ１〜Ｑ４ トランジスター、
ＱＰ１，ＱＰ２ 電圧出力用トランジスター、ＴＣ チャージ期間、
ＴＤ ディケイ期間、ＶＢＢ 電源電圧、ＶＤ１，ＶＤ２ 検出電圧、
ＶＰ１，ＶＰ２ 所与の比較電圧

Claims (14)

1. ハイサイド側のトランジスターとローサイド側のトランジスターとを有するブリッジ回路と、
   前記ローサイド側のトランジスター及び前記ハイサイド側のトランジスターの少なくとも一方である検出対象トランジスターのドレインノードとソースノードの間の電圧である検出電圧が、所与の比較電圧を超えたか否かを検出する故障検出回路と、
   前記故障検出回路からの検出結果に基づいて、前記ブリッジ回路の出力電流を増加させるチャージ期間が完了するまでに前記検出電圧が前記所与の比較電圧を超えなかったと判断した場合に、故障を検出する制御回路と、
   を含むことを特徴とする回路装置。
2. 請求項１において、
   前記所与の比較電圧は、
   前記チャージ期間が完了するときの前記ブリッジ回路の出力電流であるチョッピング電流の設定値に応じて変化する電圧であることを特徴とする回路装置。
3. 請求項１又は２において、
   前記制御回路は、
   モニターした過去の前記チャージ期間又は予め設定された期間が経過したときに、前記故障検出回路からの前記検出結果に基づいて前記検出電圧が前記所与の比較電圧を超えているか否かを判断することを特徴とする回路装置。
4. 請求項１乃至３のいずれかにおいて、
   前記故障検出回路は、
   電流源回路と、
   ドレインに前記電流源回路からの電流が入力され、ソースが前記検出対象トランジスターのソースに接続される電圧出力用トランジスターと、
   を有し、
   前記電圧出力用トランジスターのドレイン電圧を前記所与の比較電圧として出力することを特徴とする回路装置。
5. 請求項４において、
   前記電流源回路からの電流は、前記チャージ期間が完了するときの前記ブリッジ回路の出力電流であるチョッピング電流の設定値に応じて設定されることを特徴とする回路装置。
6. 請求項５において、
   前記故障検出回路は、
   前記電圧出力用トランジスターと前記検出対象トランジスターとのサイズ比を１／ｎ（ｎは２以上の自然数）とする場合に、
   前記電流源回路からの電流は、前記チョッピング電流の前記設定値の１／ｎ以下に設定されることを特徴とする回路装置。
7. 請求項４乃至６のいずれかにおいて、
   前記故障検出回路は、
   第１の耐圧のトランジスターにより構成され、前記検出電圧と前記所与の比較電圧を比較するコンパレーターを有し、
   前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターは、
   前記第１の耐圧より高い第２の耐圧のトランジスターであることを特徴とする回路装置。
8. 請求項７において、
   前記故障検出回路は、
   前記第２の耐圧のトランジスターにより構成され、前記検出対象トランジスターの前記ドレインノードと前記コンパレーターの前記検出電圧の入力端子との間に設けられるスイッチ回路を有し、
   前記スイッチ回路は、
   前記ブリッジ回路の前記出力電流を減少させるディケイ期間ではオフになることを特徴とする回路装置。
9. 請求項１乃至８のいずれかにおいて、
   前記制御回路は、
   前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターをオン・オフ制御し、前記故障を検出した場合には、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターの前記オン・オフ制御を停止することを特徴とする回路装置。
10. 請求項１乃至８のいずれかにおいて、
    前記チャージ期間において、前記ブリッジ回路に流れる電流がチョッピング電流の設定値に達したか否かを検出する検出回路を含み、
    前記制御回路は、
    前記ブリッジ回路に流れる電流が前記チョッピング電流の設定値に達したことが検出された場合に、前記チャージ期間から、前記ブリッジ回路の前記出力電流を減少させるディケイ期間に切り替えることを特徴とする回路装置。
11. 請求項１乃至１０のいずれかにおいて、
    前記検出対象トランジスターは、前記ローサイド側のトランジスターであり、
    前記回路装置の基板は、グランド電圧に設定されるＰ型基板であり、
    前記ローサイド側のトランジスターの前記ドレインノードは、前記Ｐ型基板に形成されるＮ型領域に接続されることを特徴とする回路装置。
12. 請求項１乃至１０のいずれかにおいて、
    前記検出対象トランジスターは、前記ハイサイド側のトランジスターであり、
    前記回路装置の基板はＰ型基板であり、
    前記Ｐ型基板に形成されるＮ型領域は電源電圧に設定され、
    前記ハイサイド側のトランジスターのドレインノードは、前記Ｎ型領域に形成されるＰ型領域に接続されることを特徴とする回路装置。
13. 請求項１１又は１２において、
    前記Ｎ型領域は、前記Ｐ型基板の上に形成されたＮ型埋め込み層と、前記Ｎ型埋め込み層の上に形成されたＮ型ウェルとにより形成されることを特徴とする回路装置。
14. 請求項１乃至１３のいずれかに記載された回路装置を含むことを特徴とする電子機器。

Images