JP2015153236A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015153236A5 JP2015153236A5 JP2014027607A JP2014027607A JP2015153236A5 JP 2015153236 A5 JP2015153236 A5 JP 2015153236A5 JP 2014027607 A JP2014027607 A JP 2014027607A JP 2014027607 A JP2014027607 A JP 2014027607A JP 2015153236 A5 JP2015153236 A5 JP 2015153236A5
- Authority
- JP
- Japan
- Prior art keywords
- counter
- duty ratio
- clock signal
- value
- clk3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 description 6
- 101700079103 CLK3 Proteins 0.000 description 5
- 102100018206 CLK3 Human genes 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 101700055237 CLK1 Proteins 0.000 description 2
- 102100018256 CLK1 Human genes 0.000 description 2
- 101700018902 RCK2 Proteins 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101700053639 CLK2 Proteins 0.000 description 1
- 102100018253 CLK2 Human genes 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
Description
［構成例］
図１は、一実施の形態に係る半導体装置が適用された受信装置の一構成例を表すものである。受信装置１は、無線通信システムにおいて、無線信号を受信する装置である。なお、本開示の実施の形態に係る半導体装置の制御方法は、本実施の形態により具現化されるので、併せて説明する。受信装置１は、電源回路１０と、回路ブロック１１〜１３と、受信部２０と、間欠動作制御部３０とを備えている。
図１は、一実施の形態に係る半導体装置が適用された受信装置の一構成例を表すものである。受信装置１は、無線通信システムにおいて、無線信号を受信する装置である。なお、本開示の実施の形態に係る半導体装置の制御方法は、本実施の形態により具現化されるので、併せて説明する。受信装置１は、電源回路１０と、回路ブロック１１〜１３と、受信部２０と、間欠動作制御部３０とを備えている。
値Ｎを“９”にした場合には、カウンタ３３は、“９”からダウンカウントし（図８（Ｃ））、値Ｎを“８”にした場合には、カウンタ３３は、“８”からダウンカウントし（図９（Ｃ））、値Ｎを“７”にした場合には、カウンタ３３は、“７”からダウンカウントする（図１０（Ｃ））。これにより、起動信号ＥＮのデューティ比は、値Ｎが大きいほど小さくなり、値Ｎが小さいほど大きくなる。
このように、受信装置１では、デューティ比制御ワードＤＣＴＬに基づいて、起動信号ＥＮのデューティ比を制御する。そして、制御信号生成部４０は、図５等に示したように、その起動信号ＥＮに基づいて、制御信号ＥＮ１〜ＥＮ３を生成する。すなわち、この制御信号ＥＮ１〜ＥＮ３のデューティ比もまた、デューティ比制御ワードＤＣＴＬに基づいて制御される。これにより、以下に説明するように、回路の性能を維持しつつ消費電力を低減することができる。
［変形例３］
上記実施の形態では、クロック信号生成部３１は、３つのクロック信号ＣＬＫ１〜ＣＬＫ３を生成したが、これに限定されるものではなく、これに代えて、例えば図１５に示す受信装置１Ｂのように、クロック信号生成部３１Ｂが２つのクロック信号ＣＬＫ１，ＣＬＫ３を生成してもよい。受信装置１Ｂは、間欠動作制御部３０Ｂを備えている。間欠動作制御部３０Ｂは、クロック信号生成部３１Ｂと、起動信号生成部３２Ｂとを有している。起動信号生成部３２Ｂは、カウンタ３３Ｂを有している。カウンタ３３Ｂは、上記実施の形態に係るカウンタ３３と同様に、デューティ比制御ワードＤＣＴＬ、ロード信号ＬＤ、およびカウンタ起動信号ＣＮＴＥＮに基づいて、クロック信号ＣＬＫ３のパルスをダウンカウントして、そのカウント値ＣＮＴを出力するものである。このカウンタ３３Ｂは、クロック信号ＣＬＫ２より周波数の高いクロック信号ＣＬＫ３のパルスをカウントするため、カウンタ３３と比べて、クロック信号ＣＬＫ３のパルスをより多くカウントするように構成されている。このように構成することにより、クロック信号の数を減らすことができ、回路構成をシンプルにすることができる。
上記実施の形態では、クロック信号生成部３１は、３つのクロック信号ＣＬＫ１〜ＣＬＫ３を生成したが、これに限定されるものではなく、これに代えて、例えば図１５に示す受信装置１Ｂのように、クロック信号生成部３１Ｂが２つのクロック信号ＣＬＫ１，ＣＬＫ３を生成してもよい。受信装置１Ｂは、間欠動作制御部３０Ｂを備えている。間欠動作制御部３０Ｂは、クロック信号生成部３１Ｂと、起動信号生成部３２Ｂとを有している。起動信号生成部３２Ｂは、カウンタ３３Ｂを有している。カウンタ３３Ｂは、上記実施の形態に係るカウンタ３３と同様に、デューティ比制御ワードＤＣＴＬ、ロード信号ＬＤ、およびカウンタ起動信号ＣＮＴＥＮに基づいて、クロック信号ＣＬＫ３のパルスをダウンカウントして、そのカウント値ＣＮＴを出力するものである。このカウンタ３３Ｂは、クロック信号ＣＬＫ２より周波数の高いクロック信号ＣＬＫ３のパルスをカウントするため、カウンタ３３と比べて、クロック信号ＣＬＫ３のパルスをより多くカウントするように構成されている。このように構成することにより、クロック信号の数を減らすことができ、回路構成をシンプルにすることができる。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014027607A JP6106617B2 (ja) | 2014-02-17 | 2014-02-17 | 半導体装置およびその制御方法 |
| US14/608,279 US9531383B2 (en) | 2014-02-17 | 2015-01-29 | Semiconductor device and method of controlling the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014027607A JP6106617B2 (ja) | 2014-02-17 | 2014-02-17 | 半導体装置およびその制御方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015153236A JP2015153236A (ja) | 2015-08-24 |
| JP2015153236A5 true JP2015153236A5 (ja) | 2016-03-03 |
| JP6106617B2 JP6106617B2 (ja) | 2017-04-05 |
Family
ID=53799035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014027607A Active JP6106617B2 (ja) | 2014-02-17 | 2014-02-17 | 半導体装置およびその制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9531383B2 (ja) |
| JP (1) | JP6106617B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102468261B1 (ko) * | 2016-02-05 | 2022-11-21 | 에스케이하이닉스 주식회사 | 듀티 보정 회로 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000039937A (ja) * | 1998-07-22 | 2000-02-08 | Toshiba Corp | コンピュータシステムおよびそのパワーセーブ制御方法 |
| KR101026809B1 (ko) * | 2003-12-19 | 2011-04-04 | 삼성전자주식회사 | 임펄시브 구동 액정 표시 장치 및 그 구동 방법 |
| JP2006065471A (ja) | 2004-08-25 | 2006-03-09 | Fuji Xerox Co Ltd | 半導体集積回路およびその節電制御方法および節電制御プログラム |
| JP4216240B2 (ja) * | 2004-10-14 | 2009-01-28 | アンリツ株式会社 | 短パルスレーダ |
| JP4771422B2 (ja) * | 2006-09-14 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | 受信装置 |
| KR101542918B1 (ko) * | 2008-04-18 | 2015-08-10 | 삼성전자주식회사 | 액티브 차지 펌프 회로, 이를 포함하는 고전원전압발생회로 및 반도체 장치 |
| JP2013106134A (ja) * | 2011-11-11 | 2013-05-30 | Renesas Electronics Corp | 半導体装置 |
-
2014
- 2014-02-17 JP JP2014027607A patent/JP6106617B2/ja active Active
-
2015
- 2015-01-29 US US14/608,279 patent/US9531383B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2835886A3 (en) | Power supply module and soft start method | |
| JP2014060921A5 (ja) | ||
| JP2014096984A5 (ja) | ||
| WO2013032753A3 (en) | Systems and methods for switched-inductor integrated voltage regulators | |
| JP2012120168A5 (ja) | オフセット除去回路 | |
| MX2019009334A (es) | Sistemas y metodos para la habilitacion selectiva de la operacion de un dispositivo. | |
| GB2570190A8 (en) | Gate driving circuit and display device comprising the same | |
| JP2013229815A5 (ja) | ||
| JP2017034957A5 (ja) | チャージポンプ、チャージポンプ出力電圧を発生させる方法、及び無線周波数システム | |
| WO2014176274A3 (en) | Systems and methods for adaptive load control | |
| EP2770622A3 (en) | Control device, control method, and power supply device | |
| JP2014236666A5 (ja) | ||
| WO2016182206A3 (ko) | 조명 장치 및 그의 구동 회로 | |
| TW201614405A (en) | Voltage generating circuit | |
| UA110866C2 (uk) | Контури для створення сигналу з гойданням частоти | |
| WO2014138693A3 (en) | Low threshold voltage comparator | |
| MX363907B (es) | Metodo para generar una señal de excitacion para un sensor vibratorio. | |
| RU2015102791A (ru) | Способ активации удаленного устройства с локального устройства | |
| JP2017112399A5 (ja) | ||
| WO2014022575A3 (en) | Synthesizing intermediate performance levels in integrated circuits, and related processor systems, methods, and computer-readable media | |
| TW201643587A (en) | Regulator circuit and operation method thereof | |
| EP2763317A3 (en) | Direct drive waveform amplifier | |
| WO2013188272A3 (en) | Optimizing power in a memory device | |
| WO2016050689A3 (de) | Getakteter elektronischer energiewandler mit einstellbarer lückenzeit | |
| MY177593A (en) | Signal conversion |