JP2015153236A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015153236A5 JP2015153236A5 JP2014027607A JP2014027607A JP2015153236A5 JP 2015153236 A5 JP2015153236 A5 JP 2015153236A5 JP 2014027607 A JP2014027607 A JP 2014027607A JP 2014027607 A JP2014027607 A JP 2014027607A JP 2015153236 A5 JP2015153236 A5 JP 2015153236A5
- Authority
- JP
- Japan
- Prior art keywords
- counter
- duty ratio
- clock signal
- value
- clk3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 description 6
- 101700079103 CLK3 Proteins 0.000 description 5
- 102100018206 CLK3 Human genes 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 101700055237 CLK1 Proteins 0.000 description 2
- 102100018256 CLK1 Human genes 0.000 description 2
- 101700018902 RCK2 Proteins 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101700053639 CLK2 Proteins 0.000 description 1
- 102100018253 CLK2 Human genes 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
Description
[構成例]
図1は、一実施の形態に係る半導体装置が適用された受信装置の一構成例を表すものである。受信装置1は、無線通信システムにおいて、無線信号を受信する装置である。なお、本開示の実施の形態に係る半導体装置の制御方法は、本実施の形態により具現化されるので、併せて説明する。受信装置1は、電源回路10と、回路ブロック11〜13と、受信部20と、間欠動作制御部30とを備えている。
図1は、一実施の形態に係る半導体装置が適用された受信装置の一構成例を表すものである。受信装置1は、無線通信システムにおいて、無線信号を受信する装置である。なお、本開示の実施の形態に係る半導体装置の制御方法は、本実施の形態により具現化されるので、併せて説明する。受信装置1は、電源回路10と、回路ブロック11〜13と、受信部20と、間欠動作制御部30とを備えている。
値Nを“9”にした場合には、カウンタ33は、“9”からダウンカウントし(図8(C))、値Nを“8”にした場合には、カウンタ33は、“8”からダウンカウントし(図9(C))、値Nを“7”にした場合には、カウンタ33は、“7”からダウンカウントする(図10(C))。これにより、起動信号ENのデューティ比は、値Nが大きいほど小さくなり、値Nが小さいほど大きくなる。
このように、受信装置1では、デューティ比制御ワードDCTLに基づいて、起動信号ENのデューティ比を制御する。そして、制御信号生成部40は、図5等に示したように、その起動信号ENに基づいて、制御信号EN1〜EN3を生成する。すなわち、この制御信号EN1〜EN3のデューティ比もまた、デューティ比制御ワードDCTLに基づいて制御される。これにより、以下に説明するように、回路の性能を維持しつつ消費電力を低減することができる。
[変形例3]
上記実施の形態では、クロック信号生成部31は、3つのクロック信号CLK1〜CLK3を生成したが、これに限定されるものではなく、これに代えて、例えば図15に示す受信装置1Bのように、クロック信号生成部31Bが2つのクロック信号CLK1,CLK3を生成してもよい。受信装置1Bは、間欠動作制御部30Bを備えている。間欠動作制御部30Bは、クロック信号生成部31Bと、起動信号生成部32Bとを有している。起動信号生成部32Bは、カウンタ33Bを有している。カウンタ33Bは、上記実施の形態に係るカウンタ33と同様に、デューティ比制御ワードDCTL、ロード信号LD、およびカウンタ起動信号CNTENに基づいて、クロック信号CLK3のパルスをダウンカウントして、そのカウント値CNTを出力するものである。このカウンタ33Bは、クロック信号CLK2より周波数の高いクロック信号CLK3のパルスをカウントするため、カウンタ33と比べて、クロック信号CLK3のパルスをより多くカウントするように構成されている。このように構成することにより、クロック信号の数を減らすことができ、回路構成をシンプルにすることができる。
上記実施の形態では、クロック信号生成部31は、3つのクロック信号CLK1〜CLK3を生成したが、これに限定されるものではなく、これに代えて、例えば図15に示す受信装置1Bのように、クロック信号生成部31Bが2つのクロック信号CLK1,CLK3を生成してもよい。受信装置1Bは、間欠動作制御部30Bを備えている。間欠動作制御部30Bは、クロック信号生成部31Bと、起動信号生成部32Bとを有している。起動信号生成部32Bは、カウンタ33Bを有している。カウンタ33Bは、上記実施の形態に係るカウンタ33と同様に、デューティ比制御ワードDCTL、ロード信号LD、およびカウンタ起動信号CNTENに基づいて、クロック信号CLK3のパルスをダウンカウントして、そのカウント値CNTを出力するものである。このカウンタ33Bは、クロック信号CLK2より周波数の高いクロック信号CLK3のパルスをカウントするため、カウンタ33と比べて、クロック信号CLK3のパルスをより多くカウントするように構成されている。このように構成することにより、クロック信号の数を減らすことができ、回路構成をシンプルにすることができる。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014027607A JP6106617B2 (ja) | 2014-02-17 | 2014-02-17 | 半導体装置およびその制御方法 |
US14/608,279 US9531383B2 (en) | 2014-02-17 | 2015-01-29 | Semiconductor device and method of controlling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014027607A JP6106617B2 (ja) | 2014-02-17 | 2014-02-17 | 半導体装置およびその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015153236A JP2015153236A (ja) | 2015-08-24 |
JP2015153236A5 true JP2015153236A5 (ja) | 2016-03-03 |
JP6106617B2 JP6106617B2 (ja) | 2017-04-05 |
Family
ID=53799035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014027607A Active JP6106617B2 (ja) | 2014-02-17 | 2014-02-17 | 半導体装置およびその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9531383B2 (ja) |
JP (1) | JP6106617B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102468261B1 (ko) * | 2016-02-05 | 2022-11-21 | 에스케이하이닉스 주식회사 | 듀티 보정 회로 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000039937A (ja) * | 1998-07-22 | 2000-02-08 | Toshiba Corp | コンピュータシステムおよびそのパワーセーブ制御方法 |
KR101026809B1 (ko) * | 2003-12-19 | 2011-04-04 | 삼성전자주식회사 | 임펄시브 구동 액정 표시 장치 및 그 구동 방법 |
JP2006065471A (ja) | 2004-08-25 | 2006-03-09 | Fuji Xerox Co Ltd | 半導体集積回路およびその節電制御方法および節電制御プログラム |
JP4216240B2 (ja) * | 2004-10-14 | 2009-01-28 | アンリツ株式会社 | 短パルスレーダ |
JP4771422B2 (ja) * | 2006-09-14 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | 受信装置 |
KR101542918B1 (ko) * | 2008-04-18 | 2015-08-10 | 삼성전자주식회사 | 액티브 차지 펌프 회로, 이를 포함하는 고전원전압발생회로 및 반도체 장치 |
JP2013106134A (ja) * | 2011-11-11 | 2013-05-30 | Renesas Electronics Corp | 半導体装置 |
-
2014
- 2014-02-17 JP JP2014027607A patent/JP6106617B2/ja active Active
-
2015
- 2015-01-29 US US14/608,279 patent/US9531383B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013255255A5 (ja) | ||
WO2013032753A3 (en) | Systems and methods for switched-inductor integrated voltage regulators | |
JP2012120168A5 (ja) | オフセット除去回路 | |
TWI456549B (zh) | 閘極驅動電路 | |
JP2017034957A5 (ja) | チャージポンプ、チャージポンプ出力電圧を発生させる方法、及び無線周波数システム | |
WO2012173707A3 (en) | Methods and apparatus for constant power/current control for switch-mode power converters | |
PH12015502602A1 (en) | Information processing device and information processing method | |
JP2013229815A5 (ja) | ||
WO2014159935A3 (en) | Systems and methods for 100 percent duty cycle in switching regulators | |
WO2014176274A3 (en) | Systems and methods for adaptive load control | |
JP2012143141A5 (ja) | ||
JP2014236666A5 (ja) | ||
JP2014204604A5 (ja) | ||
EP2770622A3 (en) | Control device, control method, and power supply device | |
WO2016182206A3 (ko) | 조명 장치 및 그의 구동 회로 | |
TW201614405A (en) | Voltage generating circuit | |
UA110866C2 (uk) | Контури для створення сигналу з гойданням частоти | |
MX363907B (es) | Metodo para generar una señal de excitacion para un sensor vibratorio. | |
EP2833552A3 (en) | Apparatus and methods for on-die instrumentation | |
RU2015102791A (ru) | Способ активации удаленного устройства с локального устройства | |
WO2017001603A3 (de) | Vorrichtung zur erzeugung mehrerer takt- oder hochfrequenzsignale | |
GB2568643A (en) | Fuse state sensing circuits, devices and methods | |
JP2017112399A5 (ja) | ||
EP2763317A3 (en) | Direct drive waveform amplifier | |
WO2013188272A3 (en) | Optimizing power in a memory device |