JP2015152598A - Ｐｗｍドライバ回路での短絡を認識する方法および装置 - Google Patents

Abstract

【課題】ＰＷＭドライバ回路の短絡を認識する方法を提供する。
【解決手段】ＰＷＭドライバ回路１００はＰＷＭ変調器１０４と出力段デバイス１０６とを有しており、出力段デバイス１０６はＰＷＭ変調器１０４から提供される制御信号１０８に従って出力信号１１０を提供し、制御信号１０８の信号レベル変化および／または信号レベル変化の時点に対する反応として出力信号１１０の電圧値を分析するステップを有しており、さらに分析のステップは、短絡を認識することを目的として、電圧値を評価するために事前定義された閾値（Ｖ_{ｔｈｒｅｓ}）を利用して行う。
【選択図】図１

Description

本発明は、ＰＷＭドライバ回路での短絡を認識する方法、およびＰＷＭドライバ回路での短絡を認識する相応の装置、ならびに相応のコンピュータプログラム製品に関する。

電力消費部での出力を制御するために、線形の制御に代えて、パルス幅変調がしばしば適用される。それにより、パワーセクションでの少ない損失出力が実現される。通電時間と休止時間の比率によって出力が調整されるからである。出力ドライバは、状態「オン」と「オフ」の間でのみ切り換えられる。外部の短絡による過負荷からＰＷＭコントローラを守るために、これらの状態を認識することが重要である。パルス幅変調（ＰＷＭ）では、両方の切換状態が短絡にも正しい機能にも相当する場合があるので、単純な電圧測定によって判断を行うのは難しい。

以上を背景としたうえで、ここで提案される取り組みにより、ＰＷＭドライバ回路での短絡を認識する方法、さらにはこの方法を適用したＰＷＭドライバ回路での短絡を認識する装置、ならびに最後に相応のコンピュータプログラム製品が、それぞれの主請求項に基づいて提案される。好ましい実施形態は、それぞれの従属請求項および以下の説明から明らかとなる。

ＰＷＭドライバ回路での短絡を認識する方法および装置が提案され、ＰＷＭドライバ回路はＰＷＭ変調器と出力段デバイスとを有しており、出力段デバイスはＰＷＭ変調器から提供される制御信号を利用したうえで出力信号を提供し、
制御信号の信号レベル変化および／または信号レベル変化の時点に対する反応として出力信号の電圧値を分析するステップを有しており、さらに分析のステップは、短絡を認識することを目的として、電圧値を評価するために事前定義された閾値を利用したうえで行われる。

ＰＷＭドライバ回路とは、パルス幅変調された信号を電気的な負荷の制御のために利用する回路またはパワーエレクトロニクスであると理解することができる。このときパルス幅変調された信号は、略してＰＷＭ、ＰＷＭ信号、または制御信号とも呼ぶことができる。パルス幅変調された信号すなわちＰＷＭを用いて、電圧の平均値を衝撃係数に比例して無段階に調整することができる。ＰＷＭ変調器は、パルス幅変調された信号を制御信号として提供するように構成されていてよい。出力段デバイスを設計余裕なしに設計することができるという利点がある。短絡が起きた場合の損失出力を補償しなくてよいからである。このように本方法は、ＰＷＭドライバ回路および特に出力段デバイスのコスト効率的な設計を可能にするという利点がある。

本発明は、監視ユニットもしくは短絡を認識するデバイスがドライバ段またはＰＷＭドライバ回路の最新状態を認識し、そのようにして、ドライバないし出力段デバイスで予想される電圧値も認識することに依拠するものである。測定された値が、ある程度の時間帯を通じて、予想される値から逸脱しているとき、短絡の影響に応じてドライバ段をスイッチオフすることができ、あるいは、相応の情報だけをコントロールユニットに伝送することができる。こうした迅速な認識により、ドライバ段ないし出力段デバイスを明らかに小型に施工することができる。短絡が起こった場合に一時的にしか過負荷を受けることがないので、名目上発生する損失出力に合わせて設計可能だからである。

分析のステップに先行する検出のステップで、出力信号の電圧値が検出されるのも好都合である。特に電圧値の検出は、Ａ／Ｄコンバータを利用したうえで行うことができる。出力信号の電圧値の離散した値を検出し、さらなる処理のために分析のステップに提供することができるのが好ましい。このときＡ／Ｄコンバータにより、出力信号を低コストに、かつ高い精度で検出し、分析のステップでさらに処理することができる。

分析のステップに先行する比較のステップで、出力信号が事前定義された閾値と比較されて、コンパレータ信号を得ることも好都合である。分析のステップでは、コンパレータ信号およびこれと同時に、またはこれに代えて、コンパレータ信号の値を信号レベル変化に対する反応として分析することができる。コンパレータ信号は、出力信号が事前定義された閾値よりも大きいか小さいかに関する情報を供給することができる。コンパレータ信号はバイナリ情報であってよい。コンパレータ信号はマイクロプロセッサによって容易に処理することができる。それにより分析のステップで、比較に対して直接的に反応することができるという利点がある。それにより、処理速度を向上させることができるという利点がある。さらに、コンパレータを低コストに具体化することができる。

さらに、分析のステップに先行する決定のステップで、事前定義された閾値が信号レベル変化の情報を利用したうえで決定することができる。このように、信号レベル変化の情報は、制御信号の立上りエッジに関する情報、およびこれと同時に、またはこれに代えて、立下りエッジに関する情報を含むことができる。さらに、分析のステップに先行する決定のステップで、事前定義された閾値を、回路トポロジーに関する情報を利用したうえで決定することができる。分析のステップで、または比較のステップで、立上りエッジの時点における事前定義された閾値は、立下りエッジの時点における事前定義された閾値と相違していてよい。このように、出力信号における特徴を、相応の時点でより良く認識または評価することができるという利点がある。

分析のステップで、回路トポロジーに関する情報を利用したうえで電圧値を分析することができる。このとき特に、ハイサイドドライバとしての回路トポロジー、およびこれと同時に、またはこれに代えて、ローサイドドライバとしての回路トポロジーを区別することができる。このように、ローサイドドライバとしての回路トポロジーのときの事前定義された閾値を、ハイサイドドライバとしての回路トポロジーから区別することができる。出力信号は、回路トポロジーに応じて、同じ制御信号のときに相違していてよい。このことは分析のステップで、または比較のステップで考慮に入れることができる。

さらに分析のステップで、
ＰＷＭドライバ回路の回路トポロジーがハイサイドドライバであるとき、ＰＷＭ信号の低い信号レベルに後続する信号レベル変化があったときには、事前定義された閾値を上回る電圧値が高い電位への短絡として認識することができ、およびこれと同時に、またはこれに代えて、
ＰＷＭ信号の高い信号レベルに後続する信号レベル変化があったときには、事前定義された閾値を下回る電圧値が基準電位および／またはアースへの短絡として認識することができ、およびこれと同時に、またはこれに代えて、
ＰＷＭドライバ回路の回路トポロジーがローサイドドライバであるとき、ＰＷＭ信号の低い信号レベルに後続する信号レベル変化があったときには、事前定義された閾値を下回る電圧値が基準電位への短絡として認識することができ、およびこれと同時に、またはこれに代えて、
ＰＷＭ信号の高い信号レベルに後続する信号レベル変化があったときには、事前定義された閾値を上回る電圧値が高い電位への短絡として認識することができる。

分析のステップに後続する提供のステップで、分析のステップで短絡が認識されたときにエラー信号を提供することができる。特にＰＷＭ変調器を、およびこれと同時に、またはこれに代えて出力段デバイスを、エラー信号を利用したうえで制御することができる。

ＰＷＭドライバ回路の回路トポロジーがハイサイドドライバであり、分析のステップで、ＰＷＭ信号の低い信号レベルに後続する信号レベル変化があったときに、事前定義された閾値を上回る電圧値が高い電位への短絡として認識されるとき、提供のステップで、エラー信号は高い電位への短絡に関する情報を含むことができる。

ＰＷＭドライバ回路の回路トポロジーがハイサイドドライバであり、分析のステップで、ＰＷＭ信号の高い信号レベルに後続する信号レベル変化があったときに、事前定義された閾値を下回る電圧値が基準電位および／またはアースへの短絡として認識されるとき、提供のステップで、エラー信号は基準電位および／またはアースへの短絡に関する情報を含むことができ、出力段デバイスまたはＰＷＭドライバ回路のスイッチオフを惹起することができる。

ＰＷＭドライバ回路の回路トポロジーがローサイドドライバであり、分析のステップで、ＰＷＭ信号の低い信号レベルに後続する信号レベル変化があったときに、事前定義された閾値を下回る電圧値が基準電位および／またはアースへの短絡として認識されるとき、提供のステップで、エラー信号は基準電位および／またはアースへの短絡に関する情報を含むことができる。

ＰＷＭドライバ回路の回路トポロジーがローサイドドライバであり、分析のステップで、ＰＷＭ信号の高い信号レベルに後続する信号レベル変化があったときに、事前定義された閾値を上回る電圧値が高い電位への短絡として認識されるとき、提供のステップで、エラー信号は高い電位への短絡に関する情報を含むことができ、出力段デバイスまたはＰＷＭドライバ回路のスイッチオフを惹起することができる。

ここで提案される取り組みは、さらに、ここで提案される方法の１つの態様の各ステップを相応の装置で実施し、制御し、ないしは具体化するために構成された装置を創出する。装置の形態でのこのような本発明の実施態様によっても、本発明の根底にある課題を迅速かつ効率的に解決することができる。

装置とは、本件においては、センサ信号を処理し、それに依存して制御信号および／またはデータ信号を出力する電気機器であると理解することができる。装置は、ハードウェアおよび／またはソフトウェアとして構成されていてよいインターフェースを有することができる。ハードウェアとしての構成では、インターフェースは、装置の多種多様な機能を含む、たとえばいわゆるシステムＡＳＩＣの一部であってよい。しかしながら、インターフェースが独自の集積回路であるか、または少なくとも部分的に離散したデバイスから成り立っていることも可能である。ソフトウェアとしての構成では、インターフェースは、たとえばマイクロコントローラ上で他のソフトウェアモジュールと並存しているソフトウェアモジュールであってよい。

半導体メモリ、ハードディスクメモリ、光学メモリのような機械読取可能な担体または記憶媒体に保存されていてよく、特にプログラム製品またはプログラムがコンピュータまたは装置で実行されたときに上に説明した実施形態のうちの１つに基づく方法の各ステップを実行、具体化、および／または制御するために利用されるプログラムコードを有する、コンピュータプログラム製品またはコンピュータプログラムも好ましい。

次に、ここで提案される取り組みについて、添付の図面を参照しながら一例として詳しく説明する。図面は次のものを示している：

本発明の一実施例に基づいて短絡を認識する装置を備える、ハイサイドドライバとしてのＰＷＭドライバ回路のブロック図である。 本発明の一実施例に基づいて短絡を認識する装置を備える、ローサイドドライバとしてのＰＷＭドライバ回路のブロック図である。 本発明の一実施例に基づくＰＷＭドライバ回路の制御信号の信号推移である。 本発明の一実施例に基づくハイサイドドライバとしてのＰＷＭドライバ回路の出力信号の信号推移である。 本発明の一実施例に基づくローサイドドライバとしてのＰＷＭドライバ回路の出力信号の信号推移である。 本発明の一実施例に基づくＰＷＭドライバ回路での短絡を認識するためのフローチャートである。 本発明の一実施例に基づくＰＷＭドライバ回路での短絡を認識する装置を示すブロック図である。

本発明の好都合な実施例の以下の説明では、異なる図面に示されていて類似の働きをする部材には同一または類似の符号が使われており、これらの部材について繰り返し説明することはしない。

図１は、本発明の一実施例に基づく監視段１０２を備える、ハイサイドドライバとしてのＰＷＭドライバ回路１００のブロック図を示している。ＰＷＭドライバ回路１００は、ＰＷＭ変調器１０４ならびに出力段デバイス１０６を含んでいる。ＰＷＭ変調器１０４は出力部で制御信号１０８を提供し、これが出力段デバイス１０６の入力部に印加される。出力段デバイス１０６の１つの接続部では、供給電圧Ｖ_{ｓｕｐｐｌｙ}が印加される。出力段デバイス１０６の別の接続部では、出力信号１１０が印加される。ＰＷＭ変調器１０４は、制御ユニット１１２と接続されている。制御ユニット１１２は、ＰＷＭ変調器１０４のために制御信号１１４を提供する。制御信号１１４により、特に、制御信号１０８のデューティ比またはパルス幅を調整可能であってよい。負荷部１１６が抵抗器１１８を介して、出力段デバイス１０６の別の接続部と接続されている。さらに負荷部１１６はアース１２０と接続されている。負荷部１１６と抵抗器１１８との間の接続部は、キャパシタンス１２２を介してアース１２０と接続されている。

１つの実施例では、監視段１０２は同期比較器１２４ならびにコンパレータ１２６を含んでいる。コンパレータ１２６の１つの入力部には閾値電圧Ｖ_{ｔｈｒｅｓ}が印加され、コンパレータ１２６の別の入力部には出力信号１１０が印加される。すなわち、コンパレータ１２６の別の入力部は、出力段デバイス１０６の別の接続部と接続されている。コンパレータ信号１２８が提供されるコンパレータ１２６の出力部は、同期比較器１２４の１つの入力部と接続されている。ＰＷＭ変調器１０４は同期比較器１２４と接続されている。同期比較器１２４は制御ユニット１１２と接続されている。同期比較器１２４は、エラー信号１３０を提供するように構成されている。エラー信号１３０とは、エラーメッセージ１３０のことであると理解することができる。

別案の実施例では、監視段１０２は同期比較器１２４ならびにＡ／Ｄコンバータ１３２を含んでいる。Ａ／Ｄコンバータは、出力段デバイス１０６の別の接続部と接続されており、ないしは、抵抗器１１８と出力段デバイス１０６の別の接続部との間の接続回線と接続されている。さらにＡ／Ｄコンバータ１３２は、アース１２０と接続されている。Ａ／Ｄコンバータ１３２は、出力信号１１０の電圧値３３８を同期比較器１２４に提供する。

Ａ／Ｄコンバータ１３２は、上述した別案の実施例では、その前に説明した実施例で利用されるコンパレータ１２６の代わりとなる。

１つの実施例では、閾値電圧Ｖ_{ｔｈｅｒｓ}または事前定義された閾値Ｖ_{ｔｈｒｅｓ}は同期比較器１２４によって規定され、または、別案として監視段１０２の閾値装置によって規定されて、同時に提供されるか、もしくは二者択一で提供される。

監視段１０２は、ＰＷＭドライバ回路１００の短絡を認識する装置１３４を含んでいる。装置１３４は、ここでは監視段１０２の一部を含んでいるか、またはすべての装置を含んでいる。装置１３４については図５で詳しく説明する。

装置１３４は、ＰＷＭドライバ回路１００での自動式の短絡認識を行う。

図２は、本発明の一実施例に基づく監視段１０２を備える、ローサイドドライバとしてのＰＷＭドライバ回路１００のブロック図を示している。ＰＷＭドライバ回路１００は、図１に図示して説明したＰＷＭドライバ回路１００に略相当しているが、相違点として、アース接続部１２０と供給電圧Ｖ_{ｓｕｐｐｌｙ}が入れ替わっており、すなわち、負荷部１１６の１つの接続部では供給電圧Ｖ_{ｓｕｐｐｌｙ}が印加され、出力段デバイス１０６の１つの接続部がアース１２０と接続されている。

図１と図２を見るとわかるとおり、この回路は電圧測定部（Ａ／Ｄコンバータ１３２）とアナログ測定部またはデジタル測定部とを両方とも備えるように製作することができ、単純なコンパレータ１２６を備えるように製作することもできる。回路１００は、出力段がハイサイドドライバ（図１）であるか、それともローサイドドライバ（図２）であるかに関わりなく機能する。監視回路は、ＰＷＭ変調器１０４により生成されるＰＷＭ１０８すなわち制御信号１０８のエッジ変化のたびに、同期比較器１２４により、出力段１０６ないし出力段デバイス１０６における電圧が予想値に相当しているかどうか、電圧測定または電圧比較の結果が検討されるように機能する。過渡振動プロセスによる誤測定ないし誤解釈を回避するために、印加される電圧は、ちょうどＰＷＭ１０８の論理的な電位変化の時点で実行され、その様子は以下の図３ａから図３ｃに示されている。出力部は常に制御部に対して遅延して反応するので、常に、最新のエッジ変化よりも前の状態が判定される。ハイサイドドライバ（図１および図３ｂ）のケースでは、ドライバがスイッチオフされた状態にあるとき、定義されるべき閾値を下回るレベルが予想される。測定された電圧が閾値を上回っているときには、高い電位への短絡が生じている。追加の出力を遂行しなくてよいので、出力段はスイッチオフされなくてよい。情報を制御ユニットまたは監視ユニット１１２に送るだけで十分である。ドライバ段がスイッチオンされているときには、レベルが相応の閾値を上回っていなければならない。それが当てはまらない場合、基準電位への短絡、すなわち通常のケースではアースへの短絡が生じている。このケースでは最終段は、定格負荷を上回る損失出力を受けているので、可能な限り迅速にスイッチオフされなければならない。さらに、同じく制御ユニットないし監視ユニット１１２にも情報提供がなされる。簡素化を図るために、両方の閾値が同じレベルになっていてよく、あるいは、最適化の目的のためにそれぞれ異なる電位になっていてもよい。同期比較器１２４から制御・監視ユニット１１２への情報提供は、状態回線を介してだけでなく、相応のバスシステムを介しても行うことができる。ローサイドドライバの場合にも、上述した説明に準じて手順を進める。その際には、高い電位への短絡のときに出力段がスイッチオフされるにすぎない。このケースでは、その際に高い損失出力が出力段に発生するからである。

さらに別の利点として、出力段が短絡によって負荷を受けた時間を制御／コントロールユニット１１２によって加算していき、そのようにして、ＰＷＭ１０８の「デューティサイクル」に関わりなく、最終段の防護スイッチオフを実行することができる。すなわち、損失出力の積分だけが出力段のスイッチオフを生じさせる。

制御信号１０８と出力信号１１０が、次の図面である図３ａから図３ｃの中でそれぞれ１つの実施例について説明されており、ここでは特定の検出点またはサンプル点が特別に強調されている。

図３ａは、本発明の一実施例に基づくＰＷＭドライバ回路の制御信号１０８の信号推移を示している。このＰＷＭドライバ回路１００は、図１または図２で説明したＰＷＭドライバ回路１００の一実施例であってよい。制御信号１０８がデカルト座標系に示されている。ここでデカルト座標系の横軸は時間軸であり、デカルト座標系の縦軸は制御信号１０８の振幅を表している。制御信号１０８はここでは方形を有しており、方形パルスの一定の周波数でデューティ比を変調可能である。図示した実施例では、制御信号１０８のデューティ比は、図示している時間インターバルにわたって一定である。図示している制御信号１０８は、事前に定義された２つの電圧値の間で電圧を変化させる。特別な実施例では、制御信号１０８はＴＴＬ信号である。

制御信号１０８の信号レベル変化があるたびに、信号レベル変化の時点３３６で検出点ないしサンプル点が生起される。信号レベル変化は立上りエッジによって特徴づけられ、または代替的に立下がりエッジによって特徴づけられる。

図３ｂは、本発明の一実施例に基づくハイサイドドライバとしてのＰＷＭドライバ回路の出力信号１１０の信号推移を示している。ＰＷＭドライバ回路１００は、図１で説明したＰＷＭドライバ回路１００の一実施例であってよい。出力信号１１０がデカルト座標系に示されている。ここでデカルト座標系の横軸は時間軸であり、デカルト座標系の縦軸は出力信号１１０の振幅を表している。出力信号１１０の信号推移は、図３ａに示す制御信号１０８の信号推移との類似性を有しているが、信号レベル変化のときに、信号は制御信号１０８の信号推移よりもゆっくりと上昇していき、ないしはゆっくりと下降していく。信号レベル変化の第２および第５の時点３３６が、垂直方向の破線によって特別に強調されている。信号レベル変化の第２の時点３３６では、予想値は高もしくは「ハイ」である。信号レベル変化の第５の時点３３６では、予想値は低もしくは「ロー」である。信号レベル変化の第７の時点３３６も、垂直方向の破線によって特別に強調されている。低い予想値にここでは到達されていない。高い電位（「ｈｉｇｈ Ｐｏｔｅｎｔｉａｌ」）への短絡が生じているためである。出力信号１１０の信号推移と、破線によって特徴づけられている信号レベル変化の時点３３６との交点が、出力信号１１０の電圧値３３８を表す。閾値電圧Ｖ_{ｔｈｒｅｓ}は、電圧値３３８と基準電位との間に位置している。

図３ｃは、本発明の一実施例に基づくローサイドドライバとしてのＰＷＭドライバ回路の出力信号１１０の信号推移を示している。ＰＷＭドライバ回路１００は、図２で説明したＰＷＭドライバ回路１００の一実施例であってよい。出力信号１１０がデカルト座標系に示されている。ここでデカルト座標系の横軸は時間軸であり、デカルト座標系の縦軸は出力信号１１０の振幅を表している。出力信号１１０の信号推移は、図３ａに示す制御信号１０８の逆の信号推移との類似性を有しているが、信号レベル変化のときに、信号は制御信号１０８の信号推移よりもゆっくりと上昇していき、ないしはゆっくりと下降していく。信号レベル変化の第２および第５の時点３３６が、垂直方向の破線によって特別に強調されている。信号レベル変化の第２の時点３３６では、予想値は低もしくは「ロー」である。信号レベル変化の第５の時点３３６では、予想値は高もしくは「ハイ」である。信号レベル変化の第７の時点３３６も、垂直方向の破線によって特別に強調されている。高い予想値にここでは到達されていない。低い電位（「ｌｏｗ Ｐｏｔｅｎｔｉａｌ」）もしくは基準電位への短絡が生じているためである。出力信号１１０の信号推移と、破線によって特徴づけられている信号レベル変化の時点３３６との交点が、出力信号１１０の電圧値３３８を表す。閾値電圧Ｖ_{ｔｈｒｅｓ}は、電圧値３３８と高い電位との間に位置している。

１つの実施例では閾値電圧Ｖ_{ｔｈｒｅｓ}は、予想される低い電位と予想される高い電位について等しい。別案の実施例では、両方の閾値電圧Ｖ_{ｔｈｒｅｓ}は互いに相違している。さらに、閾値電圧Ｖ_{ｔｈｒｅｓ}は配線図のトポロジーに依存していてよい。

図４は、本発明の一実施例に基づくＰＷＭドライバ回路での短絡を認識する方法４４０のフローチャートを示している。ＰＷＭドライバ回路１００は、図１または図２で説明したＰＷＭドライバ回路１００の一実施例であってよい。１つの実施例では、ＰＷＭドライバ回路はＰＷＭ変調器と出力段デバイスとを含んでおり、出力段デバイスは、ＰＷＭ変調器から提供される制御信号を利用したうえで、出力信号を提供する。方法４４０は、制御信号の信号レベル変化および／または信号レベル変化の時点に対する反応として、出力信号の電圧値を分析するステップ４４２を含んでいる。さらに、分析のステップ４４２は、短絡を認識するために、電圧値を判定するための事前定義された閾値を利用したうえで行われる。

任意選択の実施例では、方法４４０は、分析のステップ４４２に先行する、出力信号の電圧値を検出するステップ４４４を含んでいる。このとき検出のステップ４４４における電圧値の検出は、特にＡ／Ｄコンバータを利用したうえで行われる。別案の態様では方法４４０は、分析のステップ４４２に先行する、事前定義された閾値と出力信号を比較してコンパレータ信号を得るステップ４４６を含んでいる。このとき分析のステップ４４２では、コンパレータ信号および／またはコンパレータ信号の値が、信号レベル変化に対する反応として分析される。

図示しない実施例では方法４４０は、分析のステップに先行する、信号レベル変化の情報を利用したうえで事前定義された閾値を決定するステップを含んでいる。

任意選択として、分析のステップ４４２で、回路トポロジーに関する情報を利用したうえで電圧値が分析される。その際には特に、ハイサイドドライバとしての回路トポロジーおよび／またはローサイドドライバとしての回路トポロジーの間で区別がなされる。

１つの実施例では方法４４０は、分析のステップ４４２に後続する、エラー信号を提供する任意選択のステップ４４８を含んでいる。エラー信号を提供するステップ４４８が実行されるのは、分析のステップ４４２で短絡が認識されたときであり、その際には特に、ＰＷＭ変調器およびそれと同時に、またはその代替で、出力段デバイスがエラー信号を利用したうえで制御される。

図５は、本発明の一実施例に基づくＰＷＭドライバ回路での短絡を認識する装置１３４のブロック図を示している。ＰＷＭドライバ回路１００は、図１または図２で説明したＰＷＭドライバ回路１００の一実施例であってよい。１つの実施例では、ＰＷＭドライバ回路はＰＷＭ変調器と出力段デバイスとを含んでおり、出力段デバイスは、ＰＷＭ変調器から提供される制御信号を利用したうえで、出力信号を提供する。装置１３４は、短絡を認識するための図４に示す方法を実施するように構成されている。そのために装置１３４は、制御信号の信号レベル変化および／または信号レベル変化の時点に対する反応として、出力信号の電圧値を分析するデバイス５５０を含んでいる。さらに、分析をするデバイス５５０は、短絡を認識するために、事前定義された閾値を利用したうえで電圧値を判定するように構成されている。

任意選択の実施例では、装置１３４は、出力信号の電圧値を検出するデバイス５５２を含んでいる。このとき検出をするデバイス５５２は、図１または図２に示すＡ／Ｄコンバータ１３２であってよい。

任意選択の実施例では、装置１３４は、事前定義された閾値と出力信号とを比較してコンパレータ信号を得るデバイス５５４を含んでいる。デバイス５５４は、実施例において図１または図２に示すコンパレータ１２６であってよい。

１つの実施例では、装置１３４は、事前定義された閾値を決定する任意選択のデバイス５５６を含んでいる。決定をするデバイス５５６は、信号レベル変更に関する情報およびこれと同時に、またはその代替で回路トポロジーに関する情報を読み取り、読み取られた情報を利用したうえで、事前定義された閾値を決定するように構成されている。たとえば回路トポロジーでは、たとえば図１に示しているようなハイサイドドライバとしてのＰＷＭドライバ回路と、たとえば図２に示しているようなローサイドドライバとしてのＰＷＭドライバ回路とが区別される。

１つの実施例では、装置１３４は、分析をするデバイス５５０が短絡を認識したときにエラー信号を提供する任意選択のデバイス５５８を含んでいる。

実施例に応じて、図５に示す分析をするデバイス５５０は、図１または図２に示す同期比較器１２４に相当しているか、またはその一部であるか、またはこれを含んでいる。

ここで提案される思想の１つの側面は、最新のドライバ状態に依存して、電圧測定ないし電圧比較を利用しながら、短絡判定を特に自動式に実行する可能性を創出することにある。このときエラーが判定されるのは、測定された電圧値が、ドライバの位置から予想される状態に適合していないときに限られる。ＰＷＭが作動化する前に最初だけ短絡認識が実施されるのではないという利点がある。それにより、作動時に発生する短絡が起きたとき、最終段のために常時防護がなされる。監視漏れや長い反応時間が生じないという利点がある。ＰＷＭドライバ回路ないし最終段デバイスの設計余裕が大きくなくても、短絡発生時における破損を回避可能である。

上述して図面に示した各実施例は、一例として選択されたものにすぎない。異なる実施例を全面的に、あるいは個々の構成要件に関して、相互に組み合わせることができる。また、別の実施例の構成要件によって１つの実施例を補足することもできる。

さらに、ここで提案されている各方法ステップを反復して実施することができ、ならびに、上述した順序とは異なる順序で実施することもできる。

１つの実施例が第１の構成要件と第２の構成要件の間に「および／または」の結合を含んでいるとき、このことは、当該実施例が１つの実施形態では第１の構成要件と第２の構成要件を両方とも有しており、別の実施形態では、第１の構成要件または第２の構成要件のいずれかを有しているものと解釈される。

１００ ＰＷＭドライバ回路
１０６ 出力段デバイス
１０８ 制御信号
１１０ 出力信号
１２０ アース
１２８ コンパレータ信号
１３０ エラー信号
１３２ Ａ／Ｄコンバータ
１３４ 装置
３３６ 信号レベル変化の時点
３３８ 電圧値
４４０ 方法
４４２ 分析のステップ
４４４ 検出のステップ
４４６ 比較のステップ
４４８ 提供のステップ

Claims (10)

1. ＰＷＭドライバ回路（１００）での短絡を認識する方法（４４０）において、
   前記ＰＷＭドライバ回路（１００）はＰＷＭ変調器（１０４）と出力段デバイス（１０６）とを有しており、前記出力段デバイス（１０６）は前記ＰＷＭ変調器（１０４）から提供される制御信号（１０８）を利用したうえで出力信号（１１０）を提供し、
   制御信号（１０８）の信号レベル変化および／または信号レベル変化の時点（３３６）に対する反応として出力信号（１１０）の電圧値（３３８）を分析するステップ（４４２）を有しており、さらに分析の前記ステップ（４４２）は、短絡を認識することを目的として、電圧値（３３８）を評価するために事前定義された閾値（Ｖ_{ｔｈｒｅｓ}）を利用したうえで行われる方法。
2. 分析の前記ステップ（４４２）に先行する、出力信号（１１０）の電圧値を検出するステップ（４４４）を有しており、特に電圧値（３３８）の検出はＡ／Ｄコンバータ（１３２）を利用したうえで行われる、請求項１に記載の方法（４４０）。
3. 分析の前記ステップ（４４２）に先行する、出力信号（１１０）が事前定義された閾値（Ｖ_{ｔｈｒｅｓ}）と比較されてコンパレータ信号（１２８）を得る比較のステップ（４４６）を有しており、分析の前記ステップ（４４２）ではコンパレータ信号（１２８）および／またはコンパレータ信号（１２８）の値が信号レベル変化および／または信号レベル変化の時点（３３６）に対する反応として分析される、請求項１または２に記載の方法（４４０）。
4. 分析の前記ステップ（４４２）に先行する、信号レベル変化の情報を利用したうえで事前定義された閾値（Ｖ_{ｔｈｒｅｓ}）が決定されるステップを有している、請求項１〜３のうちいずれか１項に記載の方法（４４０）。
5. 分析の前記ステップ（４４２）で回路トポロジーに関する情報を利用したうえで電圧値（３３８）が分析され、特に、ハイサイドドライバとしての回路トポロジーおよび／またはローサイドドライバとしての回路トポロジーが区別される、請求項１〜４のうちいずれか１項に記載の方法（４４０）。
6. 分析の前記ステップ（４４２）で、
   前記ＰＷＭドライバ回路（１００）の回路トポロジーがハイサイドドライバであるとき、制御信号（１０８）の低い信号レベルに後続する信号レベル変化があったときには、事前定義された閾値（Ｖ_{ｔｈｒｅｓ}）を上回る電圧値（３３８）が高い電位への短絡として認識され、および／または、
   制御信号（１０８）の高い信号レベルに後続する信号レベル変化があったときには、事前定義された閾値（Ｖ_{ｔｈｒｅｓ}）を下回る電圧値（３３８）が基準電位および／またはアース（１２０）への短絡として認識され、および／または、
   回路トポロジーがローサイドドライバであるとき、制御信号（１０８）の低い信号レベルに後続する信号レベル変化があったときには、事前定義された閾値（Ｖ_{ｔｈｒｅｓ}）を下回る電圧値（３３８）が基準電位への短絡として認識され、および／または、
   制御信号（１０８）の高い信号レベルに後続する信号レベル変化があったときには、事前定義された閾値（Ｖ_{ｔｈｒｅｓ}）を上回る電圧値（３３８）が高い電位への短絡として認識される、請求項１〜５のうちいずれか１項に記載の方法（４４０）。
7. 分析の前記ステップ（４４２）に後続する、分析の前記ステップ（４４２）で短絡が認識されたときにエラー信号（１３０）が提供されるステップ（４４８）を有しており、特に前記ＰＷＭ変調器（１０４）および／または前記出力段デバイス（１０６）がエラー信号（１３０）を利用したうえで制御される、請求項１〜６のうちいずれか１項に記載の方法（４４０）。
8. ＰＷＭドライバ回路（１００）での短絡を認識する装置（１３４）において、請求項１〜７のうちいずれか１項に記載の方法（４４０）のすべてのステップを実施および／または制御するように構成されている装置。
9. 請求項１〜８のうちいずれか１項に記載の方法（４４０）のすべてのステップを実施および／または制御するようにセットアップされているコンピュータプログラム。
10. 請求項９に記載のコンピュータプログラムが保存されている機械読取可能な記憶媒体。

Images