JP2015149588A - リーク電流除去回路 - Google Patents

リーク電流除去回路 Download PDF

Info

Publication number
JP2015149588A
JP2015149588A JP2014021118A JP2014021118A JP2015149588A JP 2015149588 A JP2015149588 A JP 2015149588A JP 2014021118 A JP2014021118 A JP 2014021118A JP 2014021118 A JP2014021118 A JP 2014021118A JP 2015149588 A JP2015149588 A JP 2015149588A
Authority
JP
Japan
Prior art keywords
protection circuit
current
side protection
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014021118A
Other languages
English (en)
Other versions
JP6114208B2 (ja
Inventor
美濃谷 直志
Naoshi Minoya
直志 美濃谷
賢一 松永
Kenichi Matsunaga
賢一 松永
アハマド ムサ
Ahmed Musa
アハマド ムサ
近藤 利彦
Toshihiko Kondo
利彦 近藤
森村 浩季
Hiroki Morimura
浩季 森村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2014021118A priority Critical patent/JP6114208B2/ja
Publication of JP2015149588A publication Critical patent/JP2015149588A/ja
Application granted granted Critical
Publication of JP6114208B2 publication Critical patent/JP6114208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】トランスデューサで発生した電圧の減衰を抑制する。
【解決手段】端子4に電圧Vinが印加されたときに、グランド側保護回路21と同じ構成の複製グランド側保護回路14の電圧が等しくなるように可変電流源11から複製グランド側保護回路14に電流Igを流すとともに電流Igと同じ量の電流Igrを端子4へ流し、電源側保護回路22と同じ構成の複製電源側保護回路18の電圧が等しくなるように可変電流源15に複製電源側保護回路18から電流Ipを流出させるとともに電流Ipと同じ量の電流Iprを端子4から流出させる。これにより、保護回路2に流れるリーク電流を低減することができ、トランスデューサ5で発生した電圧の減衰を抑制することが可能となる。
【選択図】図1

Description

本発明は、保護回路に流れるリーク電流を除去する技術に関する。
様々な資源の効率的な利用の観点から、遠隔で観測した電力、交通、農業、環境等のデータを収集するシステムが重要視されている。データを収集するシステムの例としては、複数のセンサ端末でセンシングしたデータをデジタル化し、ネットワークを通じてサーバに収集するものがある。センサ端末で使用されるセンサとしては、焦電素子や圧電素子などの電圧を出力するトランスデューサを使用した人体の有無や動きをセンシングするセンサがある。このようなセンサでは、焦電素子や圧電素子といったトランスデューサの出力電圧を集積回路のアンプで増幅した後、ADコンバーターでデジタル化する。
トランスデューサと集積回路のアンプを個別に製作した場合は、図4に示すように、トランスデューサ5と集積回路のアンプ3を端子4を介して接続する。集積回路では、静電気による渦電圧から内部の回路を保護するために端子4に保護回路2が接続される。保護回路2は、グランドと端子4間に接続されるグランド側保護回路21と電源と端子4間に接続される電源側保護回路22とで構成される。
トランスデューサ5から発生する電圧により、保護回路2を介して電源やグランドに電流が流れる。トランスデューサ5の出力抵抗が大きい場合では、トランスデューサ5から電流が流れると出力抵抗で電圧降下が起き、トランスデューサで発生した電圧が減衰してアンプ3に入力されるという問題があった。
本発明は、上記に鑑みてなされたものであり、トランスデューサで発生した電圧の減衰を抑制することを目的とする。
本発明に係るリーク電流除去回路は、外部から電気信号を入力する端子とグランドの間に接続されたグランド側保護回路と前記端子と電源の間に接続された電源側保護回路のそれぞれに流れるリーク電流を除去するリーク電流除去回路であって、前記グランド側保護回路と同じ構成でグランドに接続された第1保護回路と、前記端子に印加された電圧と同じ電圧が前記第1保護回路に印加されるように前記第1保護回路に電流を流す第1可変電流源と、前記第1可変電流源と同じ量の電流を前記端子へ流す第1複製電流源と、前記電源側保護回路と同じ構成で電源に接続された第2保護回路と、前記端子に印加された電圧と同じ電圧が前記第2保護回路に印加されるように前記第2保護回路から電流を流出させる第2可変電流源と、前記第2可変電流源と同じ量の電流を前記端子から流出させる第2複製電流源と、を有することを特徴とする。
上記リーク電流除去回路において、前記電源側保護回路と同じ構成で、前記第1保護回路と並列に接続された第3保護回路をさらに有することを特徴とする。
本発明によれば、トランスデューサで発生した電圧の減衰を抑制することができる。
第1の実施の形態におけるリーク電流除去回路の構成を示す機能ブロック図である。 図1の回路モデルを示す図である。 第2の実施の形態におけるリーク電流除去回路の構成を示す機能ブロック図である。 トランスデューサと集積回路のアンプとの接続を説明する図である。
[第1の実施の形態]
図1は、本実施の形態におけるリーク電流除去回路の構成を示す機能ブロック図である。
図1に示すリーク電流除去回路1は、可変電流源11,15、複製電流源12,16、オペアンプ13,17、複製グランド側保護回路14、および複製電源側保護回路18を備える。可変電流源11,15および複製電流源12,16は、印加される電圧が大きくなると出力する電流が大きくなる電流源である。可変電流源11と複製電流源12、可変電流源15と複製電流源16の印加される電圧に対する出力電流の特性は同じである。オペアンプ13,17の入力インピーダンスは十分大きく、反転入力と非反転入力に電流は流れないとする。複製グランド側保護回路14と複製電源側保護回路18は、集積回路が備えるグランド側保護回路21と電源側保護回路22とそれぞれ同じ構成の複製である。
リーク電流除去回路1は、保護回路2とアンプ3の間に入力接続部10を接続する。入力接続部10がオペアンプ13の非反転入力、オペアンプ17の反転入力に接続されて、アンプ3の入力電圧である電圧Vinがオペアンプ13の非反転入力、オペアンプ17の反転入力に印加される。また、入力接続部10に複製電流源12,16に接続されて、複製電流源12で複製された電流Igrが集積回路の端子4に流入し、複製電流源16で複製された電流Iprが集積回路の端子4から流出する。
可変電流源11および複製電流源12には、オペアンプ13の出力電圧とグランド間の電圧が印加され、可変電流源15および複製電流源16には、オペアンプ17の出力電圧とグランド間の電圧が印加される。可変電流源11の出力は複製グランド側保護回路14とオペアンプ13の反転入力に接続され、可変電流源15の出力は複製電源側保護回路18とオペアンプ17の非反転入力に接続される。
続いて、リーク電流除去回路1の動作について説明する。
入力接続部10に電圧Vinが印加されると、オペアンプ13の出力電圧とグランド間の電圧(以下、オペアンプの電圧と称する)により、可変電流源11から複製グランド側保護回路14に電流Igが流れる。オペアンプ13の反転入力に複製グランド側保護回路14の電圧が入力されているため帰還制御が行われて、オペアンプ13の非反転入力に入力された電圧Vinと反転入力に入力された複製グランド側保護回路14の電圧が等しくなるように、オペアンプ13の電圧が可変電流源11の電流にIgを制御する。
可変電流源11と複製電流源12の出力電流の特性は同じであるから、複製電流源12から流れる電流Igrは可変電流源11から流れる電流Ig、つまり複製グランド側保護回路14に流れる電流Igと同じである。したがって、グランド側保護回路21に電圧Vinが印加されたときにグランド側保護回路21に流れる電流と同量の電流Igrが複製電流源12から集積回路の端子4に流出する。
同様に、入力接続部10に電圧Vinが印加されると、オペアンプ17の電圧により、可変電流源15に複製電源側保護回路18から電流Ipが流れ込む。オペアンプ17の非反転入力に複製電源側保護回路18の電圧が入力されているため帰還制御が行われて、オペアンプ17の反転入力に入力された電圧Vinと非反転入力に入力された複製電源側保護回路18の電圧が等しくなるように、オペアンプ17の電圧が可変電流源15の電流にIpを制御する。
可変電流源15と複製電流源16の出力電流の特性は同じであるから、複製電流源16に流れ込む電流Iprは可変電流源11に流れ込む電流Ip、つまり複製電源側保護回路18から流れ込む電流Ipと同じである。したがって、電源側保護回路22に電圧Vinが印加されたときに電源側保護回路22から流れ込む電流と同量の電流Iprが集積回路の端子4から複製電流源16に流れ込む。
次に、本実施の形態におけるリーク電流除去回路1により、トランスデューサの出力電圧Vsとアンプの入力電圧である入力接続部10の電圧Vinが等しくなることを示す。
図2は、図1に示したリーク電流除去回路1、保護回路2、およびトランスデューサ5の回路モデルである。同図に示す回路モデルでは、グランド側保護回路21を抵抗Rn、電源側保護回路22を抵抗Rpで模擬する。また、複製電流源12を電流源Igr、複製電流源16を電流源Iprとしている。このとき、電圧Vinは次式(1)で表される。
Figure 2015149588
リーク電流除去回路1が接続されていない場合、即ちIgrとIprがゼロの場合、式(1)は次式(2)で表され、トランスデューサの出力電圧Vsが減衰することが分かる。
Figure 2015149588
リーク電流除去回路1の動作で説明したように、電流Igrは複製グランド側保護回路14に流れる電流Igに等しく、複製グランド側保護回路14をグランド側保護回路21と同様に抵抗Rnで模擬すると、電流Igrは次式(3)で表される。
Figure 2015149588
同様に、電流Iprは複製電源側保護回路18に流れる電流Ipに等しく、複製電源側保護回路18を電源側保護回路22と同様に抵抗Rpで模擬すると、電流Iprは次式(4)で表される。なおVddは複製電源側保護回路18に接続される電源の電圧である。
Figure 2015149588
式(3)と式(4)を式(1)に代入すると、次式(5)が得られる。
Figure 2015149588
式(5)をさらに展開すると以下のようになる。
Figure 2015149588
以上のように、本実施の形態のリーク電流除去回路1を用いることで、トランスデューサ5の出力電圧Vsとアンプ3の入力電圧である端子4に印加される電圧Vinが等しくなる。
以上説明したように、本実施の形態によれば、端子4に電圧Vinが印加されたときに、グランド側保護回路21と同じ構成の複製グランド側保護回路14の電圧が等しくなるように可変電流源11から複製グランド側保護回路14に電流Igを流すとともに電流Igと同じ量の電流Igrを端子4へ流し、電源側保護回路22と同じ構成の複製電源側保護回路18の電圧が等しくなるように可変電流源15に複製電源側保護回路18から電流Ipを流出させるとともに電流Ipと同じ量の電流Iprを端子4から流出させることで、保護回路2に流れるリーク電流を低減することができ、トランスデューサ5で発生した電圧の減衰を抑制することが可能となる。
[第2の実施の形態]
図3は、第2の実施の形態におけるリーク電流除去回路の構成を示す機能ブロック図である。
図3に示すリーク電流除去回路1は、第1の実施の形態のリーク電流除去回路1に複製電源側保護回路19をさらに追加したものである。複製電源側保護回路19は、電源側保護回路22と同じ構成の複製である。複製電源側保護回路19は、複製グランド側保護回路14に並列に接続される。
第2の実施の形態のリーク電流除去回路1の動作は、第1の実施の形態と同様であるのでここでの説明は省略する。以下、第2の実施の形態のリーク電流除去回路1により、トランスデューサの出力電圧Vsとアンプの入力電圧Vinが等しくなることを示す。
第2の実施の形態では、可変電流源11から流れる電流Igrは、複製グランド側保護回路14と複製電源側保護回路19に流れる電流の和に等しく、複製グランド側保護回路14をグランド側保護回路21と同様に抵抗Rn、複製電源側保護回路19を電源側保護回路22と同様に抵抗Rpで模擬すると、電流Igrは次式(6)で表される。
Figure 2015149588
電流Iprは複製電源側保護回路18に流れる電流Ipに等しく、複製電源側保護回路18を電源側保護回路22と同様に抵抗Rpで模擬すると、電流Iprは次式(7)で表される。
Figure 2015149588
式(6)と式(7)を式(1)に代入すると、次式(8)が得られる。
Figure 2015149588
式(8)は式(5)と同じであるから、トランスデューサ5の出力電圧Vsとアンプ3の入力電圧である端子4に印加される電圧Vinが等しくなる。
1…リーク電流除去回路
10…入力接続部
11,15…可変電流源
12,16…複製電流源
13,17…オペアンプ
14…複製グランド側保護回路
18,19…複製電源側保護回路
2…保護回路
21…グランド側保護回路
22…電源側保護回路
3…アンプ
4…端子
5…トランスデューサ

Claims (2)

  1. 外部から電気信号を入力する端子とグランドの間に接続されたグランド側保護回路と前記端子と電源の間に接続された電源側保護回路のそれぞれに流れるリーク電流を除去するリーク電流除去回路であって、
    前記グランド側保護回路と同じ構成でグランドに接続された第1保護回路と、
    前記端子に印加された電圧と同じ電圧が前記第1保護回路に印加されるように前記第1保護回路に電流を流す第1可変電流源と、
    前記第1可変電流源と同じ量の電流を前記端子へ流す第1複製電流源と、
    前記電源側保護回路と同じ構成で電源に接続された第2保護回路と、
    前記端子に印加された電圧と同じ電圧が前記第2保護回路に印加されるように前記第2保護回路から電流を流出させる第2可変電流源と、
    前記第2可変電流源と同じ量の電流を前記端子から流出させる第2複製電流源と、
    を有することを特徴とするリーク電流除去回路。
  2. 前記電源側保護回路と同じ構成で、前記第1保護回路と並列に接続された第3保護回路をさらに有することを特徴とする請求項1記載のリーク電流除去回路。
JP2014021118A 2014-02-06 2014-02-06 リーク電流除去回路 Active JP6114208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014021118A JP6114208B2 (ja) 2014-02-06 2014-02-06 リーク電流除去回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014021118A JP6114208B2 (ja) 2014-02-06 2014-02-06 リーク電流除去回路

Publications (2)

Publication Number Publication Date
JP2015149588A true JP2015149588A (ja) 2015-08-20
JP6114208B2 JP6114208B2 (ja) 2017-04-12

Family

ID=53892650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014021118A Active JP6114208B2 (ja) 2014-02-06 2014-02-06 リーク電流除去回路

Country Status (1)

Country Link
JP (1) JP6114208B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888520A (ja) * 1994-09-06 1996-04-02 Motorola Inc アナログ・アレイにおいて漏れ電流を相殺する回路および方法
JP2001185964A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd カレントミラー回路および演算増幅器
JP2002185268A (ja) * 2000-12-12 2002-06-28 Yokogawa Electric Corp 漏れ電流補償回路及びこれを用いたic

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888520A (ja) * 1994-09-06 1996-04-02 Motorola Inc アナログ・アレイにおいて漏れ電流を相殺する回路および方法
JP2001185964A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd カレントミラー回路および演算増幅器
JP2002185268A (ja) * 2000-12-12 2002-06-28 Yokogawa Electric Corp 漏れ電流補償回路及びこれを用いたic

Also Published As

Publication number Publication date
JP6114208B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
Ding et al. Gradient based and least-squares based iterative identification methods for OE and OEMA systems
CN103874908B (zh) 超声流量计
ATE540408T1 (de) Offsetunterdrückung für probendatenschaltungen
WO2015123802A1 (zh) 一种分数阶次不同的经典Lorenz型混沌切换系统方法及电路
Gervacio Resistance distance in complete n-partite graphs
WO2016029619A1 (zh) 基于Rikitake系统的无平衡点四维超混沌系统及模拟电路
Sánchez-López et al. Generalized admittance matrix models of OTRAs and COAs
JP2005322241A5 (ja)
WO2015123803A1 (zh) 一种分数阶次不同的经典chen混沌切换系统方法及电路
JP6114208B2 (ja) リーク電流除去回路
Leger et al. OTA‐based transmission line model with variable parameters for analog power flow computation
JP2019207682A5 (ja)
JP6520423B2 (ja) 漏電検知回路
JP2013162549A (ja) 電力系統シミュレータ、インターフェース装置
JP2020030085A5 (ja)
JP6204046B2 (ja) シミュレータ、シミュレーションシステム、シミュレーション方法、および、プログラム
Ahmadi et al. A current mode instrumentation amplifier with high common-mode rejection ratio designed using a novel fully differential second-generation current conveyor
JP2014506680A5 (ja)
JP2017500978A5 (ja)
JP6097920B2 (ja) ブラシレスモータ制御装置
Lin et al. Symbolic analysis of active device containing differencing voltage or current characteristics
CN105720934B (zh) 运算放大器及其操作该运算放大器的方法
KR101459453B1 (ko) 차량용 온보드 충전기
WO2019123408A8 (en) Device for emulating energy sources used to power embedded systems/devices
JP4586708B2 (ja) 差動増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170316

R150 Certificate of patent or registration of utility model

Ref document number: 6114208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150