JP6204046B2 - シミュレータ、シミュレーションシステム、シミュレーション方法、および、プログラム - Google Patents

Description

本発明は、シミュレータ、シミュレーションシステム、シミュレーション方法、および、プログラムであって、シミュレーションの対象となるシステムの構成要素の一部をシミュレータで構成し、その他の部分をハードウエアで構成するものに関する。

電力系統にパワーコンディショナなどの機器を接続した電力システムのシミュレーションをするための方法として、ＰＨＩＬ（Power Hardware In the Loop）シミュレーションが開発されている。実験のために、送配電網を備えた電力系統を実現するのは困難である。また、実際の電力系統を用いて実験する場合でも、電力系統で事故が起きた状態を再現することはできない。ＰＨＩＬシミュレーションは、電力系統をシミュレータで再現して、当該シミュレータとハードウエアであるパワーコンディショナなどとの間で信号を送受信して電力システムのシミュレーションを行うものである。

後述するように、ＰＨＩＬシミュレーションを安定して行うためには、ハードウエアのインダクタンスがシミュレータのインダクタンスより大きい必要がある（非特許文献１参照）。

"Stability and Accuracy Analysis of Power Hardware-in-the-loop Simulation of Inductor Coupled Systems", Miao Hong, Yushi Miura, Toshifumi Ise, Yuki Sato, Toshinari Momose and Christian Dufour, 電気学会論 文誌Ｄ（産業応用部門誌), Vol. 130 , No. 7 ,pp.902-912 (July, 2010)

したがって、ＰＨＩＬシミュレーションでは、ハードウエアのインダクタンスがシミュレータのインダクタンスより小さい状態でシミュレーションを行うことができない。このことは、ＰＨＩＬシミュレーションに限らない。ＨＩＬ（Hardware In the Loop）シミュレーションにおいても、ハードウエアとシミュレータにインダクタンスが設定されている場合、シミュレーションが安定するためには、ハードウエアのインダクタンスがシミュレータのインダクタンスより大きいことが条件になる。

本発明は上述した事情のもとで考え出されたものであって、条件を限定することなく、安定してシミュレーションを行うことができるシミュレーションシステムを提供することをその目的としている。

上記課題を解決するため、本発明では、次の技術的手段を講じている。

本発明の第１の側面によって提供されるシミュレーションシステムは、シミュレーションの対象となるシステムの構成要素の一部をシミュレータで構成し、その他の部分をハードウエアで構成して、前記シミュレータと前記ハードウエアとの間で信号の送受信を行ってシミュレーションを行うシミュレーションシステムであって、前記シミュレータで構成された部分の伝達関数をＺ₁（ｓ）、前記ハードウエアで構成された部分の伝達関数をＺ₂（ｓ）とし、前記シミュレータでの処理に基づく遅延時間をＴ_d 、むだ時間要素をｅｘｐ（−Ｔ _d ・ｓ）とした場合に、前記システムの伝達関数のうち、前記伝達関数Ｚ ₁ （ｓ）に対して下記（１’）式に示す伝達関数Ｐ（ｓ）で表される負帰還機能を付加した下記（２’）式に示す伝達関数Ｚ ₁ ’（ｓ）を前記伝達関数Ｚ ₁ （ｓ）の代わりに用いてシミュレーションを行うことを特徴とする。本発明の好ましい実施の形態においては、前記システムの特性方程式は下記（３’）式である。

本発明の好ましい実施の形態においては、前記シミュレータが電力系統を模擬する。

本発明の好ましい実施の形態においては、前記ハードウエアはパワーコンディショナである。

本発明の第２の側面によって提供されるシミュレータは、シミュレーションの対象となるシステムの構成要素の一部をハードウエアで構成したシミュレーションシステムにおいて、前記ハードウエアとの間で信号の送受信を行って、その他の部分を模擬するシミュレータであって、前記その他の部分の伝達関数をＺ₁（ｓ）、前記ハードウエアで構成された部分の伝達関数をＺ₂（ｓ）とし、前記シミュレータでの処理に基づく遅延時間をＴ_d 、むだ時間要素をｅｘｐ（−Ｔ _d ・ｓ）とした場合に、前記システムの伝達関数のうち、前記伝達関数Ｚ ₁ （ｓ）に対して下記（４’）式に示す伝達関数Ｐ（ｓ）で表される負帰還機能を付加した下記（５’）式に示す伝達関数Ｚ ₁ ’（ｓ）を前記伝達関数Ｚ ₁ （ｓ）の代わりに用いてシミュレーションを行うことを特徴とする。本発明の好ましい実施の形態においては、前記システムの特性方程式は下記（６’）式である。

本発明の好ましい実施の形態においては、前記シミュレータが電力系統を模擬する。

本発明の第３の側面によって提供されるシミュレーション方法は、シミュレーションの対象となるシステムの構成要素の一部をシミュレータで構成する工程と、その他の部分をハードウエアで構成する工程と、前記シミュレータで構成された部分の伝達関数Ｚ₁（ｓ
）を算出する工程と、前記ハードウエアで構成された部分の伝達関数Ｚ₂（ｓ）を算出す
る工程と、前記シミュレータでの処理に基づく遅延時間Ｔ_dを算出する工程と、前記遅延時間Ｔ _d に基づいて、むだ時間要素をｅｘｐ（−Ｔ _d ・ｓ）を算出する工程と、前記システムの伝達関数のうち、前記伝達関数Ｚ ₁ （ｓ）に対して下記（７’）式に示す伝達関数Ｐ（ｓ）で表される負帰還機能を付加した下記（８’）式に示す伝達関数Ｚ₁’（ｓ）を算出する工程と、前記シミュレータで構成された部分の伝達関数として、前記伝達関数Ｚ ₁ （ｓ）の代わりに前記伝達関数Ｚ₁’（ｓ）を設定する工程と、前記シミュレータと前記ハードウエアとの間で信号の送受信を行って、シミュレーションを行う工程とを備えていることを特徴とする。本発明の好ましい実施の形態においては、前記システムの特性方程式は下記（９’）式である。

本発明の第４の側面によって提供されるプログラムは、シミュレーションの対象となるシステムの構成要素の一部をシミュレータで構成し、その他の部分をハードウエアで構成して、前記シミュレータと前記ハードウエアとの間で信号の送受信を行ってシミュレーションを行うためのシミュレーションシステムにおいて、コンピュータを前記シミュレータとして機能させるためのプログラムであって、前記シミュレータで構成された部分の伝達関数をＺ₁（ｓ）、前記ハードウエアで構成された部分の伝達関数をＺ₂（ｓ）とし、前記シミュレータでの処理に基づく遅延時間をＴ_d 、むだ時間要素をｅｘｐ（−Ｔ _d ・ｓ）とした場合に、前記システムの伝達関数のうち、前記伝達関数Ｚ ₁ （ｓ）に対して下記（１０’）式に示す伝達関数Ｐ（ｓ）で表される負帰還機能を付加した下記（１１’）式に示す伝達関数Ｚ ₁ ’（ｓ）を前記伝達関数Ｚ ₁ （ｓ）の代わりに用いてシミュレーションを行う、ことを特徴とする。本発明の好ましい実施の形態においては、
前記システムの特性方程式は下記（１２’）式である。

本発明においては、シミュレータで構成された部分の伝達関数として、Ｚ₁（ｓ）に代えて、Ｚ₁’（ｓ）が設定されている。システム全体を示す伝達関数の特性方程式に遅延時間Ｔ_dに基づく要素が含まれないので、遅延時間Ｔ_dがシミュレーションの安定性に影響を与えない。したがって、条件を限定することなく、安定してシミュレーションを行うことができる。

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

第１実施形態に係るシミュレーションシステムを説明するための図である。 インダクタ結合型システムをＰＨＩＬシミュレーションでシミュレーションする場合について説明するための図である。 図２（ｂ）に示す回路をブロック線図で表したものである。 シミュレーション結果を示す図である。 図３（ｂ）に示すブロック線図にＰ（ｓ）を介して負帰還する機能を付加したブロック線図を示している。 シミュレーション結果を示す図である。 演算部が行う演算処理を説明するためのフローチャートである。 他の実施形態に係るシミュレーションシステムを説明するための図である。

以下、本発明の実施の形態を、電力システムをシミュレーションする場合を例として、図面を参照して具体的に説明する。

図１は、第１実施形態に係るシミュレーションシステムを説明するための図である。

シミュレーションシステムＡは、パワーコンディショナ１、センサ２、アンプ３、および、シミュレータ４を備えている。シミュレーションシステムＡは、パワーコンディショナ１を電力系統に接続した電力システムをシミュレーションするものであり、ＰＨＩＬシミュレーションを行う。シミュレーションシステムＡは、電力系統をシミュレータ４で模擬し、ハードウエアであるパワーコンディショナ１との間で信号を送受信して、電力システムのシミュレーションを行う。例えば、電力系統で事故が発生した状態をシミュレータ４で再現して、その時のパワーコンディショナ１の状態を観察するなどの実験が行われる。

パワーコンディショナ１は、太陽電池などが出力する直流電力を交流電力に変換し、負荷や電力系統に供給するものである。パワーコンディショナ１は、図示しないインバータ回路、フィルタ回路、および制御回路などを備えている。インバータ回路は、図示しないスイッチング素子を備えており、制御回路から入力されるＰＷＭ信号に基づいて各スイッチング素子のオンとオフとを切り替えることで直流電力を交流電力に変換する。フィルタ回路は、スイッチングによる高周波成分を除去するものであり、リアクトルとキャパシタとを有するローパスフィルタを備えている。また、パワーコンディショナ１には、過電流や過電圧、単独運転などを検出する保護機能も備えられている。

センサ２は、パワーコンディショナ１の出力電流を検出するものである。センサ２は、検出した出力電流信号をシミュレータ４に出力する。なお、センサ２として、パワーコンディショナ１が備えている出力電流センサを用いてもよい。

アンプ３は、シミュレータ４より入力される系統電圧信号を、実際の系統電圧のレベルに増幅して、パワーコンディショナ１に出力する。

シミュレータ４は、電力系統を模擬するものである。シミュレータ４は、センサ２より入力される出力電流信号と、設定された伝達関数とに基づいて、電力系統の系統電圧信号を演算し、アンプ３を介してパワーコンディショナ１に出力する。なお、本実施形態では電気回路をシミュレーションするので、電流を入力とし電圧を出力とする伝達関数として、インピーダンスが設定される。

シミュレータ４は、アナログ/デジタル変換回路４１、デジタル/アナログ変換回路４２、データ設定部４３、および、演算部４４を備えている。

アナログ/デジタル変換回路４１は、アナログ信号をデジタル信号に変換するものであり、センサ２より入力される出力電流信号をデジタル信号に変換して演算部４４に出力する。デジタル/アナログ変換回路４２は、デジタル信号をアナログ信号に変換するものであり、演算部４４より入力される系統電圧信号をアナログ信号に変換してアンプ３に出力する。

データ設定部４３は、各種データを演算部４４に入力するものであり、例えばマイクロコンピュータなどによって実現されている。データ設定部４３は、図示しない入力手段によって操作者が直接入力した情報や、操作者がＣＡＤを用いて作成した回路図や制御系のブロック線図から各種データを抽出して、演算部４４に出力する。本実施形態では、データ設定部４３は、操作者が作成した電力系統の回路図から当該電力系統のインピーダンスＺ₁（ｓ）を算出し、操作者が入力したパワーコンディショナ１の情報からパワーコンディショナ１のインピーダンスＺ₂（ｓ）を算出して、演算部４４に出力する。また、データ設定部４３は、シミュレータ４での処理などに基づく遅延時間Ｔ_dを演算部４４に出力する。遅延時間Ｔ_dは、アナログ信号とデジタル信号との間での変換処理に必要な時間、演算部４４での演算時間、および、アンプ３での処理に必要な時間などから、操作者があらかじめ算出して入力する。

演算部４４は、電力系統を模擬したシミュレーションを行うものであり、例えばマイクロコンピュータなどによって実現されている。演算部４４は、あらかじめ設定されている電力系統のモデルと、データ設定部４３より入力された各種データと、アナログ/デジタル変換回路４１より入力される出力電流信号（デジタル）とに基づいて、系統電圧信号（デジタル）を生成し、デジタル/アナログ変換回路４２に出力する。

本実施形態では、演算部４４は、電力系統のインピーダンスＺ₁（ｓ）の代わりに、当該Ｚ₁（ｓ）、パワーコンディショナ１のインピーダンスＺ₂（ｓ）および遅延時間Ｔ_dを用いて下記（１）式に基づいて算出したインピーダンスＺ₁’（ｓ）を用いている。なお、関数「ｅｘｐ（）」は、ネイピア数「ｅ」のべき乗を表している。

以下に、電力系統のインピーダンスＺ₁（ｓ）をそのまま用いた場合の問題について、非特許文献１を参照して、説明する。

図２は、インダクタ結合型システムをＰＨＩＬシミュレーションでシミュレーションする場合について説明するための図である。同図（ａ）は、インダクタ結合型システムの回路図を示しており、同図（ｂ）は、当該システムをＰＨＩＬシミュレーションでシミュレーションした場合を、回路図で示している。

同図（ａ）に示すインダクタ結合型システムは、内部電圧Ｖｓの電源に、抵抗Ｒ₂、インダクタンスＬ₂、キャパシタンスＣ₂からなる負荷を直列接続したものである。電源の内部抵抗はＲ₁であり、内部インダクタンスはＬ₁である。このインダクタ結合型システムを、同図（ｂ）に示すように、電源の部分をシミュレータ４で模擬し、負荷の部分をそのまま実機でハードウエア５として、ＰＨＩＬシミュレーションでシミュレーションする。同図（ｂ）では、シミュレータ４が模擬する電源の回路図を記載している。

シミュレータ４は、電源の出力電圧信号Ｖ₁をアナログ信号に変換してアンプに出力する。アンプは、入力されたアナログ信号を実際の電圧Ｖ₂として再生し、ハードウエア５に出力する。そして、ハードウエア５の制御電圧源が、電圧Ｖ₂を負荷に供給する。一方、負荷に流れる実際の電流がセンサによって電流信号Ｉ₂として検出され、シミュレータ４に出力される。シミュレータ４は、入力される電流信号Ｉ₂をデジタル信号に変換し、制御電流源に電流Ｉ₁として再現させる。

ＰＨＩＬシミュレーションでは、実機での応答とは異なり、信号変換や演算処理による遅延が発生する。シミュレータ４での演算、デジタル／アナログ変換、およびアンプでの処理などによる遅延時間をＴ_d1とし、アナログ／デジタル変換などによる遅延時間をＴ_d2とすると、Ｖ₁とＶ₂の関係は下記（２）式で表され、Ｉ₁とＩ₂との関係は下記（３）式で表される。

また、シミュレータ４のインピーダンスＺ₁（ｓ）は下記（４）式で表され、ハードウエア５のインピーダンスＺ₂（ｓ）は下記（５）式で表される。

したがって、図２（ｂ）に示す回路をブロック線図で表すと、図３（ａ）に示すものになる。ここで、ＰＨＩＬシミュレーション全体での遅延時間をＴ_d（＝Ｔ_d1＋Ｔ_d2）とすると、図３（ａ）から図３（ｂ）に書き換えることができる。図３（ｂ）に示すシステムの特性方程式は、下記（６）式となる。

上記（６）式において、遅延時間Ｔ_dに基づく要素（以下では、「むだ時間要素」とする。）ｅｘｐ（−Ｔ_d・ｓ）について下記（７）式の一次パデ近似を行い、上記（４）および（５）式を代入すると、下記（８）式になる。なお、ａ＝２／Ｔ_dである。

上記（８）式の特定方程式において、ラウスの安定判別法を用いると、安定条件は下記（９）〜（１１）式を満たすことである。

つまり、ＰＨＩＬシミュレーションが安定であるためには、上記（９）式に示すように、ハードウエア５のインダクタンスＬ₂がシミュレータ４のインダクタンスＬ₁より大きい必要がある。したがって、従来のＰＨＩＬシミュレーションでは、ハードウエア５のインダクタンスＬ₂がシミュレータ４のインダクタンスＬ₁より小さい状態でシミュレーションを行うことができなかった。

従来のＰＨＩＬシミュレーションの安定性を検証するために、図２（ｂ）に示すシステムでシミュレーションを行った。図４は、当該シミュレーション結果を示す図である。

図４（ａ）は、パラメータとして、Ｒ₁＝１［Ω］、Ｌ₁＝１［ｍＨ］、Ｒ₂＝１［Ω］、Ｌ₂＝１．２［ｍＨ］、Ｃ₁＝１０［μＦ］、サンプリング周期を１０［ｋＨｚ］、デジタル／アナログ変換での遅延時間を１［μＳ］、アナログ／デジタル変換での遅延時間を２［μＳ］、総遅延時間Ｔ_dを１０３［μＳ］を設定した場合の電流信号Ｉ₂の時間応答を示している。同図（ａ）に示すように、電流信号Ｉ₂の波形は正弦波になっており、Ｌ₁＜Ｌ₂なので、安定してシミュレーションが行われていることが確認できる。

同図（ｂ）は、パラメータとしてＬ₂＝０．８［ｍＨ］を設定し、他のパラメータを同図（ａ）の場合と同じにしたときの電流信号Ｉ₂の時間応答を示している。同図（ｂ）に示すように、電流信号Ｉ₂の波形は発散しており、Ｌ₁＞Ｌ₂なので、シミュレーションが安定して行われないことが確認できる。

本実施形態では、上記（９）式を満たすか否かに関係なく、ＰＨＩＬシミュレーションを安定して行えるようにするために、電力系統のインピーダンスＺ₁（ｓ）の代わりに、上記（１）式に示すインピーダンスＺ₁’（ｓ）を用いている。

以下に、インピーダンスＺ₁（ｓ）の代わりに用いるインピーダンスＺ₁’（ｓ）について説明する。

上記（６）式に示すように、制御系の特性方程式にむだ時間要素ｅｘｐ（−Ｔ_d・ｓ）が含まれるため、制御系が不安定化を起こしている。そこで、制御ループを改良し、特性方程式にむだ時間要素が含まれなくなるように、スミス法を用いる。すなわち、図３（ｂ）に示すブロック線図において、Ｚ₁（ｓ）のブロックに対して、下記（１２）式に示すＰ（ｓ）を介して負帰還する機能を付加した。図５（ａ）は、当該機能を付加したブロック線図を示している。

図５（ｂ）は、図５（ａ）に示すブロック線図において、Ｚ₁（ｓ）のブロックとＰ（ｓ）のブロックとをまとめて、上記（１）式に示すＺ₁’（ｓ）のブロックとしたものである。図５（ｃ）は、図５（ｂ）に示すブロック線図を、伝達関数を算出するために書き換えたものであり、同じ制御ループを示している。

図５（ｃ）に示すシステムの応答式を求めると、下記（１３）式となる。

図５（ｂ）に示すシステムの特性方程式は、図５（ｃ）に示すシステムのｒ→ｙの伝達関数の分母＝０としたものであり、下記（１４）式になる。

上記（１４）式に示すように、図５（ｂ）に示すシステムの特性方程式には、むだ時間要素ｅｘｐ（−Ｔ_d・ｓ）が含まれない。したがって、制御系が不安定化を起こさない。

インピーダンスＺ₁（ｓ）の代わりにインピーダンスＺ₁’（ｓ）を用いた場合のＰＨＩＬシミュレーションの安定性を検証するために、図２（ｂ）に示すシステムでシミュレーションを行った。シミュレータ４のインピーダンスとしてＺ₁’（ｓ）を設定している。図６は、当該シミュレーション結果を示す図である。

図６（ａ）は、図４（ａ）の場合と同じパラメータを設定したときの電流信号Ｉ₂の時間応答を示している。図６（ａ）に示すように、電流信号Ｉ₂の波形は正弦波になっており、安定してシミュレーションが行われていることが確認できる。

図６（ｂ）は、図４（ｂ）の場合と同じパラメータを設定（すなわち、Ｌ₁＞Ｌ₂となるように設定）したときの電流信号Ｉ₂の時間応答を示している。図６（ｂ）に示すように、この場合でも、電流信号Ｉ₂の波形は正弦波になっており、安定してシミュレーションが行われていることが確認できる。以上のように、上記（９）式を満たすか否かに関係なく、ＰＨＩＬシミュレーションを安定して行うことができる。

演算部４４は、データ設定部４３より入力される電力系統のインピーダンスＺ₁（ｓ）、パワーコンディショナ１のインピーダンスＺ₂（ｓ）、および遅延時間Ｔ_dから、上記（１）式に基づいて、インピーダンスＺ₁’（ｓ）を算出して、あらかじめ設定しておく。そして、設定されたインピーダンスＺ₁’（ｓ）と、アナログ/デジタル変換回路４１より入力される出力電流信号（デジタル）とに基づいて、系統電圧信号（デジタル）を生成し、デジタル/アナログ変換回路４２に出力する。

図７は、演算部４４が行う演算処理を説明するためのフローチャートである。当該演算処理は、シミュレーション開始時に、実行が開始される。

まず、データ設定部４３から遅延時間Ｔ_dなどが取得されて設定される（Ｓ１）。次に、データの変更があったか否かが判別される（Ｓ２）。操作者が回路図やブロック線図を変更したり、入力情報を変更した場合に、データの変更があったと判別される。

データの変更があったと判別された場合（Ｓ２：ＹＥＳ）、インピーダンスＺ₁’（ｓ）を変更する処理が行われる。すなわち、データ設定部４３より電力系統のインピーダンスＺ₁（ｓ）が取得され（Ｓ３）、データ設定部４３よりパワーコンディショナ１のインピーダンスＺ₂（ｓ）が取得される（Ｓ４）。そして、インピーダンスＺ₁’（ｓ）が演算されて設定される。なお、インピーダンスＺ₁（ｓ）またはインピーダンスＺ₂（ｓ）の取得は、それぞれ関連するデータの変更があった場合のみとしてもよい。また、遅延時間Ｔ_dを変更する場合は、データ設定部４３から遅延時間Ｔ_dを取得する必要がある。データの変更がなかったと判別された場合（Ｓ２：ＮＯ）、インピーダンスＺ₁’（ｓ）を変更する必要がないので、ステップＳ６に進む。シミュレーション開始時には、各種データが設定されるので、データの変更があったとしてステップＳ３〜Ｓ５が行われ、インピーダンスＺ₁’（ｓ）が設定される。

次に、アナログ/デジタル変換回路４１より入力される出力電流信号（デジタル）が取得され（Ｓ６）、インピーダンスＺ₁’（ｓ）に基づいて演算が行われ、系統電圧信号（デジタル）が生成される（Ｓ７）。系統電圧信号（デジタル）がデジタル/アナログ変換回路４２に出力され（Ｓ８）、ステップＳ２に戻る。なお、演算部４４が行う演算処理は、上述したものに限定されない。

本実施形態では、シミュレータ１内部のマイクロコンピュータが、演算部４４およびデータ設定部４３を実現する場合について説明したが、これに限られない。演算部４４およびデータ設定部４３を汎用コンピュータで実現するようにしてもよい。すなわち、各部が行う処理をプログラムで設計し、当該プログラムを実行させることで汎用コンピュータを演算部４４およびデータ設定部４３として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。また、データ設定部４３のみを汎用コンピュータで実現して、汎用コンピュータで作成された回路図やブロック線図から各種データを抽出して、シミュレータ４の演算部４４に入力するようにしてもよい。

本実施形態によると、演算部４４は、シミュレーションでの演算に電力系統のインピーダンスＺ₁（ｓ）に代えて、インピーダンスＺ₁’（ｓ）を用いている。したがって、パワーコンディショナ１およびシミュレータ４を含む電力システム全体の制御系の特性方程式に、むだ時間要素ｅｘｐ（−Ｔ_d・ｓ）が含まれない。これにより、制御系が不安定化を起こさない。したがって、シミュレーションシステムＡは、条件を限定することなく、安定してシミュレーションを行うことができる。例えば、パワーコンディショナ１のインダクタンスがシミュレータ４のインダクタンスより小さい状態でも、安定してシミュレーションを行うことができる。

なお、本実施形態においては、シミュレータ４が電力系統を模擬し、ハードウエアをパワーコンディショナ１とした場合について説明したが、これに限られない。例えば、シミュレータ４が発電機を模擬するようにしてもよいし、ハードウエアをコンバータやマトリクスコンバータとしてもよい。

本実施形態においては、電力システムをシミュレーションする場合について説明したが、これに限られない。他のシステムをシミュレーションする場合にも、本発明を用いることができる。シミュレーションの対象となるシステムの構成要素の一部をシミュレータで構成し、その他の部分をハードウエアで構成して、シミュレータとハードウエアとの間で信号の送受信を行ってシミュレーションを行う場合に、本発明を適用することができる。例えば、モータの駆動システムのシミュレーションにおいて、電源をシミュレータ４で構成し、モータをハードウエアで構成する場合（図８（ａ）参照）などにも、本発明を適用することができる。

また、モータやインバータ等をシミュレータ４で実現させて、ハードウエアとしての制御装置に接続するようにしてもよい（図８（ｂ）参照）。この場合、シミュレータ４で実現されたモータやインバータ等の伝達関数Ｚ₁（ｓ）に代えて、伝達関数Ｚ₁（ｓ）、制御装置の伝達関数Ｚ₂（ｓ）、および遅延時間Ｔ_dに基づいて、上記（１）式により算出された伝達関数Ｚ₁’（ｓ）が、シミュレータ４に設定される。また、制御装置をシミュレータ４で実現させて、ハードウエアとしてのモータやインバータ等に接続するようにしてもよい（図８（ｃ）参照）。

本発明に係るシミュレータ、シミュレーションシステム、シミュレーション方法、および、プログラムは、上述した実施形態に限定されるものではない。本発明に係るシミュレータ、シミュレーションシステム、シミュレーション方法、および、プログラムの各部の具体的な構成は、種々に設計変更自在である。

Ａ シミュレーションシステム
１ パワーコンディショナ
２ センサ
３ アンプ
４ シミュレータ
４１ アナログ/デジタル変換回路
４２ デジタル/アナログ変換回路
４３ データ設定部
４４ 演算部
５ ハードウエア

Claims (11)

1. シミュレーションの対象となるシステムの構成要素の一部をシミュレータで構成し、その他の部分をハードウエアで構成して、前記シミュレータと前記ハードウエアとの間で信号の送受信を行ってシミュレーションを行うシミュレーションシステムであって、
   前記シミュレータで構成された部分の伝達関数をＺ₁（ｓ）、前記ハードウエアで構成された部分の伝達関数をＺ₂（ｓ）とし、前記シミュレータでの処理に基づく遅延時間をＴ_d 、むだ時間要素をｅｘｐ（−Ｔ _d ・ｓ）とした場合に、前記システムの伝達関数のうち、前記伝達関数Ｚ ₁ （ｓ）に対して下記（１）式に示す伝達関数Ｐ（ｓ）で表される負帰還機能を付加した下記（２）式に示す伝達関数Ｚ ₁ ’（ｓ）を前記伝達関数Ｚ ₁ （ｓ）の代わりに用いてシミュレーションを行う、
   ことを特徴とするシミュレーションシステム。
   

   
2. 前記システムの特性方程式は下記（３）式である、請求項１に記載のシミュレーションシステム。
   

   
3. 前記シミュレータが電力系統を模擬する、請求項１または２に記載のシミュレーションシステム。
4. 前記ハードウエアはパワーコンディショナである、請求項１ないし３のいずれかに記載のシミュレーションシステム。
5. シミュレーションの対象となるシステムの構成要素の一部をハードウエアで構成したシミュレーションシステムにおいて、前記ハードウエアとの間で信号の送受信を行って、その他の部分を模擬するシミュレータであって、
   前記その他の部分の伝達関数をＺ₁（ｓ）、前記ハードウエアで構成された部分の伝達関数をＺ₂（ｓ）とし、前記シミュレータでの処理に基づく遅延時間をＴ_d 、むだ時間要素をｅｘｐ（−Ｔ _d ・ｓ）とした場合に、前記システムの伝達関数のうち、前記伝達関数Ｚ ₁ （ｓ）に対して下記（４）式に示す伝達関数Ｐ（ｓ）で表される負帰還機能を付加した下記（５）式に示す伝達関数Ｚ ₁ ’（ｓ）を前記伝達関数Ｚ ₁ （ｓ）の代わりに用いてシミュレーションを行う、
   ことを特徴とするシミュレータ。
   

   
6. 前記システムの特性方程式は下記（６）式である、請求項５に記載のシミュレータ。
   

   
7. 電力系統を模擬する、請求項５または６に記載のシミュレータ。
8. シミュレーションの対象となるシステムの構成要素の一部をシミュレータで構成する工程と、
   その他の部分をハードウエアで構成する工程と、
   前記シミュレータで構成された部分の伝達関数Ｚ₁（ｓ）を算出する工程と、
   前記ハードウエアで構成された部分の伝達関数Ｚ₂（ｓ）を算出する工程と、
   前記シミュレータでの処理に基づく遅延時間Ｔ_dを算出する工程と、
   前記遅延時間Ｔ _d に基づいて、むだ時間要素をｅｘｐ（−Ｔ _d ・ｓ）を算出する工程と、
   前記システムの伝達関数のうち、前記伝達関数Ｚ ₁ （ｓ）に対して下記（７）式に示す伝達関数Ｐ（ｓ）で表される負帰還機能を付加した下記（８）式に示す伝達関数Ｚ₁’（ｓ）を算出する工程と、
   前記シミュレータで構成された部分の伝達関数として、前記伝達関数Ｚ ₁ （ｓ）の代わりに前記伝達関数Ｚ₁’（ｓ）を設定する工程と、
   前記シミュレータと前記ハードウエアとの間で信号の送受信を行って、シミュレーションを行う工程と、
   を備えていることを特徴とするシミュレーション方法。
   

   
9. 前記システムの特性方程式は下記（９）式である、請求項８に記載のシミュレーション方法。
   

   
10. シミュレーションの対象となるシステムの構成要素の一部をシミュレータで構成し、その他の部分をハードウエアで構成して、前記シミュレータと前記ハードウエアとの間で信号の送受信を行ってシミュレーションを行うためのシミュレーションシステムにおいて、コンピュータを前記シミュレータとして機能させるためのプログラムであって、
    前記シミュレータで構成された部分の伝達関数をＺ₁（ｓ）、前記ハードウエアで構成された部分の伝達関数をＺ₂（ｓ）とし、前記シミュレータでの処理に基づく遅延時間をＴ_d 、むだ時間要素をｅｘｐ（−Ｔ _d ・ｓ）とした場合に、前記システムの伝達関数のうち、前記伝達関数Ｚ ₁ （ｓ）に対して下記（１０）式に示す伝達関数Ｐ（ｓ）で表される負帰還機能を付加した下記（１１）式に示す伝達関数Ｚ ₁ ’（ｓ）を前記伝達関数Ｚ ₁ （ｓ）の代わりに用いてシミュレーションを行う、
    ことを特徴とするプログラム。
    

    
11. 前記システムの特性方程式は下記（１２）式である、請求項１０に記載のプログラム。
    

    

Images