JP2014506680A5

JP2014506680A5 -

Info

Publication number: JP2014506680A5
Application number: JP2013555575A
Authority: JP
Filing date: 2012-02-23
Publication date: 2015-04-16
Anticipated expiration: 2032-02-23

Claims

負荷電流検知回路であって、
それと直列の負荷における電流を検知する構成要素を有する第１の検知レジスタ回路と、
前記第１の検知レジスタ回路の構成要素を複製する構成要素を有する第２の検知レジスタ回路と、
前記第２の検知レジスタ回路に結合されるレジスタと、
を含み、
それにより、前記第２の検知レジスタ回路における所定の応答を確立するために前記第１及び第２の検知レジスタ回路に入力コマンド電圧が印加されるとき、所定の検知抵抗が前記第１の検知レジスタ回路において確立される、回路。
請求項１に記載の回路であって、
前記第１の検知レジスタ回路が、検知抵抗を提供するための第１の回路能動要素を含み、前記第２の検知レジスタ回路が、複製された能動要素を含み、前記第１の回路能動要素と前記複製された能動要素との抵抗が入力コマンド電圧により確立される、回路。
請求項２に記載の回路であって、
前記第１の回路能動要素と前記複製された能動要素とがＭＯＳＦＥＴである、回路。
請求項３に記載の回路であって、
前記第１及び第２の検知レジスタ回路が、実質的に同様に構成された回路を含み、
同様に構成された回路の各々が、
それぞれのＭＯＳＦＥＴのゲートに接続される出力を有する増幅器と、
前記それぞれのＭＯＳＦＥＴのドレインと前記増幅器の入力との間に接続される第１のレジスタと、
前記入力コマンド電圧に接続される第２のレジスタと、
を含む、回路。
請求項３に記載の回路であって、
前記第１及び第２の検知レジスタ回路が、実質的に同様に構成された回路を含み、
実質的に同様に構成された回路の各々が、前記入力コマンド電圧に応答してそれぞれのＭＯＳＦＥＴの抵抗を制御するために前記入力コマンド電圧と前記それぞれのＭＯＳＦＥＴとの間に接続される乗算器／ディバイダ回路を含む、回路。
請求項２に記載の回路であって、
前記負荷における前記電流を切り替え可能に制御するために前記負荷と前記第１の回路能動要素との間に接続される制御デバイスを更に含む、回路。
回路であって、
それと直列の負荷における電流を検知するため検知抵抗を提供するための第１の回路能動要素を含む構成要素を有する第１の検知レジスタ回路であって、前記検知抵抗が入力コマンド電圧により確立される、前記第１の検知レジスタ回路と、
複製された能動要素を含む前記第１の検知レジスタ回路の前記構成要素を複製する構成要素を有する第２の検知レジスタ回路であって、前記複製された能動要素の抵抗も前記入力コマンド電圧により確立される、前記第２の検知レジスタ回路と、
それに対する負荷を提供するため前記複製された能動要素に結合されるレジスタと、
を含み、
それにより、前記入力コマンド電圧が前記複製された能動要素の電圧を確立するとき、前記入力コマンド電圧に比例して前記負荷における前記電流により前記第１の回路能動要素において電圧が確立される、回路。
請求項７に記載の回路であって、
前記第１の回路能動要素がＭＯＳＦＥＴであり、
前記回路が、
前記ＭＯＳＦＥＴのゲートに接続される出力を有する増幅器と、
前記ＭＯＳＦＥＴのドレインと前記増幅器の入力との間に接続される第１のレジスタと、
前記入力コマンド電圧に接続される第２のレジスタと、
を更に含む、回路。
請求項７に記載の回路であって、
前記第１の回路能動要素がＭＯＳＦＥＴであり、
前記回路が、前記入力コマンド電圧に応答して前記ＭＯＳＦＥＴの抵抗を制御するために前記入力コマンド電圧と前記ＭＯＳＦＥＴとの間に接続される乗算器／ディバイダ回路を更に含む、回路。
請求項７に記載の回路であって、
前記第１及び第２の回路の前記構成要素の構成値及び構造が同じである、回路。
請求項７に記載の回路であって、
前記検知抵抗の電圧を閾値電圧と比較するように接続されるコンパレータを更に含む、回路。
請求項７に記載の回路であって、
前記負荷における前記電流を切り替え可能に制御するために前記負荷と前記第１の回路能動要素との間に接続される制御デバイスを更に含む、回路。
請求項１２に記載の回路であって、
前記制御デバイスがＭＯＳＦＥＴである、回路。
負荷電流を検知するための方法であって、
そこに印加される入力コマンド電圧に従って検知抵抗を有する負荷電流検知レジスタを提供するため負荷との直列接続のための第１の回路能動要素を有する第１の検知レジスタ回路を提供することと、
複製された能動要素を有する複製された検知レジスタ回路で前記第１の検知レジスタ回路を複製することと、
前記複製された能動要素に結合されるレジスタを提供することと、
前記入力コマンド電圧を前記複製された能動要素に印加することと、
を含み、
それにより、前記複製された能動要素の所定の電圧を生成するように前記入力コマンド電圧が調節されるとき、所定の検知抵抗が前記第１の回路能動要素において確立される、方法。
請求項１４に記載の方法であって、
前記第１の回路能動要素を提供することがＭＯＳＦＥＴを提供することを含み、
前記第１の検知レジスタ回路を提供することが、前記ＭＯＳＦＥＴのゲートに接続される出力を有する増幅器と、前記ＭＯＳＦＥＴのドレインと前記増幅器の入力との間に接続される第１のレジスタと、前記入力コマンド電圧に接続される第２のレジスタとを提供することを含む、方法。
請求項１４に記載の方法であって、
前記第１の回路能動要素を提供することがＭＯＳＦＥＴを提供することを含み、
前記方法が、前記入力コマンド電圧に応答して前記ＭＯＳＦＥＴの抵抗を制御するために前記入力コマンド電圧と前記ＭＯＳＦＥＴとの間に接続される乗算器／ディバイダ回路を提供することを更に含む、方法。
請求項１４に記載の方法であって、
前記第１の検知レジスタ回路を前記複製することが、同じである前記第１の検知レジスタと複製された回路との構成値及び構造を提供することを含む、方法。
請求項１４に記載の方法であって、
前記第１の回路能動要素の電圧を閾値電圧と比較するように接続される比較器を提供することを更に含む、方法。
請求項１４に記載の方法であって、
前記負荷と前記第１の回路能動要素との間に接続されて前記負荷における前記電流を切り替え可能に制御する制御デバイスを提供することを更に含む、方法。
請求項１９に記載の方法であって、
前記制御デバイスがＭＯＳＦＥＴである、方法。