JP2015149336A - printed circuit board - Google Patents
printed circuit board Download PDFInfo
- Publication number
- JP2015149336A JP2015149336A JP2014020201A JP2014020201A JP2015149336A JP 2015149336 A JP2015149336 A JP 2015149336A JP 2014020201 A JP2014020201 A JP 2014020201A JP 2014020201 A JP2014020201 A JP 2014020201A JP 2015149336 A JP2015149336 A JP 2015149336A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- conductor pattern
- via conductors
- current
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
本発明は、半導体装置と、半導体装置が実装されたプリント配線板とを備えたプリント回路板に関する。 The present invention relates to a printed circuit board including a semiconductor device and a printed wiring board on which the semiconductor device is mounted.
近年、半導体装置である半導体集積回路(Large−Scale Integration。以下、LSI)の消費電流増大に伴い、プリント配線板の電源導体パターンや電源ヴィア導体に流れる電流量も増大している。導体に流れる電流密度が高まると、エレクトロマイグレーションによって配線が断線する可能性が高まることが知られている。 In recent years, along with an increase in current consumption of a semiconductor integrated circuit (Large-Scale Integration, hereinafter referred to as LSI) which is a semiconductor device, the amount of current flowing through a power supply conductor pattern and a power supply via conductor of a printed wiring board has also increased. It is known that when the current density flowing through the conductor increases, the possibility of the wiring being disconnected due to electromigration increases.
プリント回路板の電源ラインの構造は、表層の電源回路→表層の電源導体パターン→電源ヴィア導体→内層の電源導体パターン…→表層のLSIというように、ヴィア導体で層を切り替え、複数の導体層を用いて電源ラインを配線することが一般的である。 The structure of the power line of the printed circuit board is as follows: surface power circuit → surface power conductor pattern → power via conductor → inner power conductor pattern ... It is common to wire a power supply line using
従来、電源ヴィア導体で層を切り替える際には、LSIの大電流化に対応するために、多数の電源ヴィア導体を並列して配置することが実施されている(特許文献1参照)。特許文献1では、複数の電源ヴィア導体を正方格子状に配置したものが開示されている。 Conventionally, when layers are switched by power supply via conductors, a large number of power supply via conductors are arranged in parallel in order to cope with a large current of LSI (see Patent Document 1). Patent Document 1 discloses a configuration in which a plurality of power supply via conductors are arranged in a square lattice pattern.
しかしながら、複数の電源ヴィア導体のうち、電流主経路に沿う方向と直交する幅方向において、端部に配置された電源ヴィア導体に流れる電流密度が、それ以外の電源ヴィア導体に流れる電流密度よりも高くなる傾向にあり、電流量に大きな差が生じる。この電流量の差は、主として各々の電源ヴィア導体から電流が流れ込む電源導体パターンの幅に起因している。即ち、端部以外の電源ヴィア導体は、他の電源ヴィア導体に囲まれているため、端部の電源ヴィア導体に比べて電流が流れにくい。逆に端部の電源ヴィア導体の方が端部以外の電源ヴィア導体よりも電流が流れやすい。このように、複数の電源ヴィア導体を配置した場合には、特定の電源ヴィア導体に電流が集中しやすくなるため、各電源ヴィア導体に電流を分散させる効果が低いものであった。 However, among the plurality of power supply via conductors, the current density flowing in the power supply via conductors arranged at the ends in the width direction orthogonal to the direction along the main current path is higher than the current density flowing in the other power supply via conductors. It tends to be high, and a large difference occurs in the amount of current. This difference in current amount is mainly caused by the width of the power supply conductor pattern into which current flows from each power supply via conductor. That is, since the power supply via conductors other than the end portions are surrounded by the other power supply via conductors, the current hardly flows as compared with the power supply via conductors at the end portions. On the other hand, the power via conductor at the end portion flows more easily than the power via conductors other than the end portion. As described above, when a plurality of power supply via conductors are arranged, the current tends to concentrate on a specific power supply via conductor, so that the effect of distributing the current to each power supply via conductor is low.
そこで、本発明は、複数の電源ヴィア導体の電流を平均化することを目的とする。 Therefore, an object of the present invention is to average the currents of a plurality of power supply via conductors.
本発明のプリント回路板は、半導体装置と、前記半導体装置に電力を供給する電力供給部と、前記半導体装置及び前記電力供給部が実装されたプリント配線板と、を備え、前記プリント配線板は、第1導体層と、前記第1導体層に絶縁体層を介して積層された第2導体層と、を有し、前記プリント配線板には、前記第1導体層に配置され、前記電力供給部から電流が供給される第1電源導体パターンと、前記第2導体層に配置され、前記第1電源導体パターンを積層方向に前記第2導体層に投影したときに前記第1電源導体パターンの投影像に重なる第2電源導体パターンと、前記第1電源導体パターンと前記第2電源導体パターンとを電気的に接続する複数の電源ヴィア導体と、が形成されており、前記複数の電源ヴィア導体は、前記第2電源導体パターンの電流主経路の方向と交差する方向に並んでおり、前記第2電源導体パターンにおける、並んで配置された前記複数の電源ヴィア導体の両側には、開口部が形成されていることを特徴とする。 The printed circuit board of the present invention includes a semiconductor device, a power supply unit that supplies power to the semiconductor device, and a printed wiring board on which the semiconductor device and the power supply unit are mounted. A first conductor layer and a second conductor layer laminated on the first conductor layer with an insulator layer interposed therebetween, and the printed wiring board is disposed on the first conductor layer, and the power A first power supply conductor pattern to which current is supplied from a supply unit and the first power supply conductor pattern disposed on the second conductor layer and projected onto the second conductor layer in the stacking direction. And a plurality of power supply via conductors that electrically connect the first power supply conductor pattern and the second power supply conductor pattern, and the plurality of power supply vias are formed. The conductor is the second Lined in a direction intersecting the direction of the current main path of the source conductor pattern, and openings are formed on both sides of the plurality of power supply via conductors arranged side by side in the second power supply conductor pattern. It is characterized by.
本発明によれば、複数の電源ヴィア導体の電流を平均化することができる。 According to the present invention, the currents of a plurality of power supply via conductors can be averaged.
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
[第1実施形態]
図1は、本発明の第1実施形態に係るプリント回路板の概略構成を示す説明図である。図1(a)はプリント回路板の断面図である。図1(b)はプリント配線板から電源ラインのみを抜き出したときの電源ラインの斜視図である。
[First Embodiment]
FIG. 1 is an explanatory diagram showing a schematic configuration of a printed circuit board according to the first embodiment of the present invention. FIG. 1A is a cross-sectional view of a printed circuit board. FIG. 1B is a perspective view of the power supply line when only the power supply line is extracted from the printed wiring board.
プリント回路板100は、プリント配線板200と、プリント配線板200に実装された、LSI(半導体装置)301及び電力供給部302と、を備えている。電力供給部302は、LSI301に電力を供給する電気回路である。
The printed
LSI301は、例えばBGA(Ball Grid Array)型やLGA(Land Grid Array)型の半導体パッケージであり、直流電圧の入力端子となる複数(又は1つ)の電源端子304を有する。図1(a)では、電源端子304を1つ図示している。
The
電力供給部302は、電源回路311と電源部品312とを有している。電源回路311は、入力した交流又は直流の電圧を、LSI301の駆動に必要な直流電圧レベルに調整して直流電圧を出力する半導体素子である。電源部品312は、例えばインダクタ素子等の受動素子であり、直流電圧の出力端子となる電源端子303を有する。
The
なお、第1実施形態では、電力供給部302が2つの素子からなる場合について説明したが、1つの素子で構成されていてもよく、また、3つ以上の素子からなる場合であってもよい。また、電力供給部302は、電池等の電源を有していてもよい。いずれの場合であっても、電力供給部302は、直流電圧の出力端子となる電源端子303を有していることになる。
In the first embodiment, the case where the
プリント配線板200は、2層以上、例えば3層の導体層201,202,203を有するプリント配線板(マザーボード)である。具体的に説明すると、プリント配線板200は、導体層である一対の表層201,203と、2つの表層201,203間に配置された、導体層である内層202とを有している。そして、プリント配線板200は、第1導体層である表層201、第2導体層である内層202、表層203の順に絶縁体層204,205を介して積層方向(矢印Z方向)に積層されて構成されている。LSI301及び電力供給部302は、プリント配線板200の表層(実装面)201に実装されている。
The printed wiring board 200 is a printed wiring board (motherboard) having two or more layers, for example, three
第1実施形態では、表層201と内層202に跨って配置され、電力供給部302の電源端子(出力端子)303と、LSI301の電源端子(入力端子)304とを電気的に接続する電源ライン220が形成されている。なお、表層201と表層203とに跨って、不図示のグランドラインが配置されている。表層203には、一面にベタの不図示のグランド導体パターンが形成されている。
In the first embodiment, the
電源ライン220は、表層201に形成された、電力供給部302の電源端子303がはんだ等で接合される電源パッド(実装パッド)221を有している。また、電源ライン220は、表層201に配置され、電源パッド221に連続して形成された第1電源導体パターンである平板状の電源導体パターン222を有している。電源パッド221と電源導体パターン222とは1つの平板状導体で形成されている。具体的に説明すると、電源パッド221は平板状導体においてソルダーレジスト(不図示)に形成された開口で露出した部分であり、電源導体パターン222は、ソルダーレジストで覆われた部分である。
The
また、電源ライン220は、内層202に配置された第2電源導体パターンである平板状の電源導体パターン224を有している。電源導体パターン224は、電源導体パターン222を内層202に積層方向(矢印Z方向)に投影したときの投影像の全部(又は一部)と重なるように形成されている。
The
プリント配線板200には、貫通孔(又は凹み穴)が、電源導体パターン222と電源導体パターン224との重なり部分、及びLSI301の電源端子304に対応する部分に形成されている。そして、これら貫通孔(又は凹み穴)には、電源ライン220の一部となる、電源ヴィア導体231,241が形成されている。
In the printed wiring board 200, through holes (or recessed holes) are formed in an overlapping portion between the power
つまり、電源導体パターン222と電源導体パターン224とは、積層方向(矢印Z方向)に延びる複数の電源ヴィア導体231で電気的に接続されている。これら複数の電源ヴィア導体231は、積層方向(矢印Z方向)と直交する方向に互いに間隔をあけて形成されている。
That is, the power
また、電源導体パターン224とLSI301の電源端子304とが複数の電源ヴィア導体241で電気的に接続されている。具体的には、LSI301は、複数(例えば2つ)の電源端子304を有しており、図1(b)に示すように、各電源端子304に対応して積層方向に延びる電源ヴィア導体241が形成されている。これら電源ヴィア導体241も積層方向(矢印Z方向)と直交する方向に互いに間隔をあけて形成されている。
Further, the power
電源ヴィア導体231,241は、貫通孔(又は凹み穴)が中空又は中実となるように貫通孔(又は凹み穴)に形成されている。
The power supply via
図2は、電源導体パターン224を示す部分平面図である。図2(a)は、複数の電源ヴィア導体231近傍の電源導体パターン224の部分平面図であり、図2(b)は、複数の電源ヴィア導体231のうち端部に位置する電源ヴィア導体近傍の電源導体パターン224の部分平面図である。
FIG. 2 is a partial plan view showing the power
複数の電源ヴィア導体231は、図2(a)に示すように、格子状に電流主経路(領域)ROの延びる方向Xに2個、電流主経路ROの方向Xに直交する幅方向Yに8個、配置されている。ここで、方向Xと方向Yとが直交するのが最も好ましいが、直交に限らず、交差していればよい。図2(a)では、8個の電源ヴィア導体231が、電流主経路ROの方向Xと交差する方向に並んでいればよい。
As shown in FIG. 2A, the plurality of power supply via
第1実施形態では、電源導体パターン224には、複数の電源ヴィア導体231に対する幅方向Yの両側(即ち、方向Yに並んで配置された電源ヴィア導体231群の両側)に開口部(スリット)Hが形成されている。2つの開口部Hは、四角形に形成された開口であり、開口部Hには、電源導体パターン224よりも電気的に高抵抗の部材として、絶縁体層204,205を構成する絶縁体が充填されている。
In the first embodiment, the power
開口部Hは、複数の電源ヴィア導体231のうち幅方向Yの端部に位置する電源ヴィア導体2311に対して幅方向Yに間隔をあけて電源導体パターン224に形成されている。
Opening H is formed in a plurality of power
仮に開口部Hがない場合、電源ヴィア導体2311から電源導体パターン224には、開口部Hに位置する領域にも拡散するように電流が流れるため、他の電源ヴィア導体2312よりも電流が流れやすい構造である。
If the absence opening H is, the power
これに対し第1実施形態では、開口部Hに隣接する電源ヴィア導体2311から電源導体パターン224への電流の流れ易さを低減させ、電源ヴィア導体2311以外の電源ヴィア導体2312に流れる電流を増加させている。これにより、各電源ヴィア導体231に平均化して電流が流れ、特定の電源ヴィア導体2311に電流が集中するのを防止できる。よって電源導体パターン224(電流主経路RO)において幅方向Yの電流密度を均一化することができる。これにより、エレクトロマイグレーションによる電源ライン220の断線を効果的に防止することができる。
On the other hand, in the first embodiment, the ease of current flow from the power supply via
また、各電源ヴィア導体231について、電流主経路ROに沿う方向(電流の進行方向)Xに開口部Hが無いため、電源導体パターン224において局所的に電流密度が高くなるのを抑制している。
Also, for each power via
なお、第1実施形態では、開口部Hが四角形であるが、四角形に限定するものではなく、円形等いかなる形状であってもよい。また、開口部Hの電流主経路ROの方向Xの長さは、複数の電源ヴィア導体のうちY方向の端部に位置する電源ヴィア導体2311の配置領域の方向Xの長さと同程度以上であればよい。また、幅方向Yの電源ヴィア導体231,231同士の中心点P,P間のピッチDP1と電流主経路ROの方向Xの電源ヴィア導体231,231同士の中心点P,P間のピッチDP2とは、同一であっても、異なる場合であってもよい。
In addition, in 1st Embodiment, although the opening part H is a rectangle, it is not limited to a rectangle, Any shapes, such as a circle, may be sufficient. The length direction X of the current main path R O of the opening portion H has a length approximately the same direction X of the arrangement region of the power supply via
また、開口部Hの境界(端辺)B1と、開口部Hに隣接する電源ヴィア導体2311の中心点Pとの距離(スリット距離)D1は、0.0≦D1/DP2≦3.0の範囲が好ましい。D1/DP2が3.0よりも大きくなると、開口部Hによる効果は小さくなる。また、D1の値が0の場合、電源ヴィア導体2311の形状は半円となる。電源ヴィア導体2311の形状が半円よりも小さくなると、電源ヴィア導体231自体のインダクタンスが高くなり本来のヴィアとしての機能が低下してしまうため、好適ではない。なお、本実施形態では、開口部Hに隣接する電源ヴィア導体が2つであるが、2つ以上ある場合、電源ヴィア導体2311の中心と開口部Hの端部B1との距離のうち最小のものを最小値D1とする。また、電源ヴィア導体2311,2311の中心間距離のうち最小のものを最小値DP2とする。
The distance (slit distance) D 1 between the boundary (edge) B 1 of the opening H and the center point P of the power supply via
このように距離D1を設定することで、電源ヴィア導体2311から電源導体パターン224に流れ込む電流量が調整され、各電源ヴィア導体231を流れる電流量をより効果的に均一化することができる。したがって、電源導体パターン224において幅方向Yの電流密度をより均一化することができる。よって、電源ライン220におけるエレクトロマイグレーションによる断線を効果的に防止することができる。
By setting the distance D 1 in this manner, the amount of current flowing from the power supply via
[第2実施形態]
次に、本発明の第2実施形態に係るプリント回路板について説明する。図3は、本発明の第2実施形態に係るプリント回路板のプリント配線板における電源ラインを示す説明図である。図3(a)は電源ラインを示す斜視図、図3(b)は電源ラインの第2電源導体パターンを示す部分平面図である。なお、第2実施形態では、電源ラインの構成が上記第1実施形態の電源ラインの構成と一部異なり、同様の構成の部分については、同一符号を付して説明を省略する。
[Second Embodiment]
Next, a printed circuit board according to a second embodiment of the present invention will be described. FIG. 3 is an explanatory diagram showing power supply lines in the printed wiring board of the printed circuit board according to the second embodiment of the present invention. FIG. 3A is a perspective view showing a power supply line, and FIG. 3B is a partial plan view showing a second power supply conductor pattern of the power supply line. In the second embodiment, the configuration of the power supply line is partly different from the configuration of the power supply line in the first embodiment, and the same components are denoted by the same reference numerals and description thereof is omitted.
第2実施形態におけるプリント配線板の電源ライン220Aは、上記第1実施形態と同様、電源パッド221、電源導体パターン222、複数の電源ヴィア導体231、複数の電源ヴィア導体241を有している。更に、電源ライン220Aは、上記第1実施形態と形状が異なる第2電源導体パターンである電源導体パターン224Aを有している。
The
電源導体パターン224Aには、複数の電源ヴィア導体231に対して電流主経路ROの側とは反対側に配置される、開口部Hに対して幅方向Yの外側から電流主経路ROにつながる電流副経路Rが形成されている。具体的に説明すると、図3(b)中、複数の電源ヴィア導体231の右側に電流副経路(領域)Rが形成されている。そして、電流副経路Rが、開口部Hの幅方向Yの外側を介して電流主経路ROにつながっている。
The power
第2実施形態では、複数の電源ヴィア導体231は、電流主経路ROの側に幅方向Yに配列された電源ヴィア導体群251と、電流主経路ROの側とは反対側(電流副経路Rの側)に幅方向Yに配列された電源ヴィア導体群252とで構成されている。
In the second embodiment, a plurality of power supply via
電源導体パターン224Aにおいて、図3(b)中、右側の電源ヴィア導体群252からの電流が、電流副経路Rを通じて電流主経路ROに流れ込むため、上記第1実施形態の電源導体パターン224の場合よりも電流が流れやすくなる。特に、右側の電源ヴィア導体群252のうち、幅方向Yの端部に位置する電源ヴィア導体2311以外の電源ヴィア導体2312の電流が流れやすくなる。したがって、電源ヴィア導体群251と電源ヴィア導体群252との間で、電流量を均一化することができる。更に、電源ヴィア導体群252の間でも電流量を均一化することができる。
In the power
更に、上記第1実施形態と同様、電源導体パターン224Aには、開口部Hが形成されているので、開口部Hと電流副経路Rとが相俟って、上記第1実施形態よりも更に各電源ヴィア導体231を流れる電流量をより効果的に均一化することができる。
Further, since the opening H is formed in the power
すなわち、電流副経路Rを形成したことにより、電源ヴィア導体群252、特に電源ヴィア導体2312のヴィア電流量増加効果と、開口部Hによる電源ヴィア導体2311のヴィア電流の増加抑制効果が同時に発生する。このため、上記第1実施形態よりも更に各電源ヴィア導体231を流れる電流量をより効果的に均一化することができる。したがって、電源導体パターン224Aにおいて電流主経路ROを流れる電流の幅方向Yの電流密度をより均一化することができる。よって、電源ライン220Aにおけるエレクトロマイグレーションによる断線を効果的に防止することができる。
That is, the current by the sub route R was formed, power via
なお、開口部Hの電流主経路ROの側とは反対側の端辺と電源導体パターン224Aの端辺との間隔(領域Rの幅D2)は、開口部Hと電源導体パターン224Aとの境界で決まる。
The distance between the end side of the end side and the power
[第3実施形態]
次に、本発明の第3実施形態に係るプリント回路板について説明する。図4は、本発明の第3実施形態に係るプリント回路板のプリント配線板における電源ラインを示す説明図である。図4(a)は電源ラインを示す斜視図、図4(b)は電源ラインの第2電源導体パターンを示す部分平面図である。なお、第3実施形態では、電源ラインの構成が上記第2実施形態の電源ラインの構成と一部異なり、同様の構成の部分については、同一符号を付して説明を省略する。第3実施形態では、上記第2実施形態に対して電源ヴィア導体の配置を変えたものである。
[Third Embodiment]
Next, a printed circuit board according to a third embodiment of the invention will be described. FIG. 4 is an explanatory diagram showing power supply lines in the printed wiring board of the printed circuit board according to the third embodiment of the present invention. 4A is a perspective view showing a power supply line, and FIG. 4B is a partial plan view showing a second power supply conductor pattern of the power supply line. In the third embodiment, the configuration of the power supply line is partly different from the configuration of the power supply line in the second embodiment, and the same components are denoted by the same reference numerals and description thereof is omitted. In the third embodiment, the arrangement of the power supply via conductors is changed with respect to the second embodiment.
第3実施形態では、電源ライン220Bが、電源パッド221、電源導体パターン222、電源導体パターン224A及び電源ヴィア導体241の他、上記第2実施形態と異なる配列の複数の電源ヴィア導体231を有する。
In the third embodiment, the
複数の電源ヴィア導体231は、電流主経路ROの方向Xに2つ以上、幅方向Yに1つ以上の電源ヴィア導体でグループ化してなる複数の電源ヴィア導体群260で構成される。各電源ヴィア導体群260において、幅方向Yの電源ヴィア導体231の数は、1つ以上2つ以下であるのが好ましい。第3実施形態では、各電源ヴィア導体群260は、電流主経路ROの方向Xに2つ、幅方向Yに2つ、合計4つの格子状に配列された電源ヴィア導体231で構成されている。
A plurality of power supply via
電源ヴィア導体群同士の距離、具体的には、隣接する一対の電源ヴィア導体群260,260の互いに対向する電源ヴィア導体231,231の中心点間の距離(ピッチ)をDGとする(図4(b)参照)。第3実施形態では、距離DGは、各電源ヴィア導体群260内(グループ内)の電源ヴィア導体同士の最小ピッチ(ピッチDP1及びピッチDP2のうち小さい方のピッチ)よりも広く設定されている。
Power via conductors distance between, specifically, the distance between the center points of the power supply via
第3実施形態によれば、隣接する電源ヴィア導体群260,260の間隔を大きくすることで、上記第2実施形態よりも、電源ヴィア導体2311以外の電源ヴィア導体2312のヴィア電流の経路が確保される。これにより、各電源ヴィア導体2312にて電流が流れ易くなる。
According to the third embodiment, by increasing the spacing between adjacent power via
従って、各電源ヴィア導体231を流れる電流量をより効果的に均一化することができ、電源導体パターン224Aにおいて電流主経路ROを流れる電流の幅方向Yの電流密度をより均一化することができる。よって、電源ライン220Bにおけるエレクトロマイグレーションによる断線を効果的に防止することができる。
Therefore, the amount of current flowing through each power supply via
[第4実施形態]
次に、本発明の第4実施形態に係るプリント回路板について説明する。図5は、本発明の第4実施形態に係るプリント回路板のプリント配線板における電源ラインを示す説明図である。図5(a)は電源ラインを示す斜視図、図5(b)は電源ラインの第2電源導体パターンを示す部分平面図である。なお、第4実施形態では、上記第3実施形態と電源ヴィア導体群のグループ構成が異なるものであり、上記第1〜第3実施形態と同様の構成については、同一符号を付して説明を省略する。
[Fourth Embodiment]
Next, a printed circuit board according to a fourth embodiment of the invention will be described. FIG. 5 is an explanatory diagram showing power supply lines in the printed wiring board of the printed circuit board according to the fourth embodiment of the present invention. FIG. 5A is a perspective view showing a power supply line, and FIG. 5B is a partial plan view showing a second power supply conductor pattern of the power supply line. In the fourth embodiment, the group configuration of the power via conductor group is different from that of the third embodiment, and the same configurations as those of the first to third embodiments are denoted by the same reference numerals and described. Omitted.
第4実施形態では、電源ライン220Cが、電源パッド221、電源導体パターン222、電源導体パターン224A及び電源ヴィア導体241の他、上記第3実施形態と異なる配列の複数の電源ヴィア導体231を有する。
In the fourth embodiment, the
複数の電源ヴィア導体231は、電流主経路ROの方向Xに2つ以上、幅方向Yに1つ以上の電源ヴィア導体でグループ化してなる複数の電源ヴィア導体群260,260Aで構成される。各電源ヴィア導体群260,260Aにおいて、幅方向Yの電源ヴィア導体231の数は、1つ以上2つ以下であるのが好ましい。
A plurality of power supply via
第4実施形態では、各電源ヴィア導体群260は、電流主経路ROの方向Xに2つ、幅方向Yに2つ、合計4つの格子状に配列された電源ヴィア導体231で構成されている。
In the fourth embodiment, each power via
全てのグループ(電源ヴィア導体群)が同一のヴィア構成でなくてもよく、第4実施形態では、電源ヴィア導体群260Aは、電源ヴィア導体群260とヴィア数が異なる。図5(b)において各電源ヴィア導体群260Aは、電流主経路ROの方向Xに2つ、幅方向Yに1つ、合計2つの格子状に配列された電源ヴィア導体231で構成されている。
All the groups (power supply via conductor groups) may not have the same via configuration. In the fourth embodiment, the power supply via
電源ヴィア導体群260A,260A同士の距離、電源ヴィア導体群260,260A同士の距離、電源ヴィア導体群260,260同士の距離をDGとする。第4実施形態では、距離DGは、各電源ヴィア導体群260,260A内(グループ内)の電源ヴィア導体同士の最小ピッチ(ピッチDP1及びピッチDP2のうち小さい方のピッチ)よりも広く設定されている。
Power via
したがって、第4実施形態では、上記第3実施形態と同様、各電源ヴィア導体231を流れる電流量をより効果的に均一化することができ、電源導体パターン224Aにおいて電流主経路ROを流れる電流の幅方向Yの電流密度をより均一化することができる。よって、電源ライン220Cにおけるエレクトロマイグレーションによる断線を効果的に防止することができる。
Therefore, in the fourth embodiment, the same as the third embodiment, the amount of current flowing through each power supply via
[第5実施形態]
次に、本発明の第5実施形態に係るプリント回路板について説明する。図6は、本発明の第5実施形態に係るプリント回路板のプリント配線板における電源ラインを示す説明図である。図6(a)は電源ラインを示す斜視図、図6(b)は電源ラインの第2電源導体パターンを示す部分平面図である。なお、第5実施形態では、上記第3実施形態の開口部の形状を変えたものである。なお、開口部以外の構成は、上記第3実施形態と同様であるため、同一の構成については同一符号を付して説明を省略する。
[Fifth Embodiment]
Next, a printed circuit board according to a fifth embodiment of the invention will be described. FIG. 6 is an explanatory diagram showing power supply lines in the printed wiring board of the printed circuit board according to the fifth embodiment of the present invention. 6A is a perspective view showing a power supply line, and FIG. 6B is a partial plan view showing a second power supply conductor pattern of the power supply line. In the fifth embodiment, the shape of the opening in the third embodiment is changed. Since the configuration other than the opening is the same as that of the third embodiment, the same configuration is denoted by the same reference numeral and description thereof is omitted.
第5実施形態では、電源ライン220Dが、第2電源導体パターンとして電源導体パターン224Dを有している。電源導体パターン224Dには、開口部Hとは異なる形状の開口部(スリット)HDが2つ形成されている。開口部HDは、開口部Hと同様、複数の電源ヴィア導体231に対する幅方向Yの両側に形成されている。なお、第5実施形態では、電源ヴィア導体231の配置は、上記第3実施形態と同様とするが、上記第1、第2、第4実施形態と同様であってもよい。
In the fifth embodiment, the
図7は、端部に位置する電源ヴィア導体近傍の電源導体パターンの部分平面図である。図7において、端部に位置する電源ヴィア導体2311のうち、電流主経路ROの側に位置する電源ヴィア導体を、電源ヴィア導体2311−1、電流主経路ROの側とは反対側に位置する電源ヴィア導体を、電源ヴィア導体2311−2とする。
FIG. 7 is a partial plan view of the power supply conductor pattern in the vicinity of the power supply via conductor located at the end. In FIG. 7, among the power supply via
開口部HDは、電源ヴィア導体2311−1,2311−2に対向するよう電流主経路ROの方向Xに延びる第1開口部分である開口部分HD1を有する。また、開口部HDは、電源ヴィア導体2311−2に対向するよう開口部分HD1から幅方向Yの内側に延びる第2開口部分である開口部分HD2を有する。 Opening H D has a power supply via conductors 231 1-1, aperture H D1 is a first opening portion extending in the direction X of the current main path R O as opposed to 231 1-2. The opening H D has an opening part H D2 is a second opening portion that extends from the opening portion H D1 inward in the width direction Y so as to be opposed to the power supply via conductors 231 1-2.
開口部分HD1は、電源ヴィア導体2311ー1,2311ー2の電流主経路ROに対して直交する側の端縁に対向し、開口部分HD2は、電源ヴィア導体2311ー2の電流主経路ROに対して反対側の端縁に対向する。つまり、開口部分HD2は、電源ヴィア導体2311−2に対して電流副経路R側であって幅方向Yの内側に回り込んで形成されている。このように、電源ヴィア導体2311−2は、幅方向外側及び電流主経路の方向Xの後ろ側が略L字形状の開口部HDで囲われたことになる。
Aperture H D1 is perpendicular to the power supply via
第5実施形態によれば、開口部HDによって、電源ヴィア導体2311−2の電流の増加抑制効果が、上記第1〜第4実施形態の構成よりも高くなり、他の電源ヴィア導体231の電流の増加効果が高まる。また、電源ヴィア導体231の配置が上記第3実施形態と同様であるため、電源ヴィア導体2312における電流増加効果が高まる。よって、各電源ヴィア導体231で電流の平均化効果が更に高まる。
According to the fifth embodiment, the opening H D, increasing the effect of suppressing the current of the power supply via
[第6実施形態]
次に、本発明の第6実施形態に係るプリント回路板について説明する。図8は、本発明の第6実施形態に係るプリント回路板のプリント配線板における電源ラインを示す説明図である。図8(a)は電源ラインを示す斜視図、図8(b)は電源ラインの第2電源導体パターンを示す部分平面図である。なお、第6実施形態において、上記第1〜第5実施形態と同様の構成については、同一符号を付して説明を省略する。ここで、第6実施形態において、開口部HDの形状は上記第5実施形態と同様であり、電源ヴィア導体231の配置は上記第1及び第2実施形態と同様であり、電流副経路Rは、上記第1実施形態と同様である。
[Sixth Embodiment]
Next, a printed circuit board according to a sixth embodiment of the invention will be described. FIG. 8 is an explanatory diagram showing power supply lines in the printed wiring board of the printed circuit board according to the sixth embodiment of the present invention. FIG. 8A is a perspective view showing a power supply line, and FIG. 8B is a partial plan view showing a second power supply conductor pattern of the power supply line. Note that in the sixth embodiment, identical symbols are assigned to configurations similar to those in the first through fifth embodiments and descriptions thereof are omitted. Here, in the sixth embodiment, the shape of the opening H D is the same as the fifth embodiment, the arrangement of the power supply via
なお、開口部の形状は、上記第1実施形態と同様でもよく、これら以外の形状であってもよい。また、電源ヴィア導体231の配列も、上記第3、第4実施形態と同様の配列にしてもよい。
The shape of the opening may be the same as that in the first embodiment, or may be other shapes. Further, the power supply via
第6実施形態では、電源ライン220Eは、電流副経路Rに一端271が電気的に接続され、電流主経路ROに他端272が電気的に接続されたジャンパー線270を有している。このジャンパー線270は、可撓性を有する電線である。このジャンパー線270により電流副経路Rと電流主経路ROとが短絡されている。第6実施形態によれば、電流副経路Rに流れる電流を増やすことができ、電流迂回を利用したヴィア電流の平均化効果をさらに高めることができる。
In the sixth embodiment, the
[実施例]
次に、上記実施形態のプリント配線板についてシミュレーションモデルを定義し、該シミュレーションモデルに対してシミュレーションを行った結果について説明する。なお、図11は、比較例のプリント配線板における電源ラインを示す説明図である。図11(a)は電源ラインを示す斜視図、図11(b)は電源ラインの電源導体パターンを示す部分平面図である。比較例の電源ライン1220は、上記第1実施形態と同様、電源パッド221、電源導体パターン222及び電源ヴィア導体231,241を有する他、図1の電源導体パターン224に開口部が形成されていない電源導体パターン1224を有する。つまり、図11の比較例の電源ライン1220の構造は、第1実施形態の電源ライン220における開口部Hが無い構造と同じである。
[Example]
Next, a simulation model is defined for the printed wiring board of the above embodiment, and a result of simulation performed on the simulation model will be described. In addition, FIG. 11 is explanatory drawing which shows the power supply line in the printed wiring board of a comparative example. 11A is a perspective view showing a power supply line, and FIG. 11B is a partial plan view showing a power supply conductor pattern of the power supply line. Similar to the first embodiment, the
上記第1、第2、第3、第5実施形態のプリント配線板のシミュレーションモデルと、図11に示す比較例のプリント配線板のシミュレーションモデルについて、シミュレーションを行った。このシミュレーションでは、電源ヴィア導体の電流密度ばらつき(各電源ヴィア導体に発生する電流の最大、最小値の差分)を求めた。 The simulation was performed for the simulation model of the printed wiring board of the first, second, third, and fifth embodiments and the simulation model of the printed wiring board of the comparative example shown in FIG. In this simulation, the current density variation of the power supply via conductor (difference between the maximum and minimum values of the current generated in each power supply via conductor) was obtained.
以下の表1にシミュレーションに用いた基板形状及び電気特性を示す。 Table 1 below shows the substrate shape and electrical characteristics used in the simulation.
なお、シミュレーションでは、Sigrity社PowerDC(Ver11.0.7.11151)を用いた。 In the simulation, PowerDC (Ver 11.0.7.151151) of Sigrity was used.
表2がシミュレーション結果であり、比較例のヴィア電流のばらつきを1とした場合の、各実施形態の電流のばらつきの比率を表わしている。つまり、この比率が小さいほど、電流のばらつきの低減効果が高い。従って、第1、第2、第3、第5実施形態のモデルになるに連れ、ヴィアの電流のばらつきが低減していることが分かる。 Table 2 shows the simulation results, and represents the ratio of the current variation of each embodiment when the via current variation of the comparative example is 1. That is, the smaller the ratio, the higher the effect of reducing current variation. Therefore, it can be seen that the variation in the via current decreases as the models of the first, second, third, and fifth embodiments are obtained.
次に、開口部と隣接する電源ヴィア導体との間の距離の範囲について、図9を用いて説明する。図9は、隣接ヴィアピッチに対するスリット距離の比と、ヴィア電流のばらつき比との関係を示すグラフである。図9には、電流副経路Rの幅D2を1.8[mm]に固定した条件の下、図3、図4、図5の三形態の電源ヴィア導体231の配置において、スリット距離D1を変化させた場合のヴィア電流のばらつきを示している。
Next, the range of the distance between the opening and the adjacent power via conductor will be described with reference to FIG. FIG. 9 is a graph showing the relationship between the ratio of the slit distance to the adjacent via pitch and the variation ratio of the via current. FIG 9, under the condition of a fixed width D 2 of the current sub-path R to 1.8 [mm], 3, 4, in the arrangement of the three forms of power via
なお、図3(第2実施形態)のプリント配線板のシミュレーションモデルに基づいたシミュレーション結果が菱形のプロットである。図4(第3実施形態)のプリント配線板のシミュレーションモデルに基づいたシミュレーション結果が黒丸のプロットである。図5(第4実施形態)のプリント配線板のシミュレーションモデルに基づいたシミュレーション結果が白丸のプロットである。 In addition, the simulation result based on the simulation model of the printed wiring board of FIG. 3 (2nd Embodiment) is a rhombus plot. The simulation result based on the simulation model of the printed wiring board in FIG. 4 (third embodiment) is a black circle plot. The simulation result based on the simulation model of the printed wiring board in FIG. 5 (fourth embodiment) is a white circle plot.
図5の第4実施形態のモデルでは、距離DGを2.0[mm]、ヴィアピッチDP1,DP2を1.0[mm]とした。他は第3実施形態(表1)と同じパラメータとした。 In the model of the fourth embodiment in FIG. 5, the distance DG is set to 2.0 [mm], and the via pitches D P1 and D P2 are set to 1.0 [mm]. Other parameters are the same as those in the third embodiment (Table 1).
図9に示すグラフの横軸は、開口部Hに隣接する電源ヴィア導体2311,2311のピッチ(隣接ヴィアピッチ)DP2に対するスリット距離D1の比(D1/DP2)である。縦軸は、比較例(図11、表1で示した構造)の電流ばらつきに対する前述の三形態における電流ばらつきの比である。
The horizontal axis of the graph shown in FIG. 9 is the ratio (D 1 / D P2 ) of the slit distance D 1 to the pitch (adjacent via pitch) D P2 of the power supply via
従って、横軸の数字が大きくなると、開口部Hと、開口部Hに隣接する電源ヴィア導体2311とが離れることを示し、縦軸は、1よりも小さくなるほど比較例に対する電流ばらつきの低減効果が高いことを示している。
Therefore, when the number of the horizontal axis is increased, and the opening portion H, and the power supply via
図9に示すように、どの形態においても、隣接ヴィアピッチDP2に対するスリット距離D1の比がゼロ、即ち開口部とヴィア間距離D1がゼロに近づくほど、電流のばらつき低減効果が高いことが分かる。また、隣接ヴィアピッチDP2に対するスリット距離D1の比が3以上で電流ばらつき低減効果がほぼ飽和することが分かる。 As shown in FIG. 9, in any form, zero the ratio of the slit distance D 1 relative to the adjacent via pitch D P2, that is, as the opening and via distance D 1 approaches zero, the higher variation reduction effect of the current I understand. Further, it can be seen that adjacent the via pitch D ratio of the slit distance D 1 with respect to P2 is current variation reduction effect by 3 or more is nearly saturated.
このシミュレーション結果は、開口部Hが電源ヴィア導体2311に近づく程、電源ヴィア導体2311における電流の流れ易さを制限する効果が、どのヴィア配置でも発生していることを示している。
The simulation results, as the aperture H approaches the power supply via
逆に、開口部Hが電源ヴィア導体2311から離れるほど、どのヴィア配置においても、電源ヴィア導体2311の電流の流れ易さを制限する効果が得づらくなる。これは、電源ヴィア導体2311と開口部Hとの間の配線領域が電流経路として機能してしまい、開口部Hの無い状態に近づくことによる。
Conversely, the opening H is separated from the power supply via
以上から、開口部Hと電源ヴィア導体2311との間の距離D1の範囲は、以下の式1の範囲が望ましい。
0.0≦D1/DP2≦3.0 (式1)
From the above, the range of the distance D 1 between the opening H and the power supply via
0.0 ≦ D 1 / D P2 ≦ 3.0 (Formula 1)
次に、電流副経路Rの幅D2の範囲について、図10を用いて説明する。 Next, the range of the width D 2 of the current sub-path R, will be described with reference to FIG. 10.
図10は、隣接ヴィアピッチに対する電流副経路の幅と、ヴィア電流のばらつき比との関係を示すグラフである。図10(a)は図3(第2実施形態)に示すプリント配線板のシミュレーションモデルに対するシミュレーション結果を示し、図10(b)は図6(第5実施形態)に示すプリント配線板のシミュレーションモデルに対するシミュレーション結果を示している。 FIG. 10 is a graph showing the relationship between the width of the current sub-path with respect to the adjacent via pitch and the variation ratio of the via current. FIG. 10A shows a simulation result for the simulation model of the printed wiring board shown in FIG. 3 (second embodiment), and FIG. 10B shows the simulation model of the printed wiring board shown in FIG. 6 (fifth embodiment). The simulation result is shown.
図10中、横軸は、隣接ヴィアピッチDP2に対する電流副経路Rの幅D2の比(D2/DP2)であり、縦軸は、比較例(図11、表1で示した構造)の電流ばらつきに対する前述の二形態における電流ばらつきの比である。 In FIG. 10, the horizontal axis represents the ratio (D 2 / D P2 ) of the width D 2 of the current sub-path R to the adjacent via pitch D P2 , and the vertical axis represents the comparative example (the structure shown in FIG. 11 and Table 1). ) Current variation in the above two forms.
図10(a)及び図10(b)に示すように、どの形態においても、隣接ヴィアピッチDP2に対する電流副経路Rの幅D2の比(D2/DP2)が1以上で電流ばらつき低減効果が飽和に近付くことが分かる。 As shown in FIGS. 10 (a) and 10 (b), in any form, the current variation when the ratio (D 2 / D P2 ) of the width D 2 of the current sub-path R to the adjacent via pitch D P2 is 1 or more. It can be seen that the reduction effect approaches saturation.
また、隣接ヴィアピッチDP2に対する電流副経路Rの幅D2の比(D2/DP2)が3以上になると、電流ばらつき低減効果がほぼ飽和する。よって、電流副経路Rの幅D2の比(D2/DP2)を更に大きくしても、電流副経路Rの幅D2に応じた電流ばらつき低減効果が得づらくなることがわかる。 Further, when the ratio (D 2 / D P2 ) of the width D 2 of the current sub-path R to the adjacent via pitch D P2 is 3 or more, the current variation reducing effect is almost saturated. Thus, current is also further increase the ratio of the width D 2 (D 2 / D P2) of the sub path R, it can be seen that current variation reduction effect in accordance with the width D 2 of the current sub-path R becomes difficult to obtain.
以上から、電流ばらつきの低減効果を十分得られる範囲として、式2の範囲が望ましい。
1.5≦D2/DP2≦6.0 (式2)
From the above, the range of Equation 2 is desirable as a range in which the effect of reducing current variation can be sufficiently obtained.
1.5 ≦ D 2 / D P2 ≦ 6.0 (Formula 2)
なお、本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。 The present invention is not limited to the embodiment described above, and many modifications are possible within the technical idea of the present invention.
上記第1〜第5実施形態では、プリント配線板がマザーボードである場合について説明したが、これに限定されるものではなく、半導体パッケージにおけるインターポーザの場合であってもよい。この場合、インターポーザに搭載される半導体チップが半導体装置である。 In the first to fifth embodiments, the case where the printed wiring board is a mother board has been described. However, the present invention is not limited to this and may be an interposer in a semiconductor package. In this case, the semiconductor chip mounted on the interposer is a semiconductor device.
また、上記第1〜第5実施形態では、プリント配線板が3層の導体層からなる場合について説明したが、2層、又は4層以上の導体層からなる場合であっても本発明は適用可能である。その際、第1導体層と第2導体層との間に、別の導体層が介在していてもよい。また、第1導体層が表層、第2導体層が内層の場合について説明したが、第1導体層が内層であってもよく、また、第2導体層が表層であってもよい。 Moreover, although the said 1st-5th embodiment demonstrated the case where a printed wiring board consisted of 3 layers of conductor layers, this invention is applied even when it consists of 2 layers or a conductor layer of 4 layers or more. Is possible. At that time, another conductor layer may be interposed between the first conductor layer and the second conductor layer. Moreover, although the case where the first conductor layer is a surface layer and the second conductor layer is an inner layer has been described, the first conductor layer may be an inner layer, and the second conductor layer may be a surface layer.
100…プリント回路板、200…プリント配線板、201…表層(第1導体層)、202…内層(第2導体層)、204,205…絶縁体層、220…電源ライン、222…電源導体パターン(第1電源導体パターン)、224…電源導体パターン(第2電源導体パターン)、231…電源ヴィア導体、302…電力供給部、H…開口部、RO…電流主経路
DESCRIPTION OF
Claims (9)
前記半導体装置に電力を供給する電力供給部と、
前記半導体装置及び前記電力供給部が実装されたプリント配線板と、を備え、
前記プリント配線板は、第1導体層と、前記第1導体層に絶縁体層を介して積層された第2導体層と、を有し、
前記プリント配線板には、
前記第1導体層に配置され、前記電力供給部から電流が供給される第1電源導体パターンと、
前記第2導体層に配置され、前記第1電源導体パターンを積層方向に前記第2導体層に投影したときに前記第1電源導体パターンの投影像に重なる第2電源導体パターンと、
前記第1電源導体パターンと前記第2電源導体パターンとを電気的に接続する複数の電源ヴィア導体と、が形成されており、
前記複数の電源ヴィア導体は、前記第2電源導体パターンの電流主経路の方向と交差する方向に並んでおり、
前記第2電源導体パターンにおける、並んで配置された前記複数の電源ヴィア導体の両側には、開口部が形成されていることを特徴とするプリント回路板。 A semiconductor device;
A power supply unit for supplying power to the semiconductor device;
A printed wiring board on which the semiconductor device and the power supply unit are mounted;
The printed wiring board has a first conductor layer and a second conductor layer laminated on the first conductor layer via an insulator layer,
In the printed wiring board,
A first power supply conductor pattern disposed on the first conductor layer and supplied with current from the power supply unit;
A second power supply conductor pattern disposed on the second conductor layer and overlapping a projection image of the first power supply conductor pattern when the first power supply conductor pattern is projected onto the second conductor layer in the stacking direction;
A plurality of power supply via conductors that electrically connect the first power supply conductor pattern and the second power supply conductor pattern;
The plurality of power supply via conductors are arranged in a direction intersecting a direction of a current main path of the second power supply conductor pattern,
An opening is formed on both sides of the plurality of power supply via conductors arranged side by side in the second power supply conductor pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014020201A JP2015149336A (en) | 2014-02-05 | 2014-02-05 | printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014020201A JP2015149336A (en) | 2014-02-05 | 2014-02-05 | printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015149336A true JP2015149336A (en) | 2015-08-20 |
Family
ID=53892504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014020201A Pending JP2015149336A (en) | 2014-02-05 | 2014-02-05 | printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015149336A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017188579A (en) * | 2016-04-06 | 2017-10-12 | 株式会社ジェイデバイス | Semiconductor device |
CN108668425A (en) * | 2017-03-31 | 2018-10-16 | 鹏鼎控股(深圳)股份有限公司 | Signal transmssion line ontology and preparation method thereof, USBTypeC connectors |
EP3389347A1 (en) * | 2017-04-14 | 2018-10-17 | Pegatron Corporation | Power signal transmission structure and design method thereof |
US11455448B2 (en) * | 2019-08-08 | 2022-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for analyzing electromigration (EM) in integrated circuit |
US11657199B2 (en) | 2019-08-08 | 2023-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for analyzing electromigration (EM) in integrated circuit |
-
2014
- 2014-02-05 JP JP2014020201A patent/JP2015149336A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017188579A (en) * | 2016-04-06 | 2017-10-12 | 株式会社ジェイデバイス | Semiconductor device |
CN108668425A (en) * | 2017-03-31 | 2018-10-16 | 鹏鼎控股(深圳)股份有限公司 | Signal transmssion line ontology and preparation method thereof, USBTypeC connectors |
CN108668425B (en) * | 2017-03-31 | 2020-03-31 | 庆鼎精密电子(淮安)有限公司 | Signal transmission line body, manufacturing method thereof and USB Type C connector |
EP3389347A1 (en) * | 2017-04-14 | 2018-10-17 | Pegatron Corporation | Power signal transmission structure and design method thereof |
US11455448B2 (en) * | 2019-08-08 | 2022-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for analyzing electromigration (EM) in integrated circuit |
US11657199B2 (en) | 2019-08-08 | 2023-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for analyzing electromigration (EM) in integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015149336A (en) | printed circuit board | |
US7684204B2 (en) | Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor | |
JP6818534B2 (en) | Printed wiring board, printed circuit board and electronic equipment | |
US8525042B2 (en) | Printed circuit board and printed circuit board unit | |
JP2003007750A (en) | Semiconductor device | |
JP6272173B2 (en) | Wiring board | |
US20130265726A1 (en) | Printed circuit board | |
JP6292908B2 (en) | Printed circuit board | |
JPWO2013111194A1 (en) | Multilayer printed circuit board | |
US9769925B2 (en) | Relieved component pad for 0201 use between vias | |
JP2010153831A (en) | Wiring board, semiconductor device, and semiconductor element | |
US8587117B2 (en) | Stacked semiconductor chips having circuit element provided with each of the semiconductor chips | |
JP2011138812A (en) | Power supply module | |
KR101971281B1 (en) | Package substrate and semiconductor package including the same | |
JP2010021286A (en) | Bga package | |
JP5792083B2 (en) | Component mounting board | |
TWI656814B (en) | Circuit board circuit arrangment method and circuit board circuit structure | |
WO2012153835A1 (en) | Printed wiring board | |
JP6866778B2 (en) | Package substrate and manufacturing method of package substrate | |
JP2007318023A (en) | Semiconductor package | |
JP2018129464A (en) | Printed circuit board and printed circuit device | |
JP2014112598A (en) | Printed wiring board | |
JP2015012168A (en) | Printed circuit board | |
KR102279152B1 (en) | Interposer for wiring and electric module having the same | |
JP2013004830A (en) | Printed wiring board and via arrangement method of printed wiring board |