JP6292908B2 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
JP6292908B2
JP6292908B2 JP2014018566A JP2014018566A JP6292908B2 JP 6292908 B2 JP6292908 B2 JP 6292908B2 JP 2014018566 A JP2014018566 A JP 2014018566A JP 2014018566 A JP2014018566 A JP 2014018566A JP 6292908 B2 JP6292908 B2 JP 6292908B2
Authority
JP
Japan
Prior art keywords
power supply
supply via
conductor
center point
via conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014018566A
Other languages
Japanese (ja)
Other versions
JP2015146382A (en
JP2015146382A5 (en
Inventor
星 聡
聡 星
展輝 山下
展輝 山下
裕典 村井
裕典 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014018566A priority Critical patent/JP6292908B2/en
Publication of JP2015146382A publication Critical patent/JP2015146382A/en
Publication of JP2015146382A5 publication Critical patent/JP2015146382A5/ja
Application granted granted Critical
Publication of JP6292908B2 publication Critical patent/JP6292908B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

本発明は、半導体装置と、半導体装置が実装されたプリント配線板とを備えたプリント回路板に関する。   The present invention relates to a printed circuit board including a semiconductor device and a printed wiring board on which the semiconductor device is mounted.

近年、半導体装置である半導体集積回路(Large−Scale Integration。以下、LSI)の消費電流増大に伴い、プリント配線板の電源導体パターンや電源ヴィア導体に流れる電流量も増大している。導体に流れる電流密度が高まると、エレクトロマイグレーションによって配線が断線する可能性が高まることが知られている。   In recent years, along with an increase in current consumption of a semiconductor integrated circuit (Large-Scale Integration, hereinafter referred to as LSI) which is a semiconductor device, the amount of current flowing through a power supply conductor pattern and a power supply via conductor of a printed wiring board has also increased. It is known that when the current density flowing through the conductor increases, the possibility of the wiring being disconnected due to electromigration increases.

プリント回路板の電源ラインの構造は、表層の電源回路→表層の電源導体パターン→電源ヴィア導体→内層の電源導体パターン…→表層のLSIというように、ヴィア導体で層を切り替え、複数の導体層を用いて電源ラインを配線することが一般的である。   The structure of the power line of the printed circuit board is as follows: surface power circuit → surface power conductor pattern → power via conductor → inner power conductor pattern ... It is common to wire a power supply line using

従来、電源ヴィア導体で層を切り替える際には、LSIの大電流化に対応するために、多数の電源ヴィア導体を並列して配置することが実施されている(特許文献1参照)。特許文献1では、複数の電源ヴィア導体を正方格子状に配置したものが開示されている。   Conventionally, when layers are switched by power supply via conductors, a large number of power supply via conductors are arranged in parallel in order to cope with a large current of LSI (see Patent Document 1). Patent Document 1 discloses a configuration in which a plurality of power supply via conductors are arranged in a square lattice pattern.

特開2013−229548公報JP2013-229548A

しかしながら、複数の電源ヴィア導体を正方格子状に配列した場合には、電力供給部の端子が接合される電源パッドと各電源ヴィア導体との距離のばらつきが大きいため、各電源ヴィア導体を流れる電流量に大きな差が生じることがあった。したがって、複数の電源ヴィア導体を正方格子状に配列した場合には、特定の電源ヴィア導体に電流が集中しやすくなるため、各電源ヴィア導体に電流を分散させる効果が低いものであった。   However, when a plurality of power supply via conductors are arranged in a square lattice pattern, there is a large variation in the distance between the power supply pads to which the terminals of the power supply unit are joined and the power supply via conductors. There could be large differences in quantity. Therefore, when a plurality of power supply via conductors are arranged in a square lattice shape, the current tends to concentrate on a specific power supply via conductor, so that the effect of distributing the current to each power supply via conductor is low.

そこで、本発明は、複数の電源ヴィア導体の電流を平均化することを目的とする。   Therefore, an object of the present invention is to average the currents of a plurality of power supply via conductors.

本発明のプリント回路板は、半導体装置と、前記半導体装置に電力を供給する電力供給部と、前記半導体装置及び前記電力供給部が実装されたプリント配線板と、を備え、前記プリント配線板は、第1導体層と、前記第1導体層に絶縁体層を介して積層された第2導体層とを有し、前記プリント配線板には、前記第1導体層に配置され、前記電力供給部の端子が接合される電源パッドと、前記第1導体層に配置され、前記電源パッドに連続する平板状の第1電源導体パターンと、前記第2導体層に配置され、前記第1電源導体パターンを積層方向に前記第2導体層に投影したときに前記第1電源導体パターンの投影像に重なる第2電源導体パターンと、前記第1電源導体パターンと前記第2電源導体パターンとを電気的に接続する複数の電源ヴィア導体からなる電源ヴィア導体群と、が形成されており、前記電源パッドの中心点と前記電源ヴィア導体群の各電源ヴィア導体の中心点との距離の中央値をRとし、前記電源ヴィア導体群の各電源ヴィア導体の中心点が、前記電源パッドの中心点を中心とする半径0.6×Rの円弧と半径1.4×Rの円弧とで囲まれる領域内に含まれるように、前記電源ヴィア導体群の複数の電源ヴィア導体が互いに間隔をあけて配置されており、前記電源ヴィア導体群が、前記電源パッドの中心点を中心とする半径方向に間隔をあけて複数形成されていることを特徴とする。 The printed circuit board of the present invention includes a semiconductor device, a power supply unit that supplies power to the semiconductor device, and a printed wiring board on which the semiconductor device and the power supply unit are mounted. A first conductor layer and a second conductor layer laminated on the first conductor layer via an insulator layer, and the printed wiring board is disposed on the first conductor layer, and the power supply A power supply pad to which a terminal of a portion is bonded, a flat plate-like first power supply conductor pattern that is disposed on the first conductor layer and continues to the power supply pad, and is disposed on the second conductor layer, and the first power supply conductor When the pattern is projected onto the second conductor layer in the stacking direction, the second power supply conductor pattern overlapping the projection image of the first power supply conductor pattern, and the first power supply conductor pattern and the second power supply conductor pattern are electrically Multiple power supplies to connect to A power via conductor group composed of via conductors, and R is a median value of the distance between the center point of the power pad and the center point of each power via conductor of the power via conductor group. The center point of each power supply via conductor of the conductor group is included in a region surrounded by an arc having a radius of 0.6 × R and an arc having a radius of 1.4 × R centering on the center point of the power supply pad. A plurality of power supply via conductors of the power supply via conductor group are spaced apart from each other, and a plurality of the power supply via conductor groups are formed at intervals in the radial direction centered on the center point of the power supply pad. It is characterized by.

本発明によれば、複数の電源ヴィア導体の電流を平均化することができる。   According to the present invention, the currents of a plurality of power supply via conductors can be averaged.

第1実施形態に係るプリント回路板の概略構成を示す説明図である。It is explanatory drawing which shows schematic structure of the printed circuit board which concerns on 1st Embodiment. プリント配線板の表層に垂直な方向からプリント配線板を見たときのプリント配線板の部分平面図である。It is a partial top view of a printed wiring board when a printed wiring board is seen from the direction perpendicular | vertical to the surface layer of a printed wiring board. 電源ヴィア導体の配置を説明するための電源ヴィア導体群の模式図である。It is a schematic diagram of the power supply via conductor group for demonstrating arrangement | positioning of a power supply via conductor. シミュレーション結果を示すグラフである。It is a graph which shows a simulation result. 第2実施形態に係るプリント回路板のプリント配線板の表層に垂直な方向からプリント配線板を見たときのプリント配線板の部分平面図である。It is a partial top view of a printed wiring board when a printed wiring board is seen from the direction perpendicular | vertical to the surface layer of the printed wiring board of the printed circuit board which concerns on 2nd Embodiment. 比較例のプリント配線板を示す説明図である。It is explanatory drawing which shows the printed wiring board of a comparative example.

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。   Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.

[第1実施形態]
図1は、本発明の第1実施形態に係るプリント回路板の概略構成を示す説明図である。図1(a)はプリント回路板の断面図である。図1(b)はプリント配線板から電源ラインのみを抜き出したときの電源ラインの斜視図である。
[First Embodiment]
FIG. 1 is an explanatory diagram showing a schematic configuration of a printed circuit board according to the first embodiment of the present invention. FIG. 1A is a cross-sectional view of a printed circuit board. FIG. 1B is a perspective view of the power supply line when only the power supply line is extracted from the printed wiring board.

プリント回路板100は、プリント配線板200と、プリント配線板200に実装された、LSI(半導体装置)301及び電力供給部302と、を備えている。電力供給部302は、LSI301に電力を供給する電気回路である。   The printed circuit board 100 includes a printed wiring board 200, an LSI (semiconductor device) 301 and a power supply unit 302 mounted on the printed wiring board 200. The power supply unit 302 is an electric circuit that supplies power to the LSI 301.

LSI301は、例えばBGA(Ball Grid Array)型やLGA(Land Grid Array)型の半導体パッケージであり、直流電圧の入力端子となる複数(又は1つ)の電源端子304を有する。図1(a)では、電源端子304を1つ図示している。   The LSI 301 is, for example, a BGA (Ball Grid Array) type or LGA (Land Grid Array) type semiconductor package, and has a plurality (or one) of power supply terminals 304 serving as DC voltage input terminals. In FIG. 1A, one power supply terminal 304 is shown.

電力供給部302は、電源回路311と電源部品312とを有している。電源回路311は、入力した交流又は直流の電圧を、LSI301の駆動に必要な直流電圧レベルに調整して直流電圧を出力する半導体素子である。電源部品312は、例えばインダクタ素子等の受動素子であり、直流電圧の出力端子となる電源端子303を有する。   The power supply unit 302 includes a power supply circuit 311 and a power supply component 312. The power supply circuit 311 is a semiconductor element that adjusts an input AC or DC voltage to a DC voltage level necessary for driving the LSI 301 and outputs a DC voltage. The power supply component 312 is a passive element such as an inductor element, for example, and has a power supply terminal 303 serving as a DC voltage output terminal.

なお、第1実施形態では、電力供給部302が2つの素子からなる場合について説明したが、1つの素子で構成されていてもよく、また、3つ以上の素子からなる場合であってもよい。電力供給部302は、電池等の電源を有していてもよい。いずれの場合であっても、電力供給部302は、直流電圧の出力端子となる電源端子303を有していることになる。   In the first embodiment, the case where the power supply unit 302 includes two elements has been described. However, the power supply unit 302 may include one element, or may include three or more elements. . The power supply unit 302 may have a power source such as a battery. In any case, the power supply unit 302 has a power supply terminal 303 serving as a DC voltage output terminal.

プリント配線板200は、2層以上、例えば3層の導体層201,202,203を有するプリント配線板(マザーボード)である。具体的に説明すると、プリント配線板200は、導体層である一対の表層201,203と、2つの表層201,203間に配置された、導体層である内層202とを有している。そして、プリント配線板200は、第1導体層である表層201、第2導体層である内層202、表層203の順に絶縁体層204,205を介して積層方向(矢印Z方向)に積層されて構成されている。   The printed wiring board 200 is a printed wiring board (motherboard) having two or more layers, for example, three conductor layers 201, 202, and 203. More specifically, the printed wiring board 200 includes a pair of surface layers 201 and 203 that are conductor layers, and an inner layer 202 that is a conductor layer disposed between the two surface layers 201 and 203. The printed wiring board 200 is laminated in the laminating direction (arrow Z direction) through the insulator layers 204 and 205 in this order: the surface layer 201 as the first conductor layer, the inner layer 202 as the second conductor layer, and the surface layer 203. It is configured.

LSI301及び電力供給部302は、プリント配線板200の表層(実装面)201に実装されている。   The LSI 301 and the power supply unit 302 are mounted on the surface layer (mounting surface) 201 of the printed wiring board 200.

第1実施形態では、表層201と内層202に跨って配置され、電力供給部302の電源端子(出力端子)303と、LSI301の電源端子(入力端子)304とを電気的に接続する電源ライン220が形成されている。なお、表層201と表層203とに跨って、不図示のグランドラインが配置されている。表層203には、一面にベタの不図示のグランド導体パターンが形成されている。   In the first embodiment, the power supply line 220 is disposed across the surface layer 201 and the inner layer 202 and electrically connects the power supply terminal (output terminal) 303 of the power supply unit 302 and the power supply terminal (input terminal) 304 of the LSI 301. Is formed. A ground line (not shown) is disposed across the surface layer 201 and the surface layer 203. On the surface layer 203, a solid conductor pattern (not shown) is formed on one surface.

電源ライン220は、表層201に形成された、電力供給部302の電源端子303がはんだ等で接合される電源パッド(実装パッド)221を有している。また、電源ライン220は、表層201に配置され、電源パッド221に連続して形成された第1電源導体パターンである平板状の電源導体パターン222を有している。電源パッド221と電源導体パターン222とは1つの平板状導体で形成されている。具体的に説明すると、電源パッド221は平板状導体においてソルダーレジスト(不図示)に形成された開口で露出した部分であり、電源導体パターン222は、ソルダーレジストで覆われた部分である。   The power supply line 220 has a power supply pad (mounting pad) 221 formed on the surface layer 201 to which the power supply terminal 303 of the power supply unit 302 is joined by solder or the like. The power supply line 220 has a flat power supply conductor pattern 222 that is disposed on the surface layer 201 and is a first power supply conductor pattern formed continuously with the power supply pad 221. The power supply pad 221 and the power supply conductor pattern 222 are formed of one flat conductor. More specifically, the power supply pad 221 is a portion exposed in an opening formed in a solder resist (not shown) in the flat conductor, and the power supply conductor pattern 222 is a portion covered with the solder resist.

また、電源ライン220は、内層202に配置された第2電源導体パターンである平板状の電源導体パターン224を有している。電源導体パターン224は、電源導体パターン222を内層202に積層方向(矢印Z方向)に投影したときの投影像の全部(又は一部)と重なるように形成されている。   The power supply line 220 has a flat power supply conductor pattern 224 that is a second power supply conductor pattern disposed on the inner layer 202. The power supply conductor pattern 224 is formed so as to overlap all (or a part) of the projected image when the power supply conductor pattern 222 is projected onto the inner layer 202 in the stacking direction (arrow Z direction).

プリント配線板200には、貫通孔(又は凹み穴)が、電源導体パターン222と電源導体パターン224との重なり部分、及びLSI301の電源端子304に対応する部分に形成されている。そして、これら貫通孔(又は凹み穴)には、電源ライン220の一部となる、電源ヴィア導体群223,225が形成されている。   In the printed wiring board 200, through holes (or recessed holes) are formed in an overlapping portion between the power supply conductor pattern 222 and the power supply conductor pattern 224 and a portion corresponding to the power supply terminal 304 of the LSI 301. In these through holes (or recessed holes), power supply via conductor groups 223 and 225 that are part of the power supply line 220 are formed.

つまり、電源導体パターン222と電源導体パターン224とは、積層方向(矢印Z方向)に延びる複数(図1(b)では6つ)の電源ヴィア導体231からなる電源ヴィア導体群223で電気的に接続されている。これら複数の電源ヴィア導体231は、積層方向と直交する方向に互いに間隔をあけて形成されている。   That is, the power supply conductor pattern 222 and the power supply conductor pattern 224 are electrically connected by a power supply via conductor group 223 including a plurality (six in FIG. 1B) of power supply via conductors 231 extending in the stacking direction (arrow Z direction). It is connected. The plurality of power supply via conductors 231 are formed at intervals from each other in a direction orthogonal to the stacking direction.

また、電源導体パターン224とLSI301の電源端子304とが複数の電源ヴィア導体241からなる電源ヴィア導体群225で電気的に接続されている。これら電源ヴィア導体241も積層方向と直交する方向に互いに間隔をあけて形成されている。   The power supply conductor pattern 224 and the power supply terminal 304 of the LSI 301 are electrically connected by a power supply via conductor group 225 including a plurality of power supply via conductors 241. These power supply via conductors 241 are also formed spaced apart from each other in a direction orthogonal to the stacking direction.

具体的には、LSI301は、複数(例えば2つ)の電源端子304を有しており、図1(b)に示すように、各電源端子304に対応して電源ヴィア導体241が形成されている。ヴィア導体231,241は、貫通孔(凹み穴)が中空又は中実となるように貫通孔(凹み穴)に形成されている。   Specifically, the LSI 301 has a plurality of (for example, two) power supply terminals 304, and a power supply via conductor 241 is formed corresponding to each power supply terminal 304 as shown in FIG. Yes. The via conductors 231 and 241 are formed in the through hole (recessed hole) so that the through hole (recessed hole) is hollow or solid.

図2はプリント配線板200の表層(実装面)201に垂直な方向からプリント配線板200を見たときのプリント配線板200の部分平面図である。第1実施形態では、電源ヴィア導体群223が6つの電源ヴィア導体231からなり、図2では、電源ヴィア導体231,231,231,231,231,231と符号を付して説明する。 FIG. 2 is a partial plan view of the printed wiring board 200 when the printed wiring board 200 is viewed from a direction perpendicular to the surface layer (mounting surface) 201 of the printed wiring board 200. In the first embodiment, the power supply via conductor group 223 includes six power supply via conductors 231, and in FIG. 2, the power supply via conductors 231 1 , 231 2 , 231 3 , 231 4 , 231 5 , and 231 6 are denoted. I will explain.

ここで、電源パッド221の中心点をP、電源ヴィア導体231,231,231,231,231,231の中心点をP,P,P,P,P,Pとする。 Here, the central point of the power supply pad 221 is P 0 , and the central points of the power supply via conductors 231 1 , 231 2 , 231 3 , 231 4 , 231 5 , and 231 6 are P 1 , P 2 , P 3 , P 4 , P 5, and P 6.

電源パッド221の中心点Pと各電源ヴィア導体231〜231の中心点P〜Pとの距離D〜Dの中央値、図2では電源ヴィア導体の数が偶数であるので中央値に近い2つの距離Dと距離Dの平均値が中央値であり、この中央値をRとする。なお、電源ヴィア導体の数が奇数の場合は、電源ヴィア導体の距離が中央のものが中央値となる。電源パッド221の中心点Pを中心とする半径Rの円弧をCとする。 The median value of distances D 1 to D 6 between the center point P 0 of the power supply pad 221 and the center points P 1 to P 6 of the power supply via conductors 231 1 to 231 6 , in FIG. 2, the number of power supply via conductors is an even number. the average value of the two distances D 5 and the distance D 6 close to the center is the center value and the median value as R. When the number of power supply via conductors is an odd number, the center value is the distance of the power supply via conductors in the center. An arc having a radius R centered on the center point P 0 of the power supply pad 221 is defined as C 1 .

複数の電源ヴィア導体231〜231は、各電源ヴィア導体231〜231の中心点P〜Pが、円弧Cから半径方向内側及び外側に距離Lの所定領域内に含まれるように、互いに間隔をあけて配置されている。この所定領域は、中心点Pを中心とする半径(R−L)の円弧と半径(R+L)の円弧とで囲まれた領域である。距離Lは、電源ヴィア導体231〜231における電流量のばらつきが許容範囲内となるように設定するのがよく、具体的には0.4×Rに設定するのがよい。 A plurality of power supply via conductors 231 1-231 6, the center point P 1 to P 6 for each power via conductors 231 1-231 6 is included from the arc C 1 radially inwardly and a predetermined region of the outer a distance L As such, they are spaced apart from each other. This predetermined area is an area surrounded by an arc having a radius (R−L) and an arc having a radius (R + L) centered on the center point P 0 . The distance L is preferably set so that the variation in the amount of current in the power supply via conductors 231 1 to 231 6 falls within an allowable range, and specifically, set to 0.4 × R.

これにより、距離D〜Dのばらつきが低減され、各電源ヴィア導体231〜231に平均化して電流が流れる。したがって、特定の電源ヴィア導体に電流が集中するのを防止でき、エレクトロマイグレーションによる電源ライン220の断線を効果的に防止することができる。 Accordingly, the distance D 1 variation in to D 6 is reduced, a current flows averaged for each power via conductors 231 1-231 6. Therefore, current can be prevented from concentrating on a specific power via conductor, and disconnection of the power line 220 due to electromigration can be effectively prevented.

また、図2に示すように、複数の電源ヴィア導体231〜231が、電源パッド221の中心点Pを中心とする1つの仮想円弧上、図2では円弧C上に、互いに間隔をあけて配置されている。ここで、円弧Cから中心点P〜Pが外れていても効果的に特定の電源ヴィア導体に電流が集中するのを防止できるが、円弧C上に全ての中心点P〜Pが位置していればより効果的に電流の集中を防止できる。 As shown in FIG. 2, the plurality of power via conductors 231 1 to 231 6 are spaced from each other on one virtual arc centered on the center point P 0 of the power pad 221, and on the arc C 1 in FIG. 2. It is arranged with a gap. Here, even if the center points P 1 to P 6 deviate from the arc C 1 , current can be effectively prevented from being concentrated on a specific power via conductor, but all the center points P 1 to P on the arc C 1 can be prevented. P 6 can be prevented more effectively concentrate current if located.

図3は、電源ヴィア導体の配置を説明するための電源ヴィア導体群の模式図である。なお、この図3では、説明を簡略化するため、電源ヴィア導体群223が3つの電源ヴィア導体231,231,231からなる場合について図示している。 FIG. 3 is a schematic diagram of a power supply via conductor group for explaining the arrangement of the power supply via conductors. In FIG. 3, for simplification of description, the case where the power supply via conductor group 223 includes three power supply via conductors 231 1 , 231 2 , and 231 3 is illustrated.

電源ヴィア導体231〜231は、各電源ヴィア導体231〜231の中心点P〜Pが、円弧Cから半径方向に距離Lの所定領域S内に含まれるように、互いに間隔をあけて配置されている。所定領域Sを電源パッド221の中心点Pを中心とする仮想直線L,L,L,Lで等分割して分割領域S,S,Sとする。 Power via conductors 231 1-231 3, as the center point P 1 to P 3 of the power supply via conductors 231 1-231 3 is included in the predetermined region S of the distance L from the arc C 1 radially from each other They are arranged at intervals. The predetermined area S is equally divided by virtual straight lines L A , L B , L C , and L D centered on the center point P 0 of the power supply pad 221 to be divided areas S 1 , S 2 , and S 3 .

図3では、電源ヴィア導体231〜231が配置される所定領域Sの両端の電源ヴィア導体231,231の中心点P,Pと電源パッド221の中心点Pで形成される円弧Cの中心角の角度をθとする。また、角度θを電源ヴィア導体の数(図3では3)で除算した角度(ヴィア配置角度)をθ’とする。電源パッド221の中心点Pを中心としたヴィア配置角度θ’の扇形と、所定領域Sとの重複部が、分割領域S,S,Sである。 In Figure 3, it is formed by the power supply via conductors 231 1-231 3 predetermined region power via conductors 231 1 at both ends of the S which is placed, 231 central point P 1 of 3, P 3 and the center point P 0 of the power supply pads 221 the angle of the central angle of the arc C 1 and θ that. Further, an angle (via arrangement angle) obtained by dividing the angle θ by the number of power supply via conductors (3 in FIG. 3) is defined as θ ′. The overlapping portions of the sector of the via arrangement angle θ ′ around the center point P 0 of the power supply pad 221 and the predetermined region S are the divided regions S 1 , S 2 , S 3 .

そして、それぞれの分割領域S,S,Sに1つずつ電源ヴィア導体の中心点が含まれるように複数の電源ヴィア導体231〜231が配置されている。その際、上述したように、電源ヴィア導体231〜231は、互いに間隔をあけて配置されている。 A plurality of power supply via conductors 231 1 to 231 3 are arranged so that the center points of the power supply via conductors are included in each of the divided regions S 1 , S 2 , S 3 one by one. At this time, as described above, the power supply via conductors 231 1 to 231 3 are arranged at intervals.

これにより、円弧Cに沿う円周方向に複数の電源ヴィア導体231〜231が分散して配置されることになるので、電源導体パターン222又は電源導体パターン224において、局所的に電流が集中するのを抑制することができる。よって、エレクトロマイグレーションによる電源ライン220の断線をより効果的に防止することができる。 As a result, the plurality of power supply via conductors 231 1 to 231 3 are distributed and arranged in the circumferential direction along the arc C 1 , so that a current is locally generated in the power supply conductor pattern 222 or the power supply conductor pattern 224. Concentration can be suppressed. Therefore, disconnection of the power supply line 220 due to electromigration can be more effectively prevented.

このとき、電源ヴィア導体231〜231が、電源パッド221の中心点Pを中心に等角度間隔に配置されていればなお好ましい。この場合、円弧C上の電源ヴィア導体231〜231の中心点P〜Pが位置していれば、電源ヴィア導体231〜231が、円弧Cに沿う円周方向に等間隔に配置されていることとなる。 At this time, it is more preferable that the power supply via conductors 231 1 to 231 3 are arranged at equiangular intervals around the center point P 0 of the power supply pad 221. In this case, if the center point P 1 to P 3 of the power supply via conductors 231 1-231 3 on the arc C 1 is long located, the power supply via conductors 231 1-231 3, the circumferential direction along a circular arc C 1 It will be arrange | positioned at equal intervals.

以上、電源ヴィア導体231を円弧状に配置すると、電源ヴィア導体と電源パッド221と間の電流経路に障害物が存在せず、また、電源パッド221の中心点Pから各電源ヴィア導体231〜231の中心点P〜Pまでの距離がほぼ等しくなる。そのため、電源パッド221から流れる電流は、各電源ヴィア導体231〜231に概ね均等に分配されることになり、各電源ヴィア導体231〜231の電流のばらつきを低減することができる。 As described above, when the power supply via conductor 231 is arranged in an arc shape, there is no obstacle in the current path between the power supply via conductor and the power supply pad 221, and each power supply via conductor 231 1 from the center point P 0 of the power supply pad 221. The distances to the center points P 1 to P 6 of ˜231 6 are substantially equal. Therefore, the current flowing from the power supply pads 221 may be would be substantially evenly distributed to each power via conductors 231 1-231 6, to reduce the variation of the power supply via conductors 231 1-231 6 current.

なお、半径R、角度θは、実際の設計に応じた電源導体パターン222,224、電源ヴィア導体231の数の制約などによって適宜決めれば良い。   Note that the radius R and the angle θ may be appropriately determined depending on the number of power supply conductor patterns 222 and 224 and the number of power supply via conductors 231 according to the actual design.

ここで、比較例のプリント配線板について説明する。図6(a)は比較例のプリント配線板から電源ライン220Xのみを抜き出したときの電源ライン220Xの斜視図である。図6(b)は比較例のプリント配線板の表層201に垂直な方向からプリント配線板を見たときのプリント配線板の部分平面図である。   Here, the printed wiring board of a comparative example is demonstrated. FIG. 6A is a perspective view of the power supply line 220X when only the power supply line 220X is extracted from the printed wiring board of the comparative example. FIG. 6B is a partial plan view of the printed wiring board when the printed wiring board is viewed from a direction perpendicular to the surface layer 201 of the printed wiring board of the comparative example.

電源ライン220Xの構成は、電源ヴィア導体の配列以外は、第1実施形態の電源ライン220と同様である。   The configuration of the power supply line 220X is the same as that of the power supply line 220 of the first embodiment except for the arrangement of the power supply via conductors.

比較例では、複数の電源ヴィア導体231X,231Xが正方格子状に配置されており、電源パッド221に近い側の3つの電源ヴィア導体231Xで電源ヴィア導体群223Xが構成されている。また、電源ヴィア導体群223Xに対して電源パッド221よりも遠い側の3つの電源ヴィア導体231Xで電源ヴィア導体群223Xが構成されている。 In the comparative example, a plurality of power supply via conductors 231X 1, 231X 2 are arranged in a square lattice, the power supply via conductors 223X 1 with power via conductors 231X 1 near side of the three to the power supply pads 221 are configured . The power supply via conductors 223X 2 in three power via conductors 231X 2 farther than the power supply pads 221 are configured to the power via conductors 223X 1.

比較例の格子状のヴィア配置の場合、電源パッド221側の電源ヴィア導体群223Xの電源ヴィア導体231Xの電流量が、電源ヴィア導体群223Xの電源ヴィア導体231Xよりも大きくなる。これは、電源ヴィア導体群223Xが電源ヴィア導体群223Xよりも電源パッド221に近いこと、及び電源ヴィア導体231Xによって電源パッド221から電源ヴィア導体231Xへの電流経路が狭められ、電流の流れ易さが低減するためである。 For grid via arrangement of the comparative example, the amount of current of the power supply via conductors 231X 1 power via conductors 223X 1 power supply pad 221 side is larger than the power supply via conductors 231X 2 power via conductor groups 223X 2. This can supply via conductors 223X 1 is close to the power supply pad 221 than the power supply via conductors 223X 2, and the current path from the power supply pad 221 to the power supply via conductors 231X 2 is narrowed by the power via conductors 231X 1, current This is because the ease of flow is reduced.

第1実施形態の電源ライン220と比較例の電源ライン220Xについて、電源ヴィア導体の電流のばらつきをシミュレーションにより求めた。シミュレーションで電流ばらつきを求める対象ヴィア導体として、第1実施形態では電源ヴィア導体群223の全ての電源ヴィア導体を対象とし、比較例では電源ヴィア導体群223X,223Xの全ての電源ヴィア導体を対象とした。 For the power supply line 220 of the first embodiment and the power supply line 220X of the comparative example, the variation in the current of the power supply via conductor was obtained by simulation. In the first embodiment, all power via conductors in the power via conductor group 223 are targeted as target via conductors for which current variation is obtained by simulation. In the comparative example, all power via conductors in the power via conductor groups 223X 1 and 223X 2 are targeted. Targeted.

なお、シミュレーションにあたり、第1実施形態のプリント配線板と比較例のプリント配線板は、以下の表1のパラメータを用いた。   In the simulation, the parameters shown in Table 1 below were used for the printed wiring board of the first embodiment and the printed wiring board of the comparative example.

Figure 0006292908
Figure 0006292908

また、シミュレーターは、Sigrity社PowerDC(Ver11.0.7.11151)を用い、シミュレーションで求めた各ヴィア導体の電流の最大、最小の差異をばらつきと定義した。   Further, the simulator used PowerDC (Ver. 11.0.7.151151) of Sigrity, and the maximum and minimum differences of the currents of the respective via conductors obtained by simulation were defined as variations.

以下に示す表2がシミュレーション結果である。   Table 2 shown below is a simulation result.

Figure 0006292908
Figure 0006292908

第1実施形態の構成では、比較例の構成におけるヴィア電流のばらつきを1とした場合に、約0.19までばらつきが低減していることが確認できた。   In the configuration of the first embodiment, it was confirmed that when the via current variation in the configuration of the comparative example was 1, the variation was reduced to about 0.19.

最後に、ばらつき距離Lの所定領域Sについて、図4に示すシミュレーション結果を用いて説明する。   Finally, the predetermined region S of the variation distance L will be described using the simulation result shown in FIG.

シミュレーションモデルとして、第1実施形態のモデルの表層の電源導体パターン(表層電源配線)222と電源ヴィア導体231の配置のみを、以下の表3に示すように変更した4条件を準備した。   As simulation models, four conditions were prepared in which only the arrangement of the power supply conductor pattern (surface power supply wiring) 222 and the power supply via conductor 231 in the surface layer of the model of the first embodiment was changed as shown in Table 3 below.

Figure 0006292908
Figure 0006292908

そして、それぞれの条件下のモデルにおいて、1個の電源ヴィア導体の中心点とパッドの中心点間の距離を電源パッドに近づける方向に変化させ、ヴィア電流のばらつきをシミュレーションによって求めた。   Then, in the model under each condition, the distance between the center point of one power supply via conductor and the center point of the pad was changed in a direction approaching the power supply pad, and the dispersion of the via current was obtained by simulation.

図4に示すグラフの横軸は、半径Rに対するばらつき距離Lの比であり、縦軸は、比較例のモデルのヴィア配置構造の電流ばらつきに対する第1実施形態のモデルでの電流ばらつきの比である。従って、横軸の数字が大きくなると、ばらつき距離が大きくなることを示し、縦軸は、1未満の時に比較例に対する電流ばらつき低減効果があることを示している。   The horizontal axis of the graph shown in FIG. 4 is the ratio of the variation distance L to the radius R, and the vertical axis is the ratio of the current variation in the model of the first embodiment to the current variation of the via arrangement structure of the model of the comparative example. is there. Therefore, as the number on the horizontal axis increases, the variation distance increases, and the vertical axis indicates that when it is less than 1, there is a current variation reduction effect with respect to the comparative example.

ここで、各条件について述べる。条件1、条件2、条件3は、電源ヴィア導体と電源パッドとの間隔、及び電源ヴィア導体同士の間隔が近接するために、隣接する他の電源ヴィア導体の配置、形状による電源ヴィア導体への電流経路の変化が大きい。すなわち、電源ヴィア導体の電流変化が発生し易い形態である。   Here, each condition will be described. Condition 1, Condition 2, and Condition 3 are because the distance between the power supply via conductor and the power supply pad and the distance between the power supply via conductors are close to each other. The change in the current path is large. That is, this is a form in which a current change in the power supply via conductor is likely to occur.

条件4では、電源ヴィア導体と電源パッドの間隔、及び電源ヴィア導体同士の間隔が遠いため、隣接する他の電源ヴィア導体の配置、形状が変化したところで、そもそも電源ヴィア導体同士が離れているために、電源ヴィア導体への電流経路の変化が小さい。すなわち、電源ヴィア導体の電流変化が発生しづらい形態である。   Under condition 4, the distance between the power supply via conductor and the power supply pad and the distance between the power supply via conductors are far away, so that the arrangement and shape of other adjacent power supply via conductors are changed, so that the power supply via conductors are originally separated from each other. In addition, the change in the current path to the power supply via conductor is small. That is, it is a form in which the current change of the power supply via conductor hardly occurs.

以上から、図4において、半径Rに対するばらつき距離Lの比が0.4より小さい場合に、電流ばらつきの傾向が条件4のみ他条件と異なっていると考えられる。また、いずれの条件も、半径Rに対するばらつき距離Lの比が0.4以下で電流ばらつきの比が1未満(電流ばらつき低減効果を得られる状態)となっていることが分かる。   From the above, in FIG. 4, when the ratio of the variation distance L to the radius R is smaller than 0.4, it is considered that the tendency of the current variation is different from the other conditions only in the condition 4. Also, it can be seen that, under any of the conditions, the ratio of the variation distance L to the radius R is 0.4 or less and the ratio of the current variation is less than 1 (a state in which a current variation reduction effect can be obtained).

特に実際のプリント回路板を考えた場合、条件1、2、3が現実の配線形状、ヴィア配置間隔に近いことを考えると、半径Rに対するばらつき距離Lの比が0.4以下であれば、数十%程度の大きな電流ばらつき低減効果を得ることが可能である。   In particular, when considering an actual printed circuit board, considering that the conditions 1, 2, and 3 are close to the actual wiring shape and via arrangement interval, if the ratio of the variation distance L to the radius R is 0.4 or less, It is possible to obtain a large current variation reduction effect of about several tens of percent.

以上から、ばらつき距離Lは、
−0.4×R≦L≦0.4×R…(式1)
の関係を満たしていることが望ましい。
From the above, the variation distance L is
−0.4 × R ≦ L ≦ 0.4 × R (Formula 1)
It is desirable to satisfy the relationship.

即ち、Lの最大値が0.4×Rであり、電源ヴィア導体231の中心点が位置する所定領域Sは、中心点Pを中心とする半径(R−0.4×R)=0.6×Rの円弧と、半径(R+0.4×R)=1.4×Rの円弧とで挟まれた領域となる。 That is, the maximum value of L is 0.4 × R, a predetermined area center point of the power supply via conductors 231 located S is the radius around the center point P 0 (R-0.4 × R ) = 0 This is a region sandwiched between a 6 × R arc and a radius (R + 0.4 × R) = 1.4 × R arc.

[第2実施形態]
次に、本発明の第2実施形態に係るプリント回路板について説明する。図5は、本発明の第2実施形態に係るプリント回路板のプリント配線板の表層に垂直な方向からプリント配線板を見たときのプリント配線板の部分平面図である。上記第1実施形態では、電源ヴィア導体群が1つの場合について説明したが、第2実施形態では、電源ヴィア導体群が複数形成されている場合について説明する。なお、プリント回路板における他の構成は、上記第1実施形態と同様であるため、説明を省略する。第2実施形態では、第1実施形態の電源ヴィア導体群の配置に対して、新たに別の電源ヴィア導体群を追加したプリント配線板について説明する。
[Second Embodiment]
Next, a printed circuit board according to a second embodiment of the present invention will be described. FIG. 5 is a partial plan view of a printed wiring board when the printed wiring board is viewed from a direction perpendicular to the surface layer of the printed wiring board of the printed circuit board according to the second embodiment of the present invention. In the first embodiment, the case where there is one power supply via conductor group has been described. In the second embodiment, a case where a plurality of power supply via conductor groups are formed will be described. Since the other configuration of the printed circuit board is the same as that of the first embodiment, description thereof is omitted. In the second embodiment, a printed wiring board in which another power supply via conductor group is newly added to the arrangement of the power supply via conductor group of the first embodiment will be described.

プリント配線板の表層201には、電源ヴィア導体群が、電源パッド221の中心点Pを中心とする半径方向に間隔をあけて複数形成されている。図5に示すプリント配線板の表層201には、上記第1実施形態で説明した電源ヴィア導体群223と、電源ヴィア導体群223とは別の電源ヴィア導体群223Aが形成されている。電源ヴィア導体群223Aは、電源パッド221側に近い電源ヴィア導体群223の背後(電源ヴィア導体群223よりも電源パッド221から遠い位置)に配置されている。 A plurality of power supply via conductor groups are formed on the surface layer 201 of the printed wiring board at intervals in the radial direction centered on the center point P 0 of the power supply pad 221. A power supply via conductor group 223 described in the first embodiment and a power supply via conductor group 223A different from the power supply via conductor group 223 are formed on the surface layer 201 of the printed wiring board shown in FIG. The power supply via conductor group 223A is disposed behind the power supply via conductor group 223 close to the power supply pad 221 side (a position farther from the power supply pad 221 than the power supply via conductor group 223).

電源ヴィア導体群223Aは、積層方向と直交する方向に互いに間隔をあけて形成された複数の電源ヴィア導体231,231,231からなる。 The power supply via conductor group 223A includes a plurality of power supply via conductors 231 7 , 231 8 , and 231 9 formed at intervals in a direction orthogonal to the stacking direction.

このように、複数の電源ヴィア導体群223,223Aを配置したことにより、最も電源パッド221に近い電源ヴィア導体群223の各電源ヴィア導体231〜231における電流密度を低減することができる。よって、エレクトロマイグレーションによる断線を効果的に防止することができる。 Thus, by arranging the plurality of power supply via conductors 223,223A, it is possible to reduce the current density at each power via conductors 231 1-231 6 power via conductors 223 is closest to the power supply pads 221. Therefore, disconnection due to electromigration can be effectively prevented.

ここで、電源ヴィア導体群223の電源ヴィア導体231〜231の中心点P〜Pと電源パッド221の中心点Pとを通過する仮想直線L〜Lを定義する。また、電源ヴィア導体群223の背後に配置された電源ヴィア導体群223Aの電源ヴィア導体231〜231の中心点P〜Pと電源パッド221の中心点Pとを通過する仮想直線L〜Lを定義する。 Here, imaginary straight lines L 1 to L 6 passing through the center points P 1 to P 6 of the power supply via conductors 231 1 to 231 6 of the power supply via conductor group 223 and the center point P 0 of the power supply pad 221 are defined. The virtual straight line passing through the center point P 0 of the center point P 7 to P 9 and the power supply pads 221 of the power supply via conductors 231 7-231 9 arranged power via conductor group 223A behind the power via conductors 223 L 7 to L 9 are defined.

複数の電源ヴィア導体群223,223Aのうち一の電源ヴィア導体群223Aに対して、他の電源ヴィア導体群223は電源パッド221の近くに形成されている。   The other power supply via conductor group 223 is formed near the power supply pad 221 with respect to one power supply via conductor group 223A among the plurality of power supply via conductor groups 223 and 223A.

第2実施形態では、仮想直線L〜Lが、電源ヴィア導体群223の電源ヴィア導体231〜231に接触しないように、電源ヴィア導体群223,223Aの各電源ヴィア導体231〜231が配置されている。これにより、電源ヴィア導体群223Aの電源ヴィア導体231〜231に電流が流れやすくなり、電源ヴィア導体群223の電源ヴィア導体231〜231に電流が集中するのを効果的に防止することができる。 In the second embodiment, the virtual straight line L 7 ~L 9 is, so as not to contact the power supply via conductors 231 1-231 6 power via conductor groups 223, each power via conductors 231 1 power via conductors 223,223A 231 9 is arranged. This makes it easier for current to flow through the power supply via conductors 231 7 to 231 9 of the power supply via conductor group 223A, and effectively prevents current from concentrating on the power supply via conductors 231 1 to 231 6 of the power supply via conductor group 223. be able to.

なお、本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。   The present invention is not limited to the embodiment described above, and many modifications are possible within the technical idea of the present invention.

上記第1、第2実施形態では、プリント配線板がマザーボードである場合について説明したが、これに限定されるものではなく、半導体パッケージにおけるインターポーザの場合であってもよい。この場合、インターポーザに搭載される半導体チップが半導体装置である。   In the first and second embodiments, the case where the printed wiring board is a mother board has been described. However, the present invention is not limited to this and may be an interposer in a semiconductor package. In this case, the semiconductor chip mounted on the interposer is a semiconductor device.

また、上記第2実施形態では、電源ヴィア導体群が2つの場合について説明したが、これに限定するものではなく、電源ヴィア導体群が3つ以上であってもよい。   In the second embodiment, the case where there are two power supply via conductor groups has been described. However, the present invention is not limited to this, and there may be three or more power supply via conductor groups.

また、上記第1、第2実施形態では、プリント配線板が3層の導体層からなる場合について説明したが、2層、又は4層以上の導体層からなる場合であっても本発明は適用可能である。その際、第1導体層と第2導体層との間に、別の導体層が介在していてもよい。   In the first and second embodiments, the case where the printed wiring board is composed of three conductor layers has been described. However, the present invention can be applied even when the printed wiring board is composed of two or four or more conductor layers. Is possible. At that time, another conductor layer may be interposed between the first conductor layer and the second conductor layer.

100…プリント回路板、200…プリント配線板、201…表層(第1導体層)、202…内層(第2導体層)、220…電源ライン、221…電源パッド、222…電源導体パターン(第1電源導体パターン)、223…電源ヴィア導体群、224…電源導体パターン(第2電源導体パターン)、302…電力供給部、303…電源端子 DESCRIPTION OF SYMBOLS 100 ... Printed circuit board, 200 ... Printed wiring board, 201 ... Surface layer (first conductor layer), 202 ... Inner layer (second conductor layer), 220 ... Power supply line, 221 ... Power supply pad, 222 ... Power supply conductor pattern (first Power supply conductor pattern), 223 ... Power supply via conductor group, 224 ... Power supply conductor pattern (second power supply conductor pattern), 302 ... Power supply unit, 303 ... Power supply terminal

Claims (6)

半導体装置と、
前記半導体装置に電力を供給する電力供給部と、
前記半導体装置及び前記電力供給部が実装されたプリント配線板と、を備え、
前記プリント配線板は、第1導体層と、前記第1導体層に絶縁体層を介して積層された第2導体層とを有し、
前記プリント配線板には、
前記第1導体層に配置され、前記電力供給部の端子が接合される電源パッドと、
前記第1導体層に配置され、前記電源パッドに連続する平板状の第1電源導体パターンと、
前記第2導体層に配置され、前記第1電源導体パターンを積層方向に前記第2導体層に投影したときに前記第1電源導体パターンの投影像に重なる第2電源導体パターンと、
前記第1電源導体パターンと前記第2電源導体パターンとを電気的に接続する複数の電源ヴィア導体からなる電源ヴィア導体群と、が形成されており、
前記電源パッドの中心点と前記電源ヴィア導体群の各電源ヴィア導体の中心点との距離の中央値をRとし、
前記電源ヴィア導体群の各電源ヴィア導体の中心点が、前記電源パッドの中心点を中心とする半径0.6×Rの円弧と半径1.4×Rの円弧とで囲まれる領域内に含まれるように、前記電源ヴィア導体群の複数の電源ヴィア導体が互いに間隔をあけて配置されており、
前記電源ヴィア導体群が、前記電源パッドの中心点を中心とする半径方向に間隔をあけて複数形成されていることを特徴とするプリント回路板。
A semiconductor device;
A power supply unit for supplying power to the semiconductor device;
A printed wiring board on which the semiconductor device and the power supply unit are mounted;
The printed wiring board has a first conductor layer and a second conductor layer laminated on the first conductor layer via an insulator layer,
In the printed wiring board,
A power supply pad disposed on the first conductor layer to which a terminal of the power supply unit is joined;
A flat first power conductor pattern disposed on the first conductor layer and continuing to the power pad;
A second power supply conductor pattern disposed on the second conductor layer and overlapping a projection image of the first power supply conductor pattern when the first power supply conductor pattern is projected onto the second conductor layer in the stacking direction;
A power supply via conductor group including a plurality of power supply via conductors that electrically connect the first power supply conductor pattern and the second power supply conductor pattern; and
R is a median value of the distance between the center point of the power supply pad and the center point of each power supply via conductor of the power supply via conductor group;
The center point of each power supply via conductor of the power supply via conductor group is included in a region surrounded by an arc having a radius of 0.6 × R and an arc having a radius of 1.4 × R centering on the center point of the power supply pad. A plurality of power supply via conductors of the power supply via conductor group are spaced apart from each other ,
2. A printed circuit board according to claim 1, wherein a plurality of the power supply via conductor groups are formed at intervals in a radial direction centering on a center point of the power supply pad .
前記電源ヴィア導体群の複数の電源ヴィア導体が、前記電源パッドの中心点を中心とする1つの仮想円弧上に、互いに間隔をあけて配置されていることを特徴とする請求項1に記載のプリント回路板。   The plurality of power supply via conductors of the power supply via conductor group are arranged on one virtual arc centered on the center point of the power supply pad and spaced from each other. Printed circuit board. 前記電源ヴィア導体群の各電源ヴィア導体の中心点が前記仮想円弧上にあることを特徴とする請求項2に記載のプリント回路板。   The printed circuit board according to claim 2, wherein a center point of each power supply via conductor of the power supply via conductor group is on the virtual arc. 前記電源ヴィア導体群の複数の電源ヴィア導体は、前記領域を前記電源パッドの中心点を中心とする仮想直線で等分割した際のそれぞれの分割領域に、1つずつ電源ヴィア導体の中心点が含まれるように配置されていることを特徴とする請求項1乃至3のいずれか1項に記載のプリント回路板。   The plurality of power supply via conductors of the power supply via conductor group has a center point of the power supply via conductor in each divided region when the region is equally divided by a virtual straight line centered on the center point of the power supply pad. The printed circuit board according to claim 1, wherein the printed circuit board is disposed so as to be included. 前記電源ヴィア導体群の複数の電源ヴィア導体が、前記電源パッドの中心点を中心に等角度間隔に配置されていることを特徴とする請求項1乃至4のいずれか1項に記載のプリント回路板。   5. The printed circuit according to claim 1, wherein a plurality of power supply via conductors of the power supply via conductor group are arranged at equiangular intervals around a center point of the power supply pad. 6. Board. 前記複数の電源ヴィア導体群のうち一の電源ヴィア導体群の電源ヴィア導体の中心点と前記電源パッドの中心点とを通過する仮想直線が、前記一の電源ヴィア導体群よりも前記電源パッドに近い他の電源ヴィア導体群の電源ヴィア導体に接触しないように、前記複数の電源ヴィア導体群の各電源ヴィア導体が配置されていることを特徴とする請求項1乃至5のいずれか1項に記載のプリント回路板。 An imaginary straight line passing through the center point of the power supply via conductor of one power supply via conductor group and the center point of the power supply pad among the plurality of power supply via conductor groups is located on the power supply pad rather than the one power supply via conductor group. so as not to contact the other of the power supply via conductors of the power supply via conductors close to either one of claims 1 to 5, characterized in that each of the power supply via conductors of the plurality of power supply via conductors are arranged The printed circuit board as described.
JP2014018566A 2014-02-03 2014-02-03 Printed circuit board Active JP6292908B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014018566A JP6292908B2 (en) 2014-02-03 2014-02-03 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014018566A JP6292908B2 (en) 2014-02-03 2014-02-03 Printed circuit board

Publications (3)

Publication Number Publication Date
JP2015146382A JP2015146382A (en) 2015-08-13
JP2015146382A5 JP2015146382A5 (en) 2017-03-09
JP6292908B2 true JP6292908B2 (en) 2018-03-14

Family

ID=53890494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014018566A Active JP6292908B2 (en) 2014-02-03 2014-02-03 Printed circuit board

Country Status (1)

Country Link
JP (1) JP6292908B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6777525B2 (en) * 2016-12-21 2020-10-28 日本碍子株式会社 Heat resistant element for current detection
TWI640229B (en) 2017-04-14 2018-11-01 和碩聯合科技股份有限公司 Power signal transmission structure and design method thereof
JP6984441B2 (en) 2018-01-25 2021-12-22 富士通株式会社 Boards and electronic devices
JP2019201070A (en) * 2018-05-15 2019-11-21 株式会社デンソーテン Multilayer substrate and method for supplying current to device using multilayer substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153792A (en) * 1984-08-23 1986-03-17 株式会社東芝 Multilayer circuit board
JPH02137071U (en) * 1989-04-13 1990-11-15
JPH10294564A (en) * 1997-04-17 1998-11-04 Advantest Corp Multilayer printed wiring board
JP3495917B2 (en) * 1998-07-15 2004-02-09 日本特殊陶業株式会社 Multilayer wiring board
JP5304185B2 (en) * 2008-11-10 2013-10-02 富士通株式会社 Printed wiring board and electronic device

Also Published As

Publication number Publication date
JP2015146382A (en) 2015-08-13

Similar Documents

Publication Publication Date Title
JP6292908B2 (en) Printed circuit board
US7684204B2 (en) Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor
JP2003007750A (en) Semiconductor device
JP6272173B2 (en) Wiring board
JP2011505705A5 (en)
JP2015149336A (en) printed circuit board
JP6140989B2 (en) Multilayer substrate, circuit board, information processing device, sensor device, and communication device
US7602058B2 (en) Flip-chip semiconductor device with improved power pad arrangement
JP2008053358A (en) Semiconductor device and semiconductor package
US9084364B2 (en) Printed circuit board and printed wiring board
US8552301B2 (en) Contact equipment and circuit package
JP2015146382A5 (en)
US20120267792A1 (en) Semiconductor device
WO2020087396A1 (en) Circuit board, chip layout method, and computing device
US11088134B2 (en) Electrostatic discharge device and split multi rail network with symmetrical layout design technique
JP5792083B2 (en) Component mounting board
CN106549001A (en) Semiconductor device with redistribution pad
US20180366398A1 (en) Bga package substrate and method of manufacturing the same
JP5285460B2 (en) Wiring structure of semiconductor integrated circuit and semiconductor device having the same
TWI648836B (en) An integrated circuit with interface circuitry, and an interface cell for such interface circuitry
TWI733171B (en) Integrated circuit
CN102695361A (en) Printed circuit board
TWI441571B (en) Capacitor performance optimization method and printed circuit boards using same
TW201940023A (en) Circuit board circuit arrangement method and circuit board circuit structure
CN111741600B (en) Circuit board and electronic equipment

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180213

R151 Written notification of patent or utility model registration

Ref document number: 6292908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151