KR102279152B1 - Interposer for wiring and electric module having the same - Google Patents
Interposer for wiring and electric module having the same Download PDFInfo
- Publication number
- KR102279152B1 KR102279152B1 KR1020140178227A KR20140178227A KR102279152B1 KR 102279152 B1 KR102279152 B1 KR 102279152B1 KR 1020140178227 A KR1020140178227 A KR 1020140178227A KR 20140178227 A KR20140178227 A KR 20140178227A KR 102279152 B1 KR102279152 B1 KR 102279152B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- electrode
- layer
- conductive layer
- interposer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/023—Stackable modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/026—Multiple connections subassemblies
Abstract
본 발명은 인터포저 내에 배선층을 형성함으로써 성능을 개선할 수 있으며, 회로 설계 및 패턴 구현이 용이한 배선용 인터포저 및 이를 구비하는 전자 모듈에 관한 것이다.
본 발명에 따른 배선용 인터포저는, 전자 장치들 사이에 위치하여, 상기 전자 장치들을 전기적으로 연결하며, 상기 인터포저는, 제 1 전기 장치와 전기적으로 연결되는 제 1 도전층; 제 2 전기 장치와 전기적으로 연결되는 제 2 도전층; 및 상기 제 1 및 제 2 도전층 사이에 위치하여, 상기 제 1 및 제 2 전기 장치를 전기적으로 연결하며, 복층 구조로 이루어지는 배선층을 포함한다.The present invention relates to an interposer for wiring, which can improve performance by forming a wiring layer in the interposer, and to facilitate circuit design and pattern implementation, and an electronic module having the same.
An interposer for wiring according to the present invention is positioned between electronic devices to electrically connect the electronic devices, and the interposer includes: a first conductive layer electrically connected to a first electric device; a second conductive layer electrically connected to the second electrical device; and a wiring layer positioned between the first and second conductive layers to electrically connect the first and second electric devices, and to have a multilayer structure.
Description
본 발명은 인터포저를 구비하는 전자 모듈에 관한 것으로, 상세하게는 인터포저 내에 배선층을 형성함으로써 성능을 개선할 수 있으며, 회로 설계 및 패턴 구현이 용이한 배선용 인터포저 및 이를 구비하는 전자 모듈에 관한 것이다.
The present invention relates to an electronic module having an interposer, and more particularly, to an interposer for wiring that can improve performance by forming a wiring layer in the interposer, and facilitates circuit design and pattern implementation, and an electronic module having the same will be.
통상적으로 전자 모듈은 베이스 기판에 전자 부품을 실장하여 형성되는 것으로, 전자 부품을 베이스 기판에 실장하기 위해 SMT(Surface Mount Technology) 방식이 사용된다. In general, an electronic module is formed by mounting an electronic component on a base substrate, and an SMT (Surface Mount Technology) method is used to mount the electronic component on the base substrate.
SMT 방식의 경우, 전자 부품에 형성된 솔더 볼(Solder Ball)과 베이스 기판에 인쇄된 솔더 페이스트(Solder Paste)가 리플로우(Reflow) 공정을 거치면서 전자 부품과 베이스 기판을 연결하는 솔더(Solder)를 형성하게 된다.In the case of the SMT method, the solder that connects the electronic component and the base board is formed while the solder ball formed on the electronic component and the solder paste printed on the base board go through a reflow process. will form
최근에는 전자 부품과 베이스 기판 사이에, 실리콘(Si), 유리(Glass) 또는 세라믹(Ceramic) 등 낮은 열팽창 계수를 갖는 인터포저(interposer)를 개재하여, 전자 부품과 베이스 기판을 연결하여 전자 모듈을 형성하는 방법이 사용되고 있다.Recently, between the electronic component and the base substrate, an interposer having a low coefficient of thermal expansion, such as silicon (Si), glass or ceramic, is interposed to connect the electronic component and the base substrate to form an electronic module. A method of forming is being used.
도 1에는 종래 인터포저를 이용한 전자 모듈의 구조가 도시되어 있으며, 도 1을 참조하면, 전자 모듈(100)은 베이스 기판(110), 전자 부품(120), 그리고 베이스 기판(110)과 전자 부품(120) 사이에 개재되어 베이스 기판(110)과 전자 부품(120)을 연결하는 인터포저(130)를 구비한다.1 shows a structure of an electronic module using a conventional interposer. Referring to FIG. 1 , the
이때, 상기 인터포저(130)는 절연층(131)의 양 측에 각각 형성되는 상, 하부층(132, 133)으로 구성된다. 즉, 상기 인터포저(130)는 절연층(131)을 기준으로 양 면에 각각 하나의 층이 형성되는 구조(2-층 구조)로 이루어진다.In this case, the
따라서, 종래와 같은 2-층 구조의 인터포저에서는 상부층(132)과 하부층(133)이 1:1로 비아 홀(via hole)을 통해 매칭되기 때문에, 상부 전극(141)과 하부 전극(142)의 위치의 배치가 제한적이며, 상부 전극(141) 및 하부 전극(142)의 크기 또한 전자 부품과 유사한 크기로 형성될 수밖에 없었다. Accordingly, in the conventional interposer having a two-layer structure, since the
따라서, 종래의 인터포저를 이용하여 전자 부품을 베이스 기판에 실장하는 경우, 설계적 제약으로 인하여 회로 설계 및 패턴 구현이 어렵다는 문제점이 있다.
Accordingly, when an electronic component is mounted on a base substrate using a conventional interposer, there is a problem in that it is difficult to design a circuit and implement a pattern due to design constraints.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 인터포저 내에 배선층을 형성함으로써 성능을 개선할 수 있으며, 회로 설계 및 패턴 구현이 용이한 배선용 인터포저 및 이를 구비하는 전자 모듈을 제공함에 있다.
Accordingly, the present invention has been devised to solve the problems of the prior art as described above, and an object of the present invention is to improve performance by forming a wiring layer in an interposer, and to facilitate circuit design and pattern implementation. To provide a poser and an electronic module having the same.
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 배선용 인터포저는, 전자 장치들 사이에 위치하여, 상기 전자 장치들을 전기적으로 연결하는 배선용 인터포저에 있어서, 상기 인터포저는, 제 1 전기 장치와 전기적으로 연결되는 제 1 도전층; 제 2 전기 장치와 전기적으로 연결되는 제 2 도전층; 및 상기 제 1 및 제 2 도전층 사이에 위치하여, 상기 제 1 및 제 2 전기 장치를 전기적으로 연결하며, 복층 구조로 이루어지는 배선층을 포함한다.The interposer for wiring according to an aspect of the present invention for achieving the above object is an interposer for wiring that is located between electronic devices and electrically connects the electronic devices, wherein the interposer includes a first electric a first conductive layer in electrical connection with the device; a second conductive layer electrically connected to the second electrical device; and a wiring layer positioned between the first and second conductive layers to electrically connect the first and second electric devices, and to have a multilayer structure.
상기 배선층은 배선 전극을 포함하고, 상기 제 1 도전층은 상기 제 1 전기 장치와 상기 배선 전극과 전기적으로 연결되는 제 1 전극을 포함하고, 상기 제 2 도전층은 상기 제 2 전기 장치와 상기 배선 전극과 전기적으로 연결되는 제 2 전극을 포함한다.the wiring layer includes a wiring electrode, the first conductive layer includes a first electrode electrically connected to the first electrical device and the wiring electrode, and the second conductive layer includes the second electrical device and the wiring and a second electrode electrically connected to the electrode.
상기 배선층은, 배선 절연층; 상기 배선 절연층 상부에 위치하는 상부 배선층; 및 사이 배선 절연층 하부에 위치하는 하부 배선층을 포함하고, 상기 배선 전극은 상기 배선 절연층, 상기 상부 배선층 및 상기 하부 배선층을 관통하여 형성된다.The wiring layer may include a wiring insulating layer; an upper wiring layer positioned on the wiring insulating layer; and a lower wiring layer positioned under the inter-wiring insulating layer, wherein the wiring electrode is formed through the wiring insulating layer, the upper wiring layer, and the lower wiring layer.
상기 제 1 도전층은 절연 재질이고, 상기 제 1 전극은 상기 제 1 도전층에 형성되는 비아 홀에 위치하며, 상기 제 1 전극의 상부가 상기 제 1 도전층 외부로 노출되어 상기 제 1 전기 장치와 연결된다.The first conductive layer is made of an insulating material, the first electrode is located in a via hole formed in the first conductive layer, and an upper portion of the first electrode is exposed to the outside of the first conductive layer to the first electric device is connected with
상기 제 2 도전층은 절연 재질이고, 상기 제 2 전극은 상기 제 2 도전층에 형성되는 비아 홀에 위치하고, 상기 제 2 전극의 하부가 상기 제 2 도전층 외부로 노출되어 상기 제 2 전기 장치와 연결된다.The second conductive layer is made of an insulating material, the second electrode is located in a via hole formed in the second conductive layer, and a lower portion of the second electrode is exposed to the outside of the second conductive layer to communicate with the second electric device Connected.
상기 제 1 전극은 상기 제 1 도전층과 상기 배선층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되고, 상기 제 2 전극은 상기 배선층과 상기 제 2 도전층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결된다.The first electrode is connected to the wiring electrode through a wiring formed between the first conductive layer and the wiring layer, and the second electrode is connected to the wiring electrode through a wiring formed between the wiring layer and the second conductive layer. is connected with
상기 제 2 전극은 랜드 그리드 배열(Land Grid Array)로 형성된다.The second electrode is formed in a land grid array.
상기 제 1 전극 및 상기 제 2 전극이 각각 다수 형성되고, 다수의 제 1 전극은 상기 제 1 도전층의 일정 영역에 밀집하여 위치하고, 상기 다수의 제 1 전극과 각각 전기적으로 연결되는 다수의 제 2 전극은 상기 제 2 도전층의 전 영역에 분포하여 위치한다.
A plurality of the first electrodes and a plurality of the second electrodes are respectively formed, and the plurality of first electrodes are densely located in a predetermined region of the first conductive layer, and a plurality of second electrodes electrically connected to the plurality of first electrodes, respectively. The electrodes are distributed over the entire area of the second conductive layer.
본 발명의 타 측면에 따른 전자 모듈은, 베이스 기판, 인터포저 및 전자 부품이 순차적으로 적층되어 구현되는 전자 모듈에 있어서, 상기 인터포저는, 배선층; 상기 배선층의 상부에 구비되고, 상기 배선층 및 상기 전자 부품과 전기적으로 연결되는 상부 도전층; 및 상기 배선층의 하부에 구비되고, 상기 배선층 및 상기 베이스 기판과 전기적으로 연결되는 하부 도전층을 구비한다.An electronic module according to another aspect of the present invention is an electronic module implemented by sequentially stacking a base substrate, an interposer, and an electronic component, wherein the interposer includes: a wiring layer; an upper conductive layer provided on the wiring layer and electrically connected to the wiring layer and the electronic component; and a lower conductive layer provided under the wiring layer and electrically connected to the wiring layer and the base substrate.
상기 배선층은 배선 전극을 포함하고, 상기 상부 도전층은 상기 전자 부품과 상기 배선 전극과 전기적으로 연결되는 상부 전극을 포함하고, 상기 하부 도전층은 상기 베이스 기판과 상기 배선 전극과 전기적으로 연결되는 하부 전극을 포함한다.The wiring layer includes a wiring electrode, the upper conductive layer includes an upper electrode electrically connected to the electronic component and the wiring electrode, and the lower conductive layer includes a lower portion electrically connected to the base substrate and the wiring electrode including electrodes.
상기 배선층은, 배선 절연층; 상기 배선 절연층 상부에 위치하는 상부 배선층; 및 사이 배선 절연층 하부에 위치하는 하부 배선층을 포함하고, 상기 배선 전극은 상기 배선 절연층, 상기 상부 배선층 및 상기 하부 배선층을 관통하여 형성되는 비아 홀에 위치한다.The wiring layer may include a wiring insulating layer; an upper wiring layer positioned on the wiring insulating layer; and a lower wiring layer positioned below the inter-wiring insulating layer, wherein the wiring electrode is positioned in a via hole formed through the wiring insulating layer, the upper wiring layer, and the lower wiring layer.
상기 상부 도전층은 절연 재질이고, 상기 상부 전극은 상기 상부 도전층에 형성되는 비아 홀에 위치하며, 상기 상부 전극의 상부가 상기 상부 도전층 외부로 노출되어 상기 전자 부품과 연결된다.The upper conductive layer is made of an insulating material, the upper electrode is located in a via hole formed in the upper conductive layer, and an upper portion of the upper electrode is exposed to the outside of the upper conductive layer to be connected to the electronic component.
상기 하부 도전층은 절연 재질이고, 상기 하부 전극은 상기 하부 도전층에 형성되는 비아 홀에 위치하고, 상기 하부 전극의 하부가 상기 하부 도전층 외부로 노출되어 상기 베이스 기판과 연결된다.The lower conductive layer is made of an insulating material, the lower electrode is located in a via hole formed in the lower conductive layer, and a lower portion of the lower electrode is exposed to the outside of the lower conductive layer to be connected to the base substrate.
상기 상부 전극은 상기 상부 도전층과 상기 배선층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되고, 상기 하부 전극은 상기 배선층과 상기 하부 도전층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결된다.The upper electrode is connected to the wiring electrode through a wiring formed between the upper conductive layer and the wiring layer, and the lower electrode is connected to the wiring electrode through a wiring formed between the wiring layer and the lower conductive layer.
상기 하부 전극은 랜드 그리드 배열(Land Grid Array)로 형성된다.The lower electrode is formed in a land grid array.
상기 상부 전극 및 상기 하부 전극이 각각 다수 형성되고, 다수의 상부 전극은 상기 상부 도전층의 일정 영역에 밀집하여 위치하고, 상기 다수의 상부 전극과 각각 전기적으로 연결되는 다수의 하부 전극은 상기 하부 도전층의 전 영역에 분포하여 위치한다.
A plurality of upper electrodes and a plurality of lower electrodes are formed, respectively, a plurality of upper electrodes are densely located in a predetermined region of the upper conductive layer, and a plurality of lower electrodes electrically connected to the plurality of upper electrodes, respectively, are formed in the lower conductive layer. distributed over the entire area of
상기와 같은 구성에 따르면, 인터포저는 다층 구조로 형성되어, 내부에 배선층을 포함하기 때문에, 인터포저 내부에서 자유로운 배선 설계가 가능하다.According to the above configuration, since the interposer is formed in a multi-layered structure and includes a wiring layer therein, it is possible to freely design a wiring inside the interposer.
따라서, 인터포저의 상부에 위치하는 상부 전극의 크기 및 위치는 전자 부품의 크기 및 위치에 따라 국한되더라도, 인터포저의 하부에 위치하는 하부 전극은 전자 부품의 위치 및 크기에 국한되지 않고 인터포저의 다양한 위치에 배치될 수 있기 때문에, 하부 전극의 크기와 하부 전극 사이의 간격을 넓게 할 수 있어, 방열 성능을 향상시킬 수 있다.Therefore, although the size and position of the upper electrode positioned above the interposer is limited according to the size and position of the electronic component, the lower electrode located below the interposer is not limited to the position and size of the electronic component and is not limited to the size and position of the interposer. Since they may be disposed in various positions, the size of the lower electrode and the gap between the lower electrodes may be increased, thereby improving heat dissipation performance.
또한, 하부 전극의 크기를 넓게 하면, 베이스 기판과의 접촉 면적이 넓어지기 때문에, 부착력과 신뢰성을 향상시킬 수 있다.In addition, when the size of the lower electrode is increased, the contact area with the base substrate is increased, so that adhesion and reliability can be improved.
또한, 자유로운 배선 설계가 가능하기 때문에, RF 성능과 밀접함 상관이 있는 입출력 패턴에 대한 Line impedance matching 작업이 용이하기 때문에 전자 모듈의 RF 성능을 향상시킬 수 있다.
In addition, since free wiring design is possible, line impedance matching for input/output patterns closely related to RF performance is easy, so that the RF performance of the electronic module can be improved.
도 1은 종래 인터포저를 구비하는 전자 모듈의 구조를 도시한 도면이다.
도 2 및 3은 본 발명의 실시 예에 따른 인터포저를 구비하는 전자 모듈의 구조를 도시한 부분 단면도이다.
도 4는 본 발명의 실시 예에 따른 인터포저의 상면과 하면을 도시한 평면도이다.1 is a diagram illustrating a structure of an electronic module having an interposer in the related art.
2 and 3 are partial cross-sectional views illustrating the structure of an electronic module having an interposer according to an embodiment of the present invention.
4 is a plan view illustrating an upper surface and a lower surface of an interposer according to an embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 도면부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and a method for achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the art to which the present invention pertains. It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
In describing the embodiments of the present invention, if it is determined that a detailed description of a well-known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, the terms to be described later are terms defined in consideration of functions in an embodiment of the present invention, which may vary according to intentions or customs of users and operators. Therefore, the definition should be made based on the content throughout this specification.
이하, 본 발명의 실시 예에 따른 배선용 인터포저 및 이를 구비하는 전자 모듈의 구조에 대해서 첨부한 도면을 참조하여 상세하게 설명해 보기로 한다.
Hereinafter, a structure of an interposer for wiring and an electronic module having the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2 및 3은 본 발명의 실시 예에 따른 배선용 인터포저를 구비하는 전자 모듈의 구조를 도시한 부분 단면도이다.2 and 3 are partial cross-sectional views illustrating a structure of an electronic module having an interposer for wiring according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 실시 예에 따른 전자 모듈(200)은 베이스 기판(210), 전자 부품(220) 및 다층 구조의 인터포저(230)를 포함한다.Referring to FIG. 2 , an
이때, 본 발명의 실시 예에 따른 전자 모듈(200)의 구조에 따르면, 상기 베이스 기판(210)은 전자 모듈(200)의 기저를 이루는 것으로 전자 모듈(200)의 최하위층에 마련되고, 베이스 기판(210) 상에 인터포저(230)가 적층되고, 인터포저(230) 상에 전자 부품(220)이 적층된다.At this time, according to the structure of the
따라서, 본 발명의 실시 예에 따른 전자 모듈(200)은 베이스 기판(210), 인터포저(230) 및 전자 부품(220)이 순차적으로 적층된 구조로 이루어진다.Accordingly, the
이때, 상기 베이스 기판(210)과 인터포저(230)의 연결 및 인터포저(230)와 전자 부품(220)의 연결은 다양한 방식에 의해서 이루어질 수 있으며, 예를 들어 SMT(Surface Mount Technology) 방식에 의해 이루어질 수 있다.In this case, the connection between the
한편, 상기 인터포저(230)는 배선층(231), 배선층(231)의 양측에 각각 위치하는 상부 도전층(232) 및 하부 도전층(233)을 포함한다. Meanwhile, the
이때, 상기 배선층(231)에는 배선 전극(234)이 마련되고, 상기 상부 도전층(232)에는 상부 전극(235)이 마련되며, 상기 하부 도전층(233)에는 하부 전극(236)이 마련된다.In this case, a
또한, 상기 배선 전극(234)은 상부 전극(235)과 하부 전극(236)과 전기적으로 연결되고, 상기 상부 전극(235)은 전자 부품(220)과 전기적으로 연결되며, 상기 하부 전극(236)은 베이스 기판(210)과 전기적으로 연결된다.Also, the
한편, 상기 배선층(231)은 3-층 구조로서, 배선 절연층(231a), 배선 절연층(231a)의 양측에 위치하는 상부 및 하부 배선층(231b, 231c)으로 이루어질 수 있다.Meanwhile, the
상기 배선층(231)에는 배선 절연층(231a), 상부 배선층(231b) 및 하부 배선층(231c)를 관통하여 비아 홀이 형성되고, 배선층(231)에 형성되는 비아 홀에 배선 전극(234)이 위치한다.A via hole is formed in the
상기 상부 도전층(232)은 절연 재질로 형성되고, 상기 상부 도전층(232)에는 비아 홀이 형성되고, 상부 도전층(232)에 형성되는 비아 홀에 상부 전극(235)이 위치한다.The upper
상기 상부 전극(235)의 상부는 상부 도전층(232) 외부로 노출되어 전자 부품(220)과 연결되고, 상기 상부 전극(235)의 하부는 배선층(231)과 상부 도전층(232) 사이에 형성되는 배선을 통해 배선 전극(234)의 상부와 연결된다.An upper portion of the
상기 하부 도전층(233)은 절연 재질로 형성되고, 상기 하부 도전층(233)에는 비아 홀이 형성되고, 하부 도전층(233)에 형성되는 비아 홀에 하부 전극(236)이 위치한다.The lower
상기 하부 전극(236)의 상부는 배선층(231)과 하부 도전층(233) 사이에 형성되는 배선을 통해 배선 전극(234)의 하부와 연결되고, 상기 하부 전극(236)의 하부는 외부로 노출되어 베이스 기판(210)과 연결된다.An upper portion of the
따라서, 본 발명의 제 1 실시 예에 따른 전자 모듈(200)의 구조에 따르면, 베이스 기판(210)-하부 전극(236)-배선 전극(234)-상부 전극(235)-전자 부품(220)으로 이어지는 전기적 경로가 형성된다.Accordingly, according to the structure of the
한편, 도 2에는 배선층(231)이 3개의 층(231a ~ 231c)으로 이루어지는 구조가 도시되어 있으나, 본 발명의 실시 예에 따른 배선층(231)은 도 3에 도시된 바와 같이 5개의 층(231a ~ 231e)으로 이루어질 수도 있으며, 베이스 기판(210)과 전자 부품(220) 사이의 간격을 조절하기 위하여 다양한 구조로 이루어질 수 있으며, 각 층의 용도 또한 다양하게 설정될 수 있다.
Meanwhile, although FIG. 2 shows a structure in which the
도 4는 본 발명의 실시 예에 따른 인터포저의 상면과 하면을 도시한 평면도이다.4 is a plan view illustrating an upper surface and a lower surface of an interposer according to an embodiment of the present invention.
도 4(a)는 본 발명의 실시 예에 따른 인터포저의 상면을 도시한 평면도로서, 도 4(a)와 같이, 인터포저(230)의 상면에는 다수의 상부 전극(235)이 형성되는데, 이때, 도 4(a)에는 상기 상부 전극(235)이 전자 부품의 배치에 따라 일정 영역 내에 밀집하여 형성되는 구조가 예로 도시되어 있다.4 (a) is a plan view showing the upper surface of the interposer according to an embodiment of the present invention, as shown in Figure 4 (a), a plurality of
한편, 도 4(b)는 본 발명의 실시 예에 따른 인터포저의 하면을 도시한 평면도로서, 다수의 상부 전극(235)이 인터포저 상면의 일정 영역 내에 밀집하여 형성되는 것에 반해, 4(b)와 같이, 인터포저(230)의 하면에 형성되는 다수의 하부 전극(236)은 인터포저 하면의 전 영역에 분포되어 형성된다. 이때, 상기 다수의 상부 전극(235)은 랜드 그리드 배열(Land Grid Array, LGA)로 형성될 수 있다.Meanwhile, FIG. 4(b) is a plan view illustrating the lower surface of the interposer according to an embodiment of the present invention, and in contrast to the plurality of
따라서, 하부 전극(236)은 상부 전극(235)에 비하여 넓은 면적으로 형성되며, 또한, 하부 전극(236)의 간격은 상부 전극(235)의 간격보다 넓게 형성된다.Accordingly, the
상기와 같은 구성에 따르면, 인터포저는 다층 구조로 형성되어, 내부에 배선층을 포함하기 때문에, 인터포저 내부에서 자유로운 배선 설계가 가능하다.According to the above configuration, since the interposer is formed in a multi-layered structure and includes a wiring layer therein, it is possible to freely design a wiring inside the interposer.
따라서, 인터포저의 상부에 위치하는 상부 전극의 크기 및 위치는 전자 부품의 크기 및 위치에 따라 국한되더라도, 인터포저의 하부에 위치하는 하부 전극은 전자 부품의 위치 및 크기에 국한되지 않고 인터포저의 다양한 위치에 배치될 수 있기 때문에, 하부 전극의 크기와 하부 전극 사이의 간격을 넓게 할 수 있어, 방열 성능을 향상시킬 수 있다.Therefore, although the size and position of the upper electrode positioned above the interposer is limited according to the size and position of the electronic component, the lower electrode located below the interposer is not limited to the position and size of the electronic component and is not limited to the size and position of the interposer. Since they may be disposed in various positions, the size of the lower electrode and the gap between the lower electrodes may be increased, thereby improving heat dissipation performance.
또한, 하부 전극의 크기를 넓게 하면, 베이스 기판과의 접촉 면적이 넓어지기 때문에, 부착력과 신뢰성을 향상시킬 수 있다.In addition, when the size of the lower electrode is increased, the contact area with the base substrate is increased, so that adhesion and reliability can be improved.
또한, 자유로운 배선 설계가 가능하기 때문에, RF 성능과 밀접함 상관이 있는 입출력 패턴에 대한 Line impedance matching 작업이 용이하기 때문에 전자 모듈의 RF 성능을 향상시킬 수 있다.
In addition, since free wiring design is possible, line impedance matching for input/output patterns closely related to RF performance is easy, so that the RF performance of the electronic module can be improved.
한편, 본 발명에 따른 배선용 인터포저 및 이를 구비하는 전자 모듈을 실시 예에 따라 설명하였지만, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
On the other hand, although the interposer for wiring according to the present invention and an electronic module having the same have been described according to embodiments, the scope of the present invention is not limited to a specific embodiment, and it is obvious to those skilled in the art in relation to the present invention. Various alternatives, modifications, and changes can be implemented within one scope.
따라서, 본 발명에 기재된 실시 예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
Accordingly, the embodiments and the accompanying drawings described in the present invention are for explanation rather than limiting the technical spirit of the present invention, and the scope of the technical spirit of the present invention is not limited by these embodiments and the accompanying drawings. . The protection scope of the present invention should be construed by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
200 : 전자 모듈 210 : 베이스 기판
220 : 전자 부품 230 : 인터포저
231 : 배선층 232 : 상부 도전층
233 : 하부 도전층 234 : 배선 전극
235 : 상부 전극 236 : 하부 전극200: electronic module 210: base board
220: electronic component 230: interposer
231: wiring layer 232: upper conductive layer
233: lower conductive layer 234: wiring electrode
235: upper electrode 236: lower electrode
Claims (16)
제1전기 장치와 전기적으로 연결되는 제1도전층;
제2전기 장치와 전기적으로 연결되는 제2도전층; 및
상기 제1 및 제2도전층 사이에 위치하여, 상기 제1 및 제2전기 장치를 전기적으로 연결하며, 복층 구조로 이루어지는 배선층을 포함하고,
상기 배선층은 상기 배선층을 관통하여 배치되는 배선 전극을 포함하고,
상기 제1도전층은 상기 제1도전층을 관통하되 상기 배선 전극의 관통 방향에 수직인 방향으로 상기 배선 전극과 이격되어 배치되는 제1전극을 포함하고,
상기 제2도전층은 상기 제2도전층을 관통하되 상기 배선 전극의 관통 방향에 수직인 방향으로 상기 배선 전극과 이격되어 배치되는 제2전극을 포함하는 배선용 인터포저.An interposer for wiring that is located between electronic devices and electrically connects the electronic devices, the interposer comprising:
a first conductive layer electrically connected to the first electrical device;
a second conductive layer electrically connected to a second electrical device; and
a wiring layer positioned between the first and second conductive layers to electrically connect the first and second electrical devices, and a wiring layer having a multilayer structure;
The wiring layer includes a wiring electrode disposed through the wiring layer,
The first conductive layer includes a first electrode that passes through the first conductive layer but is disposed to be spaced apart from the wiring electrode in a direction perpendicular to a penetration direction of the wiring electrode;
and a second electrode passing through the second conductive layer, the second conductive layer being spaced apart from the wiring electrode in a direction perpendicular to a penetration direction of the wiring electrode.
상기 제1전극은 상기 제1전기장치와 상기 배선 전극을 전기적으로 연결하고,
상기 제2전극은 상기 제2전기장치와 상기 배선 전극을 전기적으로 연결하는 배선용 인터포저.According to claim 1,
The first electrode electrically connects the first electric device and the wiring electrode,
The second electrode is an interposer for wiring that electrically connects the second electric device and the wiring electrode.
상기 배선층은,
배선 절연층;
상기 배선 절연층 상부에 위치하는 상부 배선층; 및
상기 배선 절연층 하부에 위치하는 하부 배선층을 포함하고,
상기 배선 전극은 상기 배선 절연층, 상기 상부 배선층 및 상기 하부 배선층을 관통하여 형성되는 비아 홀에 위치하는 배선용 인터포저.According to claim 1,
The wiring layer is
wiring insulation layer;
an upper wiring layer positioned on the wiring insulating layer; and
a lower wiring layer located under the wiring insulating layer;
The wiring electrode is an interposer for wiring positioned in a via hole formed through the wiring insulating layer, the upper wiring layer, and the lower wiring layer.
상기 제1도전층은 절연 재질이고, 상기 제1전극은 상기 제1도전층에 형성되는 비아 홀에 위치하며, 상기 제1전극의 상부가 상기 제1도전층 외부로 노출되어 상기 제1전기 장치와 연결되는 배선용 인터포저.According to claim 1,
The first conductive layer is made of an insulating material, the first electrode is located in a via hole formed in the first conductive layer, and an upper portion of the first electrode is exposed to the outside of the first conductive layer to the first electric device Interposer for wiring connected to
상기 제2도전층은 절연 재질이고, 상기 제2전극은 상기 제2도전층에 형성되는 비아 홀에 위치하고, 상기 제2전극의 하부가 상기 제2도전층 외부로 노출되어 상기 제2전기 장치와 연결되는 배선용 인터포저.According to claim 1,
The second conductive layer is made of an insulating material, the second electrode is located in a via hole formed in the second conductive layer, and a lower portion of the second electrode is exposed to the outside of the second conductive layer to communicate with the second electrical device. Interposer for wiring to be connected.
상기 제1전극은 상기 제1도전층과 상기 배선층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되고, 상기 제2전극은 상기 배선층과 상기 제2도전층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되는 배선용 인터포저.According to claim 1,
The first electrode is connected to the wiring electrode through a wiring formed between the first conductive layer and the wiring layer, and the second electrode is connected to the wiring electrode through a wiring formed between the wiring layer and the second conductive layer. Interposer for wiring connected to
상기 제2전극은 랜드 그리드 배열(Land Grid Array)로 형성되는 배선용 인터포저.According to claim 1,
The second electrode is an interposer for wiring formed in a land grid array.
상기 제1전극 및 상기 제2전극이 각각 다수 형성되고,
다수의 제1전극은 상기 제1도전층의 일정 영역에 밀집하여 위치하고, 상기 다수의 제1전극과 각각 전기적으로 연결되는 다수의 제2전극은 상기 제2도전층의 전 영역에 분포하여 위치하는 배선용 인터포저.According to claim 1,
A plurality of the first electrode and the second electrode are respectively formed,
A plurality of first electrodes are densely located in a predetermined region of the first conductive layer, and a plurality of second electrodes electrically connected to the plurality of first electrodes are distributed over the entire region of the second conductive layer. Interposer for wiring.
배선층;
상기 배선층의 상부에 구비되고, 상기 배선층 및 상기 전자 부품과 전기적으로 연결되는 상부 도전층; 및
상기 배선층의 하부에 구비되고, 상기 배선층 및 상기 베이스 기판과 전기적으로 연결되는 하부 도전층을 구비하는 배선층을 포함하고,
상기 배선층은 상기 배선층을 관통하여 배치되는 배선 전극을 포함하고,
상기 상부 도전층은 상기 상부도전층을 관통하되 상기 배선 전극의 관통 방향에 수직인 방향으로 상기 배선 전극과 이격되어 배치되는 상부 전극을 포함하고,
상기 하부 도전층은 상기 하부도전층을 관통하되 상기 배선 전극의 관통 방향에 수직인 방향으로 상기 배선 전극과 이격되어 배치되는 하부 전극을 포함하는 전자 모듈.In the electronic module implemented by sequentially stacking a base substrate, an interposer, and an electronic component, the interposer comprises:
wiring layer;
an upper conductive layer provided on the wiring layer and electrically connected to the wiring layer and the electronic component; and
a wiring layer provided under the wiring layer and having a lower conductive layer electrically connected to the wiring layer and the base substrate;
The wiring layer includes a wiring electrode disposed through the wiring layer,
The upper conductive layer includes an upper electrode that passes through the upper conductive layer and is disposed to be spaced apart from the wiring electrode in a direction perpendicular to the penetration direction of the wiring electrode,
and a lower electrode passing through the lower conductive layer and spaced apart from the wiring electrode in a direction perpendicular to a penetration direction of the wiring electrode.
상기 상부 전극은 상기 전자 부품과 상기 배선 전극을 전기적으로 연결하고,
상기 하부전극은 상기 베이스 기판과 상기 배선 전극을 전기적으로 연결하는 전자 모듈.10. The method of claim 9,
The upper electrode electrically connects the electronic component and the wiring electrode,
The lower electrode is an electronic module for electrically connecting the base substrate and the wiring electrode.
상기 배선층은,
배선 절연층;
상기 배선 절연층 상부에 위치하는 상부 배선층; 및
상기 배선 절연층 하부에 위치하는 하부 배선층을 포함하고,
상기 배선 전극은 상기 배선 절연층, 상기 상부 배선층 및 상기 하부 배선층을 관통하여 형성되는 비아 홀에 위치하는 전자 모듈.10. The method of claim 9,
The wiring layer is
wiring insulation layer;
an upper wiring layer positioned on the wiring insulating layer; and
a lower wiring layer located under the wiring insulating layer;
The wiring electrode is positioned in a via hole formed through the wiring insulating layer, the upper wiring layer, and the lower wiring layer.
상기 상부 도전층은 절연 재질이고, 상기 상부 전극은 상기 상부 도전층에 형성되는 비아 홀에 위치하며, 상기 상부 전극의 상부가 상기 상부 도전층 외부로 노출되어 상기 전자 부품과 연결되는 전자 모듈.10. The method of claim 9,
The upper conductive layer is made of an insulating material, the upper electrode is located in a via hole formed in the upper conductive layer, and an upper portion of the upper electrode is exposed to the outside of the upper conductive layer to be connected to the electronic component.
상기 하부 도전층은 절연 재질이고, 상기 하부 전극은 상기 하부 도전층에 형성되는 비아 홀에 위치하고, 상기 하부 전극의 하부가 상기 하부 도전층 외부로 노출되어 상기 베이스 기판과 연결되는 전자 모듈.10. The method of claim 9,
The lower conductive layer is made of an insulating material, the lower electrode is located in a via hole formed in the lower conductive layer, and a lower portion of the lower electrode is exposed to the outside of the lower conductive layer to be connected to the base substrate.
상기 상부 전극은 상기 상부 도전층과 상기 배선층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되고, 상기 하부 전극은 상기 배선층과 상기 하부 도전층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되는 전자 모듈.10. The method of claim 9,
The upper electrode is connected to the wiring electrode through a wiring formed between the upper conductive layer and the wiring layer, and the lower electrode is connected to the wiring electrode through a wiring formed between the wiring layer and the lower conductive layer. module.
상기 하부 전극은 랜드 그리드 배열(Land Grid Array)로 형성되는 전자 모듈.10. The method of claim 9,
The lower electrode is an electronic module formed in a land grid array (Land Grid Array).
상기 상부 전극 및 상기 하부 전극이 각각 다수 형성되고,
다수의 상부 전극은 상기 상부 도전층의 일정 영역에 밀집하여 위치하고, 상기 다수의 상부 전극과 각각 전기적으로 연결되는 다수의 하부 전극은 상기 하부 도전층의 전 영역에 분포하여 위치하는 전자 모듈.
10. The method of claim 9,
A plurality of the upper electrode and the lower electrode are respectively formed,
The plurality of upper electrodes are densely located in a predetermined area of the upper conductive layer, and the plurality of lower electrodes electrically connected to the plurality of upper electrodes are distributed over the entire area of the lower conductive layer.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140178227A KR102279152B1 (en) | 2014-12-11 | 2014-12-11 | Interposer for wiring and electric module having the same |
PCT/KR2015/012838 WO2016093520A2 (en) | 2014-12-11 | 2015-11-27 | Wiring interposer and electronic module having same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140178227A KR102279152B1 (en) | 2014-12-11 | 2014-12-11 | Interposer for wiring and electric module having the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160071029A KR20160071029A (en) | 2016-06-21 |
KR102279152B1 true KR102279152B1 (en) | 2021-07-19 |
Family
ID=56108323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140178227A KR102279152B1 (en) | 2014-12-11 | 2014-12-11 | Interposer for wiring and electric module having the same |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102279152B1 (en) |
WO (1) | WO2016093520A2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100789571B1 (en) | 2006-08-31 | 2007-12-28 | 동부일렉트로닉스 주식회사 | Semiconductor device and fabricating method thereof |
KR101904926B1 (en) | 2012-05-04 | 2018-10-08 | 에스케이하이닉스 주식회사 | Semiconductor package |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2005081312A1 (en) * | 2004-02-24 | 2008-01-17 | イビデン株式会社 | Semiconductor mounting substrate |
KR101102215B1 (en) * | 2008-11-17 | 2012-01-05 | 신코 덴키 코교 가부시키가이샤 | Circuit board and method of manufacturing the same |
KR101060862B1 (en) * | 2009-09-14 | 2011-08-31 | 삼성전기주식회사 | Interposer and manufacturing method thereof |
US8709933B2 (en) * | 2011-04-21 | 2014-04-29 | Tessera, Inc. | Interposer having molded low CTE dielectric |
US8841765B2 (en) * | 2011-04-22 | 2014-09-23 | Tessera, Inc. | Multi-chip module with stacked face-down connected dies |
-
2014
- 2014-12-11 KR KR1020140178227A patent/KR102279152B1/en active IP Right Grant
-
2015
- 2015-11-27 WO PCT/KR2015/012838 patent/WO2016093520A2/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100789571B1 (en) | 2006-08-31 | 2007-12-28 | 동부일렉트로닉스 주식회사 | Semiconductor device and fabricating method thereof |
KR101904926B1 (en) | 2012-05-04 | 2018-10-08 | 에스케이하이닉스 주식회사 | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
WO2016093520A3 (en) | 2016-07-28 |
WO2016093520A2 (en) | 2016-06-16 |
KR20160071029A (en) | 2016-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101335987B1 (en) | Multi-layer substrate | |
US20060043562A1 (en) | Circuit device and manufacture method for circuit device | |
TWI429343B (en) | Printed circuit board | |
JP5750528B1 (en) | Circuit board with built-in components | |
KR20160066311A (en) | semi-conductor package and manufacturing method thereof | |
WO2014162478A1 (en) | Component-embedded substrate and manufacturing method for same | |
US9786589B2 (en) | Method for manufacturing package structure | |
WO2017193592A1 (en) | Integrated circuit encapsulation apparatus provided with antenna, and manufacturing method therefor | |
US20140353026A1 (en) | Wiring board | |
TW201528884A (en) | Circuit board and electronic assembely | |
US10820416B2 (en) | Substrate apparatus and method of manufacturing the same | |
CN103338590B (en) | Flexible circuit board and manufacture method thereof | |
KR101555403B1 (en) | Wiring board | |
US9565750B2 (en) | Wiring board for mounting a semiconductor element | |
US20110222224A1 (en) | Coreless multi-layer circuit substrate with minimized pad capacitance | |
CN109769342A (en) | Multi-layer wire substrate | |
KR102279152B1 (en) | Interposer for wiring and electric module having the same | |
TWI615075B (en) | Flexible circuit board and manufacturing method for same | |
JP6105517B2 (en) | Wiring board | |
US8354600B2 (en) | Printed wiring board and electronic device | |
JP2015029033A (en) | Wiring board | |
JP7139629B2 (en) | Circuit board, board connection structure, and circuit board manufacturing method | |
JP2012109386A (en) | Wiring board | |
KR102354519B1 (en) | Printed circuit board | |
CN106163092B (en) | Manufacturing method of circuit board structure with heat dissipation function |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
GRNT | Written decision to grant |